RU2336670C1

RU2336670C1 - Three-element majority protection

Info

Publication number: RU2336670C1
Application number: RU2007121819/09A
Authority: RU
Inventors: Антон Игоревич Войцеховский (RU); Антон Игоревич Войцеховский; ков Александр Николаевич Збин (RU); Александр Николаевич Збиняков; Александр Михайлович Лабунец (RU); Александр Михайлович Лабунец; Владимир Алексеевич Любимов (RU); Владимир Алексеевич Любимов; Алексей Алексеевич Киселев (RU); Алексей Алексеевич Киселев; Денис Анатольевич Лопатин (RU); Денис Анатольевич Лопатин
Original assignee: Академия Федеральной службы охраны Российской Федерации
Priority date: 2007-06-09
Filing date: 2007-06-09
Publication date: 2008-10-20

Abstract

FIELD: physics, radio.

SUBSTANCE: invention concerns radiotechnics. The objective is achieved by adding analysis unit, parameter defining unit, memory unit, three shift registers, failure detection unit, state monitoring unit, three slave switches, second 'OR' element and connections between them to the prototype. Three-element majority protection includes first (1), second (2) and third (3) protection elements, first (4), second (5) and third (6) shift registers, first (7), second (8) and third (9) slave switches, first (10), second (11) and third (12) 'AND' elements, first (13) and second (14) 'OR' elements, analysis unit (15), parameter defining unit (16) memory unit (17), failure detection unit (18), state monitoring unit (19).

EFFECT: improved protection reliability due to protection failure control.

7 dwg

Description

Предлагаемые технические решения объединены единым изобретательским замыслом, относятся к области радиотехники, а именно автоматики, и могут быть использованы в системах и устройствах обработки цифровой информации с резервированием.The proposed technical solutions are united by a single inventive concept, relate to the field of radio engineering, namely automation, and can be used in systems and devices for processing digital information with redundancy.

Известно устройство дублированной системы с задержкой по а.с. №1660231 СССР, МПК⁶ Н05К 10/00, от 30.06.91, бюллетень №24. Оно состоит из двух резервных устройств, двух регистров сдвига, сумматора по модулю 2, двух JK-триггеров, трех элементов И, одновибратора, элемента ИЛИ, D-триггера, элемента ИЛИ-НЕ, блока установки, входа дискретных устройств, шины синхронизации, двух выходных шин.A device is known for a duplicated system with a delay by a.s. No. 1660231 of the USSR, IPC ⁶ H05K 10/00, dated 30.06.91, bulletin No. 24. It consists of two redundant devices, two shift registers, an adder modulo 2, two JK-triggers, three AND elements, a single vibrator, an OR element, a D-trigger, an OR-NOT element, an installation unit, discrete devices input, a synchronization input, two output tires.

Недостатком данного устройства является низкая вероятность точного принятия решения на подключение резервного устройства. Это объясняется тем, что в этом устройстве могут быть обнаружены только отказы, а сбои в его работе не могут быть выявлены и, следовательно, отсутствует возможность запрета передачи искаженной информационной последовательности импульсов с выхода дублированной системы в канал связи.The disadvantage of this device is the low probability of an accurate decision to connect a backup device. This is explained by the fact that only failures can be detected in this device, and failures in its operation cannot be detected and, therefore, there is no possibility of prohibiting the transmission of a distorted information sequence of pulses from the output of the duplicated system to the communication channel.

Наиболее близким по своей технической сущности к заявленному устройству является устройство, описанное в книге: Чернышев А.А. "Основы конструирования и надежности электронных вычислительных средств." - М.: Радио и связь, 1998. - С.350, состоящее из трех резервных элементов, трех элементов И, одного элемента ИЛИ, к входу которого подключены выходы трех элементов И, входы которых соединены с выходами трех резервных элементов, при этом первый вход первого элемента И подключен к выходу первого резервного элемента и к второму входу третьего элемента И, первый вход которого соединен с выходом третьего резервного элемента и с вторым входом второго элемента И, первый вход которого подключен к выходу второго резервного элемента и к второму входу первого элемента.The closest in technical essence to the claimed device is the device described in the book: Chernyshev A.A. "Fundamentals of the design and reliability of electronic computing." - M .: Radio and communications, 1998. - S.350, consisting of three redundant elements, three AND elements, one OR element, to the input of which the outputs of three AND elements are connected, the inputs of which are connected to the outputs of three redundant elements, the first the input of the first element And is connected to the output of the first backup element and to the second input of the third element And, the first input of which is connected to the output of the third backup element and to the second input of the second element And, the first input of which is connected to the output of the second backup element and to the second input of the first about the item.

Недостатком данного устройства является низкая надежность из-за отсутствия контроля работоспособности резервных элементов, что ведет к нарушению алгоритма маскирования неисправностей при отказе двух и более резервных элементов, и низкая помехоустойчивость вследствие того, что в нем не обеспечивается защита от сбоев резервных элементов.The disadvantage of this device is its low reliability due to the lack of monitoring of the operability of the backup elements, which leads to a violation of the masking algorithm for malfunctions in case of failure of two or more backup elements, and low noise immunity due to the fact that it does not provide protection against failures of the backup elements.

Техническим результатом является повышение надежности системы резервирования за счет контроля отказов резервных элементов и защиты от сбоев.The technical result is to increase the reliability of the backup system by monitoring failures of the backup elements and protection against failures.

Этот результат достигается тем, что в известное трехэлементное мажоритарное устройство резервирования, содержащее три резервных элемента, три элемента И, один элемент ИЛИ, к первому, второму и третьему входам которого подключены соответственно выходы первого, второго и третьего элементов И, причем входы первого, второго и третьего резервных элементов соединены вместе и являются информационным входом устройства, дополнительно введены блок анализа, блок определения параметров, блок памяти, три регистра сдвига, блок определения отказов, блок отображения состояния, три управляемых переключателя, второй элемент ИЛИ, выход которого является информационным выходом устройства, причем его первый вход соединен с выходом первого элемента ИЛИ, а второй, третий, четвертый входы подключены соответственно к вторым выходам первого, второго и третьего управляемых переключателей, причем первый выход первого управляемого переключателя соединен с первым входом первого и вторым входом второго элементов И, первый выход второго управляемого переключателя соединен с первым входом второго и вторым входом третьего элементов И, а первый выход третьего управляемого переключателя соединен с первым входом третьего и вторым входом первого элементов И, вторые входы первого, второго и третьего управляемых переключателей являются управляющими и соединены соответственно с первым, вторым и третьим входом блока отображения состояния и соответственно с первым, вторым и третьим выходами блока определения отказов, четвертый выход которого подключен к третьим входам первого, второго и третьего управляемых переключателей, а его вход является информационной шиной, подключенной к выходу блока памяти, другой выход которого соединен с входом блока определения параметров, первый и второй выходы которого подключены соответственно к второму и третьему входу блока памяти, первый вход которого соединен с выходом блока анализа, первый, второй, третий информационные входы которого подключены соответственно к выходам первого, второго, третьего резервных элементов и, соответственно, к входам первого, второго и третьего регистров сдвига, выход каждого из которых подключен соответственно к первым входам первого, второго и третьего управляемых переключателей.This result is achieved by the fact that in the well-known three-element majority backup device containing three backup elements, three AND elements, one OR element, to the first, second and third inputs of which the outputs of the first, second and third AND elements are connected, respectively, the inputs of the first, second and the third backup elements are connected together and are the information input of the device, in addition, an analysis unit, a parameter determination unit, a memory unit, three shift registers, a failure detection unit, b a status display lock, three controlled switches, a second OR element, the output of which is the information output of the device, its first input connected to the output of the first OR element, and the second, third, fourth inputs connected to the second outputs of the first, second and third controlled switches, moreover, the first output of the first managed switch is connected to the first input of the first and second input of the second elements And, the first output of the second managed switch is connected to the first input of the second and the second input of the third AND element, and the first output of the third controlled switch is connected to the first input of the third and second input of the first AND element, the second inputs of the first, second, and third controlled switches are control and connected respectively to the first, second, and third input of the state display unit and respectively, with the first, second and third outputs of the failure detection unit, the fourth output of which is connected to the third inputs of the first, second and third controlled switches, and its input is It is connected by an information bus connected to the output of the memory unit, the other output of which is connected to the input of the parameter determination unit, the first and second outputs of which are connected respectively to the second and third input of the memory unit, the first input of which is connected to the output of the analysis unit, the first, second, third information the inputs of which are connected respectively to the outputs of the first, second, third backup elements and, respectively, to the inputs of the first, second and third shift registers, the output of each of which is connected respectively only to the first inputs of the first, second, and third controllable switches.

Благодаря новой совокупности существенных признаков, реализуемых за счет введения блока анализа, блока определения параметров, блока памяти, трех регистров сдвига, блока определения отказов, блока отображения состояния, трех управляемых переключателей, второго элемента ИЛИ и связей между ними, достигается возможность контроля технического состояния резервных элементов и при выходе из строя одного или двух из них выполнять функциональное предназначение, чем обеспечивается более высокая надежность заявляемого устройства по сравнению с известными.Thanks to a new set of essential features implemented through the introduction of an analysis unit, a parameter determination unit, a memory unit, three shift registers, a failure detection unit, a status display unit, three controllable switches, a second OR element, and the connections between them, it is possible to control the technical condition of the backup elements and in case of failure of one or two of them to fulfill the functional purpose, which ensures higher reliability of the claimed device compared with famous.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественным всем признакам заявленного трехэлементного мажоритарного устройства резервирования, отсутствуют. Следовательно, заявленное устройство соответствует условию патентоспособности "Новизна".The analysis of the prior art made it possible to establish that analogues, characterized by sets of features that are identical to all the features of the claimed three-element majority backup device, are missing. Therefore, the claimed device meets the condition of patentability "Novelty."

Результаты поиска известных решений в данной и смежной областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Из определенного заявителем уровня техники не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "Изобретательский уровень".The search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the prototype of the claimed invention showed that they do not follow explicitly from the prior art. From the prior art determined by the applicant, the influence of the provided by the essential features of the claimed invention on the achievement of the specified technical result is not known. Therefore, the claimed invention meets the condition of patentability "Inventive step".

Заявленное устройство поясняется схемами.The claimed device is illustrated by diagrams.

На фиг.1 показана структурная схема трехэлементного мажоритарного устройства резервирования;Figure 1 shows a structural diagram of a three-element majority backup device;

на фиг.2 - структура информационной последовательности импульсов на выходах резервных элементов;figure 2 - structure of the information sequence of pulses at the outputs of the backup elements;

на фиг.3 - структурная схема информационной шины;figure 3 is a structural diagram of an information bus;

на фиг.4 - структурная схема блока анализа;figure 4 is a structural diagram of an analysis unit;

на фиг.5 - структурная схема блока определения параметров;figure 5 is a structural diagram of a unit for determining the parameters;

на фиг.6 - структурная схема блока определения отказов;figure 6 is a structural diagram of a unit for determining failures;

на фиг.7 - структурная схема управляемых переключателей.7 is a structural diagram of controlled switches.

Трехэлементное мажоритарное устройство резервирования, показанное на фиг.1, состоит из первого 1, второго 2, третьего 3 резервных элементов, первого 4, второго 5, третьего 6 регистров сдвига, первого 7, второго 8 и третьего 9 управляемых переключателей, первого 10, второго 11, третьего 12 элементов И, первого 13, второго 14 элементов ИЛИ, блока анализа 15, блока определения параметров 16, блока памяти 17, блока определения отказов 18, блока отображения состояния 19.The three-element majority redundancy device shown in figure 1, consists of the first 1, second 2, third 3 backup elements, the first 4, second 5, third 6 shift registers, the first 7, second 8 and third 9 controlled switches, the first 10, second 11, the third 12 AND elements, the first 13, the second 14 OR elements, the analysis unit 15, the parameter determination unit 16, the memory unit 17, the fault detection unit 18, the state display unit 19.

Информационный вход трехэлементного мажоритарного устройства резервирования подключен к входу каждого из трех резервных элементов 1, 2, 3, выход каждого из которых соединен соответственно с первым, вторым и третьим входом блока анализа 15 и соответственно с входом первого 4, второго 5, третьего 6 регистров сдвига, выход каждого из которых подключен соответственно к информационному входу первого 7, второго 8, третьего 9 управляемых переключателей. Выход блока анализа 15 соединен с первым входом блока памяти 17, а его второй и третий вход соединен соответственно с первым и вторым выходом блока определения параметров 16, вход которого подключен к выходу блока памяти 17, выходная информационная шина которого соединена с входной информационной шиной блока определения отказов 18, первый, второй и третий выходы которого подключены соответственно к первому, второму и третьему входам блока отображения 19 и соответственно ко вторым входам первого 7, второго 8 и третьего 9 управляемых переключателей, а четвертый выход подключен к третьим входам первого 7, второго 8 и третьего 9 управляемых переключателей. Первый выход первого управляемого переключателя 7 соединен с первым входом первого 10 и вторым входом второго 11 элементов И, первый выход второго управляемого переключателя 8 соединен с первым входом второго 11 и вторым входом третьего 12 элементов И, а первый выход третьего управляемого переключателя 9 соединен с вторым входом первого 10 и с первым входом третьего 12 элементов И. Выходы первого 10, второго 11 и третьего 12 элементов И подключены соответственно к первому, второму и третьему входам первого элемента ИЛИ 13, выход которого соединен с первым входом второго элемента ИЛИ 14, второй, третий и четвертый входы которого подключены соответственно к вторым выходам первого 7, второго 8 и третьего 9 управляемых переключателей, а выход второго элемента ИЛИ 14 является информационным выходом устройства.The information input of the three-element majority backup device is connected to the input of each of the three backup elements 1, 2, 3, the output of each of which is connected respectively to the first, second and third input of analysis block 15 and, respectively, to the input of the first 4, second 5, third 6 shift registers , the output of each of which is connected respectively to the information input of the first 7, second 8, third 9 controlled switches. The output of the analysis unit 15 is connected to the first input of the memory unit 17, and its second and third input are connected respectively to the first and second output of the parameter determination unit 16, the input of which is connected to the output of the memory unit 17, the output information bus of which is connected to the input information bus of the determination unit failures 18, the first, second and third outputs of which are connected respectively to the first, second and third inputs of the display unit 19 and, respectively, to the second inputs of the first 7, second 8 and third 9 controlled switches minutes, and a fourth output connected to the third inputs of the first 7 and second 8, third 9-controlled switches. The first output of the first managed switch 7 is connected to the first input of the first 10 and the second input of the second 11 And elements, the first output of the second managed switch 8 is connected to the first input of the second 11 and the second input of the third 12 And elements, and the first output of the third managed switch 9 is connected to the second the input of the first 10 and with the first input of the third 12 elements I. The outputs of the first 10, second 11 and third 12 elements And are connected respectively to the first, second and third inputs of the first element OR 13, the output of which is connected to ne the first input of the second element OR 14, the second, third and fourth inputs of which are connected respectively to the second outputs of the first 7, second 8 and third 9 controlled switches, and the output of the second element OR 14 is the information output of the device.

На чертеже обозначено:The drawing indicates:

1, 2, 3 - резервные элементы;1, 2, 3 - backup elements;

4, 5, 6 - регистры сдвига;4, 5, 6 - shift registers;

7, 8, 9 - управляемые переключатели;7, 8, 9 - controlled switches;

10, 11, 12 - элементы И;10, 11, 12 - elements of And;

13, 14 - элементы ИЛИ;13, 14 - elements of OR;

15 - блок анализа;15 - analysis unit;

16 - блок определения параметров;16 - block determining the parameters;

17 - блок памяти;17 - memory block;

18 - блок определения отказов;18 - block failure detection;

19 - блок отображения состояния.19 is a state display unit.

Информационная шина, показанная на фиг.3, содержит шесть групп "а", "b", "с", "d", "е", "f" по L входов в каждой, где L≥2ⁱ, i∈1, 2,.... Она состоит из нескольких жгутов, количество которых определяется количеством параметров. Каждый жгут имеет несколько физических проводников, число которых определяется значением L.The information bus shown in figure 3, contains six groups of "a", "b", "c", "d", "e", "f" of L inputs in each, where L≥2 ⁱ , i∈1 , 2, .... It consists of several harnesses, the number of which is determined by the number of parameters. Each harness has several physical conductors, the number of which is determined by the value of L.

Блок анализа 15, показанный на фиг.4, предназначен для выделения информационной последовательности импульсов на выходах резервных элементов и состоит из первого 15.1, второго 15.2 и третьего 15.3 счетчиков единичных импульсов и электронного ключа 15.4. Входы счетчиков единичных импульсов являются соответственно первым, вторым и третьим информационными входами блока анализа. Первый, второй и третий входы электронного ключа 15.4 подключены к выходам соответственно первого 15.1, второго 15.2 и третьего 15.3 счетчиков единичных импульсов. Выход электронного ключа 15.4 является информационным выходом блока анализа 15.The analysis block 15, shown in figure 4, is designed to highlight the information sequence of pulses at the outputs of the backup elements and consists of the first 15.1, second 15.2 and third 15.3 counters of single pulses and an electronic key 15.4. The inputs of the counters of single pulses are respectively the first, second and third information inputs of the analysis unit. The first, second and third inputs of the electronic key 15.4 are connected to the outputs of the first 15.1, second 15.2 and third 15.3 counters of single pulses, respectively. The output of the electronic key 15.4 is the information output of the analysis unit 15.

На чертеже обозначено:The drawing indicates:

15.1, 15.2, 15.3 - счетчики единичных импульсов;15.1, 15.2, 15.3 - counters of single pulses;

15.4 - электронный ключ.15.4 - electronic key.

Блок определения параметров 16, показанный на фиг.5, предназначен для вычисления параметров усечения из обработанных информационных последовательностей импульсов на выходах первого 1, второго 2 и третьего 3 резервных элементов, и состоит из регистра сдвига 16.14, вычитателей 16.1, 16.11, 16.13, сумматоров 16.3, 16.6, 16.8, умножителя 16.2, делителей 16.9, 16.10, делителей с постоянным коэффициентом деления 16.4, 16.5, 16.7, 16.12. Информационный вход является входом блока определения параметров 16 и подключен к первым входам регистра сдвига 16.14 и первого сумматора 16.3. Выход регистра сдвига 16.14 подключен к первому входу первого вычитателя 16.1. Выход первого вычитателя 16.1 подключен к первому и второму входам умножителя 16.2. Выход умножителя 16.2 подключен к первому входу второго сумматора 16.6. Второй вход второго сумматора 16.6 подключен к его выходу и входу третьего делителя с постоянным коэффициентом деления 16.7. Выход третьего делителя с постоянным коэффициентом деления 16.7 подключен к первым входам первого 16.9 и второго 16.10 делителей. Выход первого делителя 16.9 подключен к первому входу третьего сумматора 16.8. Выход третьего сумматора 16.8 подключен к входу четвертого делителя с постоянным коэффициентом деления 16.12. Второй вход первого сумматора 16.3 подключен к его выходу и входу первого делителя с постоянным коэффициентом деления 16.4. Выход первого делителя с постоянным коэффициентом деления 16.4 подключен к входу второго делителя с постоянным коэффициентом деления 16.5, к вторым входам первого вычитателя 16.1, третьего сумматора 16.8 и к первому входу второго вычитателя 16.11. Выход второго делителя с постоянным коэффициентом деления 16.5 подключен к входу третьего вычитателя 16.13 и ко второму входу первого делителя 16.9. Выход третьего вычитателя 16.13 подключен к второму входу второго делителя 16.10. Выход второго делителя 16.10 подключен к второму входу второго вычитателя 16.11. Выходы второго вычитателя 16.11 и четвертого делителя с постоянным коэффициентом деления 16.12 являются соответственно первым и вторым информационными выходами блока определения параметров 16.The parameter determination block 16 shown in FIG. 5 is intended to calculate the truncation parameters from the processed information sequences of pulses at the outputs of the first 1, second 2, and third 3 backup elements, and consists of a shift register 16.14, subtractors 16.1, 16.11, 16.13, adders 16.3 , 16.6, 16.8, multiplier 16.2, dividers 16.9, 16.10, dividers with a constant division factor 16.4, 16.5, 16.7, 16.12. The information input is the input of the parameter determination block 16 and is connected to the first inputs of the shift register 16.14 and the first adder 16.3. The output of the shift register 16.14 is connected to the first input of the first subtractor 16.1. The output of the first subtractor 16.1 is connected to the first and second inputs of the multiplier 16.2. The output of the multiplier 16.2 is connected to the first input of the second adder 16.6. The second input of the second adder 16.6 is connected to its output and the input of the third divider with a constant division ratio of 16.7. The output of the third divider with a constant division ratio of 16.7 is connected to the first inputs of the first 16.9 and second 16.10 dividers. The output of the first divider 16.9 is connected to the first input of the third adder 16.8. The output of the third adder 16.8 is connected to the input of the fourth divider with a constant division factor 16.12. The second input of the first adder 16.3 is connected to its output and the input of the first divider with a constant division factor 16.4. The output of the first divider with a constant division factor 16.4 is connected to the input of the second divider with a constant division factor 16.5, to the second inputs of the first subtractor 16.1, the third adder 16.8 and to the first input of the second subtractor 16.11. The output of the second divider with a constant division factor 16.5 is connected to the input of the third subtractor 16.13 and to the second input of the first divider 16.9. The output of the third subtractor 16.13 is connected to the second input of the second divider 16.10. The output of the second divider 16.10 is connected to the second input of the second subtractor 16.11. The outputs of the second subtractor 16.11 and the fourth divider with a constant division ratio 16.12 are respectively the first and second information outputs of the parameter determination unit 16.

На чертеже обозначено:The drawing indicates:

16.1, 16.11, 16.13 - вычитатели;16.1, 16.11, 16.13 - subtractors;

16.2 - умножитель;16.2 - the multiplier;

16.3. 16.6, 16.8 - сумматоры;16.3. 16.6, 16.8 - adders;

16.4. 16.5, 16.7,16.12 - делители с постоянным коэффициентом деления;16.4. 16.5, 16.7,16.12 - dividers with a constant division factor;

16.9, 16.10 - делители;16.9, 16.10 - dividers;

16.14 - регистр сдвига.16.14 - shift register.

Блок определения отказов 18, показанный на фиг.6, состоит из первого 18.1, второго 18.4, третьего 18.7 L-входовых элементов ИЛИ-НЕ, первого 18.2, второго 18.5, третьего 18.8 L-входовых элементов И, где L≥2ⁱ, i∈1, 2,..., трех двухвходовых элементов ИЛИ 18.3, 18.6, 18.9, трех двухвходовых элементов И 18.10, 18.11, 18.12 и одного трехвходового элемента ИЛИ 18.13. Выходы первых элементов ИЛИ-НЕ 18.1 и И 18.2 подключены соответственно к первому и второму входам первого элемента ИЛИ 18.3. Выходы вторых элементов ИЛИ-НЕ 18.4 и И 18.5 подключены соответственно к первому и второму входам второго элемента ИЛИ 18.6. Выходы третьих элементов ИЛИ-НЕ 18.7 и И 18.8 подключены соответственно к первому и второму входам третьего элемента ИЛИ 18.9. Выходы первого 18.3, второго 18.6, третьего 18.9 элементов ИЛИ являются соответственно первым, вторым и третьим управляющими выходами блока. Причем L-входы первых элементов ИЛИ-НЕ 18.1, И 18.2, вторых элементов ИЛИ-НЕ 18.4, И 18.5 и третьих элементов ИЛИ-НЕ 18.7, И 18.8 являются входной информационной шиной блока и соединены с группами соответственно "а", "b", "с", "d", "e", "f". Выходы первого 18.3 и второго 18.6 двухвходовых элементов ИЛИ соединены соответственно с первым и вторым входами первого двухвходового элемента И 18.10, выходы третьего 18.9 и первого 18.3 двухвходовых элементов ИЛИ соединены соответственно с первым и вторым входами второго двухвходового элемента И 18.11, выходы второго 18.6 и третьего 18.9 двухвходовых элементов ИЛИ соединены соответственно с первым и вторым входами третьего двухвходового элемента И 18.12. Выходы первого 18.10, второго 18.11 и третьего 18.12 двухвходовых элементов И соединены соответственно с первым, вторым и третьим входами трехвходового элемента ИЛИ 18.13. Выход трехвходового элемента ИЛИ 18.13 является четвертым управляющим выходом блока определения отказов 18.The fault detection unit 18 shown in FIG. 6 consists of the first 18.1, second 18.4, third 18.7 L-input elements OR, NOT, the first 18.2, second 18.5, third 18.8 L-input elements AND, where L≥2 ⁱ , i ∈1, 2, ..., three two-input elements OR 18.3, 18.6, 18.9, three two-input elements AND 18.10, 18.11, 18.12 and one three-input element OR 18.13. The outputs of the first elements OR NOT 18.1 and AND 18.2 are connected respectively to the first and second inputs of the first element OR 18.3. The outputs of the second elements OR 18.4 and 18.5 are connected respectively to the first and second inputs of the second element OR 18.6. The outputs of the third elements OR NOT 18.7 and AND 18.8 are connected respectively to the first and second inputs of the third element OR 18.9. The outputs of the first 18.3, second 18.6, third 18.9 elements OR are the first, second and third control outputs of the block, respectively. Moreover, the L-inputs of the first elements OR NOT 18.1, AND 18.2, the second elements OR NOT 18.4, 18.5 and the third elements OR NOT 18.7, 18.8 are the input information bus of the block and are connected to the groups "a", "b", respectively , "c", "d", "e", "f". The outputs of the first 18.3 and second 18.6 two-input OR elements are connected respectively to the first and second inputs of the first two-input element And 18.10, the outputs of the third 18.9 and the first 18.3 two-input elements OR are connected respectively to the first and second inputs of the second two-input element And 18.11, the outputs of the second 18.6 and third 18.9 two-input elements OR are connected respectively with the first and second inputs of the third two-input element And 18.12. The outputs of the first 18.10, second 18.11 and third 18.12 of the two-input elements AND are connected respectively to the first, second and third inputs of the three-input element OR 18.13. The output of the three-input element OR 18.13 is the fourth control output of the fault detection unit 18.

На чертеже обозначено:The drawing indicates:

18.1. 18.4, 18.7 - L-входовые элементы ИЛИ-НЕ;18.1. 18.4, 18.7 - L-input elements OR NOT;

18.2. 18.5, 18.8 - L-входовые элементы И;18.2. 18.5, 18.8 - L-input elements And;

18.3. 18.6, 18.9 - двухвходовые элементы ИЛИ;18.3. 18.6, 18.9 - two-input elements OR;

18.10, 18.11, 18.12 - двухвходовые элементы И;18.10, 18.11, 18.12 - two-input elements And;

18.13 - трехвходовый элемент ИЛИ.18.13 - three-input element OR.

Первый 7, второй 8 и третий 9 управляемые переключатели идентичны и предназначены для коммутации входного информационного сигнала на один из двух выходов.The first 7, second 8 and third 9 controlled switches are identical and are designed to switch the input information signal to one of two outputs.

Управляемый переключатель 7, показанный на фиг.7, состоит из двух элементов И-НЕ 7.1, 7.2 и двух трехвходовых элементов И 7.3, 7.4. Первые входы трехвходовых элементов И 7.3, 7.4 являются информационным входом управляемого переключателя, вход первого элемента И-НЕ 7.1 является вторым входом управляемого переключателя, вход второго элемента И-НЕ 7.2 и третий вход второго трехвходового элемента И 7.4 являются третьим входом управляемого переключателя. Выход первого элемента И-НЕ 7.1 соединен со вторыми входами первого 7.3 и второго 7.4 элементов И, а выход второго элемента И-НЕ 7.2 соединен с третьим входом первого элемента И 7.3. Выходы первого 7.3 и второго 7.4 элементов И являются соответственно первым и вторым выходом управляемого переключателя 7.The controlled switch 7, shown in Fig.7, consists of two AND-NOT elements 7.1, 7.2 and two three-input elements AND 7.3, 7.4. The first inputs of the three-input elements AND 7.3, 7.4 are the information input of the managed switch, the input of the first element AND-NOT 7.1 is the second input of the managed switch, the input of the second element AND-7.2 and the third input of the second three-input element AND 7.4 are the third input of the managed switch. The output of the first AND-NOT 7.1 element is connected to the second inputs of the first 7.3 and second 7.4 AND elements, and the output of the second AND-NOT 7.2 element is connected to the third input of the first AND 7.3 element. The outputs of the first 7.3 and second 7.4 elements And are respectively the first and second output of the controlled switch 7.

На четреже обозначено:On the Thursday it is indicated:

7.1, 7.2 - элементы И-НЕ;7.1, 7.2 - AND-NOT elements;

7.3, 7.4 - элементы И.7.3, 7.4 - elements of I.

Блок отображения состояния 19 предназначен для индикации состояния резервных элементов и состоит из трех световых индикаторов. Первый, второй и третий входы блока отображения состояния 19 подключены к первым контактам световых индикаторов, вторые контакты которых подключены на корпусную шину.The status display unit 19 is intended to indicate the status of the backup elements and consists of three light indicators. The first, second and third inputs of the state display unit 19 are connected to the first contacts of the light indicators, the second contacts of which are connected to the chassis bus.

Входящие в общую структуру трехэлементного мажоритарного устройства резервирования элементы являются типовыми и могут быть технически реализованы в настоящее время при использовании имеющейся элементной базы.The elements included in the general structure of the three-element majority backup device are typical and can be technically implemented at present using the available element base.

В качестве блока памяти может быть использовано устройство, схема построения которого известна и приведена, например, в книге: В.А.Батушев, В.Н.Вениаминов и др. "Микросхемы и их применение. Справочное пособие" - М.: Радио и связь, 1983, с.175, рис.5.12.As a memory block, a device can be used, the construction scheme of which is known and is given, for example, in the book: V.A. Batushev, V.N. Veniaminov and others. "Microcircuits and their application. Reference manual" - M .: Radio and Communication, 1983, p. 175, Fig. 5.12.

Схемы счетчиков известны и приведены, например, в книге: А.А.Сикарев, О.Н.Лебедев. "Микроэлектронные устройства формирования и обработки сложных сигналов." - М.: Радио и связь, 1983, с.128, рис.518 и могут быть реализованы, например, на микросхеме К176ИЕ2 (см. В.Л.Шило. "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, с.235-236, рис.2.36,а).Counter schemes are known and are given, for example, in the book: A.A.Sikarev, O.N. Lebedev. "Microelectronic devices for the formation and processing of complex signals." - M .: Radio and communication, 1983, p.128, Fig. 518 and can be implemented, for example, on the K176IE2 microcircuit (see V.L.Shilo. "Popular digital microcircuits." - M: Radio and communication, 1987, p. 235-236, fig. 2.36, a).

Используемые в заявленном устройстве элементы И-НЕ, ИЛИ, ИЛИ-НЕ, регистры сдвига известны и описаны, например, в справочнике В.Л.Шило "Популярные цифровые микросхемы": элементы И-НЕ с.43, рис.1.24, в и могут быть выполнены на микросхемах К155ЛАЗ; элементы ИЛИ - с.48, рис.1.27,з и могут быть выполнены на микросхемах К155ЛЛ1; элемент ИЛИ-НЕ - с.48, рис.1.27,б и может быть выполнен на микросхемах К155ЛЕ1; регистры сдвига - с.106, рис.1.75 и могут быть выполнены на микросхемах К155ИР1. Схемы элементов И известны и описаны, например, в книге "Микросхемы и их применение." / Батушев В.А., В.Н.Вениаминов, Ковалев В.Г. и др. - М.: Энергия, 1978. С.142-147.The AND-NOT, OR, OR-NOT elements used in the claimed device, shift registers are known and described, for example, in the reference book of V.L.Shilo "Popular digital microcircuits": AND-NOT elements p.43, Fig.1.24, c and can be performed on K155LAZ microcircuits; OR elements - p. 48, fig. 1.27, h and can be performed on K155LL1 microcircuits; the OR-NOT element - p.48, Fig.1.27, b and can be performed on K155LE1 microcircuits; shift registers - p.106, fig. 1.75 and can be performed on K155IR1 microcircuits. Schemes of elements And are known and described, for example, in the book "Microcircuits and their application." / Batushev V.A., V.N. Veniaminov, Kovalev V.G. et al. - M .: Energy, 1978. S.142-147.

Схемы сумматоров, вычитателей описаны, например, в книге: Токхейм Р. "Основы цифровой электроники": Пер. с англ. - М.: Мир, 1988, с.231-232, рис.9.18 и могут быть реализованы, например, на микросхеме К155ИП4 (см. В.А.Батушев, В.Н.Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 1983, с.129-130).The schemes of adders, subtractors are described, for example, in the book: Tokheim R. "Fundamentals of Digital Electronics": Per. from English - M.: Mir, 1988, p.231-232, Fig. 9.18 and can be implemented, for example, on the K155IP4 microcircuit (see V.A. Batushev, V.N. Veniaminov and others. "Microcircuits and their application: Reference manual. "- M .: Radio and communications, 1983, p.129-130).

Схема умножителя известна, приведена, например, в книге: Токхейм Р. "Основы цифровой электроники": Пер. с англ. - М.: Мир, 1988, с.236-240, рис.9.26 и может быть реализована, например, на микросхеме К155ИП4 (см. В.А.Батушев, В.Н.Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 1983, с.129-130).The multiplier scheme is known, for example, is given in the book: Tokheim R. "Fundamentals of Digital Electronics": Per. from English - M .: Mir, 1988, pp. 236-240, Fig. 9.26 and can be implemented, for example, on the K155IP4 microcircuit (see V.A. Batushev, V.N. Veniaminov and others. "Microcircuits and their application: Reference manual. "- M .: Radio and communications, 1983, p.129-130).

Схема делителя, делителя с постоянным коэффициентом деления известна, описана, например, в книге: B.C.Гутников, В.В.Лопатин и др. "Электронные устройства информационно-измерительной техники": Учебное пособие. - Л.: ЛПИ им. Калинина, 1980, с.44-46, 4-50, рис.21,а, 24 и может быть реализована, например, на микросхемах К155ИЕ8, К155ИЕ2 (см. В.Л.Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, с.94-97, рис.1.69).The scheme of the divider, the divider with a constant division coefficient is known, is described, for example, in the book: B.C. Gutnikov, V.V. Lopatin and others. "Electronic devices of information-measuring equipment": Textbook. - L .: LPI named after Kalinina, 1980, pp. 44-46, 4-50, Fig. 21, a, 24 and can be implemented, for example, on K155IE8, K155IE2 microcircuits (see V.L.Shilo “Popular Digital Microcircuits.” - M. : Radio and communications, 1987, p. 94-97, fig. 1.69).

Заявленное трехэлементное мажоритарное устройство резервирования работает следующим образом.The claimed three-element majority backup device operates as follows.

Информационная последовательность импульсов поступает на входы резервных элементов 1, 2 и 3. Преобразованные в резервных элементах 1, 2, 3 информационные последовательности импульсов

и

записываются в регистры сдвига 4, 5 и 6. Одновременно осуществляется оценка состояния резервных элементов 1, 2, 3 и принятие решения на реконфигурацию системы в случае отказа в их работе. Время оценки и принятия решения не превышает время задержки информационной последовательности импульсов в регистрах сдвига 4, 5, 6.The information sequence of pulses is fed to the inputs of the

backup elements

1, 2, and 3. The information sequences of pulses converted to the

reserve elements

1, 2, 3

and

are recorded in shift registers 4, 5 and 6. At the same time, the state of the

backup elements

1, 2, 3 is assessed and a decision is made to reconfigure the system in case of failure in their operation. The evaluation and decision-making time does not exceed the delay time of the information sequence of pulses in shift registers 4, 5, 6.

Оценка состояния производится следующим образом. Информационные последовательности импульсов

и

с выходов резервных элементов 1, 2, 3 подаются на соответствующие входы первого 15.1, второго 15.2 и третьего 15.3 счетчиков единичных символов (счетчиков "1") блока анализа 15, показанного на фиг.4. В счетчиках "1" 15.1, 15.2, 15.3 начинается подсчет числа единичных символов ("1") S_1j, S_2j, S_3j в каждом j-м Z-разрядном сегменте (см. фиг.2), где 1, 2, 3 - первый, второй и третий резервные элементы. После поступления каждого Z-го символа сегмента производится считывание значений счетчиков "1" 15.1, 15.2, 15.3 и их обнуление.Assessment of the condition is as follows. Pulse Information Sequences

and

from the outputs of the

backup elements

1, 2, 3 are fed to the corresponding inputs of the first 15.1, second 15.2 and third 15.3 counters of single characters (counters "1") of the analysis block 15, shown in figure 4. In the counters "1" 15.1, 15.2, 15.3, the counting of the number of unit characters ("1") S _1j , S _2j , S _3j in each j-th Z-bit segment (see figure 2), where 1, 2, 3 - the first, second and third backup elements. After the arrival of each Z-th character of the segment, the values of the counters “1” 15.1, 15.2, 15.3 are read and their values are reset.

Единичные символы S_1j, S_2j, S_3j, представленные в двоичном коде, с выходов счетчиков "1" 15.1, 15.2, 15.3 поступают на первый, второй и третий входы электронного ключа 15.4 и поочередно коммутируются на выход электронного ключа 15.4.The single characters S _1j , S _2j , S _3j , presented in binary code, from the outputs of the counters "1" 15.1, 15.2, 15.3 go to the first, second and third inputs of the electronic key 15.4 and are alternately switched to the output of the electronic key 15.4.

С выхода электронного ключа 15.4 S_1j, S_2j, S_3j поступают на первый информационный вход блока памяти 17, где производится запись их значений в соответствующие ячейки памяти блока памяти 17 в следующей последовательности: S₁₁, S₂₁, S₃₁, S₁₂, S₂₂, S₃₂,..., S_1j, S_2j, S_3j,..., S_1N, S_2N, S_3N.From the output of the electronic key 15.4 S _1j , S _2j , S _3j are fed to the first information input of the memory block 17, where their values are recorded in the corresponding memory cells of the memory block 17 in the following sequence: S ₁₁ , S ₂₁ , S ₃₁ , S ₁₂ , S ₂₂ , S ₃₂ , ..., S _1j , S _2j , S _3j , ..., S _1N , S _2N , S _3N .

После занесения в блок памяти 17 всех чисел S_1j, S_2j, S_3j выделенных N Z-разрядных сегментов в блоке определения параметров 16 вначале производится вычисление значений математического ожидания m₁, дисперсии d₁ числа "1" в Z-разрядном сегменте и вероятности появления "1" p₁ в каждой позиции Z-разрядных сегментов и по результатам вычислений m₁, d₁ и p₁ определяют значения параметров усечения

и

Затем производится вычисление математического ожидания m₂, дисперсии d₂ числа "1" в Z-разрядном сегменте и вероятности появления "1" p₂ в каждой позиции Z-разрядных сегментов и по результатам вычислений m₂, d₂ и р₂ определяют значения параметров усечения

и

Затем производится вычисление математического ожидания m₃, дисперсии d₃ числа "1" в Z-разрядном сегменте и вероятности появления "1" р₃ в каждой позиции Z-разрядных сегментов и по результатам вычислений m₃, d₃ и р₃ определяют значения параметров усечения

и

Эти вычисления производятся в выделенных N Z-разрядных сегментах информационной последовательности импульсов резервных элементов 1, 2, 3.After entering into the memory block 17 all the numbers S _1j , S _2j , S _{3j of the} selected N Z-bit segments in the parameter determination block 16, the mathematical expectation m ₁ , the variance d _{1 of the} number “1” in the Z-bit segment and the probability are calculated first occurrence of "1" p ₁ in each position of Z-bit segments and the values of truncation parameters are determined by the calculation results m ₁ , d ₁ and p ₁

and

Then, the mathematical expectation m ₂ , the variance d _{2 of the} number “1” in the Z-bit segment and the probability of occurrence of “1” p ₂ in each position of the Z-bit segments are calculated, and the values of the parameters are determined from the calculation results m ₂ , d ₂ and p ₂ truncation

and

Then, the mathematical expectation m ₃ , the variance d _{3 of the} number “1” in the Z-bit segment and the probability of occurrence of “1” p ₃ in each position of the Z-bit segments are calculated, and the values of the parameters are determined from the calculation results m ₃ , d ₃ and p ₃ truncation

and

These calculations are performed in the selected N Z-bit segments of the information sequence of pulses of the

backup elements

1, 2, 3.

С выхода блока памяти 17 производится последовательное считывание значений S_1j, S_2j, S_3j. Эти значения подаются на первый вход первого сумматора 16.3 и вход регистра сдвига 16.14 блока определения параметров 16, показанного на фиг.5. В первом сумматоре 16.3 производится суммирование всех j-х значений S_1j выделенных N Z-разрядных сегментов путем сложения каждого j-го значения S_1j с суммой предыдущих, поступающих с выхода первого сумматора 16.3 на его второй вход:

. При подаче на первый вход первого сумматора 16.3 последнего значения S_1j и получения на его выходе суммарного значения единичных символов S_1N в выделенных N Z-разрядных сегментах это значение считывают, а первый сумматор 16.3 обнуляют.From the output of the memory block 17 is sequentially reading the values of S _1j , S _2j , S _3j . These values are applied to the first input of the first adder 16.3 and the input of the shift register 16.14 of the parameter determination block 16 shown in FIG. 5. In the first adder 16.3, all j-th values S _{1j of the} selected N Z-bit segments are added up by adding each j-th value of S _1j to the sum of the previous ones coming from the output of the first adder 16.3 to its second input:

. When applying to the first input of the first adder 16.3 the last value S _1j and receiving at its output the total value of the unit symbols S _1N in the selected N Z-bit segments, this value is read, and the first adder 16.3 is reset.

Сигнал с выхода сумматора 16.3 подается на вход делителя с постоянным коэффициентом деления 16.4. В делителе выполняется операция деления на число N, то есть производится вычисление:

The signal from the output of the adder 16.3 is fed to the input of the divider with a constant division factor 16.4. In the divider, the operation of dividing by the number N is performed, that is, the calculation is performed:

Значение m₁ с выхода делителя с постоянным коэффициентом деления 16.4 подается на первый вход делителя с постоянным коэффициентом деления 16.5, второй вход первого вычитателя 16.1, второй вход третьего сумматора 16.8 и первый вход второго вычитателя 16.11. В делителе с постоянным коэффициентом деления 16.5 выполняется операция деления на число Z, то есть производится вычисление вероятности появления "1" p₁ в каждой позиции Z-разрядных сегментов:

, после чего производится подача ее на первый вход третьего вычитателя 16.13 и второй вход первого делителя 16.9. В третьем вычитателе 16.13 производится вычисление 1-p₁.The value m ₁ from the output of the divider with a constant division factor 16.4 is fed to the first input of the divider with a constant division factor 16.5, the second input of the first subtractor 16.1, the second input of the third adder 16.8 and the first input of the second subtractor 16.11. In the divider with a constant division factor of 16.5, the operation of division by the number Z is performed, that is, the probability of occurrence of "1" p ₁ at each position of the Z-bit segments is calculated:

, after which it is fed to the first input of the third subtractor 16.13 and the second input of the first divider 16.9. In the third subtractor 16.13, 1-p _{1 is} calculated.

Значение 1-p₁ считывается и подается на второй вход второго делителя 16.10.The value 1-p _{1 is} read and fed to the second input of the second divider 16.10.

После вычисления значения m₁ и подачи его на второй вход первого вычитателя 16.1 производится вычисление значения дисперсии d₁. С выхода регистра сдвига 16.14, время задержки которого определяется временем, необходимым для вычисления значения m₁ в делителе с постоянным коэффициентом деления 16.4, производится последовательное считывание j-x значений S_1j выделенных N Z-разрядных сегментов, и подача этих значений на первый вход первого вычитателя 16.1. В вычитателе 16.1 производится вычисление S_1j-m₁.After calculating the value of m ₁ and feeding it to the second input of the first subtractor 16.1, the dispersion value d _{1 is} calculated. From the output of the shift register 16.14, the delay time of which is determined by the time necessary to calculate the value of m ₁ in the divider with a constant division factor 16.4, the jx values S _{1j of the} selected N Z-bit segments are sequentially read, and these values are fed to the first input of the first subtractor 16.1 . In the subtractor 16.1, S _1j −m _{1 is} calculated.

Сигнал с выхода первого вычитателя 16.1 подается на первый и второй входы умножителя 16.2, в которых производится вычисление: [S_1j-m₁]², результат которого подается на первый вход второго сумматора 16.6.The signal from the output of the first subtractor 16.1 is fed to the first and second inputs of the multiplier 16.2, in which the calculation is made: [S _1j -m ₁ ] ² , the result of which is fed to the first input of the second adder 16.6.

После этого производится обнуление первого вычитателя 16.1 и умножителя 16.2.After this, the first subtractor 16.1 and the multiplier 16.2 are reset.

Во втором сумматоре 16.6 производится сложение [S_1j-m₁]² N раз путем добавления каждого значения [S_1j-m₁]² к сумме предыдущих, поступающих с выхода второго сумматора 16.6 на его второй вход. При подаче на первый вход второго сумматора 16.6 N-го значения [S_1j-m₁]² и вычисления на его выходе суммарного значения

производится считывание этого значения на вход третьего делителя с постоянным коэффициентом деления 16.7 и обнуление второго сумматора 16.6.In the second adder 16.6, [S _1j -m ₁ ] ² N is added by adding each value [S _1j -m ₁ ] ² to the sum of the previous ones coming from the output of the second adder 16.6 to its second input. When applying to the first input of the second adder 16.6 the Nth value [S _1j -m ₁ ] ² and calculating the total value at its output

this value is read to the input of the third divider with a constant division ratio of 16.7 and the second adder 16.6 is reset.

В третьем делителе с постоянным коэффициентом деления 16.7 производится вычисление:

. После вычисления d₁производится считывание значения d₁.In the third divider with a constant division ratio of 16.7, the calculation is made:

. After calculating d ₁ , the value of d _{1 is} read.

Значение d₁ подается на первые входы первого 16.9 и второго 16.10 делителей. На второй вход делителя 16.9 подано значение p₁ с выхода делителя с постоянным коэффициентом деления 16.5. В делителе 16.9 производится вычисление d₁/p₁, результат которого подается на первый вход третьего сумматора 16.8.The value of d ₁ is applied to the first inputs of the first 16.9 and second 16.10 dividers. At the second input of the divider 16.9, the value p _{1 is} supplied from the output of the divider with a constant division factor of 16.5. In divider 16.9, d ₁ / p _{1 is} calculated, the result of which is fed to the first input of the third adder 16.8.

В третьем сумматоре 16.8, на второй вход которого подано значение m₁ с выхода делителя с постоянным коэффициентом деления 16.4, производится вычисление: m₁+d₁/p₁.In the third adder 16.8, the second input of which is supplied with the value m ₁ from the output of the divider with a constant division factor 16.4, the calculation is made: m ₁ + d ₁ / p ₁ .

Результат суммирования подается на вход четвертого делителя с постоянным коэффициентом деления 16.12, в котором производится вычисление и квантование параметра усечения

После вычисления и квантования производится считывание значения

и подача этого значения на третий информационный вход блока памяти 17, в котором производится запись значений

в соответствующие ячейки памяти.The result of the summation is fed to the input of the fourth divider with a constant division factor 16.12, in which the truncation parameter is calculated and quantized

After calculation and quantization, the value is read

and supplying this value to the third information input of the memory unit 17, in which the values are recorded

to the appropriate memory locations.

Параллельно с вычислением значения

производится вычисление значения

На второй вход делителя 16.10 подается значение 1-p₁, а на его первый вход подано значение d₁. В делителе 16.10 производится вычисление d₁/(1-p₁), результат которого подается на второй вход второго вычитателя 16.11. Во втором вычитателе 16.11, на первый вход которого подано значение m₁ с выхода делителя с постоянным коэффициентом деления 16.4, производится вычисление и квантование параметра усечения

После вычисления и квантования производится считывание значения и подача этого значения на второй информационный вход блока памяти 17, в котором производится запись значений

в соответствующие ячейки памяти. После вычисления значений m₁, p₁ и d₁ и параметров усечения

и

производится вычисление значений m₂, р₂ и d₂ и параметров усечения

и

Вычисление значений m₂, p₂, d₂ и параметров усечения

и

производится аналогично вычислениям значений m₁, p₁, d₁ и параметров усечения

и

После вычисления значений m₂, р₂ и d₂ и параметров усечения

и

производится вычисление значений m₃, р₃ и d₃ и параметров усечения

и

Вычисление значений m₃, р₃, d₃ и параметров усечения

и

In parallel with the calculation of the value

the value is calculated

The value 1-p ₁ is supplied to the second input of the divider 16.10, and the value d _{1 is} supplied to its first input. In divider 16.10, d ₁ / (1-p ₁ ) is calculated, the result of which is fed to the second input of the second subtractor 16.11. In the second subtractor 16.11, at the first input of which the value m ₁ is supplied from the output of the divider with a constant division factor 16.4, the truncation parameter is calculated and quantized

After calculation and quantization, the value is read and supplying this value to the second information input of the memory unit 17, in which the values are recorded

to the appropriate memory locations. After calculating the values of m ₁ , p ₁ and d ₁ and truncation parameters

and

the values of m ₂ , p ₂ and d ₂ and truncation parameters are calculated

and

Calculation of m ₂ , p ₂ , d ₂ and truncation parameters

and

performed similarly to the calculation of the values of m ₁ , p ₁ , d ₁ and truncation parameters

and

After calculating the values of m ₂ , p ₂ and d ₂ and truncation parameters

and

the calculation of the values of m ₃ , p ₃ and d ₃ and truncation parameters

and

Calculation of m ₃ , p ₃ , d ₃ values and truncation parameters

and

Вычисления в блоке определения параметров 16 производятся непрерывно для каждой N Z-разрядной последовательности сегментов.The calculations in the parameter determination unit 16 are performed continuously for each N Z-bit sequence of segments.

На втором этапе по полученным значениям

и

производится определение состояния резервных элементов 1, 2, 3 и принятие решения на реконфигурацию устройства резервирования.At the second stage, according to the obtained values

and

the state of the

backup elements

1, 2, 3 is determined and a decision is made on the reconfiguration of the backup device.

В нормальном режиме работы, когда все три резервных элемента 1, 2, 3 работоспособны (

и

), параметры усечения

с блока памяти 17 в параллельном двоичном коде подаются соответственно на первый L-входовый элемент ИЛИ-НЕ 18.1, первый L-входовый элемент И 18.2, второй L-входовый элемент ИЛИ-НЕ 18.4 и второй L-входовый элемент И 18.5, третий L-входовый элемент ИЛИ-НЕ 18.7 и третий L-входовый элемент И 18.8 блока определения отказов 18. На 1, 2 и 3 управляющих выходах блока определения отказов 18 формируются сигналы с уровнем логического "0".In normal operation, when all three

backup elements

1, 2, 3 are operational (

and

), truncation parameters

from the memory unit 17 in parallel binary code, respectively, are supplied to the first L-input element OR-NOT 18.1, the first L-input element AND 18.2, the second L-input element OR-NOT 18.4 and the second L-input element AND 18.5, the third L- the input element OR NOT 18.7 and the third L-input element AND 18.8 of the failure detection unit 18. At 1, 2 and 3 control outputs of the failure detection unit 18, signals with a logic level of "0" are generated.

Одновременно сигналы с выхода элементов ИЛИ 18.3, 18.6, 18.9 поступают на входы двухвход овых элементов И 18.10, 18.11, 18.12 и затем на вход трехвход ового элемента ИЛИ 18.13 блока определения отказов 18. На 4 управляющем выходе блока определения отказов 18 формируется сигнал с уровнем логического "0".At the same time, the signals from the output of the elements OR 18.3, 18.6, 18.9 are fed to the inputs of the two-input elements AND 18.10, 18.11, 18.12 and then to the input of the three-input element OR 18.13 of the failure detection unit 18. A signal with a logic level of 4 is generated at the 4 control output of the failure detection unit 18 "0".

Сигналы логического "0" с первого, второго и третьего управляющих выходов блока определения отказов 18 поступают на вторые входы соответственно первого 7, второго 8 и третьего 9 управляемых переключателей, а сигнал логического "0" с четвертого выхода блока определения параметров 18 поступает на третьи входы всех трех управляемых переключателей 7, 8 и 9. С выхода первого элемента И-НЕ 7.1 первого управляемого переключателя 7 сигнал логической "1" поступит на вторые входы первого 7.3 и второго 7.4 элементов И, сигнал логической "1" с выхода второго элемента И-НЕ 7.2 поступит на третий вход первого элемента И 7.3. Кроме того, сигнал логического "0" с третьего входа поступит на третий вход второго элемента И 7.4 и, тем самым, заблокирует второй выход управляемого переключателя. Таким образом, информационная последовательность импульсов, поступившая на первый вход, поступит на первый выход управляемого переключателя 7, а затем на первый вход первого 10 и второй вход второго 11 элементов И. Работа элементов второго 8 и третьего 9 управляемых переключателей аналогична рассмотренной выше работе элементов первого управляемого переключателя 7. Информационный сигнал с первого выхода второго управляемого переключателя 8 поступит на первый вход второго 11 и второй вход третьего 12 элементов И, а информационный сигнал с первого выхода третьего управляемого переключателя 9 поступит на первый вход третьего 12 и второй вход первого 10 элементов И. Так как информационные последовательности импульсов с выхода первого 1, второго 2 и третьего 3 резервных элементов одинаковы, то на выходе первого 10, второго 11 и третьего 12 элементов И формируются сигналы исходной информационной последовательности, которые поступают на первый 13, затем на второй 14 элементы ИЛИ, а затем на информационный выход трехэлементного мажоритарного устройства резервирования.Logical "0" signals from the first, second, and third control outputs of the fault detection unit 18 are supplied to the second inputs of the first 7, second 8, and third 9 control switches, respectively, and the logical "0" signal from the fourth output of the parameter determination unit 18 is supplied to the third inputs of all three controlled switches 7, 8 and 9. From the output of the first AND-NOT element 7.1 of the first controlled switch 7, the logical 1 signal will go to the second inputs of the first 7.3 and second 7.4 AND elements, the logical 1 signal from the output of the second element and AND NOT 7.2 will go to the third input of the first element AND 7.3. In addition, the logic signal "0" from the third input will go to the third input of the second element And 7.4 and, thereby, will block the second output of the managed switch. Thus, the information sequence of pulses received at the first input will go to the first output of the controlled switch 7, and then to the first input of the first 10 and second input of the second 11 elements I. The operation of the elements of the second 8 and third 9 controlled switches is similar to the work of the elements of the first managed switch 7. The information signal from the first output of the second managed switch 8 will go to the first input of the second 11 and the second input of the third 12 And elements, and the information signal from the first the output of the third controlled switch 9 will go to the first input of the third 12 and second input of the first 10 elements I. Since the information sequences of pulses from the output of the first 1, second 2 and third 3 backup elements are the same, then the output of the first 10, second 11 and third 12 And elements, signals of the initial information sequence are formed, which are sent to the first 13, then to the second 14 OR elements, and then to the information output of the three-element majority backup device.

В случае отказа резервного элемента 1 (

и (или)

) на первые L-входовые элементы ИЛИ-НЕ 18.1, И 18.2 блока определения отказов 18 подаются логические "0" при

или логические "1" при

На выходах ИЛИ-НЕ 18.1 или И 18.2 формируется сигнал логической "1", который через элемент ИЛИ 18.3 подается на вход первого элемента И-НЕ 7.1 первого управляемого переключателя 7, с выхода которого сигнал с уровнем логического "0" поступает на входы двух элементов И 7.3, 7.4, запрещая, тем самым, прохождение сигналов на 1 и 2 информационные выходы управляемого переключателя 7, блокируя сигнал с выхода регистра сдвига 4. Одновременно сигнал логической "1" с выхода элемента ИЛИ 18.3 подается на первый вход блока индикации 19, сигнализируя об отказе первого резервного элемента. Кроме того, сигнал с выхода элемента ИЛИ 18.3 подается на входы элементов И 18.10 и 18.11, но при этом сигнал на 4 выходе блока определения отказов останется с уровнем логического "0". Оставшиеся второй 8 и третий 9 управляемые переключатели остаются незаблокированными. Сигнал с уровнем логического "0" с первого выхода первого управляемого переключателя 7 блокирует выходы первого 10 и второго 11 элементов И. На выходе третьего элемента И 12 будет формироваться исходная информационная последовательность за счет сигналов с первых выходов второго 8 и третьего 9 управляемых переключателей, которая поступает в качестве выходной информационной последовательности на первый 13, затем на второй 14 элементы ИЛИ, а затем на информационный выход трехэлементного мажоритарного устройства резервирования.In case of failure of the backup element 1 (

and / or

) to the first L-input elements OR NOT 18.1, AND 18.2 of the fault detection unit 18, logical "0" is given when

or logical "1" when

At the outputs of OR-NOT 18.1 or AND 18.2, a logical "1" signal is generated, which is fed through the OR 18.3 element to the input of the first AND-NOT 7.1 element of the first controlled switch 7, from the output of which a signal with a logic level of "0" is fed to the inputs of two elements And 7.3, 7.4, thereby prohibiting the passage of signals to the 1 and 2 information outputs of the controlled switch 7, blocking the signal from the output of the shift register 4. At the same time, the logical "1" signal from the output of the OR element 18.3 is fed to the first input of the display unit 19, signaling about the failure of the first reserve element. In addition, the signal from the output of the OR element 18.3 is fed to the inputs of the elements AND 18.10 and 18.11, but the signal at the 4 output of the fault detection unit will remain with the logic level “0”. The remaining second 8 and third 9 controlled switches remain unlocked. A signal with a logic level of "0" from the first output of the first controlled switch 7 blocks the outputs of the first 10 and second 11 elements I. At the output of the third element And 12, the initial information sequence will be formed due to the signals from the first outputs of the second 8 and third 9 controlled switches, which comes as the output information sequence to the first 13, then to the second 14 OR elements, and then to the information output of the three-element majority backup device.

В случае отказа резервного элемента 2 (

и (или)

) на вторые L-входовые элементы ИЛИ-НЕ 18.4, И 18.5 блока определения отказов 18 подаются логические "0" при

или логические "1" при

На выходах ИЛИ-НЕ 18.4 или И 18.5 формируется сигнал логической "1", который через элемент ИЛИ 18.6 подается на вход первого элемента И-НЕ 8.1 второго управляемого переключателя 8, с выхода которого сигнал с уровнем логического "0" поступает на входы двух элементов И 8.3, 8.4, запрещая, тем самым, прохождение сигналов на 1 и 2 информационные выходы управляемого переключателя 8, блокируя сигнал с выхода регистра сдвига 5. Одновременно сигнал логической "1" с выхода элемента ИЛИ 18.6 подается на второй вход блока индикации 19, сигнализируя об отказе второго резервного элемента. Кроме того, сигнал с выхода элемента ИЛИ 18.6 подается на входы элементов И 18.10 и 18.12, но при этом сигнал на 4 выходе блока определения отказов останется с уровнем логического "0". Оставшиеся первый 7 и третий 9 управляемые переключатели остаются незаблокированными. Сигнал с уровнем логического "0" с первого выхода второго управляемого переключателя 8 блокирует выходы второго 11 и третьего 12 элементов И. На выходе первого элемента И 10 будет формироваться исходная информационная последовательность за счет сигналов с первых выходов первого 7 и третьего 9 управляемых переключателей, которая поступает в качестве выходной информационной последовательности на первый 13, затем на второй 14 элементы ИЛИ, а затем на информационный выход трехэлементного мажоритарного устройства резервирования.In case of failure of the backup element 2 (

and / or

) to the second L-input elements OR NOT 18.4, AND 18.5 of the fault detection unit 18, logical "0" is given when

or logical "1" when

At the outputs of OR-NOT 18.4 or AND 18.5, a logical “1” signal is generated, which is fed through the OR 18.6 element to the input of the first AND-NOT 8.1 element of the second controlled switch 8, from the output of which a signal with a logic level “0” is fed to the inputs of two elements And 8.3, 8.4, thereby prohibiting the passage of signals to 1 and 2 information outputs of the controlled switch 8, blocking the signal from the output of shift register 5. At the same time, the logical 1 signal from the output of the OR element 18.6 is fed to the second input of the display unit 19, signaling the failure of the second reserve element. In addition, the signal from the output of the OR element 18.6 is fed to the inputs of the AND elements 18.10 and 18.12, but the signal at the 4 output of the fault detection unit will remain with the logic level “0”. The remaining first 7 and third 9 controlled switches remain unlocked. A signal with a logic level of "0" from the first output of the second controlled switch 8 blocks the outputs of the second 11 and third 12 elements I. At the output of the first element And 10, the initial information sequence will be formed due to the signals from the first outputs of the first 7 and third 9 controlled switches, which comes as the output information sequence to the first 13, then to the second 14 OR elements, and then to the information output of the three-element majority backup device.

В случае отказа резервного элемента 3 (

и (или)

) на третьи L-входовые элементы ИЛИ-НЕ 18.7, И 18.8 блока определения отказов 18 подаются логические "0" при

или логические "1" при

На выходах ИЛИ-НЕ 18.7 или И 18.8 формируется сигнал логической "1", который через элемент ИЛИ 18.9 подается на вход первого элемента И-НЕ 9.1 третьего управляемого переключателя 9, с выхода которого сигнал с уровнем логического "0" поступает на входы двух элементов И 9.3, 9.4, запрещая, тем самым, прохождение сигналов на 1 и 2 информационные выходы управляемого переключателя 9, блокируя сигнал с выхода регистра сдвига 6. Одновременно сигнал логической "1" с выхода элемента ИЛИ 18.9 подается на третий вход блока индикации 19, сигнализируя об отказе третьего резервного элемента. Кроме того, сигнал с выхода элемента ИЛИ 18.9 подается на входы элементов И 18.11 и 18.12, но при этом сигнал на 4 выходе блока определения отказов останется с уровнем логического "0". Оставшиеся первый 7 и второй 8 управляемые переключатели остаются незаблокированными. Сигнал с уровнем логического "0" с первого выхода третьего управляемого переключателя 9 блокирует выходы первого 10 и третьего 12 элементов И. На выходе второго элемента И 11 будет формироваться исходная информационная последовательность за счет сигналов с первых выходов первого 7 и второго 8 управляемых переключателей, которая поступает в качестве выходной информационной последовательности на первый 13, затем на второй 14 элементы ИЛИ, а затем на информационный выход трехэлементного мажоритарного устройства резервирования.In case of failure of the backup element 3 (

and / or

) to the third L-input elements, OR NOT 18.7, AND 18.8 of the fault detection unit 18, logical "0" is given when

or logical "1" when

A logic 1 signal is generated at the outputs of OR-NOT 18.7 or AND 18.8, which is fed through an OR 18.9 element to the input of the first AND-NOT 9.1 element of the third controlled switch 9, from the output of which a signal with a logic level of "0" is fed to the inputs of two elements And 9.3, 9.4, thereby prohibiting the passage of signals to 1 and 2 information outputs of the controlled switch 9, blocking the signal from the output of shift register 6. At the same time, the logical 1 signal from the output of the OR element 18.9 is fed to the third input of the display unit 19, signaling about the rejection of the third cut equal element. In addition, the signal from the output of the OR element 18.9 is fed to the inputs of the AND elements 18.11 and 18.12, but at the same time, the signal at the 4 output of the fault detection unit remains with the logic level “0”. The remaining first 7 and second 8 controlled switches remain unlocked. A signal with a logic level of "0" from the first output of the third controlled switch 9 blocks the outputs of the first 10 and third 12 elements I. At the output of the second element And 11, the initial information sequence will be formed due to the signals from the first outputs of the first 7 and second 8 controlled switches, which comes as the output information sequence to the first 13, then to the second 14 OR elements, and then to the information output of the three-element majority backup device.

В случае отказа первого и второго резервных элементов 1, 2 и исправной работе третьего резервного элемента 3 (

и (или)

) работа устройства осуществляется по аналогии со случаями, описанными для отказа первого 1 и второго 2 резервных элементов. В результате на первом и втором выходах блока определения отказов 18 формируются сигналы с уровнем логической "1", которые блокируют информационные последовательности с выходов первого 4 и второго 5 регистров сдвига. Одновременно эти сигналы поступят на первый и второй входы блока индикации 19, сигнализируя об отказе первого и второго резервных элементов. Кроме того, сигналы с уровнем логической "1" с выхода элементов ИЛИ 18.3, 18.6 поступят на входы элементов И 18.10, 18.11, 18.12. На выходе первого элемента И 18.10 появится сигнал с уровнем логической "1", который через элемент ИЛИ 18.13 поступит на третьи входы управляемых переключателей 7, 8, 9. Первый 7 и второй 8 управляемые переключатели остаются заблокированными сигналом логической "1" на их вторых входах, а в третьем управляемом переключателе 9 сигнал с уровнем логической "1" с третьего входа поступит на вход второго элемента И 9.2, с выхода которого сигнал с уровнем логического "0" поступит на третий вход элемент И 9.3, заблокировав, тем самым, первый информационный выход третьего управляемого переключателя 9. Одновременно сигнал с уровнем логической "1" с третьего входа поступит на вход второго элемента И 9.4, разрешив, тем самым, прохождение информационной последовательности с первого входа на второй выход третьего управляемого переключателя 9. Со второго выхода управляемого переключателя 9 информационный сигнал поступит на четвертый вход второго элемента ИЛИ 14 и затем на информационный выход трехэлементного мажоритарного устройства резервирования.In case of failure of the first and second

backup elements

1, 2 and the operation of the third backup element 3 (

and / or

) the operation of the device is carried out by analogy with the cases described for the failure of the first 1 and second 2 backup elements. As a result, signals with a logic level of “1” are formed at the first and second outputs of the fault detection unit 18, which block information sequences from the outputs of the first 4 and second 5 shift registers. At the same time, these signals will go to the first and second inputs of the display unit 19, signaling a failure of the first and second backup elements. In addition, signals with a logic level of "1" from the output of the elements OR 18.3, 18.6 will go to the inputs of the elements AND 18.10, 18.11, 18.12. At the output of the first AND gate 18.10, a signal with a logic level of “1” will appear, which through the OR gate 18.13 will go to the third inputs of the controlled switches 7, 8, 9. The first 7 and second 8 controlled switches remain blocked by a logical “1” signal at their second inputs , and in the third controlled switch 9, a signal with a logic level of “1” from the third input will go to the input of the second element And 9.2, from the output of which a signal with a logic level of “0” will go to the third input of the element And 9.3, thereby blocking the first information exit tre its controlled switch 9. At the same time, a signal with a logic level “1” from the third input will go to the input of the second element And 9.4, thereby allowing the information sequence from the first input to the second output of the third controlled switch 9. From the second output of the controlled switch 9 the signal will go to the fourth input of the second element OR 14 and then to the information output of the three-element majority backup device.

В случае отказа первого 1 и третьего 3 резервных элементов или второго 2 и третьего 3 резервных элементов работа устройства осуществляется аналогичным образом.In case of failure of the first 1 and third 3 redundant elements or the second 2 and third 3 redundant elements, the device operates in a similar way.

Работа устройства по маскированию сбоев при функционировании одного из резервных элементов описана в книге: Шубинский И.Б. "Активная защита от отказов управляющих модульных вычислительных систем". - СПб., Наука, 1993 -284 с.The operation of the device for masking failures during the operation of one of the backup elements is described in the book: Shubinsky IB "Active protection against failures of control modular computing systems." - SPb., Science, 1993 -284 p.

Благодаря новой совокупности существенных признаков в заявленном трехэлементном мажоритарном устройстве резервирования достигается возможность контроля технического состояния резервных элементов и при выходе из строя одного или двух из них выполняется функциональное предназначение, чем обеспечивается более высокая надежность заявляемого устройства по сравнению с известными.Thanks to the new combination of essential features in the claimed three-element majority backup device, the technical control of the backup elements is achieved and, in case of failure of one or two of them, the functional purpose is fulfilled, which ensures a higher reliability of the claimed device compared to the known ones.

Claims

A three-element majority backup device containing three redundant elements, three AND elements, one OR element, to the first, second and third inputs of which the outputs of the first, second and third AND elements are connected respectively, the inputs of the first, second and third redundant elements are the information input of the device, characterized in that its composition additionally includes an analysis unit, a parameter determination unit, a memory unit, three shift registers, a failure detection unit, a status display unit, three control of the switch, the second OR element, the output of which is the information output of the device, and its first input is connected to the output of the first OR element, and the second, third, fourth inputs are connected respectively to the second outputs of the first, second and third controlled switches, the first output of the first controlled the switch is connected to the first input of the first and second input of the second AND elements, the first output of the second controlled switch is connected to the first input of the second and second input of the third AND elements, and the first output of the third controllable switch is connected to the first input of the third and second inputs of the first elements AND, the second inputs of the first, second, and third controllable switches are control and are connected respectively to the first, second, and third inputs of the state display unit and, respectively, with the first, second, and third outputs fault detection unit, the fourth output of which is connected to the third inputs of the first, second and third controllable switches, and its input is an information bus which is connected to the output of the memory unit, the other output of which is connected to the input of the parameter determination unit, the first and second outputs of which are connected respectively to the second and third input of the memory unit, the first input of which is connected to the output of the analysis unit, the first, second, third information inputs of which are connected respectively to the outputs of the first, second, third backup elements and, accordingly, to the inputs of the first, second and third shift registers, the output of each of which is connected respectively to the first inputs of the first, second and a third controlled switches.