RU2434312C1

RU2434312C1 - Radiation-resistant lsic manufacturing method

Info

Publication number: RU2434312C1
Application number: RU2010105757/28A
Authority: RU
Inventors: Алексей Викторович Быстрицкий (RU); Алексей Викторович Быстрицкий; Николай Яковлевич Мещеряков (RU); Николай Яковлевич Мещеряков; Сергей Александрович Цыбин (RU); Сергей Александрович Цыбин
Original assignee: Открытое акционерное общество "Конструкторско-технологический центр "ЭЛЕКТРОНИКА"
Priority date: 2010-02-17
Filing date: 2010-02-17
Publication date: 2011-11-20
Also published as: RU2010105757A

Abstract

FIELD: electricity.

SUBSTANCE: radiation-resistant LSIC (large-scale integrated circuit) manufacturing method involves creation on initial substrate of field silicon oxide and active areas of transistors, channel stoppers, gate silicon oxide, polysilicon areas of gates of transistors and interconnections, masks for alloying with n- and p-type impurities of channel active stoppers and active areas of transistors, interlayer insulation, contact windows and metal coating of LSIC. During creation of active areas between channels, drains, sources of n-type transistors and p-type channel stoppers there formed are additional buffer channel sections, and gate silicon oxide is created after field silicon oxide is formed. During formation of transistor gates there created are additional polysilicon gate channel stoppers fully overlapping buffer channel sections of active areas. Mask for alloying active n-type areas partially opens field areas and additional polysilicon gate areas in the sections adjacent to channels of n-type transistors. Mask for alloying active p-type areas partially opens additional polysilicon gate areas in the sections adjacent to p-type channel stoppers.

EFFECT: improving integration degree and simplifying the method.

13 dwg

Description

Изобретение относится к области микроэлектроники и предназначено для изготовления больших интегральных радиационно-стойких БИС.The invention relates to the field of microelectronics and is intended for the manufacture of large integrated radiation-resistant LSIs.

Известно, что радиационное излучение вызывает накопление положительного заряда в оксиде кремния. Особенно значительный заряд накапливается в толстом полевом оксиде кремния, который используется в КМОП БИС для изоляции активных областей транзисторов и уменьшения величины паразитных емкостей шин межсоединений относительно подложки. Накопленный положительный заряд приводит к снижению порогового напряжения n-канальных паразитных транзисторов, формируемых шинами коммутации элементов БИС, и под полевым оксидом кремния образуется проводящий канал, который замыкает области стоков - истоков транзисторов, или соседние диффузионные области. Это приводит к превышению тока потребления БИС относительно установленной нормы.It is known that radiation causes the accumulation of a positive charge in silicon oxide. A particularly significant charge is accumulated in thick field silica, which is used in CMOS LSI to isolate the active areas of transistors and reduce the parasitic capacitance of bus interconnects relative to the substrate. The accumulated positive charge leads to a decrease in the threshold voltage of n-channel parasitic transistors formed by the switching buses of the LSI elements, and a conductive channel is formed under the field silicon oxide, which closes the drain regions - the source of the transistors, or neighboring diffusion regions. This leads to excess current consumption LSI relative to the established norm.

Известен способ изготовления радиационно-стойкой БИС [1 - Патент США №5670816, кл. H01L 29/76, 1997 г.] (фигуры 1, 2), который заключается в том, что в исходной подложке или кармане 1 р-типа создают охранные области 2 р-типа, с помощью окисления формируют полевые 3 и активные области 4, создают маску и внедряют примесь р-типа для формирования области 5 с повышенной концентрацией примеси р-типа на границе тонкий - толстый оксид кремния. Затем формируют затворный оксид кремния 6 и поликремниевые затворы 7 транзисторов, легируют диффузионные области 8 стоков - истоков n-канальных транзисторов примесью n-типа, легируют диффузионные области стоков - истоков р-канальных транзисторов и защитные области 9 примесью р-типа и создают межслойную изоляцию 10, контакты и металлизацию 11 БИС. При этом в подложке или кармане 1 р-типа под полевым оксидом кремния 12 располагаются охранные области 2 р-типа с повышенной концентрацией примеси, предотвращающие возникновение паразитных каналов в отсутствии радиационного воздействия, а в области тонкого (затворного) оксида кремния 6 на участках выхода затворов транзисторов на полевой оксид кремния 12, размещены высоколегированные охранные области 5 р-типа, примыкающие к областям 8 стока - истока n-канального транзистора и поликремниевые затворы 7 транзисторов. Транзисторная структура окружена высоколегированной областью 9 р-типа, которая ограничивает возникающий при воздействии радиационного излучения проводящий канал под толстым полевым оксидом кремния.A known method of manufacturing a radiation-resistant LSI [1 - US Patent No. 5670816, class. H01L 29/76, 1997] (figures 1, 2), which consists in the fact that in the initial substrate or pocket 1 p-type create protective areas 2 p-type, using oxidation to form field 3 and active areas 4, create a mask and introduce a p-type impurity to form region 5 with an increased concentration of p-type impurities at the thin - thick silicon oxide interface. Then, gate silicon oxide 6 and polysilicon gates of 7 transistors are formed, the diffusion regions of the 8 drains - the sources of n-channel transistors are doped with an n-type impurity, the diffusion regions of the drains - the sources of the r-channel transistors and the protective regions 9 are doped with the p-type impurity and create interlayer insulation 10, contacts and metallization 11 LSI. At the same time, in the p-type substrate or pocket 1 under the field silicon oxide 12, there are p-type security areas 2 with a high concentration of impurities, which prevent the occurrence of spurious channels in the absence of radiation exposure, and in the region of thin (gate) silicon oxide 6 at the gate exit portions transistors for field silicon oxide 12, high-alloyed p-type security areas 5 are located adjacent to the drain areas 8 — the source of the n-channel transistor and polysilicon gates of 7 transistors. The transistor structure is surrounded by a highly doped p-type region 9, which limits the conductive channel arising from exposure to radiation under thick field silicon oxide.

Недостатком способа является то, что легированные охранные области 5 р-типа, устраняя утечку в полевых областях на участках выхода затворов транзисторов на полевой оксид кремния, не препятствуют возникновению паразитного канала 13 утечки тока на других участках n-канального транзистора.The disadvantage of this method is that the doped security areas 5 of the p-type, eliminating leakage in the field areas at the exit port of the transistor gates to the silicon oxide, do not prevent the occurrence of a spurious channel 13 current leakage in other parts of the n-channel transistor.

Эти недостатки, за счет формирования охранной высоколегированной области по периферии активных областей n-канальных транзисторов, устраняет способ изготовления радиационно-стойкой БИС [2 - Патент США №6320245, кл. H01L 23/58, 2001 г.], являющийся наиболее близким по технической сути и достигаемому результату к заявляемому.These shortcomings, due to the formation of a security highly doped area around the periphery of the active areas of n-channel transistors, eliminates the method of manufacturing radiation-resistant LSI [2 - US Patent No. 6320245, cl. H01L 23/58, 2001], which is the closest in technical essence and the achieved result to the claimed.

Способ изготовления (фигуры 3, 4) заключается в том, что в исходной подложке или кармане 1 р-типа создают полевой окисел кремния 12 с образованием полевых 3 и активных областей 4. После окисления полевых областей формируют фоторезистивную маску для легирования и легируют охранные области 2 р-типа. Затем создают дополнительную маску для легирования и внедряют легирующую подложку примесь р-типа в полевой окисел и область 5 на границе тонкий - толстый оксид кремния по периферии активных областей 4. После легирования областей 5 создают затворный оксид кремния 6 и наносят поликремниевый слой. Формируют поликремниевые затворы 7 транзисторов, создают фоторезистивную маску и легируют диффузионные области 8 стоков - истоков n-канальных транзисторов примесью n-типа. При этом области 8 отстоят от легированных областей 5 р-типа на расстояние, обеспечивающее сохранение величины пробивных напряжений областей 8 стоков - истоков n-канальных транзисторов. Далее одновременно легируют защитные области 9 и диффузионные области стоков - истоков р-канальных транзисторов примесью р-типа и создают межслойную изоляцию 10, контакты и металлизацию 11 БИС.The manufacturing method (figures 3, 4) consists in the fact that in the initial substrate or pocket 1 of the p-type create a field silicon oxide 12 with the formation of field 3 and active areas 4. After oxidation of the field areas form a photoresist mask for doping and dope security areas 2 p-type. Then, an additional mask for doping is created and a p-type impurity is introduced into the field oxide and region 5 at the thin - thick silicon oxide boundary at the periphery of the active regions 4. After alloying the regions 5, a gate silicon oxide 6 is created and a polysilicon layer is applied. Polysilicon gates of 7 transistors are formed, a photoresistive mask is created, and the diffusion regions of 8 sinks, the sources of n-channel transistors, are mixed with n-type impurities. In this case, the regions 8 are separated from the doped regions of the p-type 5 by a distance ensuring the preservation of the breakdown voltage of the regions of the 8 sinks, the sources of n-channel transistors. Then, at the same time, the protective regions 9 and the diffusion regions of the drains, the sources of the p-channel transistors, are doped with p-type impurities and create an interlayer insulation 10, contacts and metallization 11 LSI.

При этом в подложке или кармане 1 р-типа под полевым оксидом кремния 12 располагаются охранные области 2 р-типа, а в области тонкого оксида кремния 6, на границе активная - полевая область с помощью не самосовмещенной маски для легирования сформированы высоколегированные охранные области 5 р-типа, отстоящие от легированных примесью n-типа областей 8 стока - истока n-канального транзистора, которые также задаются не самосовмещенной с областями 5 маской для легирования. Поликремниевые области 7 образуют затворы транзисторов. Транзисторная структура окружена высоколегированной областью 9 р-типа. Охранные области препятствуют замыканию активных областей проводящим каналом, возникающим под толстым полевым оксидом кремния при воздействии радиационного излучения.At the same time, in the substrate or pocket 1 of the p-type under the field silicon oxide 12 there are protective areas 2 of the p-type, and in the region of thin silicon oxide 6, the active - field area at the interface is the active - field area with the help of a non-self-aligned mask for doping, highly doped security areas of 5 p -type spaced from the regions of drain 8 doped with an n-type impurity — the source of the n-channel transistor, which are also specified by a mask for doping not self-aligned with regions 5. Polysilicon region 7 form the gates of the transistors. The transistor structure is surrounded by a highly alloyed region of 9 p-type. Protective areas prevent the closure of active areas by a conductive channel arising under thick field silicon oxide when exposed to radiation.

Недостатком этого способа является то, что высоколегированные охранные области 5 р-типа и участки 14, разделяющие стоки - истоки 8 n-канальных транзисторов и охранные области 5, размещены в области тонкого (затворного) оксида кремния 6 активных областей 4, что значительно увеличивает площадь, необходимую для размещения n-канальных транзисторов. Разделительная область 14 служит для предотвращения снижения величины пробивных напряжений диффузионных переходов стока - истока транзисторов. Необходимая ширина области 14 во многом определяется величиной технологического запаса на рассовмещение фотолитографических масок, с помощью которых формируются области 5 и 8, и ухода размеров при формировании технологических слоев. Использование не самосовмещенного технологического процесса формирования активных диффузионных областей 8 n-типа стока - истока n-канальных транзисторов относительно охранных областей 5 р-типа приводит к необходимости формировать разделительную область 14 шириной до 1,5 мкм [2]. Учитывая, что охранная область 5 также не самосовмещена с полевым окислом кремния, такие области необходимо задавать повышенной ширины, чтобы учесть рассовмещение полевых 3 и охранных 5 областей. Области 5 и 14 являются пассивными областями, расположены в активных областях и обуславливают необходимость задавать активные области большей величины, чем необходимо для размещения диффузионных областей стока - истока транзисторов. Это значительно снижает степень интеграции БИС.The disadvantage of this method is that the high-alloyed security areas 5 of the p-type and sections 14 separating the drains - the sources of 8 n-channel transistors and security areas 5 are located in the area of thin (gate) silicon oxide 6 active areas 4, which significantly increases the area needed to accommodate n-channel transistors. The separation region 14 serves to prevent a decrease in the breakdown voltage of the diffusion junctions of the drain - the source of the transistors. The required width of region 14 is largely determined by the size of the technological reserve for the misregistration of photolithographic masks, with the help of which regions 5 and 8 are formed, and the size deviation during the formation of technological layers. The use of a non-self-aligned technological process for the formation of active diffusion regions 8 of the n-type drain - the source of n-channel transistors relative to the security regions of the 5th p-type leads to the need to form a separation region 14 up to 1.5 μm wide [2]. Considering that the protective area 5 is also not self-aligned with field silicon oxide, such areas must be set to an increased width in order to take into account the combination of field 3 and security 5 areas. Regions 5 and 14 are passive regions, located in active regions and necessitate the setting of active regions of a larger magnitude than is necessary for placement of diffusion drain regions - the source of transistors. This significantly reduces the degree of LSI integration.

К недостаткам способа относится его сложность, так как формирование охранных областей р-типа, расположенных в активных областях n-канальных транзисторов, проводится с помощью дополнительной маски для легирования, а легирование охранных областей р-типа проводится через полевой оксид кремния, что обуславливает необходимость использования специального оборудования для проведения процесса ионного легирования с большими энергиями.The disadvantages of the method include its complexity, since the formation of p-type security areas located in the active areas of n-channel transistors is carried out using an additional doping mask, and p-type security areas are doped through silicon oxide, which necessitates the use of special equipment for carrying out the process of ion doping with high energies.

Задачами заявляемого решения являются повышение степени интеграции и упрощение способа изготовления БИС.The objectives of the proposed solutions are to increase the degree of integration and simplify the method of manufacturing LSI.

Технические результаты достигают тем, что на исходной подложке первого типа проводимости, содержащей карман второго типа проводимости, формируют полевой окисел кремния, задавая конфигурацию полевых и активных областей для размещения диффузионных областей стока - истока n-и р-канальных транзисторов, охранных замкнутых высоколегированных областей, образующих диффузионный контакт к подложке или карману р-типа, а также дополнительных буферных канальных участков, расположенных между каналами и стоками - истоками транзисторов n-типа и охранными высоколегированными активными областями р-типа. Формируют затворный оксид кремния, создают поликремниевые области затворов транзисторов, межсоединений и дополнительные поликремниевые затворные охранные области, которые полностью перекрывают буферные канальные участки и примыкают к стоками - истоками транзисторов n-типа и охранным высоколегированными областями р-типа. Формируют фоторезистивную маску для легирования стоков - истоков транзисторов n-типа, частично открывающую полевые области и дополнительные поликремниевые затворные области на участках, примыкающих к каналам транзисторов n-типа, легируют стоки - истоки транзисторов n-типа, формируют фоторезистивную маску для легирования охранных активных областей р-типа и стоков - истоков транзисторов р-типа, частично открывающую дополнительные поликремниевые затворные области на участках, примыкающих к охранным областями р-типа, легируют охранные активные области р-типа и стоки -истоки транзисторов р-типа, формируют межслойную изоляцию, вскрывают контактные окна и создают металлизацию БИС.Technical results are achieved in that field silicon oxide is formed on the initial substrate of the first type of conductivity containing a pocket of the second type of conductivity, setting the configuration of the field and active regions to accommodate the diffusion regions of the drain - the source of n and p-channel transistors, security closed high-alloyed areas, forming diffusion contact to the p-type substrate or pocket, as well as additional buffer channel sections located between the channels and drains - the sources of n-type transistors and guards high doped active regions of the p-type. Gate silicon oxide is formed, polysilicon gate regions of transistors, interconnects, and additional polysilicon gate guard areas are created that completely overlap the buffer channel portions and are adjacent to the drains - the sources of n-type transistors and high-alloyed p-type guard areas. A photoresistive mask is formed to dope the drains - the sources of n-type transistors, partially opening the field regions and additional polysilicon gate regions in the areas adjacent to the channels of the n-type transistors, alloy drains - the sources of n-type transistors, form a photoresistive mask for doping the security active areas p-type and drains - the sources of p-type transistors, partially opening additional polysilicon gate areas in areas adjacent to the p-type security areas, the security act is doped overt region of the p-type and the drains of transistors -istoki p-type, forming an interlayer insulation opened contact windows and metallization of LSIs create.

Сопоставимый с прототипом анализ показывает, что новизна способа изготовления радиационно-стойкой БИС состоит в том, что с целью повышения степени интеграции за счет самосовмещения активных областей стоков и истоков транзисторов n-типа и охранных высоколегированных областей р-типа и исключения расположения охранных высоколегированных участков р-типа в активных областях транзисторов n-типа, упрощения способа изготовления БИС за счет исключения дополнительных технологических операций и дополнительных топологических слоев в активных областях одновременно с диффузионными областями стока - истока n- и р-канальных транзисторов охранными замкнутыми высоколегированными областями, образующими диффузионный контакт к подложке или карману р-типа, формируют дополнительные буферные канальные участки, расположенные между каналами и стоками - истоками транзисторов n-типа и охранными высоколегированными активными областями р-типа, затворный оксид кремния создают после образования полевого оксида кремния. Одновременно с поликремниевыми областями затворов транзисторов и межсоединений формируют дополнительные поликремниевые затворные охранные области, которые полностью перекрывают буферные канальные участки активных областей и примыкают к стоками - истоками транзисторов n-типа и охранным высоколегированными областями р-типа. При создании маски легированию стоков - истоков транзисторов n-типа частично открывают полевые области и дополнительные поликремниевые затворные области на участках, примыкающих к каналам транзисторов n-типа. При создании маски для легирования охранных активных областей р-типа и стоков - истоков транзисторов р-типа частично открывают дополнительные поликремниевые затворные области на участках, примыкающих к охранным областями р-типа.A comparison with the prototype analysis shows that the novelty of the method of manufacturing radiation-resistant LSIs is that with the aim of increasing the degree of integration due to self-alignment of the active areas of the drains and the sources of n-type transistors and high-security areas of the p-type and excluding the location of the high-security areas of p -type in the active areas of n-type transistors, simplifying the manufacturing method of LSI by eliminating additional technological operations and additional topological layers in active at the same time, along with the diffusion regions of the drain — the source of n- and p-channel transistors — by security closed high-alloyed regions that form diffusion contact to the substrate or p-type pocket, additional buffer channel sections located between the channels and drains — the sources of n-type transistors and guard With highly doped p-type active regions, gate silica is created after the formation of field silica. Simultaneously with the polysilicon gate regions of transistors and interconnects, additional polysilicon gate guard regions are formed that completely overlap the buffer channel portions of the active regions and are adjacent to the drains - the sources of n-type transistors and high-alloyed p-type guard regions. When creating a mask for doping drains - the sources of n-type transistors, the field regions and additional polysilicon gate regions are partially opened in areas adjacent to the channels of n-type transistors. When creating a mask for doping protective active areas of the p-type and drains - the sources of transistors of the p-type, partially open additional polysilicon gate areas in the areas adjacent to the protective areas of the p-type.

На дополнительных буферных канальных участках, расположенных между каналами и стоками - истоками транзисторов n-типа и охранными высоколегированными активными областями р-типа при выращивании тонкого затворного оксида кремния транзисторов также образуется затворный оксид кремния. После создания дополнительных поликремниевых затворных охранных областей, полностью перекрывающих буферные канальные участки активных областей, между стоками - истоками транзисторов n-типа и охранным высоколегированными областями р-типа формируются защитные структуры, которые совместно с охранными высоколегированными активными областями р-типа полностью устраняют вызванный радиационным воздействием канал утечки под полевым оксидом кремния между стоком - истоком отдельных n-канальных транзисторов и между соседними n-канальными транзисторами по всей площади кристалла БИС. Буферные канальные участки активных областей с расположенными на них затворным оксидом кремния и поликремниевыми затворными областями формируются одновременно с каналами транзисторов n-типа и содержат одинаковые технологические и топологические слои. Поэтому такие участки имеют такое же пороговое напряжение и радиационную стойкость, как и активные n-канальные транзисторы БИС, и выполняют защитную роль во всем диапазоне специальных внешних воздействующих факторов до отказа активных транзисторов n-типа.On the additional buffer channel sections located between the channels and drains - the sources of n-type transistors and high-security active regions of the p-type during the growing of thin gate silicon transistors, gate silicon oxide is also formed. After creating additional polysilicon gate protection areas that completely overlap the buffer channel sections of the active areas, protective structures are formed between the drains - the sources of n-type transistors and the high-security p-type areas, which together with the high-security p-type active areas completely eliminate the radiation-induced effects Leak channel under field silicon oxide between the drain - source of individual n-channel transistors and between adjacent n-channel transistors ican across the square LSI chip. Buffer channel sections of active regions with gate silicon oxide and polysilicon gate regions located on them are formed simultaneously with the channels of n-type transistors and contain the same technological and topological layers. Therefore, such sections have the same threshold voltage and radiation resistance as active n-channel transistors of the LSI, and play a protective role in the entire range of special external factors until the failure of active n-type transistors.

Поликремниевые затворные охранные области перекрывают дополнительные буферные канальные участки в направлении, перпендикулярном затвору транзисторов, на минимальную величину, определяемую технологической точностью задания взаимного расположения активных и поликремниевых областей. Перекрывающие канальные участки поликремниевые области также служат для формирования контактов металлизации к затворам транзисторов.The polysilicon gate security areas overlap additional buffer channel sections in the direction perpendicular to the transistor gate by a minimum value determined by the technological accuracy of setting the relative position of the active and polysilicon regions. Overlapping channel sections polysilicon areas also serve to form metallization contacts to the gates of transistors.

Расстояние между высоколегированными областями охраны р-типа и областями стока - истока транзистора n-типа, необходимое для сохранения пробивных напряжений активных диффузионных областей, в способе-прототипе задается несколькими фотолитографическими масками и операциями легирования, что приводит к необходимости увеличивать такое расстояние для учета технологического рассовмещения топологических слоев. В заявляемом способе изготовления радиационно-стойкой БИС расстояние между областями охраны р-типа и областями стока - истока транзистора n-типа определяется величиной поликремниевой затворной охранной области, расположенной на буферных канальных участках, так как поликремниевый слой является маской при легировании примесью р- и n-типа. При формировании маски для легирования сток-истоковых областей n-канальных транзисторов, которая с учетом технологического рассовмещения частично открывает полевые области и дополнительные поликремниевые затворные области на участках, примыкающих к каналам транзисторов n-типа, и последующем легировании примесью n-типа, граница высоколегированной активной области n-типа задается поликремниевой затворной охранной областью. Аналогично при легировании охранной области р-типа формируется маска, которая с учетом фотолитографического рассовмещения частично открывает полевые области и дополнительные поликремниевые затворные области на участках, примыкающих к областям охраны р-типа, и при последующем легировании примесью р-типа, поликремниевая затворная охранная область задает границу высоколегированной охранной области р-типа. Таким образом, расстояние от активной области n-типа до охранной области р-типа задается только дополнительной поликремниевой затворной областью, которая формируется при высокоточном создании поликремниевых затворов транзисторов, и величина этого расстояния не зависит от рассовмещении технологических масок. Другим слоем, ограничивающим область внедрения примесей n- и р-типа, является полевой оксид кремния. Таким образом формируются активные области стоков и истоков транзисторов n-типа, самосовмещенные с охранными высоколегированными областями р-типа.The distance between the high-alloyed p-type protection areas and the drain-source areas of the n-type transistor, necessary to preserve the breakdown voltage of the active diffusion areas, in the prototype method is set by several photolithographic masks and doping operations, which leads to the need to increase this distance to allow for technological misregistration topological layers. In the inventive method for manufacturing radiation-resistant LSI, the distance between the p-type protection areas and the drain-source areas of the n-type transistor is determined by the size of the polysilicon gate protection region located in the buffer channel sections, since the polysilicon layer is a mask when doped with p- and n impurities -type. When forming a mask for doping the drain-source regions of n-channel transistors, which, taking into account technological misregistration, partially opens up the field regions and additional polysilicon gate regions in the areas adjacent to the channels of n-type transistors, and subsequent doping with an n-type impurity, the boundary of the highly doped active The n-type area is defined by the polysilicon gate security area. Similarly, when doping the p-type security region, a mask is formed which, taking into account the photolithographic misregistration, partially opens up the field areas and additional polysilicon gate areas in the areas adjacent to the p-type protection areas, and during subsequent doping with the p-type impurity, the polysilicon gate security zone sets border of the high-alloyed security region of the p-type. Thus, the distance from the n-type active region to the p-type security region is set only by the additional polysilicon gate region, which is formed during the high-precision creation of polysilicon gates of transistors, and the magnitude of this distance does not depend on the overlapping of technological masks. Another layer limiting the region of introduction of n- and p-type impurities is field silicon oxide. Thus, active regions of the sinks and sources of n-type transistors are formed, self-aligned with high-security areas of the p-type.

Необходимый размер поликремниевой области, задающей расстояние между областями n- и р-типа, определяется величиной расширения области пространственного заряда диффузионных переходов стока - истока транзисторов и зависит от напряжения питания микросхем. В отличие от технологического рассовмещения топологических слоев уход размеров при фотолитографическом формировании поликремниевых областей не влияет на точность задания размеров разделительной области, так как при изготовлении фотошаблонов учитывается отклонение размеров элементов на кристалле от топологических при их формировании.The required size of the polysilicon region, which determines the distance between the n- and p-type regions, is determined by the magnitude of the expansion of the space charge region of the diffusion flows of the drain - the source of the transistors and depends on the supply voltage of the microcircuits. In contrast to technological misregistration of topological layers, size deviation during photolithographic formation of polysilicon regions does not affect the accuracy of specifying the dimensions of the separation region, since in the manufacture of photomasks the deviation of the sizes of elements on the crystal from topological ones during their formation is taken into account.

В способе-прототипе охранная область р-типа расположена в активной области, задается специальной дополнительной маской и легированием с высокими энергиями. В заявляемых конструкции и способе ее изготовления роль такой защитной области выполняет охранная высоколегированная активная область р-типа, образующая диффузионный контакт к подложке или карману р-типа, и которая формируется одновременно с активными областями р-типа, и буферные канальные участки с расположенными на них дополнительными поликремниевыми затворными охранными областями, которые формируются одновременно с активными и поликремниевыми областями.In the prototype method, the p-type security region is located in the active region, defined by a special additional mask and high-energy alloying. In the claimed design and method of its manufacture, the role of such a protective region is played by a high-security p-type active region, which forms diffusion contact to the p-type substrate or pocket, and which is formed simultaneously with the p-type active regions, and buffer channel sections located on them additional polysilicon gate security areas, which are formed simultaneously with active and polysilicon areas.

Таким образом, создание согласно заявляемому способу изготовления радиационно-стойких БИС охранных высоколегированных участков р-типа не требует дополнительных технологических операций и дополнительных топологических слоев, такие участки не расположены в активных областях транзисторов n-типа, а активные области n-типа стоков-истоков транзисторов самосовмещены с охранной высоколегированной областью р-типа. Это повышает степень интеграции структур кристаллов и упрощает способ изготовления БИС.Thus, the creation according to the claimed method of manufacturing radiation-resistant LSI security high-alloyed sections of the p-type does not require additional technological operations and additional topological layers, such areas are not located in the active areas of the n-type transistors, and the active areas of the n-type drain-source transistors self-aligned with the security highly alloyed region of the p-type. This increases the degree of integration of crystal structures and simplifies the method of manufacturing LSI.

Экспериментальное исследование зависимости величины пробивного напряжения диффузионных переходов стоковых и истоковых областей n-канальных транзисторов от расстояния до охранной области р-типа, задаваемого заявляемым способом, показало, что такое расстояние без уменьшения величины пробивного напряжения диффузионных переходов может составляет не более 0,4 мкм при напряжении питания микросхем 5 В.An experimental study of the dependence of the breakdown voltage of the diffusion junctions of the drain and source regions of n-channel transistors on the distance to the p-type protection region specified by the claimed method showed that such a distance without reducing the breakdown voltage of the diffusion junctions can be no more than 0.4 μm at 5 V supply voltage.

Сущность изобретения поясняется чертежами.The invention is illustrated by drawings.

На фиг.1 - структура радиационно-стойкой БИС аналога (патент США №5670816, кл. H01L 29/76, 1997 г.).Figure 1 - structure of radiation-resistant LSI analogue (US patent No. 5670816, CL H01L 29/76, 1997).

На фиг.2 - сечение по линии А-А' структуры на фиг.1.Figure 2 is a section along the line aa 'of the structure of figure 1.

На фиг.3 - структура радиационно-стойкой БИС прототипа (патент США №6320245, кл. H01L 23/58, 2001 г.).Figure 3 - structure of radiation-resistant LSI prototype (US patent No. 6320245, CL H01L 23/58, 2001).

На фиг.4 - сечение по линии А-А' структуры на фиг.3.Figure 4 is a section along the line aa 'of the structure of figure 3.

На фиг.5 - структура радиационно-стойкой БИС заявляемого решения после полевого окисления, содержащая подложку с полевыми областями 3 и активными областями, включающими области размещения стоков и истоков n-канальных транзисторов 8 и р-канальных транзисторов, охранные замкнутые области 9, которые в последующем будут легированы примесью р-типа, и буферные канальные участки 15. Структура содержит сформированные после создания затворного оксида кремния 6 поликремниевые области, которые включают затворы 7 n-канальных транзисторов и дополнительные затворные охранные области 16, задающие расстояние 17 между областями стоков и истоков транзисторов и охранными областями. Структура содержит фоторезистивную маску 18 для легирования стоков и истоков n-канальных транзисторов, частично открывающую полевые области 3 и дополнительные затворные охранные поликремниевые области 16 на участках 19.Figure 5 - structure of the radiation-resistant LSI of the proposed solution after field oxidation, containing a substrate with field regions 3 and active regions, including the areas of placement of drains and sources of n-channel transistors 8 and p-channel transistors, security closed areas 9, which subsequently p-type impurities will be doped with buffer channel sections 15. The structure contains 6 polysilicon regions formed after the creation of gate silicon oxide, which include gates of 7 n-channel transistors and an additional Other gate protection areas 16, specifying the distance 17 between the areas of drains and the sources of transistors and security areas. The structure contains a photoresist mask 18 for doping the drains and the sources of n-channel transistors, partially opening the field regions 3 and additional gate polysilicon guard areas 16 in sections 19.

На фиг.6 - сечение по линии А-А' структуры на фиг.5, содержащее подложку 1, активные области размещения стоков и истоков n-канальных транзисторов 8, охранные замкнутые области 9, которые в последующем будут легированы примесью р-типа, буферные канальные участки 15, затворный оксид кремния 6, затворы 7 n-канальных транзисторов и дополнительные затворные охранные области 16, фоторезистивную маску 18 для легирования стоков и истоков n-канальных транзисторов.In Fig.6 is a section along the line A-A 'of the structure of Fig.5, containing the substrate 1, the active areas for the placement of drains and the sources of n-channel transistors 8, security closed areas 9, which will subsequently be doped with p-type impurities, buffer channel sections 15, gate silicon oxide 6, gates 7 of n-channel transistors and additional gate security areas 16, photoresist mask 18 for doping drains and the sources of n-channel transistors.

На фиг.7 - сечение по линии Б-Б' структуры на фиг.5, содержащее подложку 1, полевой оксид кремния 12, активные области размещения стоков и истоков n-канальных транзисторов 8, охранные замкнутые области 9, которые в последующем будут легированы примесью р-типа, затворный оксид кремния 6, дополнительные поликремниевые затворные охранные области 16, фоторезистивную маску 18 для легирования стоков и истоков n-канальных транзисторов.In Fig.7 is a section along the line B-B 'of the structure of Fig.5, containing a substrate 1, field silicon oxide 12, active areas for the placement of drains and sources of n-channel transistors 8, security closed areas 9, which will subsequently be doped with an impurity p-type, gate silicon oxide 6, additional polysilicon gate security areas 16, a photoresist mask 18 for doping drains and the sources of n-channel transistors.

На фиг.8 - структура радиационно-стойкой БИС заявляемого решения после легирования стоков и истоков n-канальных транзисторов, содержащая подложку с полевыми областями 3, охранные замкнутые области 9, буферные канальные участки 15, поликремниевые области 7 затворов транзисторов и дополнительные затворные охранные области 16, легированные диффузионные области 8 стоков и истоков n-канальных транзисторов, фоторезистивную маску 20 для легирования примесью р-типа охранных замкнутых областей 9, частично открывающую полевые области 3 с расположенным на них полевым оксидом кремния и дополнительные затворные охранные поликремниевые области 16 на участках 21.On Fig - the structure of the radiation-resistant LSI of the proposed solution after alloying the drains and the sources of n-channel transistors, containing a substrate with field regions 3, security closed areas 9, buffer channel sections 15, polysilicon regions 7 of the transistor gates and additional gate security areas 16 doped diffusion regions of 8 sinks and sources of n-channel transistors, a photoresistive mask 20 for doping with a p-type impurity of closed security regions 9, partially opening field regions 3 with on them with field silicon oxide and additional gate guard polysilicon areas 16 in areas 21.

На фиг.9 - сечение по линии А-А' структуры на фиг.8, содержащее подложку 1, охранные замкнутые области 9, буферные канальные участки 15, затворный оксид кремния 6, поликремниевые области 7 затворов транзисторов и дополнительные затворные охранные области 16, фоторезистивную маску 20 для легирования примесью р-типа охранных замкнутых областей 9, частично открывающую дополнительные затворные охранные поликремниевые области 15.In Fig.9 is a section along the line A-A 'of the structure of Fig. 8 containing the substrate 1, security closed areas 9, buffer channel sections 15, gate silicon oxide 6, polysilicon regions 7 of the transistor gates and additional gate security areas 16, photoresistive a mask 20 for doping with an admixture of p-type security closed areas 9, partially opening additional gate security polysilicon areas 15.

На фиг.10 - сечение по линии Б-Б' структуры на фиг.8, содержащее подложку 1, полевой оксид кремния 12, расположенный на полевых областях, охранные замкнутые области 9, затворный оксид кремния 6, легированные диффузионные области 8 стоков и истоков n-канальных транзисторов, фоторезистивную маску 20 для легирования примесью р-типа охранных замкнутых областей 9, частично открывающую дополнительные затворные охранные поликремниевые области 16.Figure 10 is a section along the line B-B 'of the structure of Fig. 8, containing a substrate 1, field silicon oxide 12 located in the field regions, security closed areas 9, gate silicon oxide 6, doped diffusion regions 8 of drains and sources n -channel transistors, a photoresist mask 20 for doping with an admixture of p-type security closed areas 9, partially opening additional gate security polysilicon areas 16.

На фиг.11 - структура радиационно-стойкой БИС заявляемого решения после легирования охранных замкнутых областей, содержащая подложку с полевыми областями 3, буферные канальные участки 15, поликремниевые области 7 затворов и дополнительные затворные охранные поликремниевые области 16, легированные диффузионные области 8 стоков и истоков n-канальных транзисторов, охранные замкнутые области 9, отстоящие от областей 8 на расстояние 17, контактные окна и металлизацию 11.11 is a structure of a radiation-resistant LSI of the claimed solution after doping security closed areas, containing a substrate with field regions 3, buffer channel sections 15, polysilicon gate regions 7 and additional gate guard polysilicon regions 16, doped diffusion regions 8 of drains and sources n -channel transistors, security closed areas 9, separated from areas 8 by a distance of 17, contact windows and metallization 11.

На фиг.12 - сечение по линии А-А' структуры на фиг.11, содержащее подложку 1, буферные канальные участки 15, поликремниевые области 7 затворов и дополнительные затворные охранные поликремниевые области 16, легированные области р-типа 22 на участках охранных замкнутых областей 9, межслойную изоляцию 10.In Fig.12 is a section along the line A-A 'of the structure of Fig.11 containing a substrate 1, buffer channel portions 15, polysilicon gate areas 7 and additional gate guard polysilicon regions 16, p-type doped regions 22 in the security closed areas 9, interlayer insulation 10.

На фиг.13 - сечение по линии Б-Б' структуры на фиг.11, содержащее подложку 1, полевой оксид кремния 12 на полевых областях, дополнительные затворные охранные поликремниевые области 16, легированные диффузионные области 8 стоков и истоков n-канальных транзисторов, легированные области р-типа 22 на участках охранных замкнутых областей 9, межслойную изоляцию 10 и металлизацию 11.In Fig.13 is a section along the line B-B 'of the structure of Fig.11, containing the substrate 1, field silicon oxide 12 in the field areas, additional gate polysilicon protection areas 16, doped diffusion areas 8 of the drains and the sources of n-channel transistors, doped p-type areas 22 in areas of closed security areas 9, interlayer insulation 10 and metallization 11.

Ниже приводится пример осуществления способа.The following is an example implementation of the method.

На кремниевой пластине 1 марки КДБ, 12 Ом·см, <100> с помощью известного технологического процесса на пассивных (полевых) 3 областях формируют полевой оксид кремния 12 толщиной 0,5 мкм, с образованием полевых 3 областей и активных 4 областей, для размещения стоков и истоков n-канальных транзисторов 8 и р-канальных транзисторов (не показаны), охранных замкнутых областей 9, которые в последующем будут легированы примесью р-типа, и буферных канальных участков 15. На активных областях термическим окислением формируют затворный оксид кремния 6 толщиной 12 нм, наносят слой поликремния толщиной 0,45 мкм и проводят диффузию фосфора в поликремний. Легирование поликремниевого слоя непосредственно после его нанесения не является обязательными и может быть осуществлено на других стадиях технологического процесса как примесью n-типа, так и р-типа. Формируют фоторезистивную маску и плазмохимическим способом травят поликремний для задания конфигурации затворов 7 транзисторов n- и р-типа и дополнительных затворных охранных областей 16 и снимают фоторезист. Далее формируют фоторезистивную маску 18, легируют диффузионные области 8 стока - истока n-канальных транзисторов ионами мышьяка с энергией 100 кэВ и дозой 1000 мкКл/см². Снимают фоторезист, формируют фоторезистивную маску 20 и легируют охранные замкнутые области 9 и диффузионные области стока - истока р-канальных транзисторов ионами бора с энергией 40 кэВ и дозой 300 мкКл/см² с образованием легированного слоя р-типа 22. Наносят межслойную изоляцию 10, состоящую из пиролитического БФСС толщиной 0,8 мкм, и ведут термическое оплавление изоляции для сглаживания поверхностного рельефа структуры. Далее известным способом формируют контрактные окна и металлизацию 11, которая состоит из нижнего буферного слоя тугоплавкого металла или его соединений (Ti, TiN) толщиной 0,2 мкм и верхнего слоя алюминия с кремнием толщиной 1 мкм, после чего осуществляют пассивацию кристаллов.On a silicon wafer 1 of the KDB brand, 12 Ohm · cm, <100> using a well-known technological process, passive (field) 3 regions form field silicon oxide 12 with a thickness of 0.5 μm, with the formation of field 3 regions and active 4 regions, for placement sinks and sources of n-channel transistors 8 and p-channel transistors (not shown), security closed areas 9, which will subsequently be doped with p-type impurities, and buffer channel sections 15. In active regions, gate silicon oxide 6 is formed by thermal oxidation with a thickness of 6 12 n m, a layer of polysilicon with a thickness of 0.45 μm is applied and diffusion of phosphorus into polysilicon is carried out. The doping of the polysilicon layer immediately after its application is optional and can be carried out at other stages of the process as an n-type or p-type impurity. A photoresist mask is formed and polysilicon is etched using a plasma-chemical method to configure the gates 7 of n- and p-type transistors and additional gate protection areas 16 and the photoresist is removed. Next, a photoresist mask 18 is formed, diffusion regions 8 of the drain, the source of n-channel transistors, are doped with arsenic ions with an energy of 100 keV and a dose of 1000 μC / cm ² . The photoresist is removed, a photoresist mask 20 is formed, and security closed regions 9 and diffusion drain regions — the source of p-channel transistors with boron ions with an energy of 40 keV and a dose of 300 μC / cm ^{2 are} formed with the formation of a p-type doped layer 22. Interlayer insulation 10 is applied. consisting of pyrolytic BFSS with a thickness of 0.8 μm, and thermal insulation is fused to smooth the surface relief of the structure. Further, contract windows and metallization 11 are formed in a known manner, which consists of a lower buffer layer of refractory metal or its compounds (Ti, TiN) 0.2 μm thick and an upper layer of aluminum with silicon 1 μm thick, after which crystals are passivated.

Формирование самосовмещенных активных областей стоков, истоков транзисторов n-типа и охранных высоколегированных областей р-типа, а также исключение размещения охранных высоколегированных участков р-типа в площади активных областей транзисторов n-типа повышает степень интеграции радиационно-стойких БИС.The formation of self-aligned active regions of wastewater, the sources of n-type transistors and high-security areas of the p-type, as well as the exclusion of the placement of high-security areas of the p-type in the area of the active areas of the n-type transistors increases the degree of integration of radiation-resistant LSI.

Исключение необходимости использования дополнительных технологических операций и дополнительных топологических слоев упрощает способ изготовления радиационно-стойких БИС.Eliminating the need to use additional technological operations and additional topological layers simplifies the method of manufacturing radiation-resistant LSI.

Источники информацииInformation sources

1. Патент США №5670816, кл. H01L 29/76, 11997 г.1. US patent No. 5670816, CL. H01L 29/76, 11997

2. Патент США №6320245, кл. H01L 23/58, 2001 г. (прототип).2. US patent No. 6320245, CL. H01L 23/58, 2001 (prototype).

Claims

A method of manufacturing a radiation-resistant LSI, including the creation on the initial substrate of the first type of conductivity, containing a pocket of the second type of conductivity, field silicon oxide, active areas for accommodating the diffusion regions of the drain-source of n- and p-channel transistors, security closed highly doped areas forming a diffusion contact with a p-type substrate or pocket, gate silicon oxide, polysilicon regions, including gate regions of transistors and interconnects, source-doping masks n-type transistors doped with an n-type impurity of the source areas of n-type transistors, masks for doping security active p-type areas and a source-drain of p-type transistors doped with a p-type impurity of p-type protective active areas and drain sources of p-type transistors, interlayer insulation, contact windows and metallization LSI, characterized in that in the active areas simultaneously with the diffusion areas of the drain-source of n- and p-channel transistors, security closed high-alloyed areas forming diff a single-contact contact to the p-type substrate or pocket, additional buffer channel portions are formed located between the channels, drains, the sources of n-type transistors and high-security active regions of the p-type, gate silicon oxide is created after the formation of field silicon oxide, simultaneously with polysilicon regions the gates of transistors and interconnects form additional polysilicon gate security areas that completely overlap the buffer channel sections of the active areas and adjacent open to the drain sources of n-type transistors and security highly alloyed regions of p-type, when creating a mask for doping the drains and the sources of n-type transistors, the field regions and additional polysilicon gate regions in the areas adjacent to the channels of n-type transistors partially open creating masks for doping security active areas of the p-type and drain-sources of the transistors of the p-type partially open additional polysilicon gate areas in areas adjacent to the protective areas of the p-type.