SU1367067A1

SU1367067A1 - Time interval calibration oscillator

Info

Publication number: SU1367067A1
Application number: SU853859099A
Authority: SU
Inventors: Леонид Степанович Субботин; Анатолий Александрович Тунгусов
Original assignee: Томский Институт Автоматизированных Систем Управления И Радиоэлектроники
Priority date: 1985-02-20
Filing date: 1985-02-20
Publication date: 1988-01-15
Also published as: SU1367139A1; SU1367138A1

Abstract

Изобретение относитс к импульсной технике и может быть использовано дл прецизионной временной задержки импульсов при создании точных автоматизированных врем задающих и из- мерительнЕ)1х систем. Целью изобретени , вл етс повышение точности. Дл этого в генератор-калибратор временных интервалов дополнительно введены преобразователь 15 фаза-код, содержащий формирователи 16 и 17, элементы 18 и 19 совпадений, врем задающий блок 20, счетчик 21, триггер 22, компаратор 23 и два элемента ИЛИ 24 и 25. Кроме того, устройство содержит опорный генератор 1, управл емые делители 2 и 3 частоты, фазовые детекторы 4 и 5, смесители 6 и 7, подстраиваемые генераторы 8 и 9, формирователи 10 и 11 импульсов, коммутатор 12, реверсивный счетчик 13 и цифровой индикатор 14, Преобразователь 15 преобразует фазовый сдвиг выходных сигналов смесителей в цифровой код. Преобразование происходит по алгоритму Фазовый сдвиг - временной интервал число импульсов - цифровой код. 1 ил.; i (ЛThe invention relates to a pulse technique and can be used for precision time delay of pulses when creating accurate automated time specifying and measuring 1x systems. The aim of the invention is to increase accuracy. For this purpose, a phase-code converter 15 is additionally introduced into the time calibrator-generator, containing drivers 16 and 17, coincidence elements 18 and 19, time specifying block 20, counter 21, trigger 22, comparator 23 and two elements OR 24 and 25. In addition to In addition, the device contains a reference oscillator 1, controlled dividers 2 and 3 frequencies, phase detectors 4 and 5, mixers 6 and 7, adjustable generators 8 and 9, drivers 10 and 11 pulses, switch 12, reversible counter 13 and digital indicator 14, Converter 15 converts the phase shift you input signals of mixers in a digital code. The conversion occurs according to the algorithm Phase Shift - Time Interval Number of Pulses - Digital Code. 1 il .; i (L

Description

Изобретение относится к импульсной технике и может быть использовано для прецизионной задержки импульсов и при создании точных автоматизиро- ₅ванных времязадающих и измерительных систем.The invention relates to pulsed technology and can be used for precision pulse delay and to create accurate automated ₅ timing and measuring systems.

Цель изобретения - повышение точности.The purpose of the invention is improving accuracy.

На чертеже приведена структурная 10 схема генератора-калибратора временных интервалов.The drawing shows a structural 10 diagram of a generator-calibrator time intervals.

Устройство содержит опорный генератор 1, управляемые делители 2, 3 частоты, фазовые детекторы 4, 5, сме- 1F сители 6, 7, подстраиваемые генераторы 8, 9, формирователи 10, 11 импульсов, коммутатор 12, реверсивный счетчик 13, цифровой индикатор 14, преобразователь 15 фаза - код, включающий 20 формирователи 16, 17, элементы совпадений 18, 19, времязадающий блок 20, счетчик 21, триггер 22, компаратор 23, элементы ИЛИ 24, 25.The device comprises a reference oscillator 1, controllable frequency dividers 2, 3, phase detectors 4, 5, mixers 1, 6, 7, tunable oscillators 8, 9, pulse shapers 10, 11, a switch 12, a counter 13, a digital indicator 14, phase converter 15 is a code including 20 shapers 16, 17, coincidence elements 18, 19, timing block 20, counter 21, trigger 22, comparator 23, OR elements 24, 25.

Выход опорного генератора 1 под- ²⁵ключей к синхровходам делителей 2, 3 и первым входам смесителей 6, 7, выходы которых подключены к первым входам фазовых детекторов 4, 5, вторые входы которых подключены к выходам 30 соответствующих делителей 2, 3, а выходы фазовых детекторов 4, 5 соединены с управляющими входами подстраиваемых генераторов 8, 9, выход генератора 8 подключен к второму входу '35 смесителя 6 непосредственно и через формирователь 10 к первому выходу устройства, выход генератора 9 подключен к второму входу смесителя 7 непосредственно и через формирова- 40 тель 11 - к второму выходу устройства, выходы коммутатора 12 подключены к соответствующим входам счетчика 13, выходы которого соединены с входами индикатора 14, первый и второй входы 45 преобразователя 15 соединены соответственно с выходами смесителей 6, 7, а третий вход преобразователя 15 с выходом генератора 1, информационные выходы преобразователя 15 подклю- 50 чены к первой группе входов компаратора 23, управляющий вход которого соединен с выходом преобразователя 15, а вторая группа входов компаратора 23 - с выходами счетчика 13, выхо- 55 ды компаратора 23 подключены соответственно к первым входам элементов ИЛИ 24, 25, выходы которых соединены соответственно с управляющими входами делителей 2, 3, а вторые входы элементов 24, 25 подключены к выходам коммутатора 12.The output of the reference generator 1 is ²⁵ keys to the sync inputs of the dividers 2, 3 and the first inputs of the mixers 6, 7, the outputs of which are connected to the first inputs of the phase detectors 4, 5, the second inputs of which are connected to the outputs 30 of the respective dividers 2, 3, and the outputs of the phase detectors 4, 5 are connected to the control inputs of tunable generators 8, 9, the output of the generator 8 is connected to the second input '35 of the mixer 6 directly and through the former 10 to the first output of the device, the output of the generator 9 is connected to the second input of the mixer 7 directly and through shaper 40 - to the second output of the device, the outputs of the switch 12 are connected to the corresponding inputs of the counter 13, the outputs of which are connected to the inputs of the indicator 14, the first and second inputs 45 of the converter 15 are connected respectively to the outputs of the mixers 6, 7, and the third input of the converter 15 with the output of the generator 1, the information outputs of the converter 15 are connected to the first group of inputs of the comparator 23, the control input of which is connected to the output of the converter 15, and the second group of inputs of the comparator 23 to the outputs of the counter 13, 55 comparator 23 connected respectively to the first inputs of the OR elements 24, 25 whose outputs are connected to control inputs of dividers respectively 2, 3 and the second inputs of elements 24, 25 are connected to the outputs of the switch 12.

Структура преобразователя 13 фазакод может быть реализована, например, следующим образом; входы преобразователя 15 через формирователи 16, 17 подключены к входам триггера 22, выход которого через элементы 18, 19 совпадений соединен с входом счетчика 21, выходы которого являются информационными выходами преобразователя 15, третий (тактовый) вход преобразователя соединен с вторым входом элемента 18 и входом времязадающего блока 20, первый выход которого соединен с вторым входом элемента 19, а второй выход блока 20 подключен к второму входу счетчика 21 и одновременно является тактовым выходом преобраз ователя 15.The structure of the Converter 13 phase code can be implemented, for example, as follows; the inputs of the Converter 15 through the shapers 16, 17 are connected to the inputs of the trigger 22, the output of which through the elements 18, 19 matches connected to the input of the counter 21, the outputs of which are the information outputs of the Converter 15, the third (clock) input of the Converter is connected to the second input of the element 18 and the input a timing unit 20, the first output of which is connected to the second input of the element 19, and the second output of the unit 20 is connected to the second input of the counter 21 and at the same time is the clock output of the converter 15.

Устройство работает следующим образом.The device operates as follows.

Генератор), коммутатор 12 и делители 2, 3 представляют собой низкочастотный калибратор фазы с дискретной регулировкой фазового сдвига на выходах делителей 2, 3 путем исключения на их входах одиночных опорных импульсов генератора 1 с помощью коммутатора 12. Величина дискрета фазы -± Lf. и значение заданного фазового с/ определяются как q>=nu>₆=t2nVN, где N - коэффициент деления в блоках 2, 3;Generator), switch 12, and dividers 2, 3 are a low-frequency phase calibrator with discrete phase shift adjustment at the outputs of dividers 2, 3 by eliminating single reference pulses of generator 1 at their inputs using switch 12. The phase discrete is ± Lf. and the value of the given phase c / are determined as q> = nu> ₆ = t2nVN, where N is the division coefficient in blocks 2, 3;

η -.целое число исключенных оди| ночных импульсов.η-. integer excluded odi | night pulses.

Сигналы калибратора фазы поступают на входы фазовых детекторов 4, 5 двухканальной системы фазовой автоподстройки частоты (ФАПЧ) по вторичным биениям, которая образована блоками 1,2,4,6,8,10, составляющими первый канал, и блоками, 3, 5, 7, 9, 11 (второй канал). Система ФАПЧ переносит заданный фазовый сдвиг на сигналы высокочастотных подстраиваемых генераторов 8, 9, имеющих одинаковую частоту fg_l9 :The signals of the phase calibrator are fed to the inputs of the phase detectors 4, 5 of the two-channel phase locked loop (PLL) by the secondary beats, which is formed by blocks 1,2,4,6,8,10 that make up the first channel, and blocks 3, 5, 7 , 9, 11 (second channel). The PLL system transfers the specified phase shift to the signals of high-frequency tunable generators 8, 9 having the same frequency fg _l9 :

^f8,₃ где f, - значение опорной частоты генератора 1, а знак суммирования или вычитания определяется алгоритмом преобразования частоты в системе ФАПЧ. При этом на входах формирователей 10, 11 задается дискретный временной сдвиг +S_IjL£_ ^f 8, ₃ where f, is the value of the reference frequency of the generator 1, and the sign of addition or subtraction is determined by the frequency conversion algorithm in the PLL system. Moreover, at the inputs of the shapers 10, 11 a discrete time shift + S_IjL £ _ is set

N ’N ’

A t 8 ИХ _J£_T в, 9 ^А2“~' период сигнала генераторов 8, 9.A t 8 THEIR _J £ _T v, 9 ^A 2 “~” period of the signal generators 8, 9.

. Диапазон временных сдвигов равен периоду Т_{? 9} , а дискрет регулирования временного сдвига соответствует t Ч₃ и равен T_{g 9} /N.. The range of time shifts is equal to the period T _{? 9} , and the time shift adjustment discrete corresponds to t × ₃ and is equal to T _{g 9} / N.

Коррекция дрейфа установленного временного сдвига выходных сигналов формирователей 10, 11 осуществляется следующим образом. Преобразователь 15 фаза-код преобразует фазовый сдвиг выходных сигналов смесителей 6, 7 в цифровой код В, соответствующий коду А заданного номинала временного сдвига, который записан в цифровом индикаторе 14 с помощью коммутатора 12 и счетчика 13. Заданный код А и измеренный код В сравниваются в компараторе 23 при поступлений на его вход тактирующего импульса от преобразователя 15. В исходном состоянии А =В, поэтому выходные сигналы компаратора 2 равны нулю. При появлении аналогового дрейфа каналов ФАПЧ код В бу- дет отличаться от кода А, поэтому в случае А?В тактирующий единичный импульс на выходе преобразователя 15 будет появляться на одном выходе компаратора 22, а при В>А - на другом. Эти импульсы затем через элементы ИЛИ 24, 25 поступают на входы управления делителей 2, 3 и производят последовательную дискретную коррекцию дрейфа до наступления равенства кодов А=В на входах компаратора 23, ^ГД^{е Т}8,9 пачек импульсов в течение времени усреднения, заданного блоком 20. Счетчик 21 подсчитывает усредненное ₅ . число импульсов в пачке, соответствующее измеряемому сдвигу фаз, и вы дает результат измерения в требуемом цифровом коде В, Синхронизация работы счетчика ществляется ка 20.Correction of the drift of the established time shift of the output signals of the shapers 10, 11 is as follows. The phase-to-code converter 15 converts the phase shift of the output signals of the mixers 6, 7 into a digital code B corresponding to code A of a given nominal time shift value, which is recorded in digital indicator 14 using switch 12 and counter 13. Set code A and measured code B are compared in comparator 23 upon receipt of a clock pulse from converter 15 at its input. In the initial state, A = B, therefore, the output signals of comparator 2 are equal to zero. When an analog PLL drift occurs, code B will differ from code A, therefore, in the case A? B, a clocking single pulse at the output of converter 15 will appear at one output of comparator 22, and at B> A, at the other. These pulses are then fed through the OR elements 24, 25 to the control inputs of the dividers 2, 3 and perform sequential discrete correction of the drift until the codes A = B are equal at the inputs of the comparator 23, ^G D ^T 8.9 packs of pulses during the averaging time specified block 20. The counter 21 counts the average ₅ . the number of pulses in the burst corresponding to the measured phase shift, and you give the measurement result in the required digital code B. Synchronization of the counter operation is shown at 20.

и компаратора 23 осутактовым импульсом бло-and comparator 23 osutact pulse

Claims

and inventions A time-calibrator generator comprising a reference generator, the output of which is connected to the clock inputs of the first and second controlled frequency dividers and the first inputs of the first and second mixers, the outputs of which are connected to the first inputs of the first and second phase detectors, respectively, the second inputs of which are connected to the outputs the corresponding controlled frequency dividers, and the outputs to the control inputs of the first and second tunable generators, respectively, the output of the first tunable generator Ora is connected directly to the second input of the first mixer and through the first pulse shaper to the first output of the device, the output of the second Adjustable generator is connected directly to the second input of the second mixer and through the second '35 pulse shaper to the second output of the device, a digital indicator, characterized in that, in order to improve accuracy, a phase code converter and a comparator are introduced into it, and the output of perFormulas

If which is supported in the future.

The phase-to-code B conversion takes place according to the phase shift algorithm time interval - the number of pulses of the digital code. For this, from the intermediate frequency signals of the mixers 6, 7 in the formers 16, 17, short pulses are generated at the moments of zero crossing, which trigger the trigger 22 in the start-stop mode. The output pulses of the trigger 22, the duration of which is proportional to the measured phase shift, pass through the element 18, being filled with pulses of the generator 1. Element 19 passes from the output of the element 18 to the input of the counter 21 a certain number of the new mixer is connected to the first input of the phase-to-code converter, the second input of which is connected from the output of the second mixer, and the third input is connected to the output of the reference generator, the information outputs of the phase-to-code converter are connected to the first group of inputs of the comparator, the control input of which connected to the output of the phase-to-code converter, and the second group of inputs - to the time-shift code buses, digital indicator inputs and information inputs of the first divider, control inputs

The 55 first and second controlled frequency dividers are connected to the first and second outputs of the comparator, respectively.