SU1367017A1 - Устройство дл выбора замещаемого элемента - Google Patents
Устройство дл выбора замещаемого элемента Download PDFInfo
- Publication number
- SU1367017A1 SU1367017A1 SU864015801A SU4015801A SU1367017A1 SU 1367017 A1 SU1367017 A1 SU 1367017A1 SU 864015801 A SU864015801 A SU 864015801A SU 4015801 A SU4015801 A SU 4015801A SU 1367017 A1 SU1367017 A1 SU 1367017A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- group
- code
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к области вычислительной техники и предназначено дл выбора из имеющегос набора элементов того, который должен быть замещен другим. При этом выбор замещаемого элемента из набора, состо щего из m элементов, производитс случайньм образом из группы га-п наиболее давно использовавшихс элементов данного набора, дл которых в отличие от группы из п наиболее часто исполь- зуемьпс элементов () не ведетс хронологии их использовани . Изобретение может быть использовано в ЭВМ и вычислительных системах, вычислительных устройствах и приборах цифровой автоматики. Цель изобретени - уменьшение количества оборудовани . Устройство .содержит кодопреобразователь 1, пам ть 2, регистр 3, счетчик 6, блок 5 управлени и блок 4 сравнени . Устройство обеспечивает выбор замещаемого элемента среди тех m-n элементов, дл которых не ведетс . хронологи их использовани , и позвол ет сократить число каскадов кодопреобразовател и разр дность слова пам ти и регистра. 6 ил. с 5 (Л
Description
со о: si
1 13
Изобретение относитс к вычислительной технике, предназначено дл выбора из имеющегос набора элемента , который должен быть замещен другим , и может быть использовано в ЭВМ и вв1числительнь1х системах, вычислительных устройствах и приборах цифровой автоматики.
Цель изобретени - упрощение уст- ройства за счет уменьшени количества оборудовани .
На фиг.1 представлена блок-схема устройства дл выбора замещаемого элемента, у которого на фиг.2 - функциональна схема кодопреобразовател ; на фиг.З - функциональна схема блока сравнени ; на фиг.4 - функциональна схема блока управлени ; на фиг.5 - функциональ- на схема счетчика; на фиг.6 - временные диаграммы работы устройства.
Устройство дл выбора замещаемого элемента содержит кодопреобразователь 1, пам ть 2, регистр 3, блок 4 сравнени , блок 5 управлени и счетчик 6, информационный вход 7, адресный вход 8, вход 9 синхронизации, вход 10 случайного числа, первый 11 и в торой 12 управл ющие входы и вы- ход 13.Кодопреобра зователь 1 состоит из схем 14-16 сравнени , элементов И 17- 18 и трех групп элементов И-ИЛИ 19- 21..
Блок 4 сравнени выполнен на схемах 22-25 сравнени и элементе ИЛИ 26, выход которого обозначен W.
Блок управлени 5 содержит элементы И 27-30, элемент ИЛИ 31, выход ко- торого обозначен С, и два RS-тригге- ра 32 и 33, пр мые выходы которых обозначены соответственно S, и S.
Второй ВХОД1 кодопреобразовател 1 соединен с информационным входом 7 устройства, а выход кодопреобразовател 1 - с вторым входом пам ти 2, третий вход которого подключен к адресному входу 8 устройства, четвертый вход - к первому управл емому входу 11 устройства, а выход - к первому входу регистра 3, выход которого соединен с первым входом кодопреобразовател 1 и первым входом блока 5 управлени j второй вход которого св зан с вторым входом регистра 3, первым входом пам ти 2 и входом 9 синхронизации устройства, третий вход блока 5 управлени соединен с вторым управ
Q
5 0
5 о
0
5
5
72
л ющим входом 12 устройства, а выход- с первым входом счетчика 6, второй вход которого подсоединен к входу 10 случайного числа устройства, а выход- к второму входу блока 4 сравнени и выходу 13 устройства.
Кодопреобразователь 1 предназначен дл формировани нового кода хронологии использовани элементов в соответствии с кодом номера элемента по входу 7 устройства и текущим кодом хронологии с выхода регистра 3, причем вторые входы схем 14-16 сравнени соединены с информационным входом 7 устройства и первой группой выходов кодопреобразовател 1, а первые входы - соответственно с первой, второй и третьей группами выходов регистра 3. Первый выход схемы 14 сравнени подсоединен к второму входу группы элементов И-ИЛИ 19, третий вход которой соединен с вторым (инверсным ) выходом схемы сравнени 14, первым входом элемента И 18 и первым входом элемента И 17, первый выход которого св зан с вторым входом группы элементов И-ИЛИ 20,.третий вход . которой подключен к второму (инверсионному ) выходу элемента И 17, вто- цой вход которого соединен с инверс- ным выходом схем 15 сравнени и с вторым входом элемента И 18, первый выход которого св зан с вторым входом группы элементов И-ИЛИ 21, третий вход которой подключен к второму (инверсному ) выходу элемента И 18, тре-. тий вход которого соединен с инверсным выходом схемы 16 сравнени . Первые входы групп элементов И-ШШ 19 и 20 соединены с второй группой выходов регистра 3, четвертый вход группы элементов И-ИЛИ 19 - с первой группой выходов.регистра 3, треть группы выходов которого св зана с четвертым входом группы элементов И-ИЛИ 20 и первым входом группы элементов , И-ИЛИ 21 , четвертЕлй вход которой подсоединен к четвертой группе выходов регистра 3. Группа выходов кодопреобразовател 1 соединенна с входом 7 устройства, и грзшпы выходов групп элементов И-ИЛИ 19-21 соответственно соединены с вторым входом пам ти 2.
Пам ть 2 предназначена дл хранени состо ни хронологии нескольких грзшп элементов, причем требуема группа элементов определ етс по ад
313
ресу, поступающему с адресного входа 8 устройства, соединенного с третьим входом пам ти 2, второй вход которой св зан с группами выходов кодопреобразовател 1. Первьй вход пам ти 2 , соединен с выходом СИ2 входа синхронизации 9 устройств, и вл етс входом записи, четвертый вход пам ти 2 подключен к первому управл ющему входу 11 устройства и вл етс входом разрешени записи, а выход пам ти 2 со-, единен с первым входом регистра 3.
Регистр 3 предназначен дл хранени текущего состо ни (кода) хронологии выбранной группы элементов, причем первый вход регистра 3 соединен с выходом пам ти 2, второй вход - с выходом СИ1 входа 9 синхронизации устройства, а выход - с первым вхо- дом кодопреобразовател 1 и первым входом блока 4 сравнени , причем все разр ды выхода регистра 3 разбиты на группы входов таким образом, что если в наборе из m элемейтов ведетс хронологи использовани п элементов (), то число групп выходов регистра 3 равно п, а число разр дов в группе равно llogjmL и дл случа m « 8 и п 4 имеютс следовательно,
4группы выходов, по 3 разр да в каждой группе.
Блок 4 сравнени предназначен дл сравнени содержимого счетчика 6 с кодами групп выходов регистра 3, причем первые входы схем 22-25 сравнени соединены соответственно с первой, второй, третьей и четвертой группами выходов регистра 3, вторые входы схем сравнени 22-25 подключены к выходу счетчика 6,а выходы схем 22-25 сравнени соединены соответственно с первым , вторым, третьим и четвертым входами элемента ИЛИ 26, выход которого соединен с первым входом блока
5управлени .
Блок 5 управлени предназначен дл формировани сигналов синхронизации и управлени работой счетчика 6, причем S-вход RS-трйггвра 33 соединен с- S-входом RS-триггера 31, вторым входом элемента ИЛИ 31, вторым управл ющим входом 12 устройства, и вторыми (инверсными) входами элементов И 27 и 28, первые входы которых св заны соответственно с выходами СИ2 и СИ1 входа 9 синхронизации устройства , выход элемента И 28 соединен с R-входом RS-триггера 32, выход S1
0
5
0 5 0
5
0
5
О
5
которого подключен к соответствующему входу счетчика 6, вход S2 которого соединен с соответствующим выходом RS-триггера 33, R-вход которого св зан с выходом элемента И 30, второй вход которого соединен с выходом элемента И 27 и входом элемента И 29, первый вход которого подсоединен к первому (инверсному) входу элемента И 30 и выходу W блока 4 (фиг.З), а выход элемента И 29 соединен с первым входом элемента ИЛИ 31, выход с которого соединен с соответствующим входом счетчика 6.
Счетчик 6 предназначен дл получени номера замещаемого элемента и может быть реализован, например, на элементах 500ИЕ136, причем входы Д1, Д2 и ДЗ счетчика 6 соединены соответственно с разр дами входа IО случайного числа устройства, синхровход С счетчика 6 св зан с соответствующим выходом блока 5 управлени , выходы которого соединены с соответствующими входами счетчика 6, а выход L счетчика 6 подключен к соответствующему входу блока 4 сравнени и выходу 13 устройства.
Устройство дл выбора замещаемого элемента может быть подключено к процессору ЭВМ, например, к его буферной (КЭШ) пам ти дл определени номера замещаемого блока в колонке при частично-ассоциативной организации буферной пам ти или к буферу быстрой переадресации (TLB) дл определени номера замещаемой записи буфера при страничном сбое в системе с виртуальной пам тью. Поэтому все внешние управл ющие сигналы, сигналы синхронизации , адреса пам ти 2, номер используемого элемента с входа 7 поступают от процессора. Выход 13 устройства подаетс в процессор. Источником случайного числа, поступающего по входу 10 устройства, может служить группа разр дов некоторого регистра процессора , обновл ющегос с достаточной частотой.
Устройство работает следующим образом .
В устройстве ведетс хронологи использовани группы из п (п т) наиболее часто используемых (активных) элементов набора из m элементов. Наименее активными (наиболее давно использовавшимис ) считаютс остальные т-п элементов данного набора и
выбор среди них замещаемого элемента производитс случайным образом.
Работа устройства иллюстрируетс на примере набора из элементов и группы из п 4 наиболее активных элементов данного набора. Ведение хронологии использовани группы наиболее активных элементов осуществл етс кодопреобразователем 1, пам тью
2и регистром 3. Элементам набора присваиваютс номера от О до т-1 . Двоичный код номера элемента имеет разр дов (дл m 8 имеет
3разр да. Поскольку хронологи ведетс дл п элементов,то разр дность слоба пам ти 2, равна разр дности регистра 3, составл ет п-Hog mГ разр дов и дл m 8 и п 4 она равна 12 разр дам. Эти разр ды разбиваютс на 4 группы (п 4) по 3 разр да Glog 8Г) в каждой, причем код в разр дах первой группы определ ет номер наиболее активного (последнего использовавшегос ) элемента набора, код в разр дах второй группы - номер элемента, использовавшегос перед наиболее активным, и т.д.; наконец, код
в разр дах четвертой группы - номер наименее активного (наиболее давно использовавшегос ) элемента в группе из четырех наиболее активных элементов данного набора. Соответственно разр ды регистра 3 разбиты на 4 группы разр дов, причем код в разр дах первой группы определ ет номер пос- . леднего использовавшегос элемента набора, а код в разр дах четвертой группы - номер наиболее давно использовавшегос элемента группы из четы рех элементов.
Пам ть 2 хранит состо ние (коды) хронологии групп элементов нескольких наборов элементов. Хронологи группы элементов требуемого набора элементов выбираетс по номеру данного набора, поступающему с адресного входа 8 устройства на третий вход пам ти 2. Выбранное слово пам ти 2 заноситс в регистр 3 по импульсу СИ1, поступающему с входа 9 синхронизации устройства на первый вход пам ти 2.
По входу 7 устройства на второй вход кодопреобразовател 1 поступает 3-разр дный код номера используемого элемента. На первый вход кодопреобразовател 1 подаютс выходы регистра 3, отражающие хронологию использовав ни четырех наименее давно использо
0
15
0
30
25
0
45
35
50
55
вавшихс элементов набора из восьми элементов.
Кодопреобразователь 1 формирует на своих выходах коды, отражающие новое состо ние хронологии использовани четырех наиболее активных элементов данного набора из восьми элементов , причем код в разр дах первой группы выходов.определ ет номер последнего использовавшегос (самого активного ) элемента набора, код в разр дах второй группы выходов - номер следующего по, активности элемента и т.д., неконец, код в разр дах четвертой группы выходов - номер наименее активного (наиболее давно использовавшегос ) элемента группы из четырех элементов.
Сформированное таким образом слово поступает на второй информационный вход пам ти 2 и при наличии разрешающего сигнала с первого управл ющего входа 11 устройства, поступающего на четвертый вход пам ти 2, записываетс в пам ть 2 по синхросигналу СИ2, поступающему с входа 9 синхронизации устройства на первый вход пам ти 2, по тому же адресу, по ко-. торому производилась выборка из пам ти 2 слова, хранившего старое состо ние хронологии использовани группы элементов данного набора элементов .
Пусть в группу, составленную из четырех наиболее активных элементов набора из восьми элементов с номерами от О до 7 вход т элементы 0,2,3,6 и хронологи их использовани такова: 2; 6; 0; 3. При этом в такой записи номер самого активного элемента группы занимает крайнее левое место, номер следующего по активности элемента указан вторым слева и т.д., а номер самого неактивного элемента в группе указьшаетс в крайней правой позиции. Таким образом, наиболее активный элемент в группе - 2, наименее активный - 3. Слово пам ти 2, определ ющее хронологию использовани данной группы элементов, принимаетс по импульсу СИ1 в регистр 3, разр дьг первой группы выходов которого содержат код 2, разр ды второй группы, выходов - код 6, разр да третьей группы выходов - код О, разр ды четвертой группь выходов В4 - код 3V
Пусть на второй код кодопреобразовател 1 (фиг.1) с информационного
входа 7 устройства поступает 3-разр дный код номера используемого элемента , равный 0. Тогда (фиг.2) три разр да первой группы выходов кодопреобразовател 1 содержат новый код наиболее активного элемента, равный О. На первом выходе, схемы 14 сравне ни имеетс сигнал О, свидетельствующий о том, что пришедший код (О) не сравнилс с кодом наиболее активного элемента в старой хронологии (2). Из этого следует, что активность элемента 2 в новой хронологии должна быть меньшей, чем в старой . На втором (инверсном) выходе схемы сравнени 14 имеетс сигнал и на выходах группы элементов И-ИЛИ 19 оказьшаютс разр ды первой группы выходов регистра 3. Таким образом, код в трех разр дах второй группы выходов кодопреобразовател 1 становитс равным 2. На вьпсоде (инверсном) схемы 15 сравнени имеетс сигнал
Выходы элемента И 18 поступают на .входы группы элементов И-ИЛИ 21, и на ее четвертых выходах имеютс разр ды четвертой группы выходов регистра 3 т.е, код в разр дах четвертой группы выходов кодопреобразовател 1 равен 3. Таким образом, нова хронологи имеет вид 0; 2; 6; 3.
Q Пусть на второй вход кодопреобразовател 1 с информационного входа 7 устройства поступает код номера используемого элемента, равный 5. Способом , описанным выше, на выходах
5 кодопреобразовател 1 при исходной хронологии 0; 2; 6; 3 оказьгоаютс .соответственно коды 5; 0; 2; 6. Элемент с номером 3 переходит в группу из четырех наименее активных элемен0 тов.
Случайный выбор элемента дл замещени среди группы из m-n наименее активных элементов набора из m элементов осуществл етс блоком 4 срав
М, свидетельствующий о несравнении 25 нени , блоком 5 управлени и счетчипришедшего кода О с кодом 6 в разр дах второй группы выходов регистра 3 и, следовательно, на первом выходе элемента И 1 7 присутствует сигнал 1, а на втором (инверсном) выходе 30 шихс элементов данного набора, сосэлемента И 17 - сигнал О. Это означает , что КОД номера используемого элемента , который в новой хронологии самый активный, не Ьовпал ни с кодом номера первого, ни с кодом номера второго по активности элемента в старой хронологии, следовательно, активность элемента 6 должна быть понижена . Выходы элемента И 17 поступают на входы трёх элементов И-ИЛИ из группы 20, на выходах этой группы имеютс разр ды второй группы выходов регистра 3, т.е. код в разр дах третьей группы.выходов кодопреобразовател 1
станет равным 6. На выходе (инверс- 45 пульса СИ1 до переднего фронта сленом ) схемы сравнени 16 присутствует дующего СИ1. По переднему фронту
сигнал О, который свидетельствует
о сравнении пришедшего по входу 7
устройства кода О с кодом О в
разр дах третьей группы выходов реги- gQ , т.е. код П приема информасигнала Е RS-триггеры 32 и 33 устанавливаютс в единичное состо ние и определ ют состо ни сигналов и
стра 3. Тогда на первом выходе элемента И 18 имеетс сигнал О, а на втором (инверсном) выходе элемента И 18 - сигнал 1. Это означает, что код номера используемого элемента содержитс среди имеющихс четырех наиболее активных элементов и, кроме того, активность оставшегос элемента (элементов) измен тьс не должна.
ции в счетчик 6. Кроме того, сигнал Е через элемент ИЛИ 31 в виде сигнала С подаетс на синхровход счетчика 6 и по заднему фронту сигнала Е н eg счетчик заноситс 3-разр дный код с входа 10 случайного числа устройст - ва. Пусть, например, это код 2. В этом же такте (т.е. в течение дейст.г ВИЯ сигнала Е) по адресному входу 8
ком 6. Осуществление такого случайного выбора иллюстрируетс на примере набора из 8 элементов и группы из четырех наиболее давно использовав5
0
то щей из элементов с номерами 1, 4, 5, 7. В группу наиболее активных элементов , следовательно, вход т элементы с номерами 0; 2; 3 и 6. Счетчик 6 (фиг.5) выполн ет операции приема информации , пр мого счета и хранени , задаваемое кодами 11, 01 и 00 соответственно, поступающими в виде сигналов S1 и S2 из блока управлени 5 (фиг.4). При необходимости определени номера замещаемого элемента по второму управл ющему входу 12 устройства подаетс сигнал Е, который длитс от переднего фронта имсигнала Е RS-триггеры 32 и 33 устанавливаютс в единичное состо ние и определ ют состо ни сигналов и
gQ , т.е. код П приема информации в счетчик 6. Кроме того, сигнал Е через элемент ИЛИ 31 в виде сигнала С подаетс на синхровход счетчика 6 и по заднему фронту сигнала Е н eg счетчик заноситс 3-разр дный код с входа 10 случайного числа устройст - ва. Пусть, например, это код 2. В этом же такте (т.е. в течение дейст.г ВИЯ сигнала Е) по адресному входу 8
у1
устройства на третий вход пам ти 2 поступав : адрес того набора, один из элементов которого должен быть замещен . Этот адрес удерживаетс на входе 8 устройства до конца операции выбора замещаемого элемента. Выбранное слово пам ти 2, содержащее номера четырех наиболее активньге элементов данного набора, по синхроимпульсу СИ1 запоминаетс в регистре 3.
В следующем такте после окончани действи сигнала Е по переднему фронту импульса СИ1 RS-триггер 32 сбрасы веетс в нуль единичным сигналом на выходе элемента И 28. Таким образом, на выходе RS-триггера 32 имеетс сигнал , а на выходе RS-триггера 33 остаетс сигнал , т.е. вырабатываетс код 01, задающий режим пр мого сче та счетчика 6.
Разр ды выхода счетчика 6 поступают на второй вход блока 4 сравнени , на первый вход которого подаетс выход регистра 3. Разр ды групп выходов регистра 3 определ ют коды номеров четырех наиболее активных элементов набора. Пусть, например, разр ды первой Группы содержат код 2, разр ды второй группы - код 6, разр ды третьей группы ВЗ - код О, раз- .р ды четвертой группы - код 3. Поскольку в счетчик 6 занесен случайньй ;код 2, на выходе схемы 22 сравнени присутствует сигнал 1,. который вы зывает на выходе элемента ИЛИ 26 состо ние сигнала . В блоке 5 управлени сигнал разрешает прохождение синхросигнала СИ2 с выхода элемента И 27 через элемент И 29 на вход элемента ИЛИ 31, выход которого в виде сигнала С заведен на синхровход счетчика 6. По заднему фронту импульса СМ2 содержимое счетчика 6 увели
чиваетс на единицу и становитс рав- g м как в предлагаемом устройстве ко- ным 3. Новый код, хран щийс в счет- допреобразователь содержит п-1 сту- чике 6, снова сравниваетс в блоке 4 сравнени с кодами четырех наибопень . Разр дность одного слова пам ти хронологий в устройстве-прототипе равна га-Hog тГ, а в предлагаемом
лее активных элементов набора, хран щихс в регистре 3. Так как в четвёр- gQ устройстве m-llog шГ разр дов. Если
ТОЙ Группе разр дов установлен код 3, то на выходе схемы 25 сравнени имеетс сигнал 1, который вызывает на выходе элемента ИЛИ 26 состо ние сигнала . В блоке 5 управлени (фиг.4) по сигналу разрешаетс прохождение синхроимпульса СИ2 на выход с элемента ИЛИ 31 и далее на вход С счетчика 6. По заднему фронту имв пам ти необходимо хранить хронологии использовани N наборов элементов , то экономи емкости пам ти в предлагаемом устройстве по сравнению gg с прототипом составл ет N (m-n)llogm разр дов. Разр дность выходного регистра пам ти в устройстве-прототипе и предлагаемом равна разр дности сло ва пам ти. Следовательно, в предлага
10
пульса
СИ2 содержимое счетчика увеличиваетс на единицу и становитс равным 4. Новый код, равный 4, поступает с выхода счетчика 6 снова на вход блока 4 сравнени , где сравниваетс с содержимым регистра 3. На этот раз на выходах схем сравнени 22-25 наход тс сигналы Д, следо- вательно, на выходе элемента ИЛИ 26 присутствует сигнал . Сигнал блокирует в блоке 5 управлени прохождение синхроимпульса СИ2 через элемент И 29, следовательно, на выхо5 де элемента ИЛИ 31 имеетс сигнал О, т.е. синхровход счетчика 6 заблокирован . Импульс СИ2 проходит через элемент И 30 и, поступив на R- вход R5-TpHrrepa 33, сбрасывает его
0 нуль. Тогда на выходах R5-TpHrre- ров 32 и 33 имеютс сигналы и , задающие код 00, который определ ет операцию хранени в счетчике 6. Таким образом, в счетчике 6
5 оказываетс код 4, не совпадающий ни с одним из кодов номеров четырех наиболее активных элементов набора. Следовательно, в счетчике находитс код номера замещаемого элемента. Этот код и передаетс на выход 13 устройства (фиг. 5) в качестве номера замещаемого элемента.
В предлагаемом устройстве достигаетс уменьшение количества оборудовани за счет введени счетчика, блока сравнени и блока управлени , которые осуществл ют выбор замещаемого элемента среди тех m-n элементов набора из m элементов, дл которых не ведетс хронологи их использовани . Дл ведени хронологии использовани всех элементов набора в устройстве- прототипе используетс (т-1) ступенчатый кодопреобразователь, в то вре0
5
0
м как в предлагаемом устройстве ко- допреобразователь содержит п-1 сту-
пень. Разр дность одного слова пам ти хронологий в устройстве-прототипе равна га-Hog тГ, а в предлагаемом
в пам ти необходимо хранить хронологии использовани N наборов элементов , то экономи емкости пам ти в предлагаемом устройстве по сравнению gg с прототипом составл ет N (m-n)llogmf разр дов. Разр дность выходного регистра пам ти в устройстве-прототипе и предлагаемом равна разр дности слова пам ти. Следовательно, в предлага1
емом устройстве регистр имеет на (т-п) Г разр дов меньше, чем регистр в прототипе,,а разр дность вводимого в предлагаемом устройстве счетчика всегда равна llog тГ. В результате уменьшени числа ступене кодопреобразовател , врем срабатывани предлагаемого устройства незначительно превышает врем срабатывани устройства-прототипа.
Claims (1)
- Формула изобретениУстройство дл выбора .замещаемого элемента, содержащее кодопреобразователь , пам ть и регистр, первый вход которого соединен с вьрсодом пам ти, первый вход которой соединен с входом синхронизации устройства и с вто- рым входом регистра, выход которого соединен с первым входом кодопреобразовател , второй вход которого соединен с информационным входом устройства , а выход кодопреобразователот УлЗ36701712соединен с вторым входом пам ти, третий вход которой соединен с адресным входом устройства, а четвертый вход которой соединен с первым управл ющим входом устройства, о т л и ч а ю- щ е е с тем, что, с целью упрощени устройства оно содержит счетчик, блок управлени и блок сравнени , первый вход которого соединен с первым входом кодопреобразовател и выходом регистра, а выход блока сравнени соединен с первым входом блока управлени , второй вход которого соединен с вторым входом регистра, с первым входом пам ти и входом синхронизации устройства, третий вход блока управлени соединен с вторым управл ющим входом устройства, а выход блока управлени соединен с первым входом счетчика, второй вход которого соединен с. входом случайного числа устройства, а выход счетчика соединен с вторым входом блока сравнени и выходом устройства.ftuf.3от.{ --,,..tpueS
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864015801A SU1367017A1 (ru) | 1986-02-03 | 1986-02-03 | Устройство дл выбора замещаемого элемента |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864015801A SU1367017A1 (ru) | 1986-02-03 | 1986-02-03 | Устройство дл выбора замещаемого элемента |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1367017A1 true SU1367017A1 (ru) | 1988-01-15 |
Family
ID=21219238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864015801A SU1367017A1 (ru) | 1986-02-03 | 1986-02-03 | Устройство дл выбора замещаемого элемента |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1367017A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2390855C2 (ru) * | 2005-03-23 | 2010-05-27 | Квэлкомм Инкорпорейтед | Индикатор изменений для уменьшения потребления энергии при неудачных обращениях к кэш-памяти |
-
1986
- 1986-02-03 SU SU864015801A patent/SU1367017A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент СПА № 3840862, кл. G 06 F 13/00, опублик.1974. А. Guide to the IBM 3032 Processor Complex of Sistem 1370. GC20-1858-2, IBM corp. Data Processing Division N:Y, 1978, p.24-28. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2390855C2 (ru) * | 2005-03-23 | 2010-05-27 | Квэлкомм Инкорпорейтед | Индикатор изменений для уменьшения потребления энергии при неудачных обращениях к кэш-памяти |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3992871B2 (ja) | 同期ランダムアクセスメモリのアクセス方法 | |
US4733346A (en) | Data processor with multiple register blocks | |
JP3156813B2 (ja) | バッファ制御回路 | |
US5416749A (en) | Data retrieval from sequential-access memory device | |
US4095283A (en) | First in-first out memory array containing special bits for replacement addressing | |
JPS6235949A (ja) | メモリ−装置 | |
EP0394599A1 (en) | Circuit for synchronizing data transfers between two devices operating at different speeds | |
US6452864B1 (en) | Interleaved memory device for sequential access synchronous reading with simplified address counters | |
US3675216A (en) | No clock shift register and control technique | |
US3309671A (en) | Input-output section | |
SU1367017A1 (ru) | Устройство дл выбора замещаемого элемента | |
US3644895A (en) | Buffer store arrangement for obtaining delayed addressing | |
US4296480A (en) | Refresh counter | |
SU1278977A1 (ru) | Ассоциативное запоминающее устройство | |
US5191654A (en) | Microprocessor for high speed data processing | |
SU1280456A1 (ru) | Буферное запоминающее устройство | |
SU1531172A1 (ru) | Параллельный асинхронный регистр | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
EP0117347B1 (en) | Magnetic bubble memory systems | |
SU976438A1 (ru) | Устройство дл определени длины строки символов | |
US4811212A (en) | Address transformation circuit arrangement | |
RU1784963C (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
US4933894A (en) | Circuit and method for adding binary numbers with a difference of one or less |