TW200406924A - Thin film lateral SOI device - Google Patents

Description

0) 0) 200406924 玟、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明範疇 本發明相關於一薄獏橫向SOI(覆矽氧化層）裝置。 SOI橫向電力裝置由於來自操作晶圓的載子空乏（漂移 區的擠壓），顯示劣化的高側效能。藉由世界專利號 WOOO/3 1776中所述步進及階梯式s〇COS裝置（事實上它 將矽膜厚度及其中可用的摻雜區極大化），已將此劣化減 至最小 ° 惟步進及階梯式socos裝置在漂移區中具有電子的電 位槽’漂移區由於矽膜厚度及氧化層厚度的變動而在 膜中具有不同高度，這又造成垂直電場與電流方向的部分 對齊，而增加衝擊離子化比率，並藉此限制可接受的縱向 電場。除此缺點外尚有其他缺點，以致必須在靠近垂直電 場小的源極區有過渡步驟，並使裝置渴望得到一定的電壓 等級。 發明背景 買〇00/3 1776中所述步進及階梯式薄膜3〇11^1^〇3裝置 的這些特點將參照圖1加以說明，圖1中示出有關此技藝型 悲的裝置。裝置2包括一埋藏式氧化層（Β〇χ)4在基板（未示） 上，及一矽層6在埋藏式氧化層4上，矽層包括（圖工中從左 至右）一第一厚度區8、一第二厚度區10(厚度小於第一厚度 區8)，及一第二厚度區12(厚度小於第二厚度區1〇)。一第一 過渡14位於第一厚度區8與第二厚度區1〇之間，而一第二過 渡16位於第一厚度區1 〇與第三厚度區12之間。一第二氧化 200406924

(2) 層（介電層）設置在矽層6之上，第二氧化層具有一閘極氧化 層18、一場氧化層20(厚度大於閘極氧化層18厚度）及一漂移 氧化層22(厚度大於場氧化層20厚度），一氧化層過渡24位於 場氧化層20與漂移氧化層22之間。一閘極26位於閘極氧化 層18之上，並在一通道區38、場氧化層2〇及漂移氧化層 之上延伸成一場板28。一汲極30於橫向與石夕層6的第三厚度 區12相隔’ 一源極32於橫向與閘極26分開，閘極26包括一 多晶矽層，並由另一氧化層34所覆蓋，另一氧化層34上面 设置另一金屬場板36，其由源極區32橫跨另一氧化層34延 伸，幾乎延伸到場氧化層2〇的一末端。 t 此一稱為步進及階梯式S0I裝置中，該裝置包括一基板， 一埋藏式氧化層在基板上，一矽層在埋藏式氧化層上（s〇i ，覆矽絕緣層），一層介電層18(最好為長成的氧化層），一 閘極或場板28在此介電層上面，另一介電層34，一金屬層 36，及一鈍化層（未示）。該s〇I層朝汲極3〇逐漸減少厚度， 而氧化層則逐漸增加厚度，亦使用金屬層36再從s〇i層移除 場板36，並藉此減少垂直電場。圖！中的線a表示電子的最 小電位，並說明由於半導體及介電層的厚度改變，此最小 電位在SOI層中高度的變化。 US A 5’362,979 4明一 s〇I電晶體，其尤其對於橋接型電 路具有改良式源極高效能。漂移區中橫向延伸的矽層在漂 移區K度部分之上具有一較薄厚度區，場板係與閘極分開 形成，並在漂移區薄部分上延伸，閘極及場板係藉由一金 屬互連形成短路電，路。此s〇I裝置中存在的問題亦是漂移區 -6 - 200406924 w mmmmmm· 中電子漂移未與埋藏式敦化層保持定距離，而造成漂移區 中電子的垂直錯置’依次藉由衝擊離子化限制崩潰電壓而 導致載子倍增。 發明總結 本發明目的在於，在增加縱向電場並藉此減少裝置長度 的同時藉由減少由衝擊離子化造成的載子倍增而進一步改 良步進及階梯式socos裝置的效能。 為達成此目的，本發明的薄膜橫向S0I裝置包括一基板及 埋藏式氧化層（BOX)在基板上作為一介電層；一矽層位在 埋藏$氧化層上，矽層包括一第一厚度矽區、一第二厚度 矽區（厚度小於第一厚度矽區），及一第三厚度矽區（厚度小 於第二厚度矽區）；一介電層（τ〇χ)位於矽層之上，包括一 問極介電層位於第一厚度矽區之上，一場介電層位於第二 厚度矽區之上，其中場介電層厚度大於閘極介電層厚度， 及/7F移；丨包層位於第二厚度矽區之上，漂移介電層厚度 大於場介電層厚度；一閘極位於一通道區（38)以上閘極介電 層之上，一場板橫跨場介電層而延伸；一汲極於橫向與矽 層之第三厚度矽區相隔；及一源極於橫向與閘極分開，·另 一介電層至少覆蓋閘極及漂移介電層；及另一場板橫跨另 一介電層而延伸。藉此可消除電位井的垂直錯置，或在一 具體範例中以大約5的因數減少已知石夕層及氧化層的厚度 。電場與電流方向間的減小比例產品容許再將s〇I膜的薄部 分轉移至汲極，減少高侧操作中的擠壓效應，因此改良裝 置的電流驅動。， 200406924 (4) _瓣_輯.: 。根據本發明一較佳實例提供一薄膜s〇I裝置，其中介電層 最好為一 L〇C〇S方法所製成的氧化層。 根據本發明一較佳實例提供一薄膜s〇i裝置，其中閘極結 束於智介電層與漂移介電區間的過渡，此待徵形成的優點 2，在電場末端與額外介電層的上方及其間的過渡，可隨 思沈積任何層（在場板上沈積者）及另一介電層。此外，場板 末知的位置經良好界定，以便於極小化漂移區中電子垂直 錯置的方式，設計矽層及第二介電層或上氧化層的厚度尺 寸。 根據本發明一較佳實例提供一薄膜s〇i裝置，包括另一介 電層至少覆蓋閘極及漂移介電層。 根據本發明一較佳實例提供一薄膜s〇i裝置，包括另一場 板秩跨另一介電層（46)而延伸，此實例中，額外的場板補充 閘極的場板延伸，俾便適應場板配置，以控制矽層中完整 的漂移區，或保護漂移區對抗外界的影響。 根據本發明一較佳實例提供一薄膜s〇i裝置，其中另一場 板幾乎延伸至漂移介電層的一末端。 根據本發明一較佳實例提供一薄膜s〇I裝置，其中另一場 板連接至源極，藉此另一場板與利於控制裝置的閘極場板 延伸在相同電位位準上。 根據本發明一較佳實例提供一薄膜s 〇1裝置，其中閘極由 多晶矽所組成，如此藝中所熟知，在裝置製造過程期間有 利於整合製造閘極的步驟。 根據本發明一較佳實例提供一薄膜s〇I裝置，其中另一場 200406924 板由金屬所組成，洪ώ骀 . ^成裝置製造過程期間另一場板的形狀 受到良好界定。 & 明_較佳實例提供一薄膜裝置，其中另一場 一第至屬層及-第二金屬層所組成，其中第二金屬 層與第一金屬層隔離，笼入趄 、隔離弟一金屬層可連接至閘極，而第二 '9可連接至源極或間極，或連接至任何想用以控制漂 移區的分開電位。 根據本么明一較佳實例提供一薄膜SOI裝置，其中藉由一 介電層隔開第二金屬層與第一金屬層。 本么月其他IsU圭f例在其餘的巾請專利範圍附屬項中說 明其特徵。 -薄膜橫向S0I裝置包括—基板…埋藏式氧化層在基板 。層覆矽埋藏式氧化層（s〇I，覆矽絕緣層），一層介電 層(取好為長成氧化層)，-閘極或場板在此介電層上面。一 ^夕至屬層從下方藉由_介電膜與區域接觸孔及—純化層 隔離而元成該裝置，s〇I層係朝没極逐漸減少厚度，而氧化 層則逐漸增加厚度，亦使用金屬層再從SOI層移除場板，並 糟此減少垂直電場。為極小化電子最小電位沿裝置的錯置 ，SOI膜厚度及場板下的介電層係根據一等式相匹配，此減 少衝擊離子化產生的載子倍增’藉此容許較高橫向電場， 二允+較短衣置用於已知電壓等級。減少漂移區、增加可 月b衫雜增加S0I膜厚度及減少面積，上述各項可個別地或 以組合方式有貢獻於減少特定的導通電阻（Qnlstance)， 尤其在高侧操作中/。 200406924

(6)

上述裝置為一步進及階梯S〇I裝置或一步進及階梯 SOCOS(矽-氧化物-通道-氧化物-矽）裝置，形成— ldm〇s 。本發明可應用至任何薄膜S0I裝置，其在上氧化層或電極 (或場板）末端引起的位準過渡中具有步進過渡。藉由根據本 發明教示設計裝置的場板，可策劃額外上氧化層厚度的變 化，以使電子的電位槽平整。本發明的裝置t，可再將埋 藏式氧化層上矽層的薄部分移往集極，以減少高側操作中 的擠壓效應’並因此改良裝置的電流驅動。 附圖簡單說明 茲將參照至附圖說明本發明一實例的此等及其他多種優 點，其中 圖1以示意剖面圖說明此藝的一階梯式薄膜橫向覆矽絕 緣層裝置； 圖2根據本發明一實例，以示意剖面圖說明一薄膜橫向覆 矽絕緣層裝置；及

圖3根據本發明另一實例，以示意剖面圖說明一薄膜橫向 覆矽絕緣層裝置。 附圖詳細說明 用 本發明的薄膜橫向SOI裝置40實例以圖2說明，圖中使 相同參考數目說明如圖1中之相同零件。 一本發明的薄膜橫向S0I裝置亦具有一埋藏式氧化層‘ 一基板（未示）上，及一矽層6在埋藏式氧化層4上，矽層 -、有第厚度區8、第一厚度區10，及第三厚度區 在矽層6上面的氧彳匕層包括一閘極氧化層18、一場氧化/ -10- 200406924 ⑺ 20 ’及一漂移氧化層22，它們分別設置在矽層6的厚度區8 、10 、 12 〇 本發明如圖2所示的薄膜橫向s〇I裝置40由一閘極42所 組成，閘極42位於一通道區38之上，並延伸成一場板44 在問極氧化層18及場氧化層20之上。依SOI區1〇及12的厚 度與漂移氧化層22的厚度，閘極場板結束於此過渡24，藉 此使厚度能與將插入場板48與SOI膜12間的另一介電層46 匹配。思即多晶矽閘極42正結束於從第一石夕層厚度區8的 場氧化層（F〇x)至第二矽層厚度區1〇的漂移氧化層（D〇x) 的過渡24。 1 至少由另一氧化層46覆蓋閘極42、場板44及漂移氧化層 22 另 场板4 8由源極3 2橫跨另一氧化層4 6延伸，幾乎到 達/示移氧化層22的一末端並覆蓋另一氧化層46。當閘極在 場氧化層20與漂移氧化層22間的過渡24結束時，就如此藝 現況的裝置般，另一氧化層46及另一場板48皆橫跨閘極延 伸與場氧化層而平滑延伸，如同此領域中無步進般。另一 場板48可由源極32的延伸具體化.，並由一金屬層所組成， 藉此可維持一平順的最小電子電位平面B(圖2)。 圖1裝置中，在矽層的電子電位最小極限由上氧化層厚度 (TOx)、埋藏式氧化層厚度（B0x)及矽膜厚度（ts〇i)間的關係 表示如下： Ο) (TOx^BOx)^-^ ts〇I' 200406924 ⑻ 用於第一氧化層厚度區2〇,及 ΤΟχΊ *s — * ε 2 Sl 2 so 1 b〇x (2) (ΓΟχ2 + 50x) * + ε〇χ hoi1 用於漂移氧化層20加上另一氧化層34的厚度，其中： BOx係埋藏式氧化層4的厚度 丁〇xl係場氧化層20的厚度 T0x2係漂移介電層22的厚度加上另一介電層牝的厚度 ts〇n係第二厚度矽區1〇的厚度 tsoi2係第三厚度矽區12的厚度 ssi係矽的介電常數 εοχ係氧化層的介電常數。 作為一範例，圖1所示此藝現狀的裝置具有ts〇n = 10 μηι ，丁0x1 = 775 nm，ΒΟχ=3 μιη，tSOI2=425 nm，及 Τ〇χ2 = 2·0 μηι ，在氧化層過渡埋藏式氧化層之上電位最小極限從233 nm 改變至168 nm，並在從多晶矽至場板28至金屬場板36的過 渡回到195 nm，此由圖1中的線a示出。 圖2的裝置中在矽層的電子電位最小極限係根據下列上 氧化層厚度（TOx)、埋藏式氧化層厚度（B〇x)及矽膜厚度 (tSOI)間的關係選取如下： Τ0χ'Ά、、χ TOx2*a^Lts〇i^s〇x lSOIl (ΓΟχ丨+綠)* i + 心(TOx2^BOx) s hoi. 其中： -12- (3) 200406924 (9) 發明說讎頁 TOxl係場板至過渡（24)左邊以下全部介電層之整體厚度 TOx2係場板至過渡（24)右邊之下全部介電層之厚度， Β Οχ係埋臧式氣化層的厚度 tson係覆矽絕緣層至過渡（24)左邊的厚度 tson係覆矽絕緣層至過渡（24)右邊的厚度 ε Sl係矽之介電常數 e ox係介電層之介電常數。 換吕之’藉由在漂移區的兩區域中選取厚度參數而使等 式的左手項目等於其右手項目，可如圖2的線B所示般整平 SOI層（區域1〇)中電子電位井的垂直錯置。 本發明在圖2所示的裝置造成從233過渡至246 nm ,或藉 由將場板末端併入過渡24 ’及選擇ts〇n = i μπι，ts〇i2=56〇 nm ’ TOxl = 〇,775 μπι，τ〇χ2=2 3 μιηΑΒ〇χ=3 μπι，而成為先 前值的九分之一，根據等式（3)調整埋藏式氧化層及矽層的 厚度造成電位槽深度減少。 本發明另一薄膜橫向S〇l裝置50實例如圖3所示，其中使 用相同參考數字說明如圖1及2中的相同零件。 衣ι50中，另一場板由一第一金屬層52及一第二金屬層 54所具體化，並由一氧化層56隔開第二金屬層與第一金屬 層52，第二金屬層可連接至源極，連接至閘極，或連接至 一分開電位，如圖3所見，場板54以下SOI層厚度中的另一 變化造成一 soi厚度區12及14，其中sons 14相較5〇1區12 的厚度又具有較小的厚度。 對圖3所示本發明的裝置而言，下列等式係成立的·· -13- 200406924

(ίο) TOX''々'h〇i'、x Τ〇'Ά30!ι、χ TOx^esl^tSOI^s〇x (ΤΟχ^ΒΟχ)^^ε〇χ (ΤΟχ2^ΒΟχ)^ + ε〇χ ^^Οχ^ΒΟχ)^~ ° tso 丨' S ts〇h ox 其中： B〇x係埋藏式氧化層4之厚度

T〇xl係場板至過渡24左邊以下全部介電層的整體厚度 Τ〇X 2係场板至過渡2 4右邊之下全部介電層的厚度，即$ 移介電層22厚度加上另一介電層46的厚度 ΤΟχ3係另一場板54之下全部介電層的厚度，即第三介電 層厚度區的厚度加上另一介電層46的厚度，再加上介電層 56的厚度 ts〇ii係第一石夕層厚度區10的厚度 tS()i2係該第二矽層厚度區12的厚度 ts〇i3係第三矽層厚度區14至第二矽層厚度區12右邊的厚 度

ε3ί係矽之介電常數 £。<係介電層之介電常數。 圖3所示本發明的裝置中，ts〇I尸i μηι, ts〇i2 = 56〇 nm， TOxl = 0,775 nm，TOx2 = 2.3 μπι，tS0l3 = 425 nm及 Τ〇χ3 = 3·1 •um，及ΒΟχ = 3 μπι，及埋藏式氧化層至矽層介面之上的電 子電位為215 nm，在矽層中心成對稱。此實例中同樣可如 圖3中線C所示，將SOI層（區域12,14)中電子電位井的垂直 錯置整平。 此文件所涵蓋本'發明的新特徵及優點已由前述說明提出 200406924

〇1) ’惟應了解此揭示在許多方面僅作說明，不逾越本發明範 缚可在細節上變化，尤其在形狀、尺寸及零件配置等事項 上’本發明的範疇當然由後附申請專利範圍所表達的 所界定。‘ 予 圖式代表符號說明 2, 40, 50 裝置 4 埋藏式氧化層 6 石夕層 8 第一厚度矽區 10 弟二厚度砍區 12 第三厚度矽區 14 第一過渡 16 第二過渡 18 閘極介電層 20 場介電層 22 漂移介電層 24 氧化層過渡 26, 42 閘極 28, 44 場板 30 >及極 32 源極 34 另一氧化層 36 另一金屬場板 38 通道區

-15- 200406924 (12) 46 另一介電層 48 場板 52 第一金屬層 54 第二金屬層 56 氧化層 發瞬說賴續質

-16-

Claims (1)

1. 200406924 拾、申請專利範圍 1. 一種薄膜橫向覆石夕絕緣層（s〇i)裝置，包括： 一基板及一埋藏式氧化層（4)(Β〇χ)於基板上作為介 電層； 一石夕層（6)，位於埋砥式氧化層上，該石夕層包括一第一 厚度矽區（8)，一第二厚度矽區（1〇)，其厚度小於第一厚 度矽區（8)，及一第三厚度矽區（12),其厚度小於第二厚 度矽區（10) ; φ 一介電層（TOx)，位於矽層（6)之上，包括一閘極介電 層（18)位於第一厚度矽區（8)之上、一場介電層（2〇)位於 第二厚度矽區（10)之上，其中場介電層（20)厚度大於閘 極介電層（18)之厚度，及一漂移介電層（22)位於第三厚 - 度矽區（12)之上，漂移介電層（22)厚度大於場介電層（2〇) 之厚度； 一閘極（42)，位於一通道區（38)上方之閘極介電層（1 8) 之上； 一場板（44)，橫跨場介電層（2〇)而延伸； φ 一汲極（30) ’於橫向與矽層（6)之第三厚度矽區（12)相 隔；及 一源極（32)，於橫向與閘極分開。 2·如申請專利範圍第1項之薄膜SOI裝置，其中該介電層最 好係由一 LOCOS方法製成之氧化層。 3.如申請專利範圍第1或2項之薄膜SOI裝置，其中該問 極（42)中止於場介電層（20)與漂移介電層（22)間之過渡 (24)。 4· (24)。 4· 5. 6. 7. 8. 9. 10 11 12 如申請專利範圍第i、2或3項之薄膜s〇I裝置，包括另/ 介電層（46)，至少覆蓋閘極（42)及漂移介電層（22)。 如申請專利範圍先前任一項之薄膜SOI裝置，包括另一 場板（48;52,54)橫跨另一介電層（46)而延伸。 如申請專利範圍第5項之薄膜SOI裝置，其中該另一場板 (48;52,54)幾乎延伸至漂移介電層（22)之末端。 如申請專利範圍第5或6項之薄膜SOI裝置，其中該另/ 場板（48;52,54)連接至源極（32)。 如申請專利範圍第1項之薄膜SOI裝置，其中該另一場板 (42)由多晶硬組成。 i 如申請專利範圍第5項之薄膜SOI裝置，其中該另一場板 (48)由金屬組成。 如申請專利範圍第5項之薄膜SOI裝置，其中該另一場板 由一第一金屬層（52)及一第二金屬層（54)組成，第二金 屬層（54)與第一金屬層（52)隔離。 如申請專利範圍第10項之薄膜SOI裝置，其中該第二金 屬層（54)由一介電層（56)與第一金屬層（52)隔離。 如申請專利範圍先前任一項之薄膜SOI裝置，其中該S〇l 及介電層之厚度係根據以下公式而相關聯·♦ T0xx * esi + - ts〇h ^ εοχ Τ0χ2 * + -* εοχ {T〇xx^B〇xy^-^sox (τ〇χ2 + β〇χ，反十ε〇χ hoi' lS〇l2 其中： 200406924

   T〇xl係％板至過渡（24)左邊之下全部介電層之整體厚 度 ^ Τ〇χ2係場板至過渡（24)右邊之下全部介電層之整體厚 度 BOx係埋藏式氧化層之厚度 ts〇ii係覆矽絕緣層至過渡（24)左邊之厚度 ts〇i2係覆矽絕緣層至過渡（24)右邊之厚度 丨係矽之介電常數 8。<係介電層之介電常數。 1 3 .如申請專利範圍第1至11任一項之薄膜s〇I裝置，其中 SOI及介電層之厚度係根據以下公式而相關聯： TOxx ^ ssi + — SOI, T0x2 6si ^ 9 tS〇l2、 TOxz^ssi (ΤΟχχ+ΒΟχ)^^ + εα (Γ0χ2 + 50x)*-£l_ + hoi, (TOx，BOxy 上 ^o/3 0 其中 BOx係埋藏式氧化層（4)之厚度 T〇xl係場板至過渡（24)左邊以下全部介電層之敕體厚 度 Τ〇χ2係場板至過渡（24)右邊之下全部介電層之厚户 漂移介電層（22)厚度加上另一介電層(46)之厚度· 即第三，介 再加上 Τ〇χ3係另一場板（48)之下全部介電層之厚度， 電層厚度區之厚度加上另一介電層（46)之厚戶： 介電層(56)之厚度 tsoil係第一石夕層厚度區（10)之厚度 200406924

   tsoi2係該第二矽層厚度區（12)之厚度 tsoi3係第三矽層厚度區（14)至第二矽層厚度區（12)右邊 之厚度 ssi係矽之介電常數 €0?(係介電層之介電常數。