[go: up one dir, main page]

TW487921B - Data-memory and its test method - Google Patents

Data-memory and its test method Download PDF

Info

Publication number
TW487921B
TW487921B TW090101113A TW90101113A TW487921B TW 487921 B TW487921 B TW 487921B TW 090101113 A TW090101113 A TW 090101113A TW 90101113 A TW90101113 A TW 90101113A TW 487921 B TW487921 B TW 487921B
Authority
TW
Taiwan
Prior art keywords
data memory
memory
data
address
spare
Prior art date
Application number
TW090101113A
Other languages
English (en)
Inventor
Steffen Paul
Volker Schober
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW487921B publication Critical patent/TW487921B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

487921 A7 B7 五、發明說明(1 ) --------------裝--- (請先閱讀背面之注意事寫本頁) 本發明涉及一種資料記憶體,其具有較少之存取時間 且包括一個主資料記憶體及一個備用資料記憶體(用來 取代主資料記憶體之有缺陷之資料記憶單元)。 資料記憶體之大小及積體化程度由於需求較高(特別 是用戶特定之ASIC電路中者)而總是逐漸增大。由於 所需之較大之積體化程度以及所需之較大之記憶體大 小,則在複雜之製程中除了有功能之資料記憶單元外亦 會產生各別有缺陷之資料記憶單元。爲了發現此種有缺 陷之記憶胞,則在資料記憶體製成了後須對其進行一種 記憶體測試,各測試資料圖樣須施加至此記憶體,然後 檢測:所讀出之資料是否等於所期望之測試資料讀出圖 樣。 因此,有缺陷之資料記憶單元會使所製成之整個資料 記憶體功能減弱,在資料記憶體中須設置更多額外之備 用記憶區,其用來取代有缺陷之資料記憶單元。在組構 成列和行之資料記憶體中,須另外在資料記憶晶片上設 置一些取代記憶列和取代記憶行。 經濟部智慧財產局員工消費合作社印制π 第1圖是先前技藝之資料記憶體之構造,其具有備用 之記憶區。 在資料記憶體進行記憶體測試之後,首先儲存該已讀 出之測試資料圖樣,且與所期望之測試輸出圖樣相比較 來決定資料記憶體之有缺陷之單元之位址。所決定之這 些缺陷位址程式化於備用邏輯中,使得在存取該資料記 憶體之有缺陷之資料記憶單元之位址時可存取該備用- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^/921 A7 B7 五、發明說明(2) 資料記憶體內部之取代-資料記憶單元。爲了測試:備 用邏輯內部之位址改道是否已成功地結束,則須在隨後 之另一測試步驟中藉由測試資料圖樣之比較來檢測:記 憶體現在是否功能正常。 在存取資料記憶體時,首先在備用邏輯中進行位址之 比較且隨後只要已定址之資料記憶單元無缺陷即可存取 資料記憶體內部之已定址之資料記憶單元,或是,若已 定址之資料記憶單元被視爲有缺陷時,則可存取該備用 記憶體內部之取代-資料記憶單元。 先前技藝之第1圖所示配置之缺點是:備用記憶體積 體化於原來之資料記憶體中。在所設置之具有預定大小 之資料記憶體(例如,具有M e g a b y t e記憶空間之R A Μ 記憶體)中,資料記憶體在電路技術上必須適當地依據 備用記憶體空間之積體化來調整。 第1圖所示之記憶體另外具有重大之缺點:在存取資 料記憶單元時需要較長之時間。第1圖所示記憶體內部 之資料§5 、單兀之存取時間T Z u g 1· i f f是由位址比較時間T、 (其在備用邏輯內部中是需要的以用來進行位址比較) 及對資料記憶體之存取時間T z d所構成之和(s u m)。
Tzugriff = TzD + Tv 本發明之目的是提供一種具有備用記憶體之資料記憶 體,其具有儘可能短之存取時間。 本發明之上述目的是由申請專利範圍第1項之特徵中 之資料記憶體來達成。 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------II (請先閱讀背面之注音心事項^^寫本頁)
I I I I ^ · I I I I I — II #- 經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(3) 本發明之資料記憶體具有:一種由許多資料記憶單元 所構成之主資料記憶體;備用-資料記憶體,其由多個 備用資料記憶單元所構成以取代主資料記憶體之有缺陷 之資料記憶單元;一種備用·控制邏輯,用來控制該備 用-資料記憶體之存取。主資料記憶體及備用-資料記憶 體經由資料線而互相並聯至資料匯流排,主資料記憶體 和備用控制邏輯經由位址線而並聯至位址匯流排以便對 資料記憶體中之資料記憶單元進行定址。 本發明之資料記憶體之優點是:其可支配一種備用記 憶體,而不必在電路技術上調整此主資料記憶體。 具有申請專利範圍第1項特徵之此種資料記憶體之其 它優點是其測試上之親切性,因爲在施加一種測試圖樣 以檢測此資料記憶體之功能時此備用-資料記憶體可立 刻一起被測試。 在此種資料記憶體之較佳實施形式中,此備用-控制 邏輯具有一種位址記憶體(其具有許多位址-記憶單 元),其可儲存主資料記憶體之有缺陷之資料-記憶單 元。 位址記憶單元在此種資料記憶體之實施形式中是一種 相關式(associative)記憶單元CAM,其與位址匯流排相 連接。這些相關式記憶單元用來釋放(release)此備用-資 料記憶體之相關之備用-資料記憶單元。 在另一實施形式中,位址-記憶單元是位址-記憶體暫 存器。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--- (請先閱讀背面之注意事項寫本頁) ·. -_線. 經濟部智慧財產局員工消費合作社印製 ^/^21 A7 B7 五、發明說明(4) 位址-記憶體暫存器較佳是分別具有一種旗標(Flag)位 元,其可指出:此位址-記憶體暫存器之內容是否有 效。 備用-控制邏輯較佳是具有多個比較器,其分別與位 址-記憶體暫存器及位址匯流排相連接且可釋放該備用-資料記憶體之相關之備用-資料記憶單元,若存在於位 址匯流排中之位址是與位址-記憶體暫存器中儲存之位 址相一致時。 備用-控制邏輯可控制第一多工器以便由主資料記憶 體或備用-資料記憶體中讀出資料。 在另一較佳之實施形式中,主資料記憶體,備用-資 料記憶體及備用-控制邏輯並聯至一種控制匯流排以便 控制資料記憶體之讀出或寫入。 在本發明之較佳之實施形式中,位址記憶體是與一種 已程式化之不可拭除之位址-唯讀記憶體相連接以便持 續地儲存主資料記憶體之有缺陷之資料-記憶單元之位 址。 備用-控制邏輯控制第二多工器,其在輸入側是與備 用-記憶體之備用-資料記憶單元相連接且用來由一個備 用-資料記憶單元讀出資料。 備用-記憶體之備用-資料記憶單元是資料-暫存器。 在較佳之實施形式中,主資料記憶體是RAM資料記 憶體。 主資料記憶體之有缺陷之資料-記億單元之位址在位 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項寫本頁) 裝
經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(5) 址記憶體之位址記憶單元中可由一種積體化於資料記憶 體中之記憶體-測試邏輯讀出,由一種測試自動機中或 由位址-唯讀記憶體中讀出且可寫入位址-記憶單元中。 以下將參考圖式來描述本發明之資料記憶體之較佳實 施形式以說明本發明之特徵。圖式簡單說明: 第1圖先前技藝之具有備用記憶體之資料記憶體。 第2圖本發明之資料記憶體之方塊圖,其具有備用-資料記憶體。 第3圖本發明之資料記憶體之第一實施形式。 第4圖本發明之資料記憶體之第二實施形式。 第5圖本發明之資料記憶體中測試和位址程式化時之 流程。 第2圖是本發明資料記憶體1之方塊圖。資料記憶體 1具有主資料記憶體2,備用-資料記憶體3,備用-控制 邏輯4及資料讀出-多工器5。主資料記憶體2是一種 RAM記憶體,特別是SRAM記憶體。資料記憶體1連接 至資料匯流排6,位址匯流排7及控制匯流排8。主資 料記憶體2經由資料線9而連接至資料匯流排6,經由 位址線1 0而連接至位址匯流排7且經由控制線1丨而連 接至控制匯流排8。備用-資料記憶體3經由資料線1 2 而與資料匯流排6相連接,經由位址線1 3而與位纟止匯 流排7相連接且經由控制線1 4而與控制匯流排8相連 接。備用-控制邏輯4經由位址線1 5而與位址匯流排7 相連接且經由控制線1 6而連接至控制匯流排8。 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項寫本頁) · 經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(6) 主資料記憶體2經由資料讀出線1 7而連接至資料-讀 出多工器5之第一輸入端,備用-資料記憶體3經由資料 讀出線1 8而連接至資料-讀出多工器5之第二輸入端。 資料-讀出多工器5在輸出側可經由資料線1 9而與資料 匯流排6或另一資料匯流排相連接。 備用-控制邏輯4經由控制線20而控制資料使寫入該 備用-資料記憶體3中且經由控制線21而控制此資料-讀 出多工器5使在資料讀出線1 7、1 8之間切換。 主資料記憶體2由許多資料記憶單元所構成。資料記 憶單元中可涉及各別之資料位元、資料字、資料行、資 料列、資料陣列或資料-巨觀(macro_)區。資料記憶單元 可由特定之各別位址來定址。 備用之資料記憶體3具有很多備用-資料記憶單元以 取代主資料記憶體2中有缺陷之資料記憶單元。備用-資料記憶單元之數目較主資料記憶體2中之資料記憶單 元之數目少很多。若在資料記憶體1之製程中在主資料 記憶體2中形成一些有缺陷之資料記憶單元,則備用-資料記憶體3內部之備用-資料記憶單元可接管其記憶 功能。若已確定對該主資料記憶體2之有缺陷之資料記 憶單元進行一種存取時,則備用之控制邏輯4即控制此 種對備用-資料記憶體3之存取過程。 主資料記憶體2和備用-資料記憶體3經由資料-寫入 線1 Q、1 2而並聯至資料匯流排6。主資料記憶體2和備 用-資料記憶體3經由資料-讀出多工器5和資料-讀出線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 再填办 經濟部智慧財產局員工消費合作社印製 A7
五、發明說明(7 ) 1 9亦並聯至資料匯流排6。 主資料記憶體2和備用-控制邏輯4經由位址線1 0、 1 5而並聯至位址匯流排7以便對資料記憶體1中之資料 記憶單元進行定址。 在第3圖所示之實施例中,備用-資料記憶體3和備 用-控制邏輯4積體化於一個組件中,則與現有之主資 料記憶體2之電性連接即可簡化。 備用-控制邏輯4含有一種位址記憶體22 (其具有多 個位址-記憶單元22a至22g ),其中可儲存主資料記憶 體2中有缺陷之資料記憶體之位址。位址-記憶單元22a 至2 2 g是位址-記憶暫存器。每一個位址-記憶暫存器2 2 a 至22g較佳是具有一個旗標位元,其可指出:此位址-記 憶暫存器之內容是否有效。 備用-控制邏輯4另外含有一個位址-比較電路23,其 具有多個位址比較器23a至23g,其經由內部位址線24a 至24g而與位址-記憶暫存器22a至22g相連接且經由位 址線15而與位址匯流排7相連接。各比較器23a至23g 分別具有位址位元-比較電路以便對此種施加至位址線 1 5和內部位址線24上之位址-位元-位準進行比較。在 記憶體測試完成之後,主資料記憶體2中有缺陷之資料 記憶單元之位址寫入位址-暫存器22a至22g中。 若施加至位址線15上之位址是與位址-暫存器22a至 22g中所儲存之位址相同,則這是在位址比較電路中辨 認且經由控制線25a至25g來驅動該備用-資料記憶體3 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀背面之注意事項寫本頁) · 經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(Ο 之所屬之備用。資料記憶單元26a至26g且相對之備用、 資料記憶單元26a至26g經由備用-資料記憶體3之內部 之資料-讀出多工器27而連接至資料-讀出多工器5。備 用-資料記憶體3之備用-資料記憶單元26a至26g經由 內部資料線28a至28g而與備用-資料記憶體3之內部多 工器27相連接。 若施加至位址線1 5上之位址是與位址-記憶體暫存器 22a中所儲存之位址相一致,則這須藉由位址比較電路 23之比較器23a來辨認且備用-資料記憶體3之備用-資 料記憶單元26a經由控制線25a而被驅動。位址比較電 路23須經由控制線22來切換此多工器27,使內部之導 線2 8a接通至多工器27之輸出導線18。位址比較電路 23同時控制此多工器5,使多工器5將資料線1 8接通 至資料線1 9,則該備用-資料記憶單元26a中所含有之 資料經由資料線1 9而發送至資料匯流排6。 反之,位址匯流排7上若無位址來對主資料記憶體2 中有缺陷之資料記憶單元進行定址,則須經由位址線1〇 來對適當之資料記憶 '單元進行定址且其內容經由資料讀 出線1 7和1 9而發送至資料匯流排6。此處須接通該多 工器5,使資料線1 7可與資料線1 9直接相連接。 對此主資料記憶體2內部之資料記憶單元進行資料存 取時因此可很快地完成,這是因爲該備用-控制邏輯4 內部之位址比較在時間上是同時進行的。該備用-資料 記憶體3之存取時間較主資料記憶體2者小很多。當主 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 2f先閱讀背面之注意事項寫本頁) 訂---------· 經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(9) 資料記憶體2支配許多資料記憶單元時,備用-資料記 憶體3只具有一些備用-資料記憶體暫存器26a至26g以 取代主資料記憶體2中之有缺陷之資料記憶單元。由位 址比較電路23所進行之位址比較所需之時間Tv是較短 的,使此種由位走比較時間Tv及備用-資料記憶體3之 存取時間h所形成之和(sum)較主資料記憶體2之存取 時間Tm還小。
T vf T ZR< T ZH 因此,在存取該主資料記憶體2之無缺陷之資料記憶 單元時本發明之資料記憶體1之存取時間成爲:
Tz= Tatf T mk 其中Tmk是多工器5之切換時間。 多工器5之切換時間很短,其較位址比較電路23之 位址比較時間小很多。
T MW< < T V 藉由本發明資料記憶體之構造與第1圖中所示先前技 藝之電路技術上之構造之間的比較可知,傳統式配置中 之記憶體存取時間Tz較本發明之資料記憶體1者大很 多。 在傳統之資料記憶體中,記憶體存取時間Tz是:
Tz^TvfTzH 其中Tv是位址比較時間,其需要該備用邏輯,以便 確定··有缺陷之位址是否在該位址匯流排A上;Tzh是 主資料記憶體之存取時間。 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--- (請先閱讀背面之注意事項寫本頁) -丨線. 經濟部智慧財產局員工消費合作社印製 叫7921 A7 -----B7____ 五、發明說明(10) 因此,本發明之資料記憶體1之最大之存取時間Tz 是:
Τ 2= T Mid- T ZH 若 TvfTzR<TzH 其中Tmk是多工器5之切換時間,Τπ是對該主資料 記憶體2之存取時間。 此種時間上之優點以下述方式達成:在對主資料記憶 體2中之資料記憶單元之存取時間Τ中同時在備用-控 制邏輯4內部進行位址比較且在對主資料記憶體2之存 取過程結束之後只依據該比較結果藉由多工器5而在備 用-資料記憶體3和主資料記憶體2之間切換。 經濟部智慧財產局員工消費合作社印製 由第3圖可知:主資料記憶體2,備用-資料記憶體3 以及備用-控制邏輯4同時經由控制線1 1、1 4、1 6而連 接至控制匯流排8以控制此種對資料記憶體1之讀出-或 寫入過程。寫入該備用-資料記憶體3中之此種寫入過 程以二個步驟來進行。在時脈之上升邊緣時,輸入資料 及輸入位址儲存在中間記憶體中。比較器2 3 a至2 3 g使 輸入位址可與位址-記憶體暫存器22a至22g之內容相比 較。若所儲存之位址之一等於該輸入位址,則所暫時儲 存之輸入資料在下一個時脈邊緣中寫至相對應之資料記 憶體暫存器26a至26g中。 位址記憶體22在第3圖中所示之實施形式中經由位 址讀入線29a至29g而與位址·唯讀記憶體30相連接以 便持續地儲存主資料記憶體2之有缺陷之資料記憶單元 之位址。 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮1 " ^/921 A7 ^__B7_____ 五、發明說明(11) 在資料記憶體1測試之後被認爲有缺陷之位址固定地 程式化於位址-唯讀記憶體30中。位址-唯讀記憶體30 較佳是一種永久性記憶體。位址-唯讀記憶體30由保險 絲(熔絲)所構成,這些熔絲在該測試過程之後依據有. 缺陷之位址而被燒斷。 位址記憶體22含有許多位址-記憶體暫存器22a至 22g,其分別具有一種旗標位元以指出:位址暫存器22a 至22g之內容是否有效。若在測試之後已辨認:主資料 記憶體2不包含〃有缺陷之資料記憶單元〃,則備用-控制邏輯4被去驅動,其方式是全部之旗標位元保持重 置(reset) ° 第4圖是備用-控制邏輯4之另一實施形式,其中位 址記憶體22之位址-記憶單元22a至22g是一種與位址 匯流排7相連接之相關式(associative)記憶單元以便釋放 此備用-資料記憶體3之相關之備用-資料記憶單元26a 至 26g。 第5圖是本發明資料記憶體之程式化之流程圖,其是 利用各有缺陷之資料記憶單元之位址來進行。 在步驟S0中起始一種記憶體測試。步驟S 1中進行各 陣列及位址記憶體暫存器之起始。步驟S2中施加一種 位址至位址匯流排7且測試資料施加至資料匯流排6。 步驟S3中計算:此種在資料匯流排6中輸出之資料値 是否等於所期望之資料輸出値。若情況如此,則在步驟 S4中決定:此測試是否結束。若主資料記憶體2之測試 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀背面之注意事項寫本頁) · -丨線. 經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(u) 流程仍未結束,則在步驟S 5中產生下一個位址且在步 驟S2中重新施加至位址匯流排7。由步驟S2、S3、 S4、S5所構成之回路(loop)對此主資料記憶體2之全部 位址都須進行。 若步驟S 3中已確定:所發出之資料値不等於所期望 之測試資料値,則可確認:主資料記憶體2中相對應之 資料記憶單元是有缺陷的。在步驟S6中檢測:該備用-控制邏輯4中是否仍存在空的位址-記憶體暫存器或相 關式記憶體22a至22g。若備用-控制邏輯4之位址記憶 體22中已塡入這些有缺陷之資料記憶單元之位址且因 此使備用-控制邏輯4中無其它之位址-記憶單元可供使 用,則此種有缺陷之資料記憶體1不可修復,這是因爲 此時產生太多之製程上之缺陷且第5圖所示之流程會在 步驟S7中發出一種指示信號,其顯示:資料記憶體1 之修復不可進行。 若步驟S6中已確定:該備用-控制邏輯4中仍存在空 著的位址-記憶單元22a至22g,則在步驟S8中此種被 認爲有缺陷之位址須寫入位址記憶體22之位址記憶單 元中且需要時設定一種已存在之旗標位元。 步驟S8中使即將施加之測試資料重置(reset)且重新 開始此種測試。 主資料記憶體2中有缺陷之資料記憶單元之位址寫入 該備用-控制邏輯4中之位址記憶體22之位址-記憶單元 2 2a至22g。被視爲有缺陷之位址可來自一種積體化於 -14- ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' (請先閱讀背面之注意事項寫本頁) 裝
11---訂---------線I 經濟部智慧財產局員工消費合作社印製 487921 A7 ____B7___ 五、發明說明(13) 資料記憶體1中之記憶體測試邏輯BIST,一種測試自動 機TA或來自位址-唯讀記憶體30。藉由備用-資料記憶 體3及主資料記憶體2相對於資料匯流排6所形成之並 聯配置以及備用-控制邏輯4及主資料記憶體2相對於位 址匯流排7之並聯配置,則對資料記憶體1之存時間可 大大地縮短。 備用-控制邏輯4和備用-資料記憶體3可以電子組件 以積體方式構成。現有之主資料記憶體2可以簡易之方 式藉由多工器5而與積體組件相接通以設置一種備用之 記憶空間。 在其它較佳之實施形式中,多工器5,備用-控制邏輯 4和備用-資料記憶體3以及位址-唯讀記憶體30積體化 於電子電路中。此種積體組件爲了擴展現有之主資料記 憶體2必須只連接至資料匯流排6,位址匯流排7,控 制匯流排8且經由導線1 7而連接至主資料記憶體2。 符號說明 1…資料記憶體 2…主資料記憶體 備用-資料記憶體 4…備用·控制邏輯 多工器 資料匯流排 位址匯流排 8…控制匯流排 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 事 項
經濟部智慧財產局員工消費合作社印製 487921 A7 B7 五、發明說明(Η) 9…資料讀入線 1 0…位址線 1 1…控制線 12…資料讀入線 14…控制線 1 5…位址線 16…控制線 17…資料讀出線 18…資料讀出線 19…資料線 20···控制線 21…控制線 22…位址記憶單元 2 3…位址比較電路 24…導線 25…導線 經濟部智慧財產局員工消費合作社印製 26…備用-資料記憶單元 27…多工器 28…資料讀出線 29…導線 30…位址-唯讀記憶體 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 487921 5. 1 A8 B8 C8 D8 六、申請專利範圍 1. (90年5月修正) 種資料記憶體,包括 一個由許多資料記憶單元所構成之主資料記億體 經濟部智慧財產局員工消費合作社印i衣 ⑵, 一個備用-資料記憶體(3),其由許多備用-資料記億 單兀所構成以取代主資料記憶體(2)之有缺陷之資料 記憶單元, 一種備用-控制邏輯(4),用來控制此種對備用-資料 記憶體(3)之存取, 其特徵爲:主資料記憶體(2)和備用-資料記憶體(3) 經由資料線(9,12)而並聯至資料匯流排(6);主資料記 憶體(2)和備用-控制邏輯(4)經由位址線(10,15)而並聯 至位址匯流排(7)以便對資料記憶體(1)中之各資料記 憶單元進行定址。 2. 如申請專利範圍第1項之資料記憶體,其中該備用-控制邏輯(4)具有一種位址記憶體(22),其具有多個位 址-記憶單元(22a-22g),其可儲存主資料記憶體(2)之有 缺陷之資料記憶單元之位址。 3. 如申請專利範圍第1或第2項之資料記憶體,其中這 些位址記憶單元(22a-22g)是與位址匯流排(7)相連接之 相關式記憶單元CAM。 4. 如申請專利範圍第1或第2項之資料記憶體,其中這 些位址記憶單元(22a-22g)是位址記憶暫存器。 5. 如申請專利範圍第4項之資料記憶體’其中每一個位 址記憶暫存器具有一個旗標位元’其可顯示:此位址 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公爱) --------IT--------- (請先閱讀背面之注意事項再填寫本頁) 90·487921 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 記憶暫存器之內容是否有效。 6. 如申請專利範圍第1或第2項之資料記憶體,其中該 備用-控制邏輯(4)具有多個比較器,其分別與位址記憶 暫存器及位址匯流排(7)相連接且釋放(release)該備用-資料記憶體(3)之所屬之備用-資料記憶單元 (26a-26g),若此種施加至位址匯流排(7)之位址是與位 址記憶暫存器中所儲存之位址相一致時。 7. 如申請專利範圍第1或第2項之資料記憶體,其中該 備用-控制邏輯(4)控制第一多工器(5)以便由主資料記 憶體(2)或備用-資料記憶體(3)中讀出資料。 8. 如申請專利範圍第6項之資料記億體,其中該備用-控制邏輯(4)控制第一多工器(5)以便由主資料記憶體 (2)或備用-資料記憶體(3)中讀出資料。 9. 如申請專利範圍第1或第2項之資料記憶體,其中主 資料記憶體(2),備用-資料記憶體(3)和備用-控制邏輯 (4)並聯至控制匯流排(8)以便控制此種對資料記憶體 (1)之讀出-或寫入過程。 10. 如申請專利範圍第2項之資料記憶體,其中位址記 憶體(22)是與可程式化之永久性位址-唯讀記憶體(30) 相連接以便持續地儲存主資料記憶體(2)之有缺陷之 資料記憶單元之位址。 1 1.如申請專利範圍第1或第2項之資料記憶體,其中 ‘ 該備用-控制邏輯(4)控制第二多工器(7),其在輸入側 是與備用記憶體(3)之備用-資料記憶單元(26a-26g)相 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅3事項再填寫本頁)
    487921 緣 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 連接。 1 2·如申請專利範圍第6項之資料記憶體,其中該備用· 控制邏輯(4)控制第二多工器(7),其在輸入側是與備用 記憶體(3)之備用-資料記憶單元(26a-26g)相連接。 1 3.如申請專利範圍第7項之資料記憶體,其中該備用· 控制邏輯(4)控制第二多工器(7),其在輸入側是與備用 記憶體(3)之備用-資料元(26a-26g)相連接。 14. 如申請專利範圍第項之資料記億體’其中該 備用資料記憶體(3)之^^資料記憶單元(26a-26g)是 暫存器。 丨聿冷 15. 如申請專利範圍第1或第2項之資料記憶體’其中 主資料記憶體(2)是RAM記憶體。 1 6.如申請專利範圍第1或第2項之資料記憶體,其中 主資料記憶體(2)是SRAM記憶體。 17.如申請專利範圍第1或第2項之資料記憶體,其中 主資料記憶體(2)之有缺陷之資料記憶單元之位址由 一種積體化於資料記憶體(1)中之記憶體-測試邏輯,一 種連接至資料記憶體(1)之測試自動機或由位址-唯讀 記憶體(30)中讀出且寫入位址記憶單元(22a-22g)中。 1 8. —種資料記憶體之測試方法,此資料記憶體之主資 料記憶體(2)具有許多資料記憶體,本方法之特徵爲對 全部之資料記憶單元進行以下各步驟: • U)藉由施加該資料記憶單元之位址至一種與主資 料記憶體(2)相連接之位址匯流排(7)來對資料記憶單 _ -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公‘羞) (請先閱讀背面之注咅?事項再填寫本頁)
    487921 篆 5· 16 Α8 Β8 C8 _____D8 六、申請專利範圍 元進行定址(S2); (b) 施加各輸入測試資料至一種與主資料記憶體(2) 相連接之資料匯流排(6)以便測試該已定址之資料記 憶單元; (c) 由已定址之資料記憶單元中讀出該輸出測試資 料(S3); (d) 使這些輸出測試資料與所期望之額定-輸出測試 資料相比較(S3); (e) 若這些輸出測試資料與所期望之額定-輸出測試 資料不一致,則所施加之位址被寫入位址記憶體(22) 之位址記憶單元中(S8)且重新開始此種測試方法,所 寫入之位址保持在儲存狀態中。 (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 >2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090101113A 2000-01-19 2001-01-18 Data-memory and its test method TW487921B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10002139A DE10002139A1 (de) 2000-01-19 2000-01-19 Datenspeicher

Publications (1)

Publication Number Publication Date
TW487921B true TW487921B (en) 2002-05-21

Family

ID=7628020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090101113A TW487921B (en) 2000-01-19 2001-01-18 Data-memory and its test method

Country Status (5)

Country Link
US (1) US6785170B2 (zh)
EP (1) EP1248978A2 (zh)
DE (1) DE10002139A1 (zh)
TW (1) TW487921B (zh)
WO (1) WO2001053944A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338022A1 (de) 2003-08-19 2005-03-31 Infineon Technologies Ag Verfahren zum Adressieren eines regulären und eines redundanten Speicherbereiches in einer Speicherschaltung sowie eine Adressdecodierschaltung hierfür
EP1536431A1 (de) 2003-11-26 2005-06-01 Infineon Technologies AG Anordnung mit einem Speicher zum Speichern von Daten
JP2006012234A (ja) * 2004-06-23 2006-01-12 Toshiba Corp メモリテスト回路およびメモリテスト方法
US7519875B2 (en) * 2004-08-20 2009-04-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for enabling a user to determine whether a defective location in a memory device has been remapped to a redundant memory portion
JP2006107590A (ja) * 2004-10-04 2006-04-20 Nec Electronics Corp 半導体集積回路装置及びそのテスト方法
US7672150B2 (en) * 2007-09-27 2010-03-02 Infineon Technologies Ag Apparatus, embedded memory, address decoder, method of reading out data and method of configuring a memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262994A (en) 1992-01-31 1993-11-16 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a multiplexer for selecting an output for a redundant memory access
DE69323076T2 (de) 1993-07-26 1999-06-24 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Verfahren zur Erkennung fehlerhafter Elemente eines redundanten Halbleiterspeichers
FR2716743B1 (fr) 1994-02-28 1996-09-27 Sgs Thomson Microelectronics Circuit de redondance de mémoire.
EP0675440B1 (en) * 1994-03-29 1998-08-05 STMicroelectronics S.r.l. Redundancy circuitry for a semiconductor memory device
US5438546A (en) 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
JPH1074396A (ja) 1996-08-30 1998-03-17 Nec Corp 半導体記憶装置
US5793683A (en) * 1997-01-17 1998-08-11 International Business Machines Corporation Wordline and bitline redundancy with no performance penalty
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
JPH10334689A (ja) * 1997-05-30 1998-12-18 Fujitsu Ltd 半導体記憶装置
JP3225938B2 (ja) * 1998-12-17 2001-11-05 日本電気株式会社 半導体装置およびその故障救済方法
JP2003022693A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ

Also Published As

Publication number Publication date
WO2001053944A3 (de) 2002-02-14
WO2001053944A2 (de) 2001-07-26
US6785170B2 (en) 2004-08-31
DE10002139A1 (de) 2001-08-02
EP1248978A2 (de) 2002-10-16
US20030076716A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
US7721163B2 (en) JTAG controlled self-repair after packaging
TW594773B (en) Semiconductor integrated circuit
US5428575A (en) Semiconductor memory device with comparing circuit for facilitating test mode
US6922649B2 (en) Multiple on-chip test runs and repairs for memories
KR100386442B1 (ko) 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의동시어드레스방법
JP2000149588A5 (zh)
US7215586B2 (en) Apparatus and method for repairing a semiconductor memory
TW521278B (en) Method for addressing electrical fuses
US20030084386A1 (en) ECC Based system and method for repairing failed memory elements
US7237165B2 (en) Method for testing embedded DRAM arrays
US7719914B2 (en) Semiconductor memory and test system
JP2000030464A (ja) 半導体記憶装置
CN113284544B (zh) 具有行修复机制的存储器装置及其操作方法
US6320804B2 (en) Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells
TW487921B (en) Data-memory and its test method
TW493176B (en) Integrated dynamic semiconductor-memory with redundant unit of memory-cells and its self-reparation method
US20040015313A1 (en) Method for testing a device and a test configuration including a device with a test memory
TW451210B (en) Faulty cell information acquiring device and semiconductor memory tester uses faulty cell information acquiring device
JP2013232270A (ja) 半導体装置及びそのテスト方法
CN104282343B (zh) 半导体系统及其修复方法
US20080151659A1 (en) Semiconductor memory device
CN112466386B (zh) 一种面向故障分类的存储器测试系统及方法
CN118782134A (zh) 存储器测试模组、存储器芯片、存储器芯片测试系统及方法
CN1121042C (zh) 存储器元件的测试电路
TW436798B (en) Test circuit of memory device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent