TWI364091B - Techniques to reduce substrate cross talk on mixed signal and rf circuit design - Google Patents

Description

1364091 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種積體電路中之RF隔離。 【先前技術】 已熟知半導體積體電路製造中之通常趨勢為生產愈來愈 小之裝置以使更多之電路可包裝於更小之晶圓不動產 (wafer real estate)内。此趨勢意味著積體電路裝置之間的間 距縮減了。隨著裝置之間的間距縮減，相鄰襄置逐漸彼此 交互作用，其降低了積體電路之效能。 表徵此交互效應之基本的量測參數稱為電隔離。若在積 體電路裝置之間可達成高電隔離且尤其高RF隔離，則彼等 裝置可相隔更近。因此，可使積體電路之晶粒尺寸最小化。 而最小尺寸寓示更小之封裝，且因而於應用PCB板上使用 更小之間距。同時，由於晶圓處理成本幾乎與晶片尺寸無 關，所以更小之電路寓示每晶圓上存在更多之晶粒且因此 降低母晶粒之成本。 絕緣對於諸如用於無線及有線通信應用之類比積體電路 及類比/數位混合積體電路尤其重要。通常而言，無線通信 裝置使用諸如900 MHz至1900 MHz之高頻信號以用於行動 電話，且使用更高之頻率（高達6 GHz或更大）以用於諸如無 線LAN及光纖收發器之其他應用。 .難以產生及控製處於該等頻率之RF信號。由於此等信號 易於藉由包括積體電路之所有電子元件中所存在之寄生特 性來耦合，所以其亦趨向於彼此干擾。該等不良寄生效應 100660-1000714.doc 1364091 (L )係由其上製造有積體電路之傳導性⑪基板所引起。接 〇〇°較差之電隔離可導致區域振盪器信號出現於接收器 之輸出且在天線有效傳輸。無線管理當侷限制了可由接收 益所輕射之雜訊的量，且限制區域振盪器輻射之量在滿足 此等限制時很重要。 “Si〇2渠溝隔離及傳導性保護環為已採用（諸如以s〇i方法） 來隔離積體電路裝置的隔離技術。介電渠溝隔離結構在電 路裝置之間提供橫向障壁。傳導性保護環用於密封待隔離 區域兩技術皆將信號隔離且使在其他方面限制緊密間 隔之相鄰電路裝置之效能的不良耦合最小化。 美國專利第6,355,537號揭示了 一種雙環方法’其中兩個 隔離渠溝（通常為直線）形成於待隔離之裝置周圍。兩隔離渠 溝之間的矽經摻雜以形成一傳導性保護環區域，且將一接 地接觸應用於該傳導性保護環區域。可以諸如二氧化石夕或 氧化物/多晶矽之介電質來填充該等隔離渠溝。此接地保護 裒區域其上形成有積體電路之SOI之使用以及§〇ι基板之 高電阻率材料之使用極大改良了 RF隔離。 然而，在，537專利中所揭示之方法主要用於其中磊晶層 約為一微米之厚SOI。此外，，537專利中所揭示之方法依賴 於形成低電阻率RF信號路徑之n+内埋層。而且，，537專利 中所揭示之方法具有BiCM0S (雙極CMOS)依賴性。 美國專利第5,661，329號揭示了在積體電路之活性區域周 圍使用獨立渠溝。此獨立渠溝之一缺點為外部RF#率仍可 穿過獨立渠溝到達活性區域。此外，此獨立渠溝似乎主要 100660-1000714.doc 1364091 意欲用於良率改良而非RF隔離。因此，ι329號專利似乎並 未解決RF隔離之問題且似乎未意欲終止由rf功率所引起 之電場。 【發明内容】 根據本發明之一態樣，一種積體電路包含：一半導體基 板、一位於該半導體基板上之内埋絕缘層、一位於該内埋 層上之半導體台面及一實質上圍繞該半導體台面之保護 缞。保護環與半導體基板接觸，且保護環經配置以向半導 體台面提供RF隔離。 根據本發明之另一態樣，一種積體電路包含：一半導體 基板、一位於該半導體基板上之内埋絕緣層、一位於該内 埋、’、邑緣層上之第一半導體台面、一位於該内埋絕緣層上之 第二半導體台面、一實質上圍繞該第一半導體台面之第一 保護環、及一實質上圍繞該第二半導體台面之第二保護 環°第-保護環與該半導體基板接觸，且該第—保護環經 配置以向該第一半導體台面提供RF隔離。第二保護環與半 導體基板接觸，且該第二保護環經配置以向㈣二半導體 台面提供RF隔離。 根據本發明之再-態樣，一種將積體電路之半導 特徵自RF信號隔離之方法包含以下步驟··在—半導體夷-上形成-内埋絕緣層；在—或多個半導體層上形成一= 體特徵以使該半導體特徵形成於該内埋絕緣層之 上，其中内埋絕緣層具有—向下穿過該内埋絕緣層到達: 丰導體基板之渠溝，其實f上㈣該内埋絕緣層之該音 I00660-1000714.doc 1364091 分，其中該等一或多個半導體層具有一自其中穿過的渠 溝，其貫質上封閉該半導體特徵，且其中穿過該等一或多 個半導體層之渠溝實質上與穿過該内埋絕緣層之渠溝對 準，及，以具有低電阻率之傳導材料填充穿過該等一或多 個半導體層之渠溝及穿過該内埋絕緣層之渠溝，使得—傳 導性保S蔓環實質上圍繞該半導體特徵。 根據本發明之再一態樣，一種積體電路包含：一半導體 基板、一半導體特徵及一保護環。該半導體基板形成—第 一半導體層。該半導體特徵形成於一第二半導體層中且該 第二半導體層位於該第一半導體層上。保護環實質上圍繞 4半導體特徵，保護環與半導體基板接觸，且該保護環經 配置以向該半導體特徵提供RF隔離。 【實施方式】 如圖1所示，根據本發明之一實施例的半導體積體電路10 包括一單個S01基板12。SOI基板12通常包括一矽處理晶 圓、一位於該矽處理晶圓上之内埋氧化物層及位於該内埋 氧化物層上且經處理以形成積體電路電子裝置的一或多個 矽層。然而，本發明可應用於諸如塊狀矽之非s〇i基板及諸 如SOS(藍寶石上矽）之其他SOI基板。 SOI基板12包括一隔離一第一裝置台面16之第—隔離保 護環14，及一隔離一第二裝置台面2〇之第二隔離保護環 18。此外，可在該第一隔離保護環14與該第一裝置台面μ 環 个—闸雕保 環 18與該第二裝置台面20之間提供一可選 〜乐一介電 100660-1000714.doc -9- 1364091 24«第一介電環22及第二介電環24令的介電質可為二氧化 矽或諸如氧化物/氮化矽之一些其他材料。 包含許多不同類型之 第一及第二裝置台面16及20可各自 裝置’諸如一或多個電晶體， 及/或一或多個二極體，及/ 或一或多個電容器，及/或一或多個電阻器等等。因此，任 何類型之半導體元件（或多個元件）可形成於第—及第二裝 置台面16及20中之每-者上。因此第—及第二裝置台_ 及20中之每一者可包含形成單個元件或子電路之一個、兩 個或更多的此等元件。半導體元件可為主動式、被動式或 其兩者之組合。此外，任何數量之裝置、裝置台面及隔離 保護環可包括於SOI基板12上。 如圖2所示，S0I基板12包括—矽處理晶圓4〇及一將第一 置台面16自矽處理晶圓4〇分離之内埋絕緣層❿舉例而 言，石夕處理晶®4G可由p型單晶料成，㈣埋絕緣層何 2二氧化矽薄膜來形成。矽處理晶圓4〇較佳為一具有例如 每，分lkQ之高每公分歐姆率的高電阻率（或高z)基板，儘 官母公分1 ΚΩ之基板效能良好，但可使用具有諸如每公分 18Ω或以上之其他電阻率（或z)的基板。 第一隔離保護環14圍繞第一裝置台面16。在形成第一隔 離保護们4期間，選擇性地移除内埋絕緣㈣以上之所有 層（包括任何淺渠溝隔離氧化物）及内埋絕緣層42以形成一 將以如下方式處理之渠溝，從而製造第一隔離保護環Μ。 由渠溝所曝露之石夕處理晶圓4〇之該部分可（例如）藉由離 子植入來摻雜。此摻雜改良了第一隔離保護環14與矽處理 100660-1000714.doc 丄·304ϋ91 明圓40之間的歐姆接觸。以低電阻率材料填充渠溝以形成 第一隔離保護環14。低電阻率材料（例如）可為諸如鶴、銘或 銅之傳導(·生金屬。然而，除金屬外之傳導性材料亦可用作 X低電阻率材料β δ亥低電阻率材料之—例示性電阻率為& 10 3 Ohm-cm 〇 如圖2所示’第—介電環22可向下形成直至内埋絕緣層 42 〇 苐' —隔離保護環14图结·^ ^ λ j, 叉衣Μ固繞第一裝置台面16，且該第一隔離 保護環14亦將第一裝置台面16自圍繞場n-層料隔離。將一 或多個金屬接觸48應用於第一隔離保護環"以沿一或多個 相應導體50提供-低電阻率奸接地。該等一或多個導體％ 可經由晶片上金屬而耦合至區域接地，或為更佳之隔離而 耦合至一晶片外接地。 因此’第-隔離保護環14形成—至連接至地面電位水準 之金屬層的低電阻率RF路徑。 如圖1及3中所不’第二隔離保護環18圍繞第二裝置台面 20。第二隔離保護環以亦接觸石夕處理晶圓4〇,且石夕處理日 圓衝在其接觸第二隔離保護環18之處摻雜以改良該第二 隔離保護環18與矽處理晶圓4〇之間的歐姆接觸。 將或少個金屬接觸62應用於第二隔離保護環18以卜一 或多個相應導體64提供-低電阻率RF接地。 。 因為由RF功率所引起之電場經第一及第二隔離保護環14 及18與導體5〇及64終止於接地，所以第-及第二隔離保護 壞14及18提供優良之RF隔離。具有圍繞第—及第二裝置台 100660-1000714.doc •11· 1364091 面16及20之此等RF接地終止極大地改良隔離。而且，s〇I 基板12之内埋絕緣層42之使用提供額外之RF隔離，且s〇I 基板12之高電阻率（或高Z)矽處理晶圓4〇之使用藉由使石夕 處理晶圓40成為對RF功率之高電阻率路徑而改良RF隔 離。任何洩漏RF功率將優選最小電阻之路徑，因此若將高 Z基板用於矽處理晶圓4〇則其將非為該所優選之路徑。 此外’本發明意為薄SOI可用於高級混合（類比及數位）信 號/RF CMOS技術。舉例而言，n型層44可約為〇16微米而 非用於BiCMOS之1微米層。而且，如圖2及3所示，完全移 除其中形成有第一及第二隔離保護環14及18之渠溝中的内 埋絕緣層42，以允許第一與第二隔離保護環14及18與矽處 理晶圓40直接接觸，因此獲得更佳iRF隔離。此外，用於 接觸矽處理晶圓40之材料將具有顯著低於先前裝置之電阻 率，因此得到更佳之RF隔離。然而，應注意本發明不限於 形成第一及第二隔離保護環14及18所使用之材料。實情 為，原位（in-situ)摻雜之低電阻率材料/SEG(選擇性磊晶成 長）亦可用於在形成第一及第二隔離保護環14及Μ期間填 充渠溝。 結合圖4至6更詳盡地展示了製造半導體積體電路⑺之方 法。如圖4所示，藉由將内埋絕緣層42形成於其主表面上來 製備矽處理晶圓4〇。内埋絕緣層42可（例如）藉由將氧高能高 劑量離子植入石夕處理晶圓4〇中來形成。或者，内埋絕緣層 42可（例如）藉由使用結合晶圓方法來形成。 如圖5所示，η·層44藉由在内埋絕緣層42之表面上的磊晶 100660-1000714.doc 12 成長來成長。如圖6所示’第一隔離保護環"及第—介電巧 22之渠溝可藉由各向異性㈣(例如，藉由R聯形成。： 體言之，第-隔離保護環14之渠溝自_之主表面延伸 至石夕處理晶圓4〇。第一介電環22之渠溝自η·層44之主表面 延伸至内埋絕緣層42。光阻70可用作钱刻遮罩。或者，硬 式遮罩可用作钱刻遮罩以替代光阻7 〇。 在移除光阻70後，第一隔離保護環14之渠溝以例如金屬 之傳導性材料填充，而第一介電環22之渠溝以例如二氧化 矽之絕緣體填充。此絕緣體可（例如）藉由以CVD方法於& 層44之主表面上沉積二氧切薄膜且藉由回㈣二氧化石夕 薄膜來形成。除用於形成第一介電環22之渠溝内部外，可 將二氧化石夕薄膜過度姓刻。用於形成第一介電環22之渠溝 可替代性地由諸如氧化物/氮化矽之其他材料來填充。 圖7為積體電路80之-例示性布局的俯視圖。積體電路如 具有兩個子電路82及84，但是積體電路8〇可具有額外之子 電路（未圖示）。子電路82(例如）可為低雜訊放大器且子電路 84(例如）可為電壓控制振盪器。 子電路82包括一或多個裝置台面，諸如裝置台面86、88 及90。裝置台面86由隔離保護環92圍繞，裝置台面88由隔 離保遵％ 94圍繞’且裝置台面9〇由隔離保護環％圍繞。隔 離保護環92、94及96可按圖丨_6所示配置，使得其接觸其上 形成有積體電路80之半導體絲98的才目應摻雜區域。積體 電路80之晶片金屬100將隔離保護環％、94及96耦合在一起 並耗合至接地引線102。 100660-1000714.doc •13· 1364091 子電路84包括一或多個裝置台面，諸如裝置台面1〇4、1〇6 及108。裝置台面104由隔離保護環11〇圍繞，裝置台面1〇6 由隔邊保護環Π 2圍繞’且裝置台面1 〇8由隔離保護環】14圍 繞。隔離保護環110 ' 112及114亦可如圖1-6所示來配置， 以使其接觸其上形成有積體電路80之半導體基板98的相應 摻雜區域。積體電路80之晶片金屬116將隔離保護環11()、 112及114耦合在一起並耦合至接地引線118。 導體基板98的相應摻雜區域。積 第二隔離保護環12〇輕合至一可 可將隔離保護環92、94及96看作第一隔離保護環，而將 隔離保護環110、112及114看作第二隔離保護環。如圖7所 不，積體電路80包括一第三隔離保護環12〇，其圍繞子電路 82且將子電路82與子電路84隔離。第三隔離保護環可如 圖1 6所不來配置，以使其接觸其上形成有積體電路肋之半 墊 124。 。積體電路80之晶片金屬122將 可麵合至晶片外接地之結合 以上討論了本發明之某些修改 。對於實施本發明之技術

其他傳導率類财#代性地用於此等層。

【圖式簡單說明】 100660-1000714.doc -14- 圖i為說明一根據本發明之半導體積體電路的俯視平面 圖； 圖2為一沿線2-2所截取的說明圖1之半導體積體路 剖視圖； 的 圖3為一沿線3-3所截取的說明圖1之半導體積 剖視圖； 瑕電路的 圖4-6為說明一 法的剖視圖；及 種製造如圖2所示之半導體積發電路的方 圖7為 視圖。 一併入有本發明之積體電路的一例示 t布局之俯 【主要元件符號說明】 10 12 14 16 18 20 22 24 40 42 44 半導體積體電路 SOI基板 第一隔離保護環 第一裝置台面 第二隔離保護環 第二裝置台面 第一介電環 第二介電環 矽處理晶圓 内埋絕緣層 n型層/n_層 48 金屬接觸 50 導體 100660-1000714.doc -15- 1364091 62 金屬接觸 64 導體 70 光阻 80 積體電路 82、 84 子電路 86 ' 88、90 裝置台面 92 > 94、96 隔離保護環 98 半導體基板 100 晶片金屬 102 接地引線 104 、106 、 108 置台面 110 、112 、 114 隔離保護環 118 接地引線 120 第三隔離保護環 122 晶片金屬 124 結合墊 100660-1000714.doc -16-

Claims (1)

1364091 十、申請專利範圍： 1. 一種積體電路，其包含： 一半導體基板； 一内埋絕緣層’其位於該半導體基板上； 第一半導體台面，其位於該内埋絕緣層上； 一第一保護環，其實質上圍繞該第一半導體台面，其 中該第一保護環與該半導體基板接觸，且其中該第一保 護環經配置以對該半導體台面提供RF隔離； ” 一第二半導體台面； -第二保護環，其實質上圍繞該第二半導體台面，其 中該第二保護環與該半導體基板接觸，且其中該第二保 護環經配置以對該半導體台面提供RF隔離；及 ” -第三保護環，其位於該第—保護環與該第二保護環 之間’其中該第三保護環與該半導體基板接觸，且其中 該第三保護環經配置以對該第一半導體台面及該第二半 導體台面提供進一步的RF隔離。 2.如請求項1之積體電路，其中該半導體基板包含-高電阻 率半導體基板。 3·如請求項1之積體電路，其“半導體基板包含-石夕基 板，其中該内埋絕緣層包含—内埋二氧化石夕層，… 該第一半導體台面包含一石夕纟δ 、 面且其中該第二半導 面包含一 $夕台面。 口 其申該矽基板包含一高電阻率矽 4.如請求項3之積體電路 基板。 100660-1000714.doc 5.之積體電路，其中該半導體基板在—由該第一 在觸之區域中實施摻雜’且其中該半導體基板 6 保護環所接觸之區域中實施摻雜。 率半導體基板。八中丰導體基板包含一高電阻 板:5之積體電路’其十該半導體基板包含一石夕美 板，其中該内埋絕緣屏人咖土 今说 日匕3 一内埋二氧化矽層，且JL巾 …半導體台面包含…面，且其中J L中 台面包含一矽台面❶ 、〜第一+導體 8. 如請求項7之積體電路 率矽基板。 。中該半導體基板包含一高電阻 9. 如請求項1之積體電路，其進一步包含： 位於s玄第一保護環你▲ & 絕緣環，其中該第—絶緣4 —半導體台面之間的第- -位於該第二保護學與％圍繞該第一半導體台面；及 絕緣環，其中該第二絕緣:U二半導體台面之間的第二 緣環圍繞該第二半導f a品 10. 如請求項9之積體電路 千導體口面。 率半導體基板。 、該半導體基板包含-高電阻 11. 如請求項9之積體電路， 板，其中該内㈣緣層Λ 導體基板包含一石夕基 第一絕緣環包含-二氧:;含—内埋二氧切層，其中該 包含一二氧化矽絕緣環， 、-第一邑緣裱 其中δ亥第一半導體△而4人 碎台面’且其中該第二半導體台面包含—心面3一 12. 如請求項11之積體電故 σ 檟體電略，其中該半導體基板包含一高電 100660-1000714.doc 阻率梦基板。 I3.如請求項9之積體電路，且 保護環所接觸之區域中實以雜 基板在-由該第一 在-由該第二㈣且其t該半導體基板 所接觸之區域中實施摻雜。 Μ.如請求項13之積體電路，其令該何 阻率半導體基板。 匕3同電 15.ΓίΓ之積體電路，其中該半導體基板包含一石夕基 其令該内埋絕緣層包含—内埋二氧切層 第一絕緣環包含__m .. >、T这 其中3亥第一半導體台面包含 包含一絕緣環，其中該第二絕緣環 石夕台面’且其中該第二半導體台面包含_石夕二 16. 如請求項15之積體電路苴 ，、T -亥矽基板包含一高電阻率 吵基板。 17. 如請求項丨之積體電路，並 ^ T孩保6蔓％包含一低電阻率保 護環。 ’' 18. 如請求項丨之積體電 A 弟保濩％包含一金屬保 衣且八中δ亥第二保護環包含一金屬保護環。 9.如-月求項18之積體電路，其十該等第—及第二金屬保護 環包含一鎢保護環。 20. —種積體電路，其包含： 一半導體基板； -内埋絕緣層’其位於該半導體基板上方； 第半導體台面，其位於該内埋絕緣層上方； 第—半導體台面，其位於該内埋絕緣層上方； 100660-1000714.doc 1364091 一第一保護環’其實質上圍繞該第一半導體台面，其 中S亥第一保濩環與該半導體基板接觸，且其中該第一保 濩環經配置以對該第一半導體台面提供RF隔離： 一第二保護環，其實質上圍繞該第二半導體台面，其 中該第二保護環與該半導體基板接觸，且其中該第二保 護環經配置以對該第二半導體台面提供RF隔離；及 一第三保護環，其實質上圍繞該等第一及第二保護 環，其中該第三保護環與該半導體基板接觸，且其中該 第三保護環經配置以對該等第一及第二半導體台面提供 進一步的RF隔離。 1如請求項2〇之積體電路，其中該第三保護環經配置以對 該第一及該第二半導體台面提供進一步的RF隔離。 仏如請求項21之㈣電路，其中科導録板包含_ 阻率半導體基板。 .如請求項電路，以料導體基板包含-石夕基 埋絕緣層包含一内埋二氧切層，其中該 導體台面包含一第…面，且其中該第二半導 體CT面包含一第二矽台面。 •如明求項21之積體電路，纟中該半導體基板在 一保護環所接觸之第_ 以弟 基板在m 1 ^摻雜’其巾該半導體 雜，且其中料道環所接觸之第二區域中實施掺 第-巴域中一體基板在一由該第三保護環所接觸之 第二區域中實施摻雜。 牧』 .如請求撕積體電路’其進一步包含第一及 23 24 25 100660-1000714.doc 1364091 環，其中該第一絕緣環圍繞該第— 干導體台面且位於該 第一保護環與該第一半導體台面 、 〈間，且其中該第二淨 緣環圍繞該第二半導體台面且位 ’ f ^ ㈣第二保護環與該第 二半導體台面之間。 26. 如請求項25之積體電路，其中 丁守題基板在一由該第 一保護環所接H區域中實施摻雜，且盆中兮半導 體基板在-由該第二保護環所接觸之第二區域中實施換 雜。 27. 如請求項20之積體電路，其中該第—保護環包含一第一 低電阻率保護環，其中該第-保罐卢〜入 豕弟一保心衣‘包含-第—低電阻 率保護環，且其中該第三保護環包含— ° s 弟二低電阻率保 護環。 28.如請求項20之積體電路，其中該第一保護環包含一第一 金屬保護環’其中該第二保護環包含一第二金屬保護 環，且其中該第三保護環包含一第三金屬保護環。 29·如請求項28之積體電路，其中該第一金屬保護環包含一 第一鶴保護環’其中該第二金屬保護環包含一第二鶴保 護環’且其中該第三金屬保護環包含—第三鎢保護環。 3 0.如請求項21之積體電路，其中該第一半導體台面為一子 電路之一部分，其中該子電路包括一或多個其他半導體 台面’其中該第一半導體台面及該等一或多個其他半導 體台面由該第一保護環個別地圍繞，且其中該第三保護 環圍繞該第一保護環。 31.如請求項20之積體電路，其中該半導體基板在一由該第 100660-1000714.doc 1364091 一保護環所接觸之第一區域中實施摻雜，且其中該半導 體基板在一由該第二保護環所接觸之第二區域中實施摻 雜。 32. —種對一積體電路之一半導體特徵進RRF隔離的方法， 其包含： 在—半導體基板上形成一内埋絕緣層； 在一或多個半導體層中形成一第—半導體特徵，使得 該第一半導體特徵形成於該内埋絕緣層之一第一部分 上，其中該内埋絕緣層具有一向下穿過該内埋絕緣層直 至該半導體基板之第一渠溝，其實質上密封該内埋絕緣 層之該第一部分，其中該等一或多個半導體層具有一自 其中穿過之第一渠溝，其實質上密封該第一半導體特 徵且其中穿過該等一或多個半導體層之該第—渠溝實質 上與穿過該内埋絕緣層之該第一渠溝對準； 以具有低電阻率之傳導材料填充穿過該等—或多個半 導體層之該第一渠溝及穿過該内埋絕緣層之該第一渠 溝’以使一第一傳導性保護環實質上圍繞該第一半導體 特徵； 在一或多個半導體層中形成一第二半導體特徵，使得 §亥第二半導體特徵形成於該内埋絕緣層之一第二部分 上，其中該内埋絕緣層具有一向下穿過該内埋絕緣層直 至該半導體基板之第二渠溝，其實質上密封該内埋絕緣 層之该第二部分，其中該等一或多個半導體層具有一自 其中穿過之第二渠溝’其實質上密封該第二半導體特 100660-1000714.doc -6- yj-tKjy i yj-tKjy i 徵’且其中穿過該等-❹個半導體層之該第 上與穿過該内埋絕緣層之該第二渠溝對準； 33. 34. 35. 36. 37. 二渠溝實質 導^有低^且率之傳導材料填充穿過該等-或多個半 S之°亥第—渠溝及穿過該内埋絕緣層之該第二渠 以使f二傳導性保護環實質上圍繞該第二半導體 在°亥等第—及第二傳導性保護環間形成-第三傳導性 保護環’該第三傳導性保護環係與該半導體基板接觸。 ::求項32之方法，其中該半導體基板包含—高電阻率 半導體基板。 2求項32之方法，其進—步包含將由該第—傳導性保 ”衣、⑦第：料性保護環及該第三傳導性保護環之一 或夕者所接觸之該半導體基板之—區域實施捧雜。 如請求項32之方法’其進一步包含形成一圍繞該第一半 導體特徵之第―絕緣環，以使該絕緣環位於該第 ㈣4環與該第—半導體特徵之間。 如請求項32之方法，其進一步包含： 將該第一傳導性保護環接地。 一種積體電路，其包含： 一半導體基板，該半導體基板形成一第一半導體層； 第半導體特徵，其形成於一第二半導體層中，其 中该第二半導體層位於該第一半導體層上； 一第一保護環，其實質上圍繞該第一半導體特徵，其 中該第-保護環與該半導體基板接觸，且其中該第—保 100660-1000714.doc 1364091 護環經配置以對該第一半導體特徵提供RF隔離； 一第二半導體特徵，其形成於該第二半導體層中； 一第二保護環，其實質上圍繞該第二半導體特徵，其 中該第二保護環與該半導體基板接觸，且其中該第二保 護環經配置以對該第二半導體特徵提供RF隔離；及 一第三保護環，其位於該等第一及第二保護環之間， 該第三保護環係與該半導體基板接觸。 100660-1000714.doc