[go: up one dir, main page]

TWI484656B - 晶片配置，連接配置，發光二極體和晶片配置的製造方法 - Google Patents

晶片配置，連接配置，發光二極體和晶片配置的製造方法 Download PDF

Info

Publication number
TWI484656B
TWI484656B TW097145591A TW97145591A TWI484656B TW I484656 B TWI484656 B TW I484656B TW 097145591 A TW097145591 A TW 097145591A TW 97145591 A TW97145591 A TW 97145591A TW I484656 B TWI484656 B TW I484656B
Authority
TW
Taiwan
Prior art keywords
plane
wafer
configuration
connection
semiconductor wafer
Prior art date
Application number
TW097145591A
Other languages
English (en)
Other versions
TW200929627A (en
Inventor
Herbert Brunner
Stefan Groetsch
Steffen Koehler
Raimund Schwarz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200929627A publication Critical patent/TW200929627A/zh
Application granted granted Critical
Publication of TWI484656B publication Critical patent/TWI484656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers

Landscapes

  • Led Device Packages (AREA)

Description

晶片配置，連接配置，發光二極體和晶片配置的製造方法
本專利申請案主張德國專利申請案DE 10 2007 057 242.7和DE 10 2008 021 618.6之優先權，其已揭示的整個內容在此一併作為參考。
本發明涉及一種光電組件用的晶片配置，其具有至少一可發出電磁輻射的半導體晶片和一連接配置。
目前較佳是使用所謂半導體組件作為光源。一種發光二極體(LED)是成本很有利之有效光源。製造LED晶片用之原始出發點是使用一種單晶的基材。例如，基材此處是指一種矽或鍺。矽具有一種IV-價之矽原子，其中IV-價之元素具有四個外部電子以用來結合原子。
藉由對基材進行摻雜，則授體或施體將接合至基材之晶格中。於是，該基材之特性(例如，導電性)可適當地改變。例如，在n-摻雜中n是指可自由移動的負電荷，V-價的元素(所謂施體)將被導入至矽柵格中且用來取代IV-價的矽原子。V-價的元素具有五個外部電子以用來結合原子，使得在導入至矽晶體中時施體的外部電子可自由移動。此種電子在施加一種電壓時可開始工作。在施體原子的位置處可形成一種位置固定的正結合，其與可自由移動的電子之負電荷相面對。例如，可使用磷、砷或銻來作為基材之n-摻雜物質。
反之，在p-摻雜(其中p是可自由移動的電洞)中，III-價的元素(所謂受體)施加至矽柵格中且取代IV-價之矽原子。類似地，III-價之元素具有三個外部電子以用來結合原子。在施加一種電壓時，電洞就像一種可自由移動的正電荷載體一樣且可類似於帶負電的電子而開始工作。在受體原子的位置處形成一種位置固定的負電荷，其與可自由移動的電洞之正電荷相面對。為了對一種半導體組件進行p摻雜，則例如可使用硼、銦、鋁或鎵。
同樣，III-IV-半導體可以IV-價的元素例如碳、矽或金來摻雜。
LED-晶片需要一種所謂pn-結構以發出電磁輻射，即，p-摻雜的材料與n-摻雜的材料相結合。藉由施加一種電壓，其大於該結構的臨界(threshold)電壓，則該pn-結構將發出一特定波長的光。此處，此光的波長、強度和所施加的電壓的大小是與個別的pn-結構之摻雜形式以及構造有關。
LED-晶片(亦即，發光半導體晶片)的構造目前未必相同。一方面是p-摻雜層可配置在LED-晶片的上側，另一方面是亦可配置在LED-晶片之下側。這些形式的LED-晶片此行的專家稱為p-上n-下LED-晶片(p-up n-down LED chip)。於此，無論p-連接位置在上側或n-連接位置在上側都不重要。LED-晶片之相對應的其它位置位於LED-晶片之相對應的相對側面上。各連接位置之間的基板較佳是電性上未絕緣地(即，可導電地)佈置著。
在另一LED-構造中，n-連接位置和p-連接位置配置在LED-晶片的上側上。在此種情況下該基板在理想方式下佈置成電性絕緣。
以下所稱的”不同構造的LED-晶片或半導體晶片”與不同配置的n-或p-連接位置相提並論。
為了使LED發出的光功率提高、將不同的波長混合及/或使所發出的光錐依據不同的需求而最佳化，則須將多個發光的半導體晶片(LED-晶片)配置在共同的外殼中。
為了獲得有功率的光源之多樣化的連接方式，則例如可將多個構造不同的半導體晶片安裝在一共同的配置中或共同的外殼中。此種配置亦稱為晶片配置。為了將構造不同的半導體晶片安裝至晶片配置的內部中，目前為止需在該配置的內部中完成昂貴的連接概念。此種連接概念防止了LED-晶片之可能的短路且可對個別的LED作個別的控制，但只能以很昂貴的方式來實現，這樣會使製造成本很高。此外，在此種晶片配置中對個別的LED-晶片而言不易形成最佳的散熱。
本發明的目的是在晶片配置中配置多個不同構造的半導體晶片而不需有成本很高的連接概念，且對每一個別的半導體晶片都可實現最佳的熱結合。
上述目的藉由申請專利範圍獨立項所描述的特徵來達成，其它有利的佈置方式描述在申請專利範圍各附屬項中。
上述目的以下述方式來達成，即，光電組件用的晶片配置具有至少一發出電磁輻射的半導體晶片和一連接配置，其中該連接配置具有電性互相絕緣的平面，至少二個平面中配置至少二個電性絕緣的導體，至少一平面具有一空腔，半導體晶片配置在空腔內部且具有至少二個連接位置，每一連接位置都分別與導體導電性地相連接，且至少一平面是散熱平面。
此外，在晶片配置的一種佈置中，在空腔內部施加第二半導體晶片，其構造未必與第一半導體晶片相同。第二半導體晶片同樣具有至少二個連接位置且每一連接位置分別與一導體導電性地相連接。於此，二個平面中之一平面具有至少一與其它導體電性絕緣的第三導體。現在，若二個構造不同的LED-晶片配置在晶片配置的內部中，則可藉由該晶片配置來將二個LED-晶片串聯。於此，有利的方式是以可導電的方式來形成第二平面。在另一種連接概念中，至少第二半導體晶片之第二連接位置是與第一平面之另一電性絕緣的導體相連接，這樣就可個別地控制LED-晶片。在此種連接概念中，該散熱平面可以不導電的方式來形成。因此，能以簡易的方式來實現一種連接概念且可個別地或同時控制構造不同的半導體晶片，或將其任意地互相連接。
在另一佈置中，對散熱層進行劃分且散熱平面之一些部份在空間中互相隔開。藉由此種措施，則可使每一個半 導體晶片個別地將熱最佳地排出。於是，依據各個構造不同的半導體晶片，可對散熱平面之不同大小的部份進行設置，以理想地適應於LED-晶片之不同的情況。
若將構造不同的半導體晶片安裝在該配置中，則個別的晶片可形成串聯電路而不需額外的絕緣或不需額外的電性連接。若將構造相同的半導體晶片安裝在該配置中，則第二平面用作共同的電性絕緣導體。
在另一種佈置中，個別的半導體晶片可互相串聯及/或並聯。藉由上述的連接配置，則能以簡易的方式經由至少二個平面來設計一種儘可能簡易的連接。於是，可個別地、可變地且最佳地控制各種不同的波長，例如，可控制RGB的配置。此外，可使晶片配置之光強度提高。
在另一種佈置中，該晶片配置設有一種光學元件。藉由此一光學元件，則可使發出的電磁輻射轉向、反射或成束。於是可達成最佳的照明。
在另一有利的佈置中，該連接配置設有第三面，即，保持平面，其形成該光學元件用的保持平面。藉由該連接配置以第三面來擴大，則可設計一種成本有利的配置。
藉由塑料來對個別的平面進行包封，則可電性絕緣地且成本有利地製成個別的層。
在另一佈置中，該晶片配置具有電性端子，其佈置成插接接觸部、焊接銷或絕緣位移連接器的形式且導電性地與個別的導體相連接。於是，例如可藉由ISO或IEC所規 定的插接來達成一種對晶片配置的電性控制。
在另一有利的佈置中，半導體晶片以絕緣的鉑基板來實現。LED-晶片之二個連接位置較佳是配置在LED-晶片之第一上側上。此外，亦可設置電性絕緣(即，不導電)的散熱平面。
又，散熱平面在另一有利的佈置中是一種散熱件且可直接以導電性的冷卻體來散熱。於是，該散熱平面較佳是具有導電性。因此，一方面可達成足夠的熱傳輸。晶片配置中由半導體晶片所生成的熱因此可最佳地排出。另一方面，可簡易地達成一種導電性的連接。
同樣，本發明的構想中包括一種光電組件用的連接配置以及一種LED，其具有外殼、覆蓋件、電性端子和多晶片-配置。
光電組件用的該連接配置較佳是由多個電性互相絕緣的平面來構成，其中在至少二個平面中配置至少二個電性絕緣導體，其個別的平面藉由塑料來包封。該連接配置的第一平面是一連接面且第二平面是一散熱平面。
該連接配置較佳是具有第三平面，其形成光學元件用之保持平面。
包括一外殼的LED較佳是具有一覆蓋件、電性端子和一連接配置，其中電性端子是與導體導電性地相連接，至少一第二半導體晶片安裝在空腔中。
較佳是對散熱平面進行劃分且一些部份須在空間中互 相隔開，使每一個半導體晶片都可個別最佳化地將熱排出至外殼上。
電性端子是插接接觸部、焊接銷及/或絕緣位移連接器(IDC)時特別有利。
半導體晶片較佳是具有電性絕緣的鉑基板。
該外殼較佳是可直接與導電性的冷卻體形成熱耦合。
此外，本發明提供一種晶片配置的製造方法，包括以下各步驟：-製成第一導線架且將此第一導線架形成為連接導線架，-製成第二導線架且將此第二導線架形成為散熱導線架，-藉由注塑法來包封導線架，-在至少一導線架內部中形成一空腔，-將半導體晶片放置在空腔內部中，-將半導體晶片與導線架予以電性連接，以及-在空腔內埋封半導體晶片。
作為導線架或是傳導線路框架，此處是指一種已安裝的中間材料，其接合至個別的單面中。此種中間材料較佳是已沖製的薄片或另一種已沖製的導電性材料。藉由沖製來進行個別的平面中所需的調整。第一平面中此種調整與絕緣導體之形成有關，在製程中各導體藉由周圍的框架來形成機械上的連接。在散熱平面中以較佳的方式來對該材 料進行劃分以達成較佳的散熱。散熱平面的一些部份在製程期間亦藉由一種圍繞該平面的框架而形成機械上的連接。
在一較佳的佈置中，同樣接合著一第三框架，其是一種固定-導線架，其中此固定-導線架將光學元件或該晶片配置之覆蓋件予以固定著。
在一較佳的佈置中，半導體晶片具有一非絕緣的基板且相串聯著。
在一較佳的佈置中，散熱層直接與導電性的冷卻體相連接且將半導體晶片所產生的熱排出。
若導線架安裝在該配置中且在下一步驟中藉由塑料來包封，則首先須在個別的導線架之間形成一種絕緣。仍然在機械上相連接的全部框架在下一步驟中予以去除，使只有已沖製的區域仍保存著且在理想情況下在個別的沖製件之間未形成機械連接或電性連接。各導線架在此一步驟之後即與該連接配置相對應。
然後，本發明將依據圖式中的實施例來詳述。各圖式和實施例中相同-或作用相同的各組件分別設有相同的參考符號。所示的各元件和各元件之間的比例未必依比例繪出。反之，為了清楚之故各圖式的一些細節已予放大地顯示出。
第1圖顯示本發明的晶片配置之一實施例。此處，一 連接配置2具有第一平面3和第二平面4。此連接配置2之空腔6內部中安裝一個半導體晶片1。空腔6內部中可另外看到一澆注物質13。此連接配置2之個別的平面3和4在電性上互相絕緣。個別的層3和4以一種塑料15來包封。一覆蓋件11封閉該空腔6且保護該半導體晶片使不受外界所影響。此外，第一平面3具有第一導體9。半導體晶片1藉由第一連接位置7而與第一導體9形成電性上的連接。此種連接較佳是藉由一種接合法來達成。第二平面4具有第二導體10。半導體晶片1之第二連接位置8在電性上是與第二導體10相連接。此二個連接位置7和8在此種技術中通常稱為陽極和陰極，此處，哪一連接位置7或8是陽極或陰極是可選擇的。半導體晶片(即，LED之發光體)之功能在每一連接概念中都可受到驅動，於是可導電性地形成第二平面4。
藉由上述的配置，可使半導體晶片1最佳地散熱且達成一種理想的連接概念。
在一種製造方法中，導體9，10位於第一或第二導線架中，其中在已包封該框架配置之後將製程中與導體形成機械相連的框架予以去除。這些導線架對應於個別的平面3或4。
第2圖中顯示第1圖所示之晶片配置的另一形式。以下只描述第1圖和第2圖之間的不同處。空腔6中另外安裝至少一第二半導體晶片1，其第一連接位置7理想情況下是藉 由結合法而與第一平面3之第三連接接觸區16相連接。第二半導體晶片1之第二連接位置8同樣與第二平面4之第二導體10導電性地相連接。
至少二個半導體晶片1例如可以是構造不同的半導體晶片1。為了清楚之故，請參考第8圖。在第一種情況下，半導體晶片1之串聯連接藉由第二平面4(理想方式是具有導電性)來達成。反之，若至少二個構造相同的半導體晶片1安裝在該晶片配置中，則第二平面4是共同的參考點。半導體晶片1之陽極或陰極亦可連接在此一共同的參考點上。個別的半導體晶片1之驅動現在是藉由第一平面3上個別的電壓控制來達成。
藉由該晶片配置，特別是藉由個別的連接面3之接合，則可使構造不同的半導體晶片1實現一種可變化的連接，而不需昂貴的絕緣層或連接概念。
第3A和3B圖分別顯示第2圖之晶片配置之俯視圖。第3A圖中在一晶片配置中安裝四個半導體晶片1。半導體晶片1之第二連接位置8都藉由導電性的第二平面4來連接。除了第一導體9和第三導體16之外，在第一平面中另設有用於第三和第四半導體晶片1之其它電性導體20。此外，亦顯示有一覆蓋件11設置在塑料15中。
在未顯示的第二情況中，個別的半導體晶片1以不同的方式來構成。此處，亦請參考第8圖。藉由第二平面4，使各晶片1互相串聯。於是，只需藉由第一平面3使第一導 體9和第三導體16導電性地向外延伸且藉由所施加的電壓來控制。所施加的電壓必須較串聯的全部之半導體晶片1之臨界(threshold)電壓還高，以確保半導體晶片1可發光。
與第3A圖不同，第3B圖中個別的半導體晶片1之每一連接位置7和8都以第一平面3中之電性絕緣的導體而向外延伸。第二平面4因此只作為散熱平面。在此種情況下第二平面4未必佈置成具有導電性。第二平面4較佳是以電性絕緣的方式來形成。由於二個連接位置7，8配置在半導體晶片1之上側上，則一絕緣基板可設置在半導體晶片1之內部。因此，可個別地對每一個半導體晶片1進行控制。
第4圖中顯示第3A圖所示的晶片配置之另一種形式。與第3A圖不同，第4圖是在空間中對第二平面進行劃分。
藉由對第二平面4進行劃分，則可達成一種最佳的散熱。第二平面4之劃分未必是對稱的，而是可依據個別在構造上不同的半導體晶片1之散熱需求來調整。個別之半導體晶片1之此種控制和安裝方式因此與第3A圖所示的情況相同。藉由安裝該晶片配置於一導電性的冷卻體上或藉由SMT安裝，則可設定整個層4之導電性。第3B圖所示的實施例之散熱平面之劃分情況未顯示於圖中。由於每一晶片可個別地受到控制，則該散熱平面以及冷卻體亦能以電性絕緣的方式來形成。
第5圖中顯示一種具有上述晶片配置的LED。與第2圖不同，此處設有一透鏡以作為光學元件14來取代該覆蓋 件11。藉由此一光學元件14，則可簡易地使光成束、發散或轉向。
第6圖顯示第5圖所示的LED之另一形式。該連接配置2具有三個平面，其中第三平面5作為光學元件14用的保持平面。透鏡較佳是由矽樹脂或其它熱塑性塑料來構成。藉由注塑法而在晶片配置2之個別的層3，4和5之間施加環氧化物且因此使個別的平面產生電性絕緣。
第三平面5在製造方法中同樣藉由導線架來製成。原則上須沖製三個平面來製成上述之晶片配置。這些平面就導電性和導熱性而言具有個別平面所需的特性。針對這些特性，每一導線架可使用其它材料。理想方式是，導線架在製成且配置完成之後藉由塑料來包封。於是，較佳是使用一種注塑法。此處，個別的導線架一方面須達成電性絕緣，且另一方面藉由多層-導線架之製作而可簡易地連接多個構造不同的半導體晶片1。在包封完成之後，個別的導體9，10，16或散熱層4和該固定層5之周圍的框架被去除。
第7A至7D圖中顯示具有晶片配置之各種不同的三維LEDs。電性端子12此處用作SMT接觸區。在另一種情況下，電性端子12形成插接接觸部、焊接銷及/或絕緣位移連接器。這些電性端子12較佳是依據IEC或DIN規範來製成。第7A和7C圖中該半導體晶片1另外具有電流導軌，其用來對抗個別的摻雜材料之已劣化的電流導通性。這些電流導軌可以星形、圓形、矩形或依據個別情況來調整的形式 來形成。
第8圖顯示構造原理上不同的半導體晶片1。第8A圖中，在未絕緣的基板17a之下側上設有一種n-連接位置19。在與下側相面對的此側上設有一種p-連接位置18。反之，第8B圖中該二個連接位置18，19互換。第8C圖中一絕緣的基板17b具有設在上側的連接位置18，19。
通常，包封澆注法用來在該連接配置之個別的層之間施加環氧化物，這樣可使個別的層達成電性絕緣。藉由此種連接配置，則可使連接用的面3和散熱平面4相隔開，這樣可使連接用的面和終端面設有更多的功能。
此外，半導體晶片1亦可配置在電流導軌上，以對抗已摻雜的基材之劣化的導電性。
1‧‧‧半導體晶片
2‧‧‧連接配置
3‧‧‧連接配置之第一平面
4‧‧‧連接配置之第二平面，散熱平面
5‧‧‧連接配置之第三平面，保持平面
6‧‧‧空腔
7‧‧‧第一連接位置
8‧‧‧第二連接位置
9‧‧‧第一導體
10‧‧‧第二導體
11‧‧‧覆蓋件
12‧‧‧電性端子
13‧‧‧澆注物質
14‧‧‧光學元件，透鏡
15‧‧‧塑料
16‧‧‧第三導體
17a‧‧‧未絕緣的基板
17b‧‧‧絕緣的基板
18‧‧‧p-連接位置
19‧‧‧n-連接位置
20‧‧‧其它電性導體
第1圖 本發明的晶片配置之一實施例。
第2圖 是第1圖所示之晶片配置的另一形式。
第3A圖 是第2圖所示的晶片配置之俯視圖，其具有可相連接的個別的半導體晶片。
第3B圖 是第2圖所示的晶片配置之俯視圖，其具有另一種連接方式。
第4圖 是第2圖所示的晶片配置之另一種形式。
第5圖 具有本發明之晶片配置的LED。
第6圖 是第5圖所示的LED之另一種形式。
第7A至7D圖 是第2至7圖所示的LED或晶片配置 的三維之實施例。
第8A至8C圖 各種LED-晶片之可能的構造。
1‧‧‧半導體晶片
2‧‧‧連接配置
3‧‧‧連接配置之第一平面
4‧‧‧連接配置之第二平面，散熱平面
6‧‧‧空腔
7‧‧‧第一連接位置
8‧‧‧第二連接位置
9‧‧‧第一導體
10‧‧‧第二導體
11‧‧‧覆蓋件
15‧‧‧塑料

Claims (12)

  1. 一種光電組件用的晶片配置，具有至少一個發出電磁輻射的半導體晶片(1)和連接配置(2)，其中：-該連接配置(2)具有互相電性絕緣的平面(3，4)，-在至少二個平面(3，4)中配置至少二個被電性絕緣的導體(9，10)，-至少一個平面(3，4)具有空腔(6)，-半導體晶片(1)配置在空腔(6)內且具有至少二個連接位置(7，8)，-每一個連接位置(7，8)分別與導體(9，10)之一導電地連接，以及-至少一個平面(4)是散熱平面，-至少一個第二半導體晶片(1)設置在該空腔(6)中，-第二半導體晶片(1)同樣具有至少二個連接位置(7，8)，-在至少二個平面(3，4)中配置至少二個被電性絕緣的另外的導體(20)，-第二半導體晶片之每一個連接位置(7，8)分別與另外的導體之一導電地連接，-平面(3，4)中至少一者係電性絕緣地建構，-該平面(3，4)之每一者包括一導線架，-該平面(3)之導線架具有至少四個電性絕緣的導體，及-在該平面(3，4)及平面(4)的上方之間，一塑料以注塑法來包封該平面(3，4)。
  2. 如申請專利範圍第1項之晶片配置，其中將散熱平面劃分，各部份在空間上互相隔開，使得對於每個半導體晶片(1)分別能最佳化地散熱。
  3. 如申請專利範圍第1項之晶片配置，其中半導體晶片(1)在該晶片配置內能互相串聯連接及/或並聯連接。
  4. 如申請專利範圍第1項之晶片配置，其中晶片配置具有光學元件(14)。
  5. 如申請專利範圍第1項之晶片配置，其中連接配置具有第三平面(5)且第三平面(5)建構為該光學元件(14)之保持平面(holding plane)。
  6. 如申請專利範圍第1項之晶片配置，其中導體(9，10)與電性端子(12)係以插接接觸部、焊接銷及/或絕緣位移連接器的形式導電地連接。
  7. 如申請專利範圍第1項之晶片配置，其中半導體晶片(1)具有電性絕緣之鉑基板(17b)。
  8. 如申請專利範圍第1項之晶片配置，其中散熱平面(4)是散熱件且可直接與導電性的冷卻體熱耦合。
  9. 一種光電組件用的連接配置，其中：-連接配置由多個互相電性絕緣的平面建構，-在至少二個平面中配置有至少二個被電性絕緣的導體，-各平面係藉由塑料來包封(encapsulated by plastic)，-該連接配置之第一平面是連接平面，-該連接配置之第二平面是散熱平面， -在至少二個平面(3，4)中配置至少二個被電性絕緣的另外的導體，-平面(3，4)的至少之一係電性絕緣地建構，-該平面(3，4)之每一者包括一導線架，-該平面(3)之導線架具有至少四個電性絕緣的導體，及-在該平面(3，4)及平面(4)的上方之間，一塑料以注塑法來包封該平面(3，4)。
  10. 一種發光二極體，其具有外殼、覆蓋件、電性端子和如申請專利範圍第9項之連接配置，其中電性端子與導體導電地連接，至少一個第二半導體晶片被導入空腔中。
  11. 一種如申請專利範圍第1項之晶片配置的製造方法，其具有以下步驟：-製造第一導線架且將第一導線架建構為連接導線架(connection leadframe)，-製造第二導線架且將第二導線架建構為散熱導線架，-藉由注塑法來包封導線架，-在至少一個導線架內建構空腔，-在空腔內導入半導體晶片，-將半導體晶片與導線架電性連接，及-在空腔內埋封半導體晶片。
  12. 如申請專利範圍第11項之製造方法，其中該散熱導線架在空間上被劃分且藉此針對每個半導體晶片最佳化地散熱。
TW097145591A 2007-11-28 2008-11-26 晶片配置，連接配置，發光二極體和晶片配置的製造方法 TWI484656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007057242 2007-11-28
DE102008021618A DE102008021618A1 (de) 2007-11-28 2008-04-30 Chipanordnung, Anschlussanordnung, LED sowie Verfahren zur Herstellung einer Chipanordnung

Publications (2)

Publication Number Publication Date
TW200929627A TW200929627A (en) 2009-07-01
TWI484656B true TWI484656B (zh) 2015-05-11

Family

ID=40586002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097145591A TWI484656B (zh) 2007-11-28 2008-11-26 晶片配置，連接配置，發光二極體和晶片配置的製造方法

Country Status (8)

Country Link
US (1) US20100314635A1 (zh)
EP (1) EP2225785B1 (zh)
JP (1) JP2011505072A (zh)
KR (1) KR20100105632A (zh)
CN (1) CN101878544A (zh)
DE (1) DE102008021618A1 (zh)
TW (1) TWI484656B (zh)
WO (1) WO2009067996A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405307B (zh) * 2009-09-18 2013-08-11 Novatek Microelectronics Corp 晶片封裝及其製程
DE102010046790A1 (de) * 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012201616A1 (de) * 2012-02-03 2013-08-08 Tridonic Jennersdorf Gmbh Kunststoffträger für LED-Chips zur Verwendung in LED-Modulen und LED-Ketten
EP2642538A1 (en) 2012-03-22 2013-09-25 Koninklijke Philips N.V. 3D LED structures
KR101957884B1 (ko) * 2012-05-14 2019-03-13 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 장치
KR101886157B1 (ko) * 2012-08-23 2018-08-08 엘지이노텍 주식회사 발광 소자 및 조명시스템
US9576935B2 (en) * 2014-04-16 2017-02-21 Infineon Technologies Ag Method for fabricating a semiconductor package and semiconductor package
US9865528B2 (en) * 2015-12-11 2018-01-09 Ubotic Company Limited High power and high frequency plastic pre-molded cavity package
JP6110528B2 (ja) * 2016-02-03 2017-04-05 京セラコネクタプロダクツ株式会社 半導体発光素子用ホルダ、及び、半導体発光素子モジュール
KR102746562B1 (ko) 2019-03-22 2024-12-24 삼성전자주식회사 발광 소자 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030142500A1 (en) * 2000-07-10 2003-07-31 Bernhard Bachl LED module and methods for producing and using the module
CN1960016A (zh) * 2005-11-02 2007-05-09 西铁城电子股份有限公司 发光二极管单元

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866374A (ja) * 1981-10-16 1983-04-20 Toshiba Corp 発光ダイオ−ド
US5167724A (en) * 1991-05-16 1992-12-01 The United States Of America As Represented By The United States Department Of Energy Planar photovoltaic solar concentrator module
JPH088463A (ja) * 1994-06-21 1996-01-12 Sharp Corp 薄型ｌｅｄドットマトリックスユニット
US5991160A (en) * 1995-12-27 1999-11-23 Infineon Technologies Corporation Surface mount LED alphanumeric display
US6612890B1 (en) * 1998-10-15 2003-09-02 Handy & Harman (Ny Corp.) Method and system for manufacturing electronic packaging units
DE10117889A1 (de) * 2001-04-10 2002-10-24 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
JP4646485B2 (ja) * 2002-06-25 2011-03-09 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
JP4174823B2 (ja) * 2003-03-27 2008-11-05 サンケン電気株式会社 半導体発光装置
TWI253765B (en) * 2003-05-26 2006-04-21 Matsushita Electric Works Ltd Light-emitting device
US7994526B2 (en) * 2003-05-28 2011-08-09 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting diode system having at least two heat sinks
DE10351934B4 (de) * 2003-11-07 2017-07-13 Tridonic Jennersdorf Gmbh Leuchtdioden-Anordnung mit wärmeabführender Platine
JP2005159045A (ja) * 2003-11-26 2005-06-16 Sumitomo Electric Ind Ltd 半導体発光素子搭載部材とそれを用いた発光ダイオード
US20050116235A1 (en) * 2003-12-02 2005-06-02 Schultz John C. Illumination assembly
DE102004009284A1 (de) * 2004-02-26 2005-09-15 Osram Opto Semiconductors Gmbh Leuchtdioden-Anordnung für eine Hochleistungs-Leuchtdiode und Verfahren zur Herstellung einer Leuchtdioden-Anordnung
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same
US20050280016A1 (en) * 2004-06-17 2005-12-22 Mok Thye L PCB-based surface mount LED device with silicone-based encapsulation structure
JP2006005290A (ja) * 2004-06-21 2006-01-05 Citizen Electronics Co Ltd 発光ダイオード
JP2006049442A (ja) * 2004-08-02 2006-02-16 Sharp Corp 半導体発光装置およびその製造方法
DE102004051379A1 (de) * 2004-08-23 2006-03-23 Osram Opto Semiconductors Gmbh Vorrichtung für ein optoelektronisches Bauteil und Bauelement mit einem optoelektronischen Bauteil und einer Vorrichtung
US7745832B2 (en) * 2004-09-24 2010-06-29 Epistar Corporation Semiconductor light-emitting element assembly with a composite substrate
DE102005009060A1 (de) * 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Modul mit strahlungsemittierenden Halbleiterkörpern
JP2007109945A (ja) * 2005-10-14 2007-04-26 Fujifilm Holdings Corp 光源
JP4967347B2 (ja) * 2006-01-24 2012-07-04 サンケン電気株式会社 線状光源及び半導体発光ユニットの製法
US7655957B2 (en) * 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030142500A1 (en) * 2000-07-10 2003-07-31 Bernhard Bachl LED module and methods for producing and using the module
CN1960016A (zh) * 2005-11-02 2007-05-09 西铁城电子股份有限公司 发光二极管单元

Also Published As

Publication number Publication date
DE102008021618A1 (de) 2009-06-04
CN101878544A (zh) 2010-11-03
WO2009067996A3 (de) 2009-10-08
US20100314635A1 (en) 2010-12-16
JP2011505072A (ja) 2011-02-17
WO2009067996A2 (de) 2009-06-04
EP2225785A2 (de) 2010-09-08
TW200929627A (en) 2009-07-01
EP2225785B1 (de) 2017-03-15
KR20100105632A (ko) 2010-09-29

Similar Documents

Publication Publication Date Title
TWI484656B (zh) 晶片配置，連接配置，發光二極體和晶片配置的製造方法
EP2342760B1 (en) Efficient led array
KR101543333B1 (ko) 발광소자 패키지용 리드 프레임, 발광소자 패키지, 및 발광소자 패키지를 채용한 조명장치
US20070241362A1 (en) Light emitting diode package and fabrication method thereof
US8344406B2 (en) Light emitting diode package and manufacturing method thereof
KR101711961B1 (ko) 발광 디바이스
US9899587B2 (en) Lead frame and light emitting diode package having the same
TW201320303A (zh) Ｌｅｄ模組
CN102856464B (zh) 发光二极管封装结构及封装方法
CN105103288A (zh) 光电子半导体芯片和光电子模块
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
US20130236997A1 (en) Method of fabricating light emitting device
KR101055074B1 (ko) 발광 장치
KR101064098B1 (ko) 발광소자 패키지 및 그 제조방법
CN213242591U (zh) 发光二极管封装结构及芯片组件
EP2228844B1 (en) Light emitting apparatus, and method for manufacturing the same, and lighting system with the light emitting apparatus
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
CN103119806B (zh) 壳体和用于制造壳体的方法
KR20110080548A (ko) 발광 장치
KR20080087405A (ko) Ｌｅｄ 패키지 및 그 제조방법
KR101138442B1 (ko) 발광소자
KR20130072082A (ko) 라이트 유닛 및 이를 포함하는 발광 모듈
KR20110102657A (ko) 발광소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees