[go: up one dir, main page]

TWI519686B - 低差排密度氮化鎵（ＧａＮ）之生長方法 - Google Patents

低差排密度氮化鎵（ＧａＮ）之生長方法 Download PDF

Info

Publication number
TWI519686B
TWI519686B TW102120937A TW102120937A TWI519686B TW I519686 B TWI519686 B TW I519686B TW 102120937 A TW102120937 A TW 102120937A TW 102120937 A TW102120937 A TW 102120937A TW I519686 B TWI519686 B TW I519686B
Authority
TW
Taiwan
Prior art keywords
gan
growth
temperature
layer
substrate
Prior art date
Application number
TW102120937A
Other languages
English (en)
Other versions
TW201346080A (zh
Inventor
貝納德
費真爾
吉皮爾
Original Assignee
聖戈班晶體探測器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聖戈班晶體探測器公司 filed Critical 聖戈班晶體探測器公司
Publication of TW201346080A publication Critical patent/TW201346080A/zh
Application granted granted Critical
Publication of TWI519686B publication Critical patent/TWI519686B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

低差排密度氮化鎵(GaN)之生長方法
本發明係關於在基板上生長低差排密度GaN的方法，更具體而言，係關於材料之橫向及垂直生長速率僅受到生長條件控制的磊晶生長方法。本發明亦關於具有由此類方法所形成之GaN晶體的氮化物半導體晶圓及由此晶圓所製造之氮化物半導體裝置。
GaN系化合物半導體如氮化鎵(GaN)、三元合金氮化鎵銦(InGaN)與氮化鋁鎵(GaAlN)及甚至於四元合金(AlGaInN)為直接能隙半導體。其能隙涵蓋自可見光延伸至UV的波長。此後，氮化物合金半導體被認為是具有短波長發光的極大潛能。GaN係用於發光二極體(LEDs)、藍紫雷射二極體(LDs)及UV偵測器的製造中。下一個世代的高密度光碟系統(藍光DVD及HD-DVD)將需要GaN藍紫LD。除了光電裝置外，由於GaN之本質特性(寬能帶、高熱與化學穩定性、高電子飽和速度)，因此GaN亦將被用於製造高溫電子裝置。
很遺憾地，氮化物材料的發展受制於此類材料在處理技術上的問題。在發展III-N裝置時最重要的問題之一為：缺乏可接受之可用區域的氮化鎵塊基板(bulk substrates)，或缺乏生長低缺陷密度III-N層用的晶格匹配(lattice-matched)基板。自然界中無法發現GaN，由於GaN在常壓下的理論熔化溫度高於其解離溫度，因此GaN無法熔化並自梨 形晶(boule)如矽、砷化鎵或藍寶石抽取出。當嘗試著獲得可提供裝置製造用之合適基板之III族氮化物的大面積晶體時，實質上的困難顯現。藉由在液態Ga中的高壓高溫熔化生長可長成GaN的大塊晶體。以往已發展出此技術，但基板的尺寸(~1cm2)及潛在量產的數量到目前為止尚未達到工業上的需求。但使用此方法已獲得了~102至105cm-2的低缺陷密度(I.Grzegory及S.Porowski,Thin Solid Films,367,281(2000))。
目前用來製造較高品質之GaN及相關層的技術，牽涉到將GaN裝置層以異質磊晶方式沈積至適合卻非理想的基板上。目前此類基板包含(但不限制為)藍寶石、矽、GaAs或碳化矽。所有異質磊晶基板在高品質GaN沈積中產生晶格與熱不匹配(mismatch)的挑戰。晶格不匹配係由不同晶體中原子之原子間間距的差異所造成。熱不匹配係由不同材料間熱膨脹係數的差異所造成。
由於藍寶石與GaN的晶格常數不同，因此連續的GaN單晶膜無法直接在藍寶石基板上生長。因此業界已提出了一種方法且在目前常規地實現此方法，在此方法中，在低溫下生長在藍寶石基板上的AlN或GaN緩衝層中緩和格晶的張力，接著令GaN生長於其上。使用在低溫下生長之氮化物層來作為緩衝層，致使了GaN的單晶磊晶生長。然而，即使是此方法仍無法補償基板與晶體間的晶格不匹配，且GaN膜仍具有許多缺陷。
儘管仍有顯著的晶格不匹配，但藍寶石與SiC已成為了III-N生長用的標準基板。此類大量的不匹配導致極高密度的線差排(TD)(~109cm-2)形成且最終導致破裂。熱不匹配亦應受到重視。通常在GaN生長後，當樣本冷卻至室溫時，熱膨脹(收縮)速率的差異在兩種材料間的介面處產生高度的應力。藍寶石比GaN具有更高的熱膨脹係數。當藍寶石基板與GaN層冷卻時，介面處的不匹配使GaN受到壓縮而藍寶石 受到張力。因此，應力量係直接與所沈積之GaN的厚度相關，膜愈厚則應力愈大。在膜厚超過約10微米時，應力等級超過GaN的斷裂限度，可能會產生膜之破裂。由於在此層中的破裂可能會在裝置結構的處理期間進行擴散，因此它們比高差排密度更非所欲。GaN或藍寶石或SiC的所有磊晶技術發展致力於減少TD密度及避免破裂形成。
廣泛缺陷(線差排、錯位堆疊及反相邊界)的存在導致裝置效能大幅地惡化並導致操作壽命縮短。更具體而言，差排的行為類似非放射中心，因此降低了由此些材料所製成之發光二極體及雷射二極體的發光效率。此些差排亦增加了暗電流。雖然線差排並未妨礙高亮度發光二極體的發展，但差排會在p-n接面裝置如高電子遷移率電晶體、場效電晶體及其他電裝置中引起過量的逆偏壓漏電流。又，差排可具有載子之強散射中心的作用，因此降低了電子與電洞的遷移率，限制了許多半導體裝置的效能。
業界已提出了降低TD及其他廣泛缺陷密度的數種方法。
在歷史上，氫化物氣相磊晶(HVPE)為1970年代早期的第一種磊晶層製造方法。由於HVPE無法製造p型GaN，故在1980年代早期它受到大幅放棄。現今，業界對此方法的新關注著重於其在高生長速率下生長GaN，藉此允許製造假基板(pseudo-substrates)或獨立的GaN(free standing GaN)的能力。Mathis et al,J.Cryst.Growth,2001所提出之GaN中TD之降低機制的分析，預測TD的降低為厚度h的函數，如h-2/3。此意味著，需要非常厚的膜層(~300μm)才能將TDs降低至107cm-2以下。換言之，藉由生長較厚之膜層，差排間可發生更多的交互作用。在接近存在著較多混合差排的介面處，交互作用的確較有效率。當膜層變得較厚時，此使得原先的邊緣差排具有較大的間隔，因此交互作用很可能變得愈來愈少而難以更進一步地降低TDs密度。根據此方法可獲得TDs密度為3×106cm-2的獨立的GaN。
其他的HVPE技術被發展，來將相當無效的TD消滅方法，如調整生長早期階段時的生長條件，加以改善，而增進消滅因為差排環形成所導致的TD(Hsu et al,US 6699760)。(粗糙表面)
在US 6673149中敘述了獲得藍寶石基板上之低缺陷、應力緩和之HVPE GaN的另一替代方案。此類技術牽涉到沈積富含缺陷之膜層(以釋放應力)及使生長表面平滑的另一層，並提供高品質膜層。此類方法仰賴於兩種生長條件，如高與低生長速率。
使用磊晶橫向過度生長(ELO)來降低結晶缺陷密度的技術係受到文獻的廣泛記錄，例如見Phys.Stat.Sol.,2001,(b)227,p1-43。ELO牽涉到至少兩生長步驟。ELO利用GaN在特定結晶學方向上的較快速生長來產生較低差排密度(低於約107cm-2)。Nam et al.(Appl.Phys.Lett.,1997,71(18),2638-2640)敘述了使用ELO來製造III-V半導體材料。此ELO方法需要先在基板上生長GaN層、自生長室載出、非現場(ex-situ)處理、沈積介電質遮罩及重新載入生長室。各種蝕刻及其他處理步驟係包含在內。
在標準的ELO技術中，修改生長處理以促進TD不會擴散的橫向生長。然而，TD差排仍會在遮罩中的開口上方擴散，因此裝置如LD，應被製造在遮覆區域上方的長條帶上。
在兩步驟ELO中，在某個程度上防止了此些缺點。事實上，在第一步驟中，調整GaN的生長條件以產生具有{1122}橫向切面切面(facet)的三角形長條帶。上(0001)切面的生長速率Gc係高於傾斜之{1122}橫向切面的生長速率Gs。Gc與Gs之比例Gc/Gs通常為3。第一步驟持續進行直到上切面完全消失為止。接著在第二步驟中有利於橫向生長(Gs>Gc)，直到表面完全接合並平滑為止。可藉由增加溫度或通入氣相之Mg或降低壓力，來獲得橫向生長速率的增加。窗口上方的差排首先垂直擴散(如在標準ELO中)，但之後彎折90°以採取沿著 (0001)基面(basal plane)的方向。大部分差排的彎折導致了其密度在膜上部中的劇烈下降，即，在第一生長步驟結束時獲得了厚度大於高度的錐形。在彎折後，大部分差排具有平行於[1-210]之線，其延伸至與來自相鄰條形帶之過度生長之GaN的接合邊界。因此，此邊界為缺陷累積之區域。在此邊界中已觀察到了數種差排行為：向下彎折至空穴導致它們終止於其內；在邊界中向上彎折並上穿至表面；在具有相同柏格向量(Burger vector)但來自相鄰再生長區的兩差排間形成半環。然而，並未向下彎折或產生半環之TDs在表面合併。
自簡單之自由能最小化的觀點而言，可定性地解釋TD彎折：TDs的柏格向量並非垂直於表面，此使得直差排線在與垂直夾某個角度處，感受到傾向於改變其位向的力。作用在此類差排線上的此些力為兩項的總和，一項具有旋轉差排線，俾使差排線垂直於表面的作用，但第二項具有使差排對齊柏格向量(Burger vector)的作用。由於差排的線能量亦取決於其特性，故最低且在邊緣90°處彎折的螺旋能量最終可產生螺旋差排，或導入螺旋分量，因而降低系統的熱焓(enthalpy)。近來已使用非等向彈性(anisotropic elasticity)理論來定量2S-ELO中的此TD行為，以計算GaN中作為本身線方向之函數的差排能量(S.Gradeak et al,Appl.Phys.Lett.,85,4648(2004))。
兩步驟ELO，亦稱為FACELO(Jpn.J.Appl.Phys.,2001,40,L309)或FIELO(US-6348096)，及US 6599362中所敘之懸臂式磊晶(CE)為降低TDs密度的其他有效嘗試。事實上此些方法牽涉到與ELO相同的基本機制。
ELO技術亦已被運用於HVPE中，但由於高生長速率，因此ELO需要在遮罩中具有寬口徑的開口，且常會產生新的差排。目前HVPE被廣泛用來生長最終欲自基板移除的厚GaN層。
業界亦使用無遮罩技術。其大部分需要在GaN層或基板中挖出溝 槽以引發ELO方法的TD密度降低特性。或者，如US 2003/0085411、US 6500747及US 2003/0207125中所述，藉由蝕刻亦可獲得具有肌理(textured)之GaN表面。
簡稱為ALFAGEO的非對稱橫向切面生長磊晶過度生長，係自兩步驟ELO技術所推導出的新變化(US 6325850)。在兩步驟ELO技術中，當傾向於變得與生長切面垂直的TD感受到垂直於(0001)或在兩橫向切面之對稱平面中之生長平面的對稱結構時，此TD不會彎折。此為TDs在三角條形帶之頂點處或遮罩中間的通常行為。為了引發此類特定TD的90°彎折，必須在ELO處理的某些階段處產生新的橫向切面{1122}。為了幫助已經歷過90°彎折的TDs發生新彎折，必須再次出現新的橫向切面。此些多重彎折增加了產生半環的可能性。此係顯示於圖1中，其中ELO自具有不同尺寸的遮罩開口開始。由於遮罩的特殊設計，導致橫向切面出現兩次(圖1)，類型1或2之TDs可經歷多重彎折。此的確導致自連貫一致(coherent)但不同尺寸之GaN錐形的橫向生長。
本發明人發現：在毋需產生本質遮罩而透過生長條件的情況下，便可獲得島狀物或特徵部。在本發明中，島狀物的連貫一致(coherent)陣列並非起因於任何類型的遮罩，非起因於對GaN表面進行粗糙化、亦非蝕刻、亦非溝槽化，而是藉由適當地調整生長條件。又，此方法不僅可應用於MOVPE，亦可應用至HVPE、CSVT及LPE。
本發明係基於降低TDs之通用橫向過度生長(Universal Lateral Overgrowth，ULO)方法，並致力於使用新的TD降低機制來製造低差排密度的獨立的GaN。線差排密度係基於允許對邊緣及混合差排進行計數的原子力顯微鏡(Atomic force Microscopy，AFM)，或藉由陰極發光(Cathodoluminescence，CL)來加以估計。在CL中，每一個合併差 排顯示出一個暗點。
由於ULO僅受到生長條件的適當調整所控制，故其並不需任何外部作用便得以發生，且在一次流程(run)中其可施行數次。其更具有避免任何非原位(ex-situ)處理及再載入生長反應器的優點。本發明藉此提供一種較易施行且在工業上較易置換的方法。
本發明之一目的為提供一種厚GaN基板的製造方法，此方法在未使用任何類型之遮罩且不對GaN表面進行粗糙化、蝕刻及溝槽化，僅藉由改變生長室中之操作壓力、部分壓力、溫度、V/III比及/或藉由添加氣相之表面活性劑或反界面活性劑化學物種的情況下，製造出具有極低之缺陷密度且極少因ULO之彎折的厚GaN基板。
本發明亦提供一種厚且無破裂之GaN層的製造方法，此GaN層在與同質磊晶(homoepitaxy)用之起始非GaN原生基板分離後，被用作為假基板或基板。
本發明之另一目的為藉由根據本發明之方法來獲得獨立的之GaN。
5‧‧‧微孔
圖1：自非對稱開口生長之ELO GaN的TEM影像(ALFAGEO)。當TDs遇到橫向切面{1-101}時彎折數次(a)，多重彎折機制(b)的圖解。
圖2：根據本發明所生長之厚HVPE層的全色陰極發光，及生長溫度之順序。
圖3：根據本發明所生長之厚HVPE層在本方法之不同重要步驟處的微光激發光譜(μ-photoluminescence)。
圖4：以HVPE方法在MOVPE GaN/Si/藍寶石上生長之GaN的橫剖面陰極發光及O MIMS輪廓。
圖5：製造ULO品質之HVPE GaN及藉由H+植入來分離起始基板 的概略方法。
先進的光電裝置需要小於106cm-2的低線差排密度。最廣為使用之表面為(0001)Ga面，其應具有準備好讓裝置結構直接生長於上的表面。此外，結晶位向不應偏離(0001)位向，否則在鄰近平面(vicinal plane)上製造LD或LED結構期間，In含量可能會發生梯度。
本發明之一目的為低缺陷密度GaN的製造方法，此方法涉及下列步驟：a)在起始基板上生長GaN之磊晶層；b)在低溫下接續生長GaN層以引發島狀特徵部；c)在一些條件下橫向生長GaN層，直到該島狀特徵部完全接合(coalescence)並達成平滑平坦之表面為止。本發明之特徵在於：並未使用任何類型之遮罩，亦未對GaN表面進行粗糙化、蝕刻、溝槽化，且僅藉由改變生長室中之操作壓力、分壓、溫度、V/III比及/或添加氣相之介面活性劑或反界面活性劑化學物種來完成步驟b)。
調整此初始GaN層之生長條件以製造非平坦表面，更具體而言，製造具有不同尺寸之島狀物的連貫一致陣列，藉此產生ULO過程。TD的90°彎折發生於此些島狀結構內。
在此方法的更進一步步驟中，改變生長條件以增加自連貫一致島狀物之隨機陣列在橫向方向上的生長，以獲得平滑的表面。
最終可重覆此兩生長步驟，藉此引發TDs的多重彎折及差排環的生成。
因此本發明之另一目的為如上述之方法，其中將接續生長GaN以產生島狀特徵部及平滑表面的步驟b)及c)重覆數次。
在此步驟結束時，達到具有厚度超過100μm之平坦GaN表面。
最後，本發明之獨立的GaN表現出小於106cm-2的TD密度。
在起始基板上生長GaN可經由MOPVE或藉由與熟知此項技藝者 所公知之技術相關的任何其他ELO來進行。在此些方法中，尤其值得提及HVPE、CSVT或LPE。
在步驟b)及c)中GaN的接續生長亦可經由選自包含MOVPE、HVPE、CSVT或LPE之族群的方法來進行。有利地，其係藉由HVPE技術來進行。
在根據本發明之方法中，起始基板可有利地選自藍寶石、尖晶石、GaN、AlN、GaAs、Si、SiC(6H-,4H-,3C-)、LiAlO2、LiGaO2、ZrB2及HfB2所構成的族群。
即使氮化鎵層與藍寶石基板間之熱膨脹係數的差異造成了大量的張力，但使用熟知此項技藝者所公知之方法如雷射剝除、H+植入、張力誘發分離可移除藍寶石基板，但本發明並不限於上述之方法。
較佳實施例
在第一較佳實施例中，藉由熟知此項技藝者所公知之MOVPE方法完成GaN/藍寶石模板。接著藉由HVPE技術來進行GaN層的接續沈積。
HVPE處理為在熱室壁反應器中施行的化學氣相沈積方法。在沈積處理中所使用之鎵前驅物、單氯化鎵GaCl，係藉由HCl與液態Ga在高溫下反應而形成於自GaN/藍寶石模板上游的反應器內。接著，利用載氣來將GaCl傳輸至反應器下游的基板，在該處GaCl與NH3在介於800至1200℃的溫度下，藉由如下之反應以形成GaN：GaCl+NH3→GaN+HCl+H2。
由於GaCl的相對低蒸氣壓，蒸氣傾向於凝結於未加熱的表面上，藉此，必須在操作於熱壁條件下的反應器中現場(in-situ)合成GaCl。否則，便無法避免複雜的氣體輸送及外部氣體前驅物所需之氣體入口加熱系統及儲存。
在以HVPE生長GaN中，可輕易地獲得純度高於99.9999%的Ga金 屬，而利用適當設計的氣體輸送系統，可使用適當的線上收集劑來提供純度高於99.99%的HCl氣體。
為了在可接受之總處理期間內獲得高產量，有利地施行超過50μm/hr的生長速率。在介於約900至約1150℃的溫度下可有利於生長進行。
在未採用任何更進一步之步驟如清理或蝕刻的方式下，將MOVPE/藍寶石模板載入至在低壓下操作的多晶圓HVPE反應器中。
本發明提供一種HVPE氮化物生長反應器，其特別被設計用於GaN厚磊晶膜的生長。更具體而言，此HVPE反應器允許在旋轉支座上支撐6×2”晶圓。此反應器用於習知之垂直位向的電阻式加熱爐管中。反應器提供兩個不同部分，即，GaCl合成用之部分及生長室。利用此配置，在生長室之上游現場形成GaCl，接著將GaCl輸送至生長室。在生長室中，支座支撐高達6片GaN/藍寶石模板，而磊晶層將生長於此些模板上。將GaCl輸送至支座附近的生長室以達到生長處理。以防止NH3與GaCl發生過早混合的方式，亦將NH3輸送至支座附近。
此外，在生長厚GaN層期間，可添加「雜質」(摻雜物種、表面活性劑、過渡金屬)。可特別提及Mg、Bi、Sb、Si或O。舉例來說，可在上述方法的步驟c)期間添加氣相的Mg或Sb。或者，可添加氣相的矽烷或氯矽烷，特別是在藉由HVPE所完成的步驟b)及c)時。當添加氣相之Mg時，可藉由MgCl2形式或二環戊二烯鎂(biscyclopentadienyl magnesium)形式來完成此添加動作，而MgCl2係由HCl與固體鎂源之反應所獲得。
在本發明的特殊態樣中，添加氣相之介面活性劑或反界面活性劑化學物種，以改變生長表面之形態。該化學物種可為氧。
因此，在根據本發明之較佳方法中：在約1020℃之溫度下添加氣相O2來引發島狀特徵部以完成步驟b)；在1020℃之溫度下不添加O2 來獲得島狀特徵部的完全接合，並獲得平滑平坦的表面以完成步驟c)。
為了獲得更進一步處理用之有用且夠厚的獨立的GaN，HVPE應持續數小時。此意指：降低TD密度的機制(即ULO)不僅僅應發生於生長開始時，最後可能要重覆。
在本發明之第二實施例中，在GaN/藍寶石模板上進行HVPE生長的早期階段，形成包含不平坦(均勻)之錐形連貫一致(coherent)陣列的表面。在本發明中，此係藉由在較低溫度下生長GaN來進行。
在此較低溫度下，GaN以以隨機尺寸隨機分佈之連貫一致島狀物的形式生長，因此牽涉到ULO處理。
此第一階段的全色橫剖面陰極發光(CL)檢驗表現出不均勻之暗層，其對應至在MOVPE模板上部上形成的島狀特徵部(圖2)。已確定：在兩步驟ELO中的錐形內部，接近能隙之CL強度下降。相反地，在此初始層中，生長更進一步地自切面島狀物進行。在此低溫度領域中，橫向生長速率仍低。更具體而言，生長自切面島狀物進行，而(0001)面並未出現。接著在島狀物形成後，生長更自橫向切面進行。CL強度變得更大，且由於橫向切面上增加的氧含量而呈現出白色。
在低溫步驟後，增加生長溫度。
在此些新生長條件中，橫向生長速率增加且膜層變得平坦。由於GaN層的高品質及氧含量降低，因此對應至此高溫度生長步驟的CL呈現灰色。
因此本發明之另一目的著重於一種如上所述之低缺陷密度GaN的製造方法，其中：在低於950℃之溫度下引發島狀特徵部以完成步驟b)；及在較高溫度下完成步驟c)，以獲得島狀特徵部之完全接合及獲得平滑平坦表面。
整個方法可瞭解如下： 當在低溫下施行HVPE生長時，發生3D島狀生長模式。此基本機制係類似於在SiN奈米遮罩中所發生之機制，更具體而言，當TD遇到橫向切面時會彎折90°。在此些被定義為ULO的生長條件中，3D島狀結構隨著生長進行而持續維持。熟知此項技藝者已證實：摻雜雜質之含量與切面相關，因此如SIMS(圖2)所顯示，在橫向切面上氧含量增加。
在高溫且較高氨分壓的第二HVPE步驟中，發生橫向生長直到(0001)切面重新出現。
已彎折90°之TDs平行於基板表面擴散，直到其產生與鄰近生長切面之接合邊界為止。在此接合邊界中，TDs可與另一TD再結合，或向下或向上再次彎折。
在恢復平坦表面後，生長變成2D，氧含量的大小比橫向切面上之氧含量低一個數量級(橫剖面SIMS數據)。
μ-PL分析提供了對生長處理之深度瞭解的更進一步資訊(圖4)。在最冷的部分，接近能隙的PL峰值相當寬，但在較高溫度生長之GaN中PL峰值卻極陡峭。此外，激子(excitonic)峰值的確出現在高溫部分，此為此種材料具有高光學品質的證據。最上部表現出具有FWHM<1 meV的最陡峭μ-PL峰值，且其能量位置對應到完全弛豫(fully relaxed)的GaN。當下技藝之起始GaN模板的μ-PL呈現出激子(excitonic)峰值~2meV的FWHM。
對於許多的應用而言，獨立的GaN層甚至更勝於高品質的GaN磊晶層。因此在本發明之第三較佳實施例中，上述之製造方法更包含一步驟，在此步驟中自初始基板分離厚GaN層。為了此目的，ELO品質之MOVPE模板在本質上或被特意加工為，在平行生長表面的平面中表現出足夠大小的機械弱點，以促進沿著該平面的機械失效，由於 GaN生長後與藍寶石基板一起被冷卻時所產生之熱應力，而造成磊晶氮化鎵層分層。在本發明之另一態樣中，將犧牲層插入至藍寶石基板與厚HVPE層之間。為了增進所獲得之獨立的GaN的品質，藉由對所獲得之獨立的GaN的上及下表面進行研磨來完結根據本發明之方法。
本發明亦著重於利用根據本發明之方法所獲得的厚GaN層。較佳地，利用室溫且0.4mJ/cm2高激勵之電洞電漿條件下之時析螢光光譜(time resolved photoluminescence，TPRL)的PL峰值，量測到該獨立的GaN的壽命係高於400ps，更佳值高於800ps。
冷卻破裂及分層(delaminating)機制尤其有利地提供了一種應力釋出方法，此方法代替了藉由GaN層厚度的破裂方法，藉此能夠形成厚、無破裂且獨立的的GaN層。由於在生長溫度附近通常可預期GaN層發生分層，因此可抑制GaN層之破裂機制。
以下將參照不限制本發明之範圍的實例來說明本發明。
實例1：藉由MOVPE生長具有ELO品質之GaN/藍寶石模板
使用(0001)藍寶石基板。在藍寶石表面上形成極薄的氮化矽膜，該膜係藉由NH3與矽烷SiH4間進行短時間的反應所獲得，此反應時間短得足以將膜厚限制在數個單層的厚度。
氣相載具為等比例之氮與氫氣混合物。將在氫氣中稀釋至50ppm的氨氣與矽烷一起通入。在此些條件下，NH3與SiH4之典型反應時間為30秒的等級。此反應時間可增加上至360秒。此產生了連續的SiN層(反應時間為60秒)或具有隨機尺寸之奈米孔洞的不連續SiN層(沈積時間360秒)。
以雷射反射儀(LR)來監測接下來的步驟。在SiN層塗佈後，在600℃下於SiN膜上沈積具有20至30nm厚度的連續氮化鎵層。在已完成GaN層之沈積後，在1080℃等級之高溫下進行退火。在結合了溫度升高、存在足量氫氣之氣體載具、GaN層下存在極薄之SiN膜的作用 及矽之反界面活性劑作用下，該GaN層的形態會經歷深層變化，此變化係由質量傳輸所造成之固相再結晶所導致。當溫度驅近1060℃時，緩衝層的反射率驟降。初始為連續之GaN緩衝層接著會被轉變為由GaN錐形所形成的非連續層。在此現場再結晶過程的末期，獲得結晶品質極佳之GaN特徵部或島狀部，其藉由厚度極薄之SiN層的優點而與基板維持磊晶關係。在接下來利用氮化鎵的磊晶再生長期間，GaN特徵部或島狀部將藉由橫向及垂直生長來發展。因此，藉由GaN特徵部的完全接合，獲得具有缺陷密度為5x108cm-2等級的GaN層。
此類GaN/藍寶石模板可用於之後所將述的HVPE再生長。
實例2：形成獨立的GaN
使用實例1之GaN/藍寶石模板，在約950℃開始HVPE生長。在藉由HVPE來生長厚GaN層的低溫步驟中，分別將溫度設定在930至950℃，HCl之分壓pHCl設定在0.03，NH3之分壓pNH3設定在0.24，載氣H2之分壓pH2設定在0.73。生長壓力為2.6kPa。
在低溫步驟後，將生長溫度設定上至1025℃，並利用下列活性氣體及載氣之分壓值來形成島狀物：pHCl，0.02；pNH3，0.31；pH2，0.67；工作壓力，2.6kPa。
在此些生長條件下增加了橫向生長速率且膜層變得平坦。由於GaN層的高品質及氧含量的降低，故對應至此高溫生長步驟的CL呈現灰色。
重覆此處理數次直到獲得500μm至2mm厚度。在高溫下生長之GaN的CL檢驗顯示出對應至高強度CL放射的島狀特徵部的早期平滑化。接著，當生長變成2D時，CL強度變得均勻。圖2顯示出950至1025℃交替施行三次的實例。
在根據本發明所生長之厚HVPE層之橫剖面上所施行的SIMS分析顯示：對應至最冷生長溫度之部分中的氧含量強度高了一個數量級。
在此類獨立的GaN上的橫剖面之TEM檢驗，在接近介面處表現出較密集的TDs網路。當厚度增加時，TD的密度降低。如所預期地，大部分差排似乎彎折90°進入基面。
當低-高溫生長處理施行數次時，TD在每個步驟中根據相同的基本機制而減少。
在NH3環境下冷卻基板，以防止GaN在冷卻期間分解。
一旦基板經冷卻並自反應器移出後，可對它們進行進一步的處理。可藉由任何適合的處理，來自GaN磊晶層移除藍寶石基板。
當低-高溫生長處理僅施行一次時，根據此第二實例所獲得之獨立的GaN表現出5x106cm-2等級的TD密度。當如圖2將低-高溫生長處理施行三次時，TD密度到達5x105cm-2。
實例3：
在此實例中，使用具有不同溫度及持續時間的三交替低-高生長溫度生長處理。更具體而言，顯示HVPE層之橫剖面光電特性與生長處理之關聯。
將實例1之GaN/藍寶石模板載入至HVPE反應器的生長室中。
在約930℃下開始生長HVPE。在藉由HVPE來生長厚GaN層的此低溫步驟中，HCl之分壓pHCl為0.03，NH3之分壓pNH3為0.24，載氣H2之分壓pH2為0.73。生長壓力為2.6kPa。在此較低溫度下，GaN以具有隨機尺寸隨機分佈的連貫一致島狀形式生長。
在低溫步驟後，將生長溫度設定上至1015至1020℃，並利用下列之活性氣體與載氣的分壓值：pHCl，0.02；pNH3，0.31；pH2，0.67；工作壓力，2.6kPa。
在此些生長條件下增加了橫向生長速率且膜層變得平坦。重覆此處理數次直到獲得500μm至2mm的厚度。
在NH3環境下冷卻基板，以防止GaN在冷卻期間分解。
一旦基板經冷卻並自反應器移出後，可對它們進行進一步的處理。可藉由任何適合的處理，來自GaN磊晶層移除藍寶石基板。
最後，厚GaN層自發地分層，而獲得數cm2的獨立的GaN。偶爾可獲得整個2”晶圓。
當低-高溫生長處理僅施行一次時，根據此第三實例所獲得之獨立的GaN表現出5×106cm-2等級的TD密度。當如圖3將低-高溫生長處理施行三次時，TD密度到達5×105cm-2。
實例4：
在此實例中添加氣相之反界面活性劑。更具體而言，用額外的輸送管線將在H2中稀釋之O2(1%)形式的氧通入至生長室中。在此特殊實例中，將生長溫度固定在1020℃，藉由添加O2來調整平滑(2D)朝向島狀(3D)的轉變。應瞭解：氧含量與切面相關，換言之，如在前述實例中所示，在橫向切面上包含大量的氧，但在c-平面上之含量大小卻低了將近兩個數量級。
將實例1之GaN/藍寶石模板載入至HVPE反應器的生長室中。
在約1020℃下利用下列活性氣體及載氣的分壓值來進行HVPE生長：pHCl，0.02；pNH3，0.31；pH2，0.67；工作壓力，26kPa。
在此些生長條件下增加了橫向生長速率且膜層變得平坦。通入分壓為7x10-5下的氧氣，接著由於氧的反界面活性劑作用，藉由形成具有切面之島狀物來使生長表面粗糙。接著停止氧氣輸送。由於反界面活性劑被中斷，故表面再次變得平坦。重覆此處理數次，直到獲得500μm至2mm的厚度。
在NH3環境下冷卻基板，以防止GaN在冷卻期間分解。
一旦基板經冷卻並自反應器移出後，可如實例3中所述，對它們進行進一步的處理。當氧氣交替輸送施行一次時，根據此實例所獲得之獨立的GaN表現出5×106cm-2等級的TD密度。
實例5：使用犧牲層來製造獨立的GaN
雖然可使用其他材料，但分隔程序使用厚度為0.3μm的犧牲矽(Si)層。藉由CVD將(111)之Si沈積至(0001)之藍寶石上。Si犧牲層的其他結晶學方向，如(110)，尤其適合用來生長非極性的{11-22}a-平面GaN，但其需要R-平面藍寶石來作為起始基板。自純的矽烷在MOVPE反應器中，可有利地直接沈積(111)Si層。
藉由MOVPE在(111)Si上直接生長GaN並不會導致高品質膜層。相反地，一般已證實了膜層，如SiC或AlN，有利於GaN層的品質。因此藉由MOVPE並利用熟知此項技藝者所公知之生長程序，來在(111)Si上沈積0.15μm厚的AlN層。
使用如實例1中所述之公知技術，藉由MOVPE，自三甲基鎵及利用氫氣來作為載氣的氨氣來生長GaN。
將生長溫度維持在960℃以下，以防止犧牲Si中間層過早蒸發。
根據本發明，下一個步驟為藉由HVPE，在俾使TD密度大幅降低的條件下生長厚GaN，TD密度之降低係藉由在生長的極早階段施行ULO處理所達成。
在約950℃開始HVPE生長。在藉由HVPE來生長厚GaN層的此低溫步驟中，分別將溫度設定在930至950℃，將HCl的分壓pHCl設定在0.03，將NH3的分壓pNH3設定在0.24，將載氣H2的分壓pH2設定在0.73。生長壓力為2.6kPa。在約100μm/h的生長速率下持續進行生長10小時。
在此較低溫度下，GaN以具有隨機尺寸隨機分佈的連貫一致島狀形式生長，因此牽涉到ULO處理。
此早先階段的全色橫剖面陰極發光(CL)檢驗的確表現出不均勻的暗層，其對應至MOVPE模板之上部上的島狀特徵部形成(圖4)。相反地，在此早期層中，生長自切面島狀物更進一步地進行。在此低溫領 域中，橫向生長速率仍低。更具體而言，生長自切面島狀物進行。CL強度變得更大，且由於橫向切面上的O含量增加而呈現出白色。
在低溫步驟後，將生長溫度設定上至1015至1020℃並利用下列活性氣體及載氣之分壓值：pHCl，0.02；pNH3，0.31；pH2，0.67；工作壓力，2.6kPa。
在此些生長條件下，增加了橫向生長速率且膜層變得平坦。接著，當生長變為2D時，CL強度變的平均。生長更進一步地進行。在高溫下生長之GaN的CL檢驗，顯示出對應至高強度CL放射的島狀特徵部的第一次平滑化，接著CL放射變得均勻。此對應至平行於基面之GaN的2D生長。
利用MIMS量測之氧濃度所表現出的趨勢與第一實施例中所觀察到的相同，當生長溫度為1015℃時，氧濃度幾乎減少一個數量級。
在此第二高溫的步驟期間增加了橫向生長，犧牲Si中間層蒸發、並發生了明確的分離。
此類處理製造出TD密度在低的106cm-2的獨立的GaN 2”晶圓。
在樣本整個厚度上的穿透式電子顯微鏡檢驗，顯示出自初始介面開始至上表面，TD密度連續地減少。如所預期，在ULO處理中觀察到TD的90°彎折。除了在MOVPE反應器中將GaN生長於沈積於藍寶石上的Si外，可使用市售之在C-或P-平面上之藍寶石上的矽(SOS)來代替。
實例6：使用離子植入來引發自基板之分離以製造獨立的GaN
以俾使在100nm深度處產生微孔5的方式，來對實例1中所述之ELO品質的GaN/藍寶石模板，用離子H+進行植入。
能量範圍介於80至150keV，而在植入期間將GaN/藍寶石模板維持在室溫。在介於900至1150℃之溫度下進行原子重新排列。H+之通量係介於1×1015至5×1017cm-2間。
接著將已植入H+之MOVPE層載入至HVPE生長室中。的確，即使因為H+植入而造成某個程度上的易碎特性，但仍可輕易地傳遞此GaN植入層。圖5中概略地顯示了整個處理。
HVPE生長開始於約950℃。在藉由HVPE生長厚GaN層的此低溫步驟中，分別將溫度設定在930至950℃，HCl之分壓pHCl設定在0.03，NH3之分壓pNH3設定在0.24，載氣H2之分壓pH2設定在0.73。生長壓力為2.6kPa。在生長速率約100μm/h下持續進行生長10小時。
在此較低溫度下，GaN以隨機尺寸隨機分布的連貫一致島狀物的形式生長，因此牽涉到ULO處理
在低溫步驟後，將生長溫度設定上至1025至1020℃並利用下列活性氣體及載氣之分壓值：pHCl，0.02；pNH3，0.31；pH2，0.67；工作壓力，2.6kPa。
在此些生長條件下增加了橫向生長速率且膜層變得平坦。接著，當生長變成2D時，CL強度變的均勻。生長更進一步地進行。
在高溫下進行之此HVPE生長期間，H+植入區域引發自我分離，在冷卻期間藉由GaN與藍寶石間的熱膨脹係數差異，而終於增加了此自我分離，因此製造出自發性的獨立的GaN。
此類處理製造出TD密度在低的106cm-2的獨立的GaN 2”晶圓。
除了在MOVPE反應器中將GaN生長於沈積於藍寶石上的Si外，可使用市售之在C-或P-平面上之藍寶石上的矽(SOS)來代替。
5‧‧‧微孔

Claims (12)

  1. 一種低缺陷密度GaN之製造方法，其包含下列步驟：a)在一基板之表面上直接生長一GaN之磊晶層，其中該基板係選自由藍寶石、尖晶石、GaN、AlN、GaAs、Si、SiC(6H-，4H-,3C-)、LiAlO2、LiGaO2、ZrB2及HfB2所構成的族群；b)接續生長GaN層，以形成島狀特徵部；及c)在增加橫向生長之條件下，自該島狀特徵部生長GaN層直到該島狀特徵部完全接合(coalescence)為止，且未使用任何類型之遮罩；其中：步驟b)之溫度不大於950℃；步驟c)之溫度係高於步驟b)之溫度；且供接續生長GaN以製造島狀特徵部及平滑表面的該步驟b)及c)係至少再重覆一次。
  2. 如請求項1之方法，其中供接續生長GaN以製造島狀特徵部及平滑表面的該步驟b)及c)重覆三次。
  3. 如請求項1之方法，其藉由氫化物氣相磊晶(HVPE)來完成該步驟b)及c)。
  4. 如請求項1之方法，其中步驟b)之溫度介於930℃至950℃之範圍。
  5. 如請求項4之方法，其中步驟c)之溫度介於1015℃至1025℃之範圍。
  6. 如請求項1之方法，其中步驟c)氣相中之總氮量係高於步驟b)氣相中之總氮量。
  7. 如請求項1至6中任一項之方法，其中步驟b)之島狀特徵部係在未 使用任何類型之遮罩且未對該GaN表面進行粗糙化、蝕刻、溝槽化下，僅藉由改變下列條件之組合而完成：生長室中之操作壓力、分壓、溫度、V/III比及/或在氣相中之介面活性劑或反界面活性劑化學物種。
  8. 如請求項1至6中任一項之方法，其進一步包含自該基板分離該GaN層以完成一獨立(freestanding)GaN層之步驟。
  9. 如請求項8之方法，其中該基板預先地或天生地設計成在平行於該生長表面的平面中表現出機械弱點，此機械弱點的強度足以沿著該平面促進機械失效，且導致該GaN層因熱應力而分層，熱應力係在GaN層生長後藉由冷卻分離該基板與GaN層時所產生。
  10. 一種藉由請求項9之方法所製得之獨立GaN層，其中對應在室溫且0.4mJ/cm2高激發之電子-電洞電漿條件下之PL峰值的時析螢光光譜(time resolved photoluminescence，TPRL)的量測壽命係高於400ps。
  11. 一種藉由請求項8之方法所製得之獨立GaN層，其中TD密度為106cm-2。
  12. 一種厚GaN層，其係藉由請求項1至6中任一項之方法所獲得。
TW102120937A 2005-12-15 2006-12-14 低差排密度氮化鎵（ＧａＮ）之生長方法 TWI519686B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75138705P 2005-12-15 2005-12-15

Publications (2)

Publication Number Publication Date
TW201346080A TW201346080A (zh) 2013-11-16
TWI519686B true TWI519686B (zh) 2016-02-01

Family

ID=37850474

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102120937A TWI519686B (zh) 2005-12-15 2006-12-14 低差排密度氮化鎵（ＧａＮ）之生長方法
TW095146787A TWI408264B (zh) 2005-12-15 2006-12-14 低差排密度氮化鎵（ＧａＮ）之生長方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095146787A TWI408264B (zh) 2005-12-15 2006-12-14 低差排密度氮化鎵（ＧａＮ）之生長方法

Country Status (8)

Country Link
US (1) US8283239B2 (zh)
EP (2) EP1977028B1 (zh)
JP (3) JP5367376B2 (zh)
KR (2) KR101417731B1 (zh)
CN (1) CN101336314B (zh)
SG (1) SG170726A1 (zh)
TW (2) TWI519686B (zh)
WO (1) WO2007068756A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037157A (en) 1995-06-29 2000-03-14 Abbott Laboratories Method for improving pharmacokinetics
TWI519686B (zh) 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP4945725B2 (ja) 2007-07-26 2012-06-06 ソイテック 改善されたエピタキシャル材料を製造するための方法
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
US8178427B2 (en) 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP4850960B2 (ja) 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
CN103098216A (zh) * 2010-06-24 2013-05-08 Glo公司 具有用于定向纳米线生长的缓冲层的衬底
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
US9209018B2 (en) 2011-06-27 2015-12-08 Saint-Gobain Cristaux Et Detecteurs Semiconductor substrate and method of manufacturing
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
JP6301259B2 (ja) * 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
TWI460855B (zh) * 2011-12-21 2014-11-11 Ind Tech Res Inst 氮化物半導體結構及其製造方法
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
US9896779B2 (en) * 2012-03-21 2018-02-20 Freiberger Compound Materials Gmbh Method for producing III-N single crystals, and III-N single crystal
CN102881570A (zh) * 2012-07-20 2013-01-16 江苏能华微电子科技发展有限公司 半导体材料的制备方法
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
TW201438270A (zh) * 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
US9275861B2 (en) 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
US9287115B2 (en) 2014-03-12 2016-03-15 International Business Machines Corporation Planar III-V field effect transistor (FET) on dielectric layer
KR101589455B1 (ko) * 2014-05-21 2016-02-01 주식회사 루미스탈 결정질 그라데이션층을 이용한 고품질 질화갈륨 기판 제조 방법
JP2016032038A (ja) * 2014-07-29 2016-03-07 住友化学株式会社 窒化物半導体ウエハおよびその製造方法
DE102014116999B4 (de) * 2014-11-20 2025-09-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
FR3029942B1 (fr) 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
KR20160092134A (ko) 2015-01-26 2016-08-04 주식회사 그린파이오니아 미세조류 유래 피코시아닌의 생산 방법
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
DE102015205104A1 (de) 2015-03-20 2016-09-22 Freiberger Compound Materials Gmbh Züchtung von A-B Kristallen ohne Kristallgitter-Krümmung
CN105070652B (zh) * 2015-08-11 2019-01-22 湘能华磊光电股份有限公司 GaN层生长方法及所得LED外延层和LED芯片
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
JP6876337B2 (ja) * 2016-11-25 2021-05-26 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
US10566493B1 (en) 2018-07-31 2020-02-18 International Business Machines Corporation Device with integration of light-emitting diode, light sensor, and bio-electrode sensors on a substrate
JP7235456B2 (ja) * 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
CN109148268A (zh) * 2018-09-21 2019-01-04 张海涛 氮化镓基板的制造方法
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
FR3091008B1 (fr) 2018-12-21 2023-03-31 Saint Gobain Lumilog Substrat semi-conducteur avec couche intermédiaire dopée n
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
JP7326759B2 (ja) * 2019-02-06 2023-08-16 三菱ケミカル株式会社 ＧａＮ単結晶製造方法
JP7523072B2 (ja) * 2019-02-22 2024-07-26 三菱ケミカル株式会社 ＧａＮ結晶および基板
JP7339096B2 (ja) * 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
FR3102776B1 (fr) 2019-11-05 2025-04-11 Saint Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
JP6986645B1 (ja) * 2020-12-29 2021-12-22 京セラ株式会社 半導体基板、半導体デバイス、電子機器
DE102023201454A1 (de) 2023-02-20 2024-08-22 Freiberger Compound Materials Gesellschaft mit beschränkter Haftung III-N-Verbindungshalbleiterkristall, sowie Verfahren der Herstellung eines III-N-Verbindungshalbleiterkristalls mit Separationsschicht

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP4637503B2 (ja) * 1997-04-11 2011-02-23 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
US6534332B2 (en) * 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
KR100471096B1 (ko) * 2004-04-26 2005-03-14 (주)에피플러스 금속 아일랜드를 이용한 반도체 에피택시층 제조방법
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3982788B2 (ja) * 2000-09-14 2007-09-26 独立行政法人理化学研究所 半導体層の形成方法
JP2002134416A (ja) * 2000-10-19 2002-05-10 Ricoh Co Ltd ｐ型３族窒化物の結晶成長方法および製造方法、並びに半導体素子
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003218045A (ja) * 2001-03-28 2003-07-31 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP3613197B2 (ja) * 2001-04-17 2005-01-26 日亜化学工業株式会社 窒化物半導体基板の成長方法
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP2002338396A (ja) * 2001-05-14 2002-11-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体基板およびその製造方法
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6699760B2 (en) 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP4781599B2 (ja) * 2002-09-05 2011-09-28 日本碍子株式会社 エピタキシャル基板、及び多層膜構造
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
EP1579486B1 (en) * 2002-12-27 2017-04-12 Soraa Inc. Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
WO2004105108A2 (en) * 2003-05-21 2004-12-02 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP4371202B2 (ja) * 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US6959313B2 (en) * 2003-07-08 2005-10-25 Pillar Data Systems, Inc. Snapshots of file systems in data storage systems
JP2005057224A (ja) * 2003-08-05 2005-03-03 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4513326B2 (ja) * 2004-01-14 2010-07-28 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法
JP4333377B2 (ja) * 2004-01-28 2009-09-16 住友電気工業株式会社 ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP2006298744A (ja) * 2004-08-06 2006-11-02 Mitsubishi Chemicals Corp Ｇａ含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
TWI519686B (zh) 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法

Also Published As

Publication number Publication date
TW201346080A (zh) 2013-11-16
JP6218788B2 (ja) 2017-10-25
SG170726A1 (en) 2011-05-30
KR101417731B1 (ko) 2014-07-09
US20090278136A1 (en) 2009-11-12
TWI408264B (zh) 2013-09-11
KR101417732B1 (ko) 2014-07-10
EP2664696A2 (en) 2013-11-20
JP2009519198A (ja) 2009-05-14
JP2013241331A (ja) 2013-12-05
US8283239B2 (en) 2012-10-09
EP1977028B1 (en) 2014-05-07
CN101336314A (zh) 2008-12-31
EP2664696A3 (en) 2014-10-22
CN101336314B (zh) 2013-04-17
JP2016041654A (ja) 2016-03-31
TW200804636A (en) 2008-01-16
JP5367376B2 (ja) 2013-12-11
EP1977028A1 (en) 2008-10-08
WO2007068756A1 (en) 2007-06-21
KR20080075914A (ko) 2008-08-19
KR20130097808A (ko) 2013-09-03

Similar Documents

Publication Publication Date Title
TWI519686B (zh) 低差排密度氮化鎵（ＧａＮ）之生長方法
KR101470809B1 (ko) 낮은 결함 밀도의 자립형 질화갈륨 기판의 제조 및 이로 제조된 소자
US7560296B2 (en) Process for producing an epitalixal layer of galium nitride
TWI500827B (zh) 使用奈米結構緩衝層和氫化物氣相沉積（ｈｖｐｅ）來製造高品質化合物半導體材料的成長方法
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2009208991A (ja) 窒化物半導体基板の製造方法
JP4424497B2 (ja) 窒化物半導体結晶の製造方法
KR101379290B1 (ko) 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
JP2012020934A (ja) 窒化物半導体基板の製造方法
JP2024119396A (ja) 半導体基板及びその製造方法
JP2012121772A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees