[go: up one dir, main page]

TWI733472B - 展頻時脈產生系統 - Google Patents

展頻時脈產生系統 Download PDF

Info

Publication number
TWI733472B
TWI733472B TW109117738A TW109117738A TWI733472B TW I733472 B TWI733472 B TW I733472B TW 109117738 A TW109117738 A TW 109117738A TW 109117738 A TW109117738 A TW 109117738A TW I733472 B TWI733472 B TW I733472B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
digital
spread spectrum
control
Prior art date
Application number
TW109117738A
Other languages
English (en)
Other versions
TW202137708A (zh
Inventor
楊存孝
彭振亞
Original Assignee
大陸商矽恩微電子(廈門)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商矽恩微電子(廈門)有限公司 filed Critical 大陸商矽恩微電子(廈門)有限公司
Application granted granted Critical
Publication of TWI733472B publication Critical patent/TWI733472B/zh
Publication of TW202137708A publication Critical patent/TW202137708A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種展頻時脈產生系統，其中，數位頻率偵測單元接收參考訊號及回授訊號，比較參考訊號與回授訊號的大小後，輸出頻率差訊號。數位環路濾波單元訊號連接數位頻率偵測單元，其依據頻率差訊號輸出時脈控制訊號。數位展頻控制單元接收參考訊號以輸出展頻訊號，數位類比轉換單元將時脈控制訊號轉換成一第一控制訊號，且將展頻訊號轉換為一第二控制訊號。類比控制振盪單元接收第一控制訊號及第二控制訊號以輸出一展頻時脈訊號。藉此降低成本並增加系統調控性。

Description

展頻時脈產生系統
本發明是有關於一種時脈產生系統，且尤其是有關一種展頻時脈產生系統。
技術的發展帶動了數位電子裝置的盛行，而為了提升數位電子裝置之性能，資訊處理之速度亦需隨之增加。一般而言，數位電子裝置中具有時脈電路提供時脈訊號，然時脈速度增加時，電磁干擾(Electromagnetic Interference；EMI)會愈趨嚴重，故如何降低電磁干擾，已成為學/業者極需解決的問題之一。
因此，有業者提出展頻時脈產生電路，用以降低電磁干擾。習知之展頻時脈產生電路包含由一相位偵測器、一充電泵、一低通環路濾波器及一壓控振盪器形成之鎖相迴路，相位偵測器比較參考時脈訊號與回授時脈訊號的相位差後驅動充電泵，充電泵輸出之訊號經低通環路濾波器濾波後結合三角波一起驅動壓控振盪器，以輸出展頻時脈訊號。但低通環路濾波器之成本較高，且類比電路不易調控，故仍有其需改善之處。
有鑑於此，如何有效地改善展頻時脈產生電路的配置，使其具有低成本及易調控之優點，遂成相關業者努力的目標。
本發明提供一種展頻時脈產生系統，透過內部配置可有效降低成本，並可達到調控容易之目的。
依據本發明之一態樣之一實施方式提供一種展頻時脈產生系統，其包含一數位頻率偵測單元、一數位環路濾波單元、一數位展頻控制單元、一數位類比轉換單元及一類比控制振盪單元。數位頻率偵測單元接收一參考訊號及一回授訊號，數位頻率偵測單元比較參考訊號與回授訊號的大小後，輸出一頻率差訊號。數位環路濾波單元訊號連接數位頻率偵測單元，數位環路濾波單元依據頻率差訊號輸出一時脈控制訊號。數位展頻控制單元接收參考訊號以輸出一展頻訊號，數位類比轉換單元與數位環路濾波單元及數位展頻控制單元訊號連接，數位類比轉換單元將時脈控制訊號轉換成一第一控制訊號，且將展頻訊號轉換為一第二控制訊號。類比控制振盪單元接收第一控制訊號及第二控制訊號以輸出一展頻時脈訊號。
藉此，數位環路濾波單元可使成本降低，而數位展頻控制單元可具有調控容易之優點。
依據前述之展頻時脈產生系統的複數實施例，其中，數位頻率偵測單元可包含一鎖頻判斷器，其依據頻率差訊號判定是否達到一鎖頻狀態，以輸出一鎖頻訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位頻率偵測單元更包含一第一計數器、一第二計數器、一計數控制器及一頻率比較器。第一計數器接收參考訊號並計算一計數週期內之參考訊號的一第一脈波數；第二計數器接收回授訊號並計算計數週期內之回授訊號的一第二脈波數。計數控制器接收鎖頻訊號以調整計數週期，頻率比較器訊號連接第一計數器及第二計數器，頻率比較器比較第一脈波數及第二脈波數，以輸出頻率差訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位環路濾波單元包含一控制碼選擇器、一解碼器、一積分器及一調控選擇器。控制碼選擇器包含複數控制曲線，控制碼選擇器依據頻率差訊號選擇一控制曲線，以輸出一粗調訊號。解碼器接收頻率差訊號，解碼後輸出一微調碼，積分器接收時脈控制訊號與微調碼，以輸出一微調訊號。調控選擇器接收粗調訊號及微調訊號，調控選擇器接收一選擇指令，以選擇輸出粗調訊號及微調訊號中其中一者做為時脈控制訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位類比轉換單元包含一第一電壓轉換器、一電壓轉電流器及一第二電壓轉換器。第一電壓轉換器接收時脈控制訊號以輸出一第一電壓訊號，電壓轉電流器接收第一電壓訊號以輸出第一控制訊號，第二電壓轉換器接收展頻訊號以輸出第二控制訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位類比轉換單元更包含一電壓調控模組，電壓調控模組包含一第一電阻、一第二電阻及一第三電阻，第一電阻包含一第一端連接至一參考電壓，第二電阻包含一第一端連接至第一電阻的一第二端，第二電阻包含一第二端接地，第三電阻包含一第一端連接至第一電壓轉換器及第二電壓轉換器，且第三電阻包含一第二端連接第二電阻的第一端。
依據前述之展頻時脈產生系統的複數實施例，其中，數位展頻控制單元包含一展頻除頻器及一展頻計數器，展頻除頻器接收參考訊號以輸出一除頻訊號，展頻計數器訊號連接展頻除頻器，展頻計數器接收除頻訊號以輸出展頻訊號。
依據本發明之一態樣之另一實施方式提供一種展頻時脈產生系統，其包含一數位頻率偵測單元、一數位環路濾波單元、一數位展頻控制單元、一數位類比轉換單元及一類比控制振盪單元。數位頻率偵測單元接收一參考訊號及一回授訊號，數位頻率偵測單元比較參考訊號與回授訊號的大小後，輸出一頻率差訊號。數位環路濾波單元訊號連接數位頻率偵測單元，數位環路濾波單元依據頻率差訊號輸出一時脈控制訊號，數位環路濾波單元包含一積分器及一調控選擇器，積分器接收時脈控制訊號，並依據頻率差訊號調整時脈控制訊號後，輸出一微調訊號，調控選擇器接收一選擇指令，以選擇輸出微調訊號做為時脈控制訊號。數位展頻控制單元接收參考訊號以輸出一展頻訊號，數位類比轉換單元與數位環路濾波單元及數位展頻控制單元訊號連接，數位類比轉換單元將時脈控制訊號轉換成一第一控制訊號，且將展頻訊號轉換為一第二控制訊號。類比控制振盪單元接收第一控制訊號及第二控制訊號以輸出一展頻時脈訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位頻率偵測單元包含一鎖頻判斷器，其依據頻率差訊號判定是否達到一鎖頻狀態，以輸出一鎖頻訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，鎖頻判斷器包含一鎖頻計數元件，其對一計數值進行累計。其中，頻率差訊號包含一上數脈衝及一下數脈衝，當鎖頻判斷器同時收到上數脈衝及下數脈衝而觸發啟動鎖頻計數元件後，若持續同時接收到上數脈衝及下數脈衝，會使計數值累加，且當計數值達到一閾值時，鎖頻判斷器輸出鎖頻訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位頻率偵測單元更包含一第一計數器、一第二計數器、一計數控制器及一頻率比較器。第一計數器接收參考訊號並計算一計數週期內之參考訊號的一第一脈波數；第二計數器接收回授訊號並計算計數週期內之回授訊號的一第二脈波數。計數控制器接收鎖頻訊號以調整計數週期，頻率比較器訊號連接第一計數器及第二計數器，頻率比較器比較第一脈波數及第二脈波數，以輸出頻率差訊號。
依據前述之展頻時脈產生系統的複數實施例，其中，數位類比轉換單元包含一第一電壓轉換器、一電壓轉電流器、一第二電壓轉換器及一電壓調控模組，第一電壓轉換器接收時脈控制訊號以輸出一第一電壓訊號，電壓轉電流器接收第一電壓訊號以輸出第一控制訊號，第二電壓轉換器接收展頻訊號以輸出第二控制訊號。電壓調控模組包含一第一電阻、一第二電阻及一第三電阻，第一電阻包含一第一端連接至一參考電壓，第二電阻包含一第一端連接至第一電阻的一第二端，第二電阻包含一第二端接地，第三電阻包含一第一端連接至第一電壓轉換器及第二電壓轉換器，且第三電阻包含一第二端連接第二電阻的第一端。
依據前述之展頻時脈產生系統的複數實施例，其中，數位展頻控制單元包含一展頻除頻器及一展頻計數器，展頻除頻器接收參考訊號以輸出一除頻訊號，展頻計數器訊號連接展頻除頻器，展頻計數器接收除頻訊號以輸出展頻訊號。
以下將參照圖式說明本發明之實施例。為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，閱讀者應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施例中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示；並且重複之元件將可能使用相同的編號或類似的編號表示。
此外，本文中當某一元件(或機構或模組等)「連接」、「設置」或「耦合」於另一元件，可指所述元件是直接連接、直接設置或直接耦合於另一元件，亦可指某一元件是間接連接、間接設置或間接耦合於另一元件，意即，有其他元件介於所述元件及另一元件之間。而當有明示某一元件是「直接連接」、「直接設置」或「直接耦合」於另一元件時，才表示沒有其他元件介於所述元件及另一元件之間。而第一、第二、第三等用語只是用來描述不同元件或成分，而對元件/成分本身並無限制，因此，第一元件/成分亦可改稱為第二元件/成分。且本文中之元件/成分/機構/模組之組合非此領域中之一般周知、常規或習知之組合，不能以元件/成分/機構/模組本身是否為習知，來判定其組合關係是否容易被技術領域中之通常知識者輕易完成。
請參閱第1圖、第2圖及第3圖，其中第1圖繪示依照本發明一實施例之一種展頻時脈產生系統10的系統方塊圖，第2圖繪示第1圖實施例之展頻時脈產生系統10之數位頻率偵測單元100的細部方塊圖，第3圖繪示第1圖實施例之展頻時脈產生系統10之鎖頻判斷器150的判斷流程示意圖。展頻時脈產生系統10包含一數位頻率偵測單元100、一數位環路濾波單元200、一數位展頻控制單元300、一數位類比轉換單元400及一類比控制振盪單元500。
數位頻率偵測單元100接收一參考訊號REFCLK及一回授訊號FBCLK，數位頻率偵測單元100比較參考訊號REFCLK與回授訊號FBCLK的大小後，輸出一頻率差訊號。數位環路濾波單元200訊號連接數位頻率偵測單元100，數位環路濾波單元200依據頻率差訊號輸出一時脈控制訊號CCLK(標示於第4圖)。數位展頻控制單元300接收參考訊號REFCLK以輸出一展頻訊號SS(標示於第5圖)，數位類比轉換單元400與數位環路濾波單元200及數位展頻控制單元300訊號連接，數位類比轉換單元400將時脈控制訊號CCLK轉換成一第一控制訊號OCS1(標示於第7圖)，且將展頻訊號SS轉換為一第二控制訊號OCS2(標示於第7圖)。類比控制振盪單元500接收第一控制訊號OCS1及第二控制訊號OCS2以輸出一展頻時脈訊號SSCLK。
藉此，數位環路濾波單元200可使成本降低，而數位展頻控制單元300可具有調控容易之優點。後面將詳述展頻時脈產生系統10的細節。
參考訊號REFCLK可例如但不限於是由一石英振盪器所產生，展頻時脈產生系統10可更包含一輸出除頻單元600及一回授除頻單元700，輸出除頻單元600及回授除頻單元700均訊號連接類比控制振盪單元500。展頻時脈訊號SSCLK可經過輸出除頻單元600後再被使用，展頻時脈訊號SSCLK亦可經過回授除頻單元700除頻後，再形成回授訊號FBCLK進入數位頻率偵測單元100。頻率差訊號包含一上數脈衝UPS及一下數脈衝DOWNS，數位頻率偵測單元100可比較參考訊號REFCLK及回授訊號FBCLK後，選擇輸出上數脈衝UPS及下數脈衝DOWNS中至少一者。當參考訊號REFCLK大於回授訊號FBCLK時，數位頻率偵測單元100輸出上數脈衝UPS；反之，當參考訊號REFCLK小於回授訊號FBCLK時，數位頻率偵測單元100輸出下數脈衝DOWNS，而若參考訊號REFCLK與回授訊號FBCLK約略相等時，數位頻率偵測單元100同時輸出上數脈衝UPS及下數脈衝DOWNS。在其他實施例中，展頻時脈產生系統亦可以不包含回授除頻單元，此時回授訊號即等於展頻時脈訊號；類似地，展頻時脈產生系統亦可以不包含輸出除頻單元，而使展頻時脈訊號直接被使用，然本發明不以此為限。
數位頻率偵測單元100可包含一鎖頻判斷器150，其依據頻率差訊號判定是否達到一鎖頻狀態，以輸出一鎖頻訊號LS。更仔細地說，鎖頻判斷器150包含一鎖頻計數元件151，其對一計數值進行累計，其中，當鎖頻判斷器150同時收到上數脈衝UPS及下數脈衝DOWNS而觸發啟動鎖頻計數元件151後，若持續同時接收到上數脈衝UPS及下數脈衝DOWNS，會使計數值累加，且當計數值達到一閾值時，鎖頻判斷器150輸出鎖頻訊號LS。
仔細而言，如第3圖所示，鎖頻判斷器150可依其接收到之上數脈衝UPS及下數脈衝DOWNS進入不同之階段ST0、ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8、ST9，而初始時，鎖頻判斷器150在階段ST0準備。
於階段ST0中，若同時接收到上數脈衝UPS及下數脈衝DOWNS(以情況A表示)，則進入階段ST9，使鎖頻計數元件151被觸發啟動。而於階段ST9中，若連續均遇到情況A，鎖頻計數元件151會使計數值不斷累加，待達到閾值時即判定為鎖頻狀態。反之，於階段ST9且計數值未達到閾值時，若鎖頻判斷器150僅接收到上數脈衝UPS(以情況U表示)，則表示未達鎖頻，改進入階段ST4，計數值歸零，鎖頻計數元件151關閉並等待再次被觸發啟動。類似地，於階段ST9且計數值未達到閾值時，若鎖頻判斷器150僅接收到下數脈衝DOWNS(以情況D表示)，則表示未達鎖頻狀態，改進入階段ST3，計數值歸零，鎖頻計數元件151關閉並等待再次被觸發啟動。此外，於階段ST0中遇到情況U時會進入階段ST1，而於階段ST0中遇到情況D時會進入階段ST2。
於階段ST1中遇到情況A時，進入階段ST9；反之，若遇到情況D則進入階段ST3，遇到情況A、D以外的情況則保持於階段ST1。於階段ST3中遇到情況A時，進入階段ST9；反之，若遇到情況D則進入階段ST5，遇到情況U則進入階段ST4，遇到情況A、D、U以外的情況則保持於階段ST3。於階段ST5中遇到情況A時，進入階段ST9；反之，若遇到情況D則進入階段ST6，遇到情況U則進入階段ST4，遇到情況A、D、U以外的情況則保持於階段ST5。於階段ST6中遇到情況A時，進入階段ST9；反之，若遇到情況D則回到階段ST0，遇到情況U則進入階段ST4，遇到情況A、D、U以外的情況則保持於階段ST6。
於階段ST2中遇到情況A時，進入階段ST9；反之，若遇到情況U則進入階段ST4，遇到情況A、U以外的情況則保持於階段ST2。於階段ST4中遇到情況A時，進入階段ST9；反之，若遇到情況U則進入階段ST8，遇到情況D則進入階段ST3，遇到情況A、D、U以外的情況則保持於階段ST4。於階段ST8中遇到情況A時，進入階段ST9；反之，若遇到情況U則進入階段ST7，遇到情況D則進入階段ST3，遇到情況A、D、U以外的情況則保持於階段ST8。於階段ST7中遇到情況A時，進入階段ST9；反之，若遇到情況U則回到階段ST0，遇到情況D則進入階段ST3，遇到情況A、D、U以外的情況時則保持於階段ST7。
如此，鎖頻判斷器150依照上數脈衝UPS及下數脈衝DOWNS判斷進入階段ST0~ST9的其中之一，並決定是否觸發啟動鎖頻計數元件151使計數值累計，當計數值等於閾值時，即判定達到鎖頻狀態，而在鎖頻狀態時，回授訊號FBCLK已相當接近或等於參考訊號REFCLK。
如第2圖所示，數位頻率偵測單元100可更包含一第一計數器110、一第二計數器120、一計數控制器130及一頻率比較器140。第一計數器110接收參考訊號REFCLK並計算一計數週期內之參考訊號REFCLK的一第一脈波數；第二計數器120接收回授訊號FBCLK並計算計數週期內之回授訊號FBCLK的一第二脈波數。計數控制器130接收鎖頻訊號LS以調整計數週期，頻率比較器140訊號連接第一計數器110及第二計數器120，頻率比較器140比較第一脈波數及第二脈波數，以輸出頻率差訊號。
在第1圖及第2圖的實施例中，計數週期是可變動，在未達鎖頻狀態時，計數控制器130所給定之計數週期可例如是T1，第一計數器110計算T1內的第一脈波數，第二計數器120計算T1內的第二脈波數，再由頻率比較器140比較第一脈波數及第二脈波數的大小。若第一脈波數大於第二脈波數，表示參考訊號REFCLK大於回授訊號FBCLK時，頻率比較器140輸出上數脈衝UPS；反之，若第一脈波數小於第二脈波數，表示參考訊號REFCLK小於回授訊號FBCLK時，頻率比較器140輸出下數脈衝DOWNS。
當鎖頻判斷器150判斷達到鎖頻狀態時，計數控制器130接收到鎖頻訊號LS，並給定計數週期例如是T2，T2大於T1。藉此，在未達鎖頻狀態前，計數週期較短速度較快，可加快鎖頻速度；而在達鎖頻狀態後，計數週期較長速度較慢，可增加展頻時脈產生系統10的穩定性。
請參閱第4圖，其中第4圖繪示第1圖實施例之展頻時脈產生系統10之數位環路濾波單元200的細部方塊圖。數位環路濾波單元200包含一積分器250及一調控選擇器230，積分器250接收時脈控制訊號CCLK，並依據頻率差訊號調整時脈控制訊號CCLK後，輸出一微調訊號FTS，調控選擇器230接收一選擇指令CONS，以選擇輸出微調訊號FTS做為時脈控制訊號CCLK。
更仔細地說，除積分器250及調控選擇器230外，數位環路濾波單元200可更包含一控制碼選擇器210及一解碼器220。控制碼選擇器210包含複數控制曲線，控制碼選擇器210依據頻率差訊號選擇一控制曲線，以輸出一粗調訊號CTS。解碼器220接收頻率差訊號，解碼後輸出一微調碼FTC，積分器250接收時脈控制訊號CCLK與微調碼FTC，以輸出微調訊號FTS。調控選擇器230接收粗調訊號CTS及微調訊號FTS，且調控選擇器230接收選擇指令CONS，以選擇輸出粗調訊號CTS及微調訊號FTS中其中一者做為時脈控制訊號CCLK。數位環路濾波單元200可更包含一開關240，開關240受選擇指令CONS啟閉，以開啟或關閉積分器250。
控制曲線可以例如是8條，其中一條控制曲線可例如是1MHz至2MHz，另一條控制曲線可例如是1.5MHz至2.5MHz，然本發明不限於此。數位環路濾波單元200可以是利用二元搜尋(binary search)的方式找出適合之控制曲線，而在未找到適合之控制曲線前，開關240斷開，故積分器250未作動(即，積分器250為開路模式)，此時選擇指令CONS控制調控選擇器230輸出對應所選之控制曲線的粗調訊號CTS。反之，當找到適合之控制曲線後，選擇指令CONS將切換開關240的狀態，使積分器250作動(即，積分器250為閉迴路模式)。
積分器250包含加法元件251及延遲元件252，時脈控制訊號CCLK進入延遲元件252後進入加法元件251，同時解碼器220輸出之微調碼FTC亦進入加法元件251以對此時記錄之時脈控制訊號CCLK的數值進行微調，並產生微調訊號FTS，選擇指令CONS則控制調控選擇器230輸出微調訊號FTS。若解碼器220僅接收到上數脈衝UPS時，輸出之微調碼FTC為1；若解碼器220僅接收到下數脈衝DOWNS時，輸出之微調碼FTC為-1；若解碼器220同時接收到上數脈衝UPS及下數脈衝DOWNS時，輸出之微調碼FTC為0。藉此，可將當前輸出時脈控制訊號CCLK進行微調，以減少展頻時脈產生系統10的振盪。
請參閱第5圖及第6圖，其中第5圖繪示第1圖實施例之展頻時脈產生系統10之數位展頻控制單元300的細部方塊圖，第6圖繪示第1圖實施例之展頻時脈產生系統10之數位展頻控制單元300產生之三角波示意圖。數位展頻控制單元300包含一展頻除頻器310及一展頻計數器320，展頻除頻器310接收參考訊號REFCLK以輸出一除頻訊號，展頻計數器320訊號連接展頻除頻器310，展頻計數器320接收除頻訊號以輸出展頻訊號SS。換句話說，如第6圖所示，展頻除頻器310及展頻計數器320可由使用者自行調配所需之設定值，而參考訊號REFCLK經展頻除頻器310處理可縮放週期時間Ct(cycle time)，再經過展頻計數器320處理後，可以縮放偏差值Fd(deviation)，最終能產生符合需求之三角波波形。
請參閱第7圖，其中第7圖繪示第1圖實施例之展頻時脈產生系統10之數位類比轉換單元400及類比控制振盪單元500的細部方塊圖。數位類比轉換單元400包含一第一電壓轉換器410、一電壓轉電流器430及一第二電壓轉換器420。第一電壓轉換器410接收時脈控制訊號CCLK以輸出一第一電壓訊號，電壓轉電流器430接收第一電壓訊號以輸出第一控制訊號OCS1，第二電壓轉換器420接收展頻訊號SS以輸出第二控制訊號OCS2。
仔細而言，時脈控制訊號CCLK及展頻訊號SS均為數位訊號形式，兩者可具有相同或相異之位元長度，在一實施例中，時脈控制訊號的位元長度可大於展頻訊號的位元長度，而可進行較細微之控制。第一電壓轉換器410用來將時脈控制訊號CCLK由數位訊號形式轉為類比電壓形式，故可產生第一電壓訊號，並再透過電壓轉電流器430，即可將類比電壓形式轉為類比電流形式，即為第一控制訊號OCS1。類似地，第二電壓轉換器420是將展頻訊號SS由數位訊號形式轉為類比電壓形式，即為第二控制訊號OCS2。
在未達鎖頻狀態前，第二電壓轉換器420不作動，僅有第一電壓轉換器410及電壓轉電流器430作動，因此，類比控制振盪單元500僅受第一控制訊號OCS1驅動。反之，若已達鎖頻狀態，則第二電壓轉換器420開始作動，類比控制振盪單元500同時受第一控制訊號OCS1及第二控制訊號OCS2驅動，而能產出展頻時脈訊號SSCLK。
請參閱第8圖，其中第8圖繪示第1圖實施例之展頻時脈產生系統10之電壓調控模組440的細部方塊圖。數位類比轉換單元400更包含一電壓調控模組440，電壓調控模組440包含一第一電阻R1、一第二電阻R2及一第三電阻R3，第一電阻R1包含一第一端連接至一參考電壓VDD，第二電阻R2包含一第一端連接至第一電阻R1的一第二端，第二電阻R2包含一第二端接地GD，第三電阻R3包含一第一端連接至第一電壓轉換器410及第二電壓轉換器420，且第三電阻R3包含一第二端連接第二電阻R2的第一端。
詳細而言，第一電壓轉換器410及第二電壓轉換器420均可具有R2R DAC結構，且第一電壓轉換器410及第二電壓轉換器420分別電性連接至電壓調控模組440。藉此，可根據不同之類比控制振盪單元500之特性，調整第一電阻R1、第二電阻R2及第三電阻R3的阻值，例如類比控制振盪單元500可作動於1V至2V，則透過阻值的調整，可使數位訊號例如是000對應0V，而111對應2V，而使得調整更加線性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:展頻時脈產生系統 100:數位頻率偵測單元 110:第一計數器 120:第二計數器 130:計數控制器 140:頻率比較器 150:鎖頻判斷器 151:鎖頻計數元件 200:數位環路濾波單元 210:控制碼選擇器 220:解碼器 230:調控選擇器 240:開關 250:積分器 251:加法元件 252:延遲元件 300:數位展頻控制單元 310:展頻除頻器 320:展頻計數器 400:數位類比轉換單元 410:第一電壓轉換器 420:第二電壓轉換器 430:電壓轉電流器 440:電壓調控模組 500:類比控制振盪單元 600:輸出除頻單元 700:回授除頻單元 A,D,U:情況 Ct:週期時間 CCLK:時脈控制訊號 CONS:選擇指令 CTS:粗調訊號 DOWNS:下數脈衝 Fd:偏差值 FBCLK:回授訊號 FTC:微調碼 FTS:微調訊號 GD:地 LS:鎖頻訊號 OCS1:第一控制訊號 OCS2:第二控制訊號 R1:第一電阻 R2:第二電阻 R3:第三電阻 REFCLK:參考訊號 SS:展頻訊號 SSCLK:展頻時脈訊號 ST0,ST1,ST2,ST3,ST4:階段 ST5,ST6,ST7,ST8,ST9:階段 UPS:上數脈衝 VDD:參考電壓
第1圖繪示依照本發明一實施例之一種展頻時脈產生系統的系統方塊圖； 第2圖繪示第1圖實施例之展頻時脈產生系統之數位頻率偵測單元的細部方塊圖； 第3圖繪示第1圖實施例之展頻時脈產生系統之鎖頻判斷器的判斷流程示意圖； 第4圖繪示第1圖實施例之展頻時脈產生系統之數位環路濾波單元的細部方塊圖； 第5圖繪示第1圖實施例之展頻時脈產生系統之數位展頻控制單元的細部方塊圖； 第6圖繪示第1圖實施例之展頻時脈產生系統之數位展頻控制單元產生之三角波示意圖； 第7圖繪示第1圖實施例之展頻時脈產生系統之數位類比轉換單元及類比控制振盪單元的細部方塊圖；以及 第8圖繪示第1圖實施例之展頻時脈產生系統之電壓調控模組的細部方塊圖。
10:展頻時脈產生系統
100:數位頻率偵測單元
200:數位環路濾波單元
300:數位展頻控制單元
400:數位類比轉換單元
500:類比控制振盪單元
600:輸出除頻單元
700:回授除頻單元
REFCLK:參考訊號
SSCLK:展頻時脈訊號

Claims (13)

  1. 一種展頻時脈產生系統，包含： 一數位頻率偵測單元，接收一參考訊號及一回授訊號，該數位頻率偵測單元比較該參考訊號與該回授訊號的大小後，輸出一頻率差訊號； 一數位環路濾波單元，訊號連接該數位頻率偵測單元，該數位環路濾波單元依據該頻率差訊號輸出一時脈控制訊號； 一數位展頻控制單元，接收該參考訊號以輸出一展頻訊號； 一數位類比轉換單元，與該數位環路濾波單元及該數位展頻控制單元訊號連接，該數位類比轉換單元將該時脈控制訊號轉換成一第一控制訊號，且將該展頻訊號轉換為一第二控制訊號；以及 一類比控制振盪單元，接收該第一控制訊號及該第二控制訊號以輸出一展頻時脈訊號。
  2. 如請求項1所述之展頻時脈產生系統，其中，該數位頻率偵測單元包含： 一鎖頻判斷器，依據該頻率差訊號判定是否達到一鎖頻狀態，以輸出一鎖頻訊號。
  3. 如請求項2所述之展頻時脈產生系統，其中，該數位頻率偵測單元更包含： 一第一計數器，接收該參考訊號並計算一計數週期內之該參考訊號的一第一脈波數； 一第二計數器，接收該回授訊號並計算該計數週期內之該回授訊號的一第二脈波數； 一計數控制器，接收該鎖頻訊號以調整該計數週期；以及 一頻率比較器，訊號連接該第一計數器及該第二計數器，該頻率比較器比較該第一脈波數及該第二脈波數，以輸出該頻率差訊號。
  4. 如請求項1所述之展頻時脈產生系統，其中，該數位環路濾波單元包含： 一控制碼選擇器，包含複數控制曲線，該控制碼選擇器依據該頻率差訊號選擇一該控制曲線，以輸出一粗調訊號； 一解碼器，接收該頻率差訊號，解碼後輸出一微調碼； 一積分器，接收該時脈控制訊號與該微調碼，以輸出一微調訊號；以及 一調控選擇器，接收該粗調訊號及該微調訊號，該調控選擇器接收一選擇指令，以選擇輸出該粗調訊號及該微調訊號中其中一者做為該時脈控制訊號。
  5. 如請求項1所述之展頻時脈產生系統，其中，該數位類比轉換單元包含： 一第一電壓轉換器，接收該時脈控制訊號以輸出一第一電壓訊號； 一電壓轉電流器，接收該第一電壓訊號以輸出該第一控制訊號；以及 一第二電壓轉換器，接收該展頻訊號以輸出該第二控制訊號。
  6. 如請求項5所述之展頻時脈產生系統，其中，該數位類比轉換單元更包含一電壓調控模組，該電壓調控模組包含： 一第一電阻，包含一第一端連接至一參考電壓； 一第二電阻，包含一第一端連接至該第一電阻的一第二端，該第二電阻的一第二端接地；以及 一第三電阻，包含一第一端連接至該第一電壓轉換器及該第二電壓轉換器，且該第三電阻包含一第二端連接該第二電阻的該第一端。
  7. 如請求項1所述之展頻時脈產生系統，其中，該數位展頻控制單元包含： 一展頻除頻器，接收該參考訊號以輸出一除頻訊號；以及 一展頻計數器，訊號連接該展頻除頻器，該展頻計數器接收該除頻訊號以輸出該展頻訊號。
  8. 一種展頻時脈產生系統，包含： 一數位頻率偵測單元，接收一參考訊號及一回授訊號，該數位頻率偵測單元比較該參考訊號與該回授訊號的大小後，輸出一頻率差訊號； 一數位環路濾波單元，訊號連接該數位頻率偵測單元，該數位環路濾波單元依據該頻率差訊號輸出一時脈控制訊號，該數位環路濾波單元包含： 一積分器，接收該時脈控制訊號，並依據該頻率差訊號調整該時脈控制訊號後，輸出一微調訊號；及 一調控選擇器，接收一選擇指令，以選擇輸出該微調訊號做為該時脈控制訊號； 一數位展頻控制單元，接收該參考訊號以輸出一展頻訊號； 一數位類比轉換單元，與該數位環路濾波單元及該數位展頻控制單元訊號連接，該數位類比轉換單元將該時脈控制訊號轉換成一第一控制訊號，且將該展頻訊號轉換為一第二控制訊號；以及 一類比控制振盪單元，接收該第一控制訊號及該第二控制訊號以輸出一展頻時脈訊號。
  9. 如請求項8所述之展頻時脈產生系統，其中，該數位頻率偵測單元包含： 一鎖頻判斷器，依據該頻率差訊號判定是否達到一鎖頻狀態，以輸出一鎖頻訊號。
  10. 如請求項9所述之展頻時脈產生系統，其中，該鎖頻判斷器包含： 一鎖頻計數元件，對一計數值進行累計； 其中，該頻率差訊號包含一上數脈衝及一下數脈衝，當該鎖頻判斷器同時收到該上數脈衝及該下數脈衝而觸發啟動該鎖頻計數元件後，若持續同時接收到該上數脈衝及該下數脈衝，會使該計數值累加，且當該計數值達到一閾值時，該鎖頻判斷器輸出該鎖頻訊號。
  11. 如請求項9所述之展頻時脈產生系統，其中，該數位頻率偵測單元更包含： 一第一計數器，接收該參考訊號並計算一計數週期內之該參考訊號的一第一脈波數； 一第二計數器，接收該回授訊號並計算該計數週期內之該回授訊號的一第二脈波數； 一計數控制器，接收該鎖頻訊號以調整該計數週期；以及 一頻率比較器，訊號連接該第一計數器及該第二計數器，該頻率比較器比較該第一脈波數及該第二脈波數，以輸出該頻率差訊號。
  12. 如請求項8所述之展頻時脈產生系統，其中，該數位類比轉換單元包含： 一第一電壓轉換器，接收該時脈控制訊號以輸出一第一電壓訊號； 一電壓轉電流器，接收該第一電壓訊號以輸出該第一控制訊號； 一第二電壓轉換器，接收該展頻訊號以輸出該第二控制訊號；以及 一電壓調控模組，包含： 一第一電阻，包含一第一端連接至一參考電壓； 一第二電阻，包含一第一端連接至該第一電阻的一第二端，該第二電阻包含一第二端接地；及 一第三電阻，包含一第一端連接至該第一電壓轉換器及該第二電壓轉換器，且該第三電阻包含一第二端連接該第二電阻的該第一端。
  13. 如請求項8所述之展頻時脈產生系統，其中，該數位展頻控制單元包含： 一展頻除頻器，接收該參考訊號以輸出一除頻訊號；以及 一展頻計數器，訊號連接該展頻除頻器，該展頻計數器接收該除頻訊號以輸出該展頻訊號。
TW109117738A 2020-03-25 2020-05-27 展頻時脈產生系統 TWI733472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010217193.1 2020-03-25
CN202010217193.1A CN113452348B (zh) 2020-03-25 2020-03-25 展频时脉产生系统

Publications (2)

Publication Number Publication Date
TWI733472B true TWI733472B (zh) 2021-07-11
TW202137708A TW202137708A (zh) 2021-10-01

Family

ID=76764455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117738A TWI733472B (zh) 2020-03-25 2020-05-27 展頻時脈產生系統

Country Status (3)

Country Link
US (1) US11061430B1 (zh)
CN (1) CN113452348B (zh)
TW (1) TWI733472B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252751A1 (en) * 2003-06-11 2004-12-16 Nec Electronics Corporation Spread spectrum clock generating apparatus
US7477676B2 (en) * 2003-07-09 2009-01-13 Renesas Technology Corp. Spread spectrum clock generator and integrated circuit device using the spread spectrum clock generators
TWI307221B (en) * 2005-12-12 2009-03-01 Novatek Microelectronics Corp Apparatus and method for generating spread spectrum clock signal with constant spread ratio
TWI310636B (en) * 2004-11-08 2009-06-01 Samsung Electronics Co Ltd Spread spectrum clock generator and method for generating a spread spectrum clock signal
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
CN101520672A (zh) * 2009-03-20 2009-09-02 东南大学 用于sata的全数字扩频时钟发生器
US7986175B2 (en) * 2007-05-30 2011-07-26 Panasonic Corporation Spread spectrum control PLL circuit and its start-up method
US8340152B2 (en) * 2008-07-31 2012-12-25 International Business Machines Corporation Spread spectrum clocking with transmitted modulation
US9106236B2 (en) * 2013-08-28 2015-08-11 Capital Microelectronics Co., Ltd. Spread-spectrum phase locked loop circuit and method
CN107222211A (zh) * 2016-03-22 2017-09-29 宏碁股份有限公司 扩频时钟产生电路
US20180159544A1 (en) * 2016-08-30 2018-06-07 Stmicroelectronics International N.V. Spread spectrum clock generator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337009B (en) * 2007-06-08 2011-02-01 Faraday Tech Corp Spread spectrum clock generator with low jitter
JP5139958B2 (ja) * 2008-11-18 2013-02-06 川崎マイクロエレクトロニクス株式会社 デッドロック検出回路およびデッドロック復帰回路
TW201104382A (en) * 2009-07-27 2011-02-01 Univ Nat Taiwan Spread spectrum clock generator with programmable spread spectrum
TWI459733B (zh) * 2012-11-29 2014-11-01 Univ Nat Taiwan 用於展頻傳輸之電路及其方法
US10305498B1 (en) * 2018-09-28 2019-05-28 Cadence Design Systems, Inc. Frequency and phase measurement circuit

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
US20040252751A1 (en) * 2003-06-11 2004-12-16 Nec Electronics Corporation Spread spectrum clock generating apparatus
US7477676B2 (en) * 2003-07-09 2009-01-13 Renesas Technology Corp. Spread spectrum clock generator and integrated circuit device using the spread spectrum clock generators
TWI310636B (en) * 2004-11-08 2009-06-01 Samsung Electronics Co Ltd Spread spectrum clock generator and method for generating a spread spectrum clock signal
TWI307221B (en) * 2005-12-12 2009-03-01 Novatek Microelectronics Corp Apparatus and method for generating spread spectrum clock signal with constant spread ratio
US7986175B2 (en) * 2007-05-30 2011-07-26 Panasonic Corporation Spread spectrum control PLL circuit and its start-up method
US8340152B2 (en) * 2008-07-31 2012-12-25 International Business Machines Corporation Spread spectrum clocking with transmitted modulation
CN101520672A (zh) * 2009-03-20 2009-09-02 东南大学 用于sata的全数字扩频时钟发生器
CN101520672B (zh) 2009-03-20 2011-02-09 东南大学 用于sata的全数字扩频时钟发生器
US9106236B2 (en) * 2013-08-28 2015-08-11 Capital Microelectronics Co., Ltd. Spread-spectrum phase locked loop circuit and method
CN107222211A (zh) * 2016-03-22 2017-09-29 宏碁股份有限公司 扩频时钟产生电路
US20180159544A1 (en) * 2016-08-30 2018-06-07 Stmicroelectronics International N.V. Spread spectrum clock generator

Also Published As

Publication number Publication date
CN113452348A (zh) 2021-09-28
CN113452348B (zh) 2025-02-21
TW202137708A (zh) 2021-10-01
US11061430B1 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
CN110635803B (zh) 一种基于电平宽度提取的锁相加速电路及锁相环系统
Larsson A 2-1600-MHz CMOS clock recovery PLL with low-Vdd capability
CN101227189B (zh) 频率合成器、自动频率校正电路及频率校正方法
US6683502B1 (en) Process compensated phase locked loop
US7884656B2 (en) Phase locked loop with small size and improved performance
CN109639272B (zh) 一种自适应宽带锁相环电路
US20100271141A1 (en) Pll circuit
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
CN109547019B (zh) 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
US8564343B2 (en) Device of phase locked-loop and the method using the same
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
US11736113B2 (en) Automatic hybrid oscillator gain adjustor circuit
JP2011040943A (ja) 位相ロックループ回路
US7741889B2 (en) Phase locked loop with phase rotation for spreading spectrum
CN116015287B (zh) 一种基于频率转电压电路校正tdc步进的方法及装置
CN111404545B (zh) 带数字修调功能的振荡器电路和时钟信号生成方法
TWI733472B (zh) 展頻時脈產生系統
CN113890534B (zh) 一种自加速锁定锁相环
US6937028B2 (en) Resistor value detection circuit
Lee et al. A scalable sub-1.2 mW 300MHz-to-1.5 GHz host-clock PLL for system-on-chip in 32nm CMOS
CN101753138A (zh) 双环路频率综合器及其相位噪声分析方法
US11303283B2 (en) Clock and data recovery circuitry with asymmetrical charge pump
EP1538754A1 (en) Frequency and phase correction in a phase-locked loop
CN102801416B (zh) 锁相回路电路
CN113595547B (zh) 一种锁相环的自校正方法及电路结构