[go: up one dir, main page]

TWI873616B - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TWI873616B
TWI873616B TW112116200A TW112116200A TWI873616B TW I873616 B TWI873616 B TW I873616B TW 112116200 A TW112116200 A TW 112116200A TW 112116200 A TW112116200 A TW 112116200A TW I873616 B TWI873616 B TW I873616B
Authority
TW
Taiwan
Prior art keywords
region
conductive layer
memory device
layer
group
Prior art date
Application number
TW112116200A
Other languages
English (en)
Other versions
TW202415256A (zh
Inventor
岩崎剛之
祝祺
小松克伊
張潔瓊
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202415256A publication Critical patent/TW202415256A/zh
Application granted granted Critical
Publication of TWI873616B publication Critical patent/TWI873616B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明的實施形態是有關於一種記憶體裝置。實施形態的記憶體裝置包括：第一導電層；第二導電層；第三導電層；電阻變化層，設置於第一導電體與第二導電體之間；以及開關層，設置於第二導電層與第三導電層之間。於第一導電層與第三導電層之間設置有第二導電層。開關層包含第一區域、第二區域、以及第一區域與第二區域之間的第三區域，第一區域包含選自Sn、Ga、Zn、Ta、Ti、及In中的第一元素、以及O或N，第二區域包含選自Sn、Ga、Zn、Ta、Ti、及In中的第二元素、以及O或N，第三區域包含選自Zr、Y、Ce、Hf、Al、Mg、及Nb中的第三元素、O或N、以及選自Te、Sb、Bi、Ti、及Zn中的金屬元素。

Description

記憶體裝置
[相關申請案]
本申請案享有以日本專利申請案2022-150281號(申請日：2022年9月21日)為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。
本發明的實施形態是有關於一種記憶體裝置。
作為大容量的非揮發性記憶體裝置，具有交叉點(cross point)型的雙端子的記憶體裝置。交叉點型的雙端子的記憶體裝置容易進行記憶胞元的微細化/高積體化。
交叉點型的雙端子的記憶體裝置的記憶胞元例如具有電阻變化元件與開關元件。藉由記憶胞元具有開關元件，可抑制選擇記憶胞元以外的記憶胞元內流動的電流。
對開關元件要求具備低漏電流、高接通電流、及高可靠性等優異的特性。
實施形態的記憶體裝置包括：第一導電層；第二導電層；第三導電層；電阻變化層，設置於所述第一導電層與所述第二導電層之間；以及開關層，設置於所述第二導電層與所述第三導電層之間，於所述第一導電層與第三導電層之間設置有所述第二導電層， 所述開關層包含第一區域、第二區域、以及設置於所述第一區域與所述第二區域之間的第三區域，所述第一區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)，所述第二區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元素、以及氧(O)或氮(N)，所述第三區域包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)、以及選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素。
另一實施形態的記憶體裝置包括：多個第一配線；多個第二配線，與所述多個第一配線交叉；以及記憶胞元，位於所述第二配線與所述第一配線交叉的區域，所述記憶胞元包含：第一導電層；第二導電層；第三導電層；電阻變化層，設置於所述第一導電層與所述第二導電層之間；以及開關層，設置於所述第二導電層與所述第三導電層之間，於所述第一導電層與所述第三導電層之間設置有所述第二導電層，所述開關層包含第一區域、第二區域、以及設置於所述第一區域與所述第二區域之間的第三區域，所述第一區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)，所述第二區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元 素、以及氧(O)或氮(N)，所述第三區域包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)、以及選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素。
藉由本實施形態，可提供一種具有特性優異的開關元件的記憶體裝置。
10:下部電極(第一導電層)
20:中間電極(第二導電層)
30:上部電極(第三導電層)
40:電阻變化層
40x:高電阻層
40y:低電阻層
41:固定層
42:隧道層
43:自由層
50:開關層
51:第一區域
51x:第一低氧部分(第一部分)
51y:第一高氧部分(第二部分)
52:第二區域
52x:第二低氧部分
52y:第二高氧部分
53:第三區域
53a:基質
53b:金屬
54:第四區域
55:第五區域
100:記憶胞元陣列
101:半導體基板
102:字元線(第一配線)
103:位元線(第二配線)
104:第一控制電路
105:第二控制電路
106:感測電路
A、B、C:記憶胞元
EA1、EA2、EA3:電子親和力
MC:記憶胞元
Vwrite:寫入電壓
Vwrite/2:寫入電壓的一半的電壓
Ion:接通電流
Ihalf:半選擇漏電流
Vth:臨限值電壓
圖1是第一實施形態的記憶體裝置的框圖。
圖2是第一實施形態的記憶體裝置的記憶胞元的示意剖面圖。
圖3是第一實施形態的記憶體裝置的課題的說明圖。
圖4是第一實施形態的開關元件的電流電壓特性的說明圖。
圖5是第一實施形態的記憶體裝置的作用及效果的說明圖。
圖6是第一實施形態的第一變形例的記憶體裝置的記憶胞元的示意剖面圖。
圖7是第一實施形態的第二變形例的記憶體裝置的記憶胞元的示意剖面圖。
圖8是第二實施形態的記憶體裝置的記憶胞元的示意剖面圖。
以下，參照附圖來說明本發明的實施形態。再者，以下的說明中，對於相同或類似的構件等標註相同的符號，對於已說明了 一次的構件等，適當省略其說明。
構成本說明書中的記憶體裝置的構件的化學組成的定性分析以及定量分析例如可藉由二次離子質量分析法(Secondary Ion Mass Spectroscopy，SIMS)、能量分散型X射線光譜法(Energy Dispersive X-ray Spectroscopy，EDX)或電子能量損失光譜法(Electron Energy Loss Spectroscopy，EELS)等來進行。另外，對於構成記憶體裝置的構件的厚度、構件間的距離等的測定，例如可使用穿透式電子顯微鏡(Transmission Electron Microscope，TEM)。另外，對於構成記憶體裝置的構件的構成物質的鑑定、構成物質的存在比例的測量，例如可使用X射線光電子光譜分析(X-ray Photoelectron Spectroscopy，XPS)。
(第一實施形態)
第一實施形態的記憶體裝置包括：第一導電層；第二導電層；第三導電層；電阻變化層，設置於第一導電層與第二導電層之間；以及開關層，設置於第二導電層與第三導電層之間。於第一導電層與第三導電層之間設置有第二導電層。開關層包含第一區域、第二區域、以及設置於第一區域與第二區域之間的第三區域，第一區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)，第二區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元素、以及氧(O)或氮(N)，第三區域包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、 鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)、以及選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素。
另外，第一實施形態的記憶體裝置包括：多個第一配線；多個第二配線，與多個第一配線交叉；以及記憶胞元，位於第二配線與第一配線交叉的區域。記憶胞元包含：第一導電層；第二導電層；第三導電層；電阻變化層，設置於第一導電層與第二導電層之間；以及開關層，設置於第二導電層與第三導電層之間。於第一導電層與第三導電層之間設置有第二導電層。開關層包含第一區域、第二區域、以及設置於第一區域與第二區域之間的第三區域，第一區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)，第二區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元素、以及氧(O)或氮(N)，第三區域包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)、以及選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素。
圖1是第一實施形態的記憶體裝置的框圖。
第一實施形態的記憶體裝置的記憶胞元陣列100例如於 半導體基板101上介隔絕緣層而包括多個字元線102、以及與字元線102交叉的多個位元線103。位元線103例如設置於字元線102的上層。另外，於記憶胞元陣列100的周圍作為周邊電路設置有第一控制電路104、第二控制電路105、感測電路106。
字元線102是第一配線的一例。另外，位元線103是第二配線的一例。
於位元線103與字元線102交叉的區域設置有多個記憶胞元MC。第一實施形態的記憶體裝置是包括交叉點結構的雙端子的磁阻式記憶體。
多個字元線102分別連接於第一控制電路104。另外，多個位元線103分別連接於第二控制電路105。感測電路106連接於第一控制電路104及第二控制電路105。
第一控制電路104及第二控制電路105具備如下功能，即例如選擇所期望的記憶胞元MC，進行向所述記憶胞元MC的資料的寫入、記憶胞元MC的資料的讀出、記憶胞元MC的資料的消除等。於資料的讀出時，記憶胞元MC的資料以在字元線102與位元線103之間流動的電流量的形式被讀出。感測電路106具備判定所述電流量並判斷資料的極性的功能。例如，判定資料的「0」、「1」。
第一控制電路104、第二控制電路105、及感測電路106例如包括使用了形成於半導體基板101上的半導體器件的電子電路。
圖2是第一實施形態的記憶體裝置的記憶胞元的示意剖面圖。圖2示出圖1的記憶胞元陣列100中的、例如由虛線的圓所表示的一個記憶胞元MC的剖面。
如圖2所示，記憶胞元MC包括下部電極10、中間電極20、上部電極30、電阻變化層40、以及開關層50。電阻變化層40包含固定層41、隧道層42、以及自由層43。開關層50包含第一區域51、第二區域52、以及第三區域53。第三區域53包含基質53a與金屬53b。
下部電極10是第一導電層的一例。中間電極20是第二導電層的一例。上部電極30是第三導電層的一例。
下部電極10、電阻變化層40、及中間電極20構成記憶胞元MC的電阻變化元件。中間電極20、開關層50、及上部電極30構成記憶胞元MC的開關元件。
下部電極10連接於字元線102。下部電極10例如為金屬。下部電極10例如為鈦(Ti)、鎢(W)、鉭(Ta)、鉑(Pt)、或該些的氮化物。下部電極10例如為氮化鈦。下部電極10亦可為字元線102的一部分。
上部電極30連接於位元線103。上部電極30例如為金屬。上部電極30例如為鈦(Ti)、鎢(W)、鉭(Ta)、鉑(Pt)、或該些的氮化物。上部電極30例如為氮化鈦。上部電極30亦可為位元線103的一部分。
中間電極20設置於下部電極10與上部電極30之間。中 間電極20例如為金屬。中間電極20例如為鈦(Ti)、鎢(W)、鉭(Ta)、鉑(Pt)、或該些的氮化物。中間電極20例如為氮化鈦。
電阻變化層40設置於下部電極10與中間電極20之間。電阻變化層40具有固定層41、隧道層42、以及自由層43。電阻變化層40包括包含固定層41、隧道層42、以及自由層43的磁隧道接面。
電阻變化層40具有藉由電阻變化儲存資料的功能。
固定層41為強磁性體。於固定層41中，磁化方向被固定為特定的方向。
隧道層42為絕緣體。於隧道層42中，電子藉由隧道效應(tunnel effect)而通過。
自由層43為強磁性體。於自由層43中，磁化方向發生變化。自由層43的磁化方向取得與固定層41的磁化方向平行的方向、及與固定層41的磁化方向相反的方向的任一狀態均可。例如，可藉由於下部電極10與中間電極20之間流動電流而使自由層43的磁化方向變化。
藉由使自由層43的磁化方向變化，從而電阻變化層40的電阻發生變化。於自由層43的磁化方向與固定層41的磁化方向為反向平行的情況下，成為電流不易流動的高電阻狀態。另一方面，於自由層43的磁化方向與固定層41的磁化方向為平行的方向的情況下，成為電流容易流動的低電阻狀態。
開關層50設置於中間電極20與上部電極30之間。開關 層50的自下部電極10朝向上部電極30的第一方向的厚度例如為2nm以上且10nm以下。
開關層50具有在特定的電壓(臨限值電壓)下電流急劇上升的非線性的電流電壓特性。開關層50具有抑制在半選擇胞元內流動的半選擇漏電流的增加的功能。
開關層50包含第一區域51、第二區域52、及第三區域53。第三區域53設置於第一區域51與第二區域52之間。
第一區域51設置於中間電極20與第三區域53之間。第一區域51例如與中間電極20及第三區域53相接。
第一區域51包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)。第一區域51包含氧(O)及氮(N)中的至少任一者。
第一區域51中不存在例如氧(O)及氮(N)以外的、且較第一元素而言原子濃度高的元素。
第一區域51包含選自由第一元素的氧化物、第一元素的氮化物、及第一元素的氮氧化物所組成的群組中的至少一個第一物質。第一物質例如為第一區域51的主要成分。所謂第一物質為第一區域51的主要成分，意指於第一區域51中不存在較第一物質而言莫耳分率高的物質。再者，莫耳分率與物質量分率為相同含義。
第一區域51中所含的第一物質的莫耳分率例如為90 mol%以上。
第一物質為絕緣體。第一物質例如為氧化錫、氧化鎵、氧化鋅、氧化鉭、氧化鈦、或氧化銦。
第一區域51的自下部電極10朝向上部電極30的第一方向的厚度例如為0.5nm以上且3nm以下。
第二區域52設置於上部電極30與第三區域53之間。第二區域52例如與上部電極30及第三區域53相接。
第二區域52包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元素、以及氧(O)或氮(N)。第二區域52包含氧(O)及氮(N)中的至少任一者。
第二區域52中不存在例如氧(O)及氮(N)以外的、且較第二元素而言原子濃度高的元素。第二元素例如與第一元素為相同元素。
第二區域52包含選自由第二元素的氧化物、第二元素的氮化物、及第二元素的氮氧化物所組成的群組中的至少一個第二物質。第二物質例如為第二區域52的主要成分。所謂第二物質為第二區域52的主要成分，意指於第二區域52中不存在較第二物質而言莫耳分率高的物質。
第二區域52中所含的第二物質的莫耳分率例如為90mol%以上。
第二物質為絕緣體。第二物質例如為氧化錫、氧化鎵、氧 化鋅、氧化鉭、氧化鈦、或氧化銦。第二物質例如與第一物質為相同物質。
第二區域52的自下部電極10朝向上部電極30的第一方向的厚度例如為0.5nm以上且3nm以下。
第三區域53設置於第一區域51與第二區域52之間。第三區域53例如與第一區域51及第二區域52相接。
第三區域53包含基質53a與金屬53b。
第三區域53包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)、以及選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素。第三區域53包含氧(O)及氮(N)中的至少任一者。以下，將選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素稱為添加金屬元素。
第三區域53中不存在例如氧(O)及氮(N)以外的、且較第三元素或添加金屬元素而言原子濃度高的元素。添加金屬元素例如與第一元素不同。添加金屬元素例如與第二元素不同。
第三元素、以及氧(O)及氮(N)中的至少任一者例如包含於基質53a中。另外，添加金屬元素例如包含於金屬53b中。
第三區域53包含選自由第三元素的氧化物、第三元素的氮化物、及第三元素的氮氧化物所組成的群組中的至少一個第三物質。
第三物質為絕緣體。第三物質例如為氧化鋯、氧化釔、氧化鈰、氧化鉿、氧化鋁、氮化鋁、氮氧化鋁、氧化鎂、或氧化鈮。
第三物質例如包含於基質53a中。
第三區域53包含添加金屬元素的金屬。以下將添加金屬元素的金屬稱為添加金屬。添加金屬例如為碲、銻、鉍、鈦、及鋅。添加金屬例如包含於第三區域53的金屬53b中。
第三物質及添加金屬為第三區域53的主要成分。所謂第三物質及添加金屬為第三區域53的主要成分，意指於第三區域53中不存在較第三物質及添加金屬而言莫耳分率高的物質。
第三區域53中所含的第三物質的莫耳分率例如為50mol%以上且90mol%以下。第三區域53中所含的添加金屬的莫耳分率例如為10mol%以上且40mol%以下。第三區域53中所含的第三物質的莫耳分率例如較第三區域53中所含的添加金屬的莫耳分率高。
第一區域51中所含的添加金屬元素的原子濃度較第三區域53中所含的添加金屬元素的原子濃度低。另外，第二區域52中所含的添加金屬元素的原子濃度較第三區域53中所含的添加金屬元素的原子濃度低。
第一區域51中所含的添加金屬的莫耳分率較第三區域53中所含的添加金屬的莫耳分率低。第一區域51中所含的添加金屬的莫耳分率例如為5mol%以下。
另外，第二區域52中所含的添加金屬的莫耳分率較第三 區域53中所含的添加金屬的莫耳分率低。第二區域52中所含的添加金屬的莫耳分率例如為5mol%以下。
第三區域53的自下部電極10朝向上部電極30的第一方向的厚度例如為1nm以上且5nm以下。
第三區域53的自下部電極10朝向上部電極30的第一方向的厚度例如較第一區域51的自下部電極10朝向上部電極30的第一方向的厚度厚。另外，第三區域53的自下部電極10朝向上部電極30的第一方向的厚度例如較第二區域52的自下部電極10朝向上部電極30的第一方向的厚度厚。
第三區域53的電子親和力較第一區域51的電子親和力及第二區域52的電子親和力小。另外，第三物質的電子親和力較第一物質的電子親和力及第二物質的電子親和力小。
開關層50例如可藉由濺鍍法而形成。包含基質53a與金屬53b的第三區域53例如可藉由使用了包含第三物質的靶材與包含添加金屬的靶材的共濺鍍法(co-sputtering法)而形成。
接下來，對第一實施形態的記憶體裝置的作用及效果進行說明。
如上所述，第一實施形態的記憶體裝置藉由使自由層43的磁化方向變化，從而電阻變化層40的電阻發生變化。於自由層43的磁化方向與固定層41的磁化方向為相反方向的情況下，成為電流不易流動的高電阻狀態。另一方面，於自由層43的磁化方向與固定層41的磁化方向為平行的方向的情況下，成為電流容易流 動的低電阻狀態。
例如，將電阻變化層40的高電阻狀態定義為資料「1」，將低電阻狀態定義為資料「0」。記憶胞元MC可維持不同的電阻狀態，藉此能夠儲存「0」與「1」的一位元資料。一個記憶胞元的寫入藉由在連接於此胞元的位元線與字元線之間流動電流來進行。
圖3是第一實施形態的記憶體裝置的課題的說明圖。圖3示出了當為了進行寫入動作而選擇了記憶胞元陣列內的一個記憶胞元MC時施加至記憶胞元MC的電壓。字元線與位元線的交點表示各記憶胞元MC。
所選擇的記憶胞元MC為記憶胞元A(選擇胞元)。向與記憶胞元A相連的字元線施加寫入電壓Vwrite。另外，向與記憶胞元A相連的位元線施加0V。
以下，以向不與記憶胞元A連接的字元線及位元線施加寫入電壓的一半的電壓(Vwrite/2)的情況為例進行說明。
施加至連接於不與記憶胞元A連接的字元線及位元線的記憶胞元C(非選擇胞元)的電壓為0V。即，未施加電壓。
另一方面，向連接於與記憶胞元A連接的字元線或位元線的記憶胞元B(半選擇胞元)施加寫入電壓Vwrite的一半的電壓(Vwrite/2)。因此，在記憶胞元B(半選擇胞元)內流動半選擇漏電流。
圖4是第一實施形態的開關元件的電流電壓特性的說明圖。橫軸為施加至開關元件的電壓，縱軸為在開關元件內流動的電 流。
開關元件具有在臨限值電壓Vth下電流急劇上升的非線性的電流電壓特性。臨限值電壓Vth例如為0.5V以上且3V以下。
以寫入電壓Vwrite較臨限值電壓Vth高，且寫入電壓Vwrite的一半的電壓(Vwrite/2)較臨限值電壓低的方式，對寫入電壓Vwrite進行設定。當施加了寫入電壓Vwrite時，在開關元件內流動的電流為接通電流(圖4中的Ion)。當施加了寫入電壓Vwrite的一半的電壓(Vwrite/2)時，在開關元件內流動的電流為半選擇漏電流(圖4中的Ihalf)。
若半選擇漏電流大，則例如會導致晶片的消耗電力的增大。另外，例如配線中的壓降增加，從而不再向選擇胞元施加充分高的電壓，向記憶胞元MC的寫入動作變得不穩定。另外，若接通電流小，則例如在選擇胞元內流動的電流不足，從而產生向記憶胞元MC的寫入不足。因此，對於開關元件的電流電壓特性要求兼顧低半選擇漏電流與高接通電流。
圖5的(a)、圖5的(b)、及圖5的(c)是第一實施形態的記憶體裝置的作用及效果的說明圖。圖5的(a)是第一比較例的開關元件的電流電壓特性的說明圖。圖5的(b)是第二比較例的開關元件的電流電壓特性的說明圖。圖5的(c)是第一實施形態的開關元件的電流電壓特性的說明圖。
圖5的(a)、圖5的(b)、及圖5的(c)分別表示不 向開關元件施加電壓的情況(左圖)以及向開關元件施加了寫入電壓Vwrite的情況(右圖)的能帶結構。
第一比較例的開關元件與第一實施形態的開關元件的不同之處在於，開關層的第三區域53不包含金屬53b。
如圖5的(a)的左圖所示，第一比較例的開關層與第一實施形態的開關層同樣地，第三區域53的電子親和力EA3較第一區域51的電子親和力EA1及第二區域52的電子親和力EA2小。換言之，包括第三區域53夾在較第三區域53而言相對於電子的障壁低的第一區域51及第二區域52的三層結構。藉由包括上述三層結構，例如與不包括第一區域51及第二區域52的結構相比，可在維持低半選擇漏電流的同時使接通電流增加。
如圖5的(a)的右圖所示，在向上部電極30施加了寫入電壓Vwrite的情況下，在開關層內流動基於福勒-諾德漢穿隧(Fowler-Nordheim tunneling)傳導(FN穿隧傳導)的FN穿隧電流(以下稱為FN電流)。FN電流藉由如下方式流動：藉由施加寫入電壓Vwrite，電子在障壁的厚度變薄的第一區域51、第三區域53、及第二區域52內穿隧。
第一比較例的開關層包括三層結構，藉此可在維持低半選擇漏電流的同時使接通電流增加。但是，例如為了提高記憶體裝置的性能，有時要求接通電流的進一步的增加。
第二比較例的開關層與第一實施形態的開關層同樣地，開關層的第三區域53包含金屬53b。第二比較例的開關層與第一 實施形態的開關層的不同之處在於，除了第三區域53以外，第一區域51及第二區域52亦包含金屬53b。
如圖5的(b)的右圖所示，在向上部電極30施加了寫入電壓Vwrite的情況下，在開關層內除了流動FN電流以外，還流動基於普爾-夫倫克爾(Poole-Frenkel)傳導(PF傳導)的電流(以下稱為PF電流)。PF電流藉由如下方式流動：電子在由第一區域51、第三區域53、及第二區域52中所含的金屬53b形成的能階間跳躍地移動。
第二比較例的開關元件藉由在開關層內除了流動FN電流以外還流動PF電流，從而接通電流變高。但是，若反覆進行針對第二比較例的開關元件的寫入動作，則會產生開關元件的電流電壓特性的劣化。具體而言，例如由於反覆進行寫入動作，開關元件的接通電流下降。
開關元件的電流電壓特性的劣化例如是因第一區域51中所含的金屬53b擴散至中間電極20而產生。另外，開關元件的電流電壓特性的劣化例如是因第二區域52中所含的金屬53b擴散至上部電極30而產生。
第二比較例的開關元件中，作為初始特性，接通電流增加，但由於反覆進行寫入動作，電流電壓特性劣化。因此，開關元件的可靠性下降。
第一實施形態的開關元件的開關層與第二比較例的開關層不同，第一區域51及第二區域52不包含金屬53b。
如圖5的(c)的右圖所示，在向上部電極30施加了寫入電壓Vwrite的情況下，與第二比較例同樣地在開關層內除了流動FN電流以外，還流動PF電流。因此，開關元件的接通電流變高。
第一區域51及第二區域52不包含金屬53b，因此即便在反覆進行針對第一實施形態的開關元件的寫入動作的情況下，亦可抑制金屬53b擴散至中間電極20或上部電極30。因此，與第二比較例相比，開關元件的可靠性提高。
藉由第一實施形態，可實現具備低半選擇漏電流、高接通電流、及高可靠性的開關元件。
就提高接通電流的觀點而言，第三區域53中所含的添加金屬的莫耳分率例如較佳為10mol%以上，更佳為20mol%以上、進而佳為30mol%以上。
就提高可靠性的觀點而言，第一區域51中所含的添加金屬元素的原子濃度例如較佳為5原子%以下，更佳為1原子%以下。就提高可靠性的觀點而言，第一區域51中所含的添加金屬的莫耳分率例如較佳為5mol%以下，更佳為1mol%以下。就提高可靠性的觀點而言，較佳為第一區域51不包含添加金屬元素及添加金屬。
就提高可靠性的觀點而言，第二區域52中所含的添加金屬元素的原子濃度例如較佳為5原子%以下，更佳為1原子%以下。就提高可靠性的觀點而言，第二區域52中所含的添加金屬的莫耳分率例如較佳為5mol%以下，更佳為1mol%以下。就提高可 靠性的觀點而言，較佳為第二區域52不包含添加金屬元素及添加金屬。
(第一變形例)
第一實施形態的第一變形例的記憶體裝置與第一實施形態的記憶體裝置的不同之處在於，第一區域包含第一部分、以及設置於第一部分與第三區域之間的第二部分，第二部分的氧(O)的原子濃度較第一部分的氧(O)的原子濃度高。
圖6是第一實施形態的第一變形例的記憶體裝置的記憶胞元的示意剖面圖。圖6是與第一實施形態的圖2對應的圖。
如圖6所示，記憶胞元MC包括下部電極10、中間電極20、上部電極30、電阻變化層40、及開關層50。電阻變化層40包含固定層41、隧道層42、及自由層43。開關層50包含第一區域51、第二區域52、及第三區域53。第三區域53包含基質53a與金屬53b。
第一區域51包含第一低氧部分51x與第一高氧部分51y。另外，第二區域52包含第二低氧部分52x與第二高氧部分52y。第一低氧部分51x是第一部分的一例。第一高氧部分51y是第二部分的一例。
第一高氧部分51y設置於第三區域53與第一低氧部分51x之間。第一高氧部分51y的氧(O)的原子濃度較第一低氧部分51x的氧(O)的原子濃度高。
第二高氧部分52y設置於第三區域53與第二低氧部分 52x之間。第二高氧部分52y的氧(O)的原子濃度較第二低氧部分52x的氧(O)的原子濃度高。
包含第一低氧部分51x與第一高氧部分51y的第一區域51、及包含第二低氧部分52x與第二高氧部分52y的第二區域52例如可藉由濺鍍法而形成。例如，一邊使環境中的氧濃度變化，一邊進行濺鍍，藉此可形成氧原子濃度不同的部分。
藉由包含高濃度的氧，第一高氧部分51y的電子親和力較第一低氧部分51x的電子親和力小。換言之，第一高氧部分51y的相對於電子的障壁較第一低氧部分51x的相對於電子的障壁高。第一區域51的相對於電子的障壁在中間電極20與第三區域53之間階段性地變高。
藉由包含高濃度的氧，第二高氧部分52y的電子親和力較第二低氧部分52x的電子親和力小。換言之，第二高氧部分52y的相對於電子的障壁較第二低氧部分52x的相對於電子的障壁高。第二區域52的相對於電子的障壁在上部電極30與第三區域53之間階段性地變高。
第一實施形態的第一變形例的開關層50的相對於電子的障壁朝向第三區域53而階段性地變高。藉由上述結構，容易在維持低半選擇漏電流的同時使接通電流增加。
(第二變形例)
第一實施形態的第二變形例的記憶體裝置與第一實施形態的記憶體裝置的不同之處在於，開關層更包含第四區域以及第五區 域，於第四區域與第三區域之間設置有第一區域，第四區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第四元素、以及氧(O)或氮(N)，於第三區域與第五區域之間設置有第二區域，第五區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第五元素、以及氧(O)或氮(N)，第四元素與第一元素不同，第五元素與第二元素不同。
圖7是第一實施形態的第二變形例的記憶體裝置的記憶胞元的示意剖面圖。圖7是與第一實施形態的圖2對應的圖。
如圖7所示，記憶胞元MC包括下部電極10、中間電極20、上部電極30、電阻變化層40、及開關層50。電阻變化層40包含固定層41、隧道層42、及自由層43。開關層50包含第一區域51、第二區域52、第三區域53、第四區域54、及第五區域55。第三區域53包含基質53a與金屬53b。
第四區域54設置於中間電極20與第一區域51之間。於第四區域54與第三區域53之間設置有第一區域51。
第四區域54包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第四元素、以及氧(O)或氮(N)。第四元素與第一元素不同。
第四區域54的電子親和力較第一區域51的電子親和力大。第四元素以使得第四區域54的電子親和力較第一區域51的電子親和力大的方式選擇。
第五區域55設置於上部電極30與第二區域52之間。於第三區域53與第五區域55之間設置有第二區域52。
第五區域55包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第五元素、以及氧(O)或氮(N)。第五元素與第二元素不同。
第五區域55的電子親和力較第二區域52的電子親和力大。第五元素以使得第五區域55的電子親和力較第二區域52的電子親和力大的方式選擇。
第四區域54的電子親和力較第一區域51的電子親和力大。換言之，第四區域54的相對於電子的障壁較第一區域51的相對於電子的障壁低。開關層50的相對於電子的障壁在中間電極20與第三區域53之間階段性地變高。
另外，第五區域55的電子親和力較第二區域52的電子親和力大。換言之，第五區域55的相對於電子的障壁較第二區域52的相對於電子的障壁低。開關層50的相對於電子的障壁在上部電極30與第三區域53之間階段性地變高。
第一實施形態的第二變形例的開關層50的相對於電子的障壁朝向第三區域53而階段性地變高。藉由上述結構，容易在維持低半選擇漏電流的同時使接通電流增加。
藉由以上第一實施形態及變形例，可實現具備低半選擇漏電流、高接通電流、及高可靠性的開關元件。藉此，藉由第一實施形態及變形例，可實現具有特性優異的開關元件的記憶體裝置。
(第二實施形態)
第二實施形態的記憶體裝置為電阻變化型記憶體(電阻式隨機存取記憶體(Resistive Random Access Memory，ReRAM))，在此方面與第一實施形態的記憶體裝置不同。以下，對於與第一實施形態重複的內容省略一部分記述。
圖8是第二實施形態的記憶體裝置的記憶胞元的示意剖面圖。圖8示出圖1的記憶胞元陣列100中的、例如由虛線的圓表示的一個記憶胞元MC的剖面。
如圖8所示，記憶胞元MC包括下部電極10、中間電極20、上部電極30、電阻變化層40、及開關層50。電阻變化層40包含高電阻層40x及低電阻層40y。開關層50包含第一區域51、第二區域52、及第三區域53。第三區域53包含基質53a與金屬53b。
下部電極10是第一導電層的一例。中間電極20是第二導電層的一例。上部電極30是第三導電層的一例。
下部電極10、電阻變化層40、及中間電極20構成記憶胞元MC的電阻變化元件。中間電極20、開關層50、及上部電極30構成記憶胞元MC的開關元件。
電阻變化層40包含高電阻層40x與低電阻層40y。
高電阻層40x例如為金屬氧化物。高電阻層40x例如為氧化鋁、氧化鉿、氧化鋯、氧化鉭、或氧化鈮。
低電阻層40y例如為金屬氧化物。低電阻層40y例如為 氧化鈦、氧化鈮、氧化鉭、或氧化鎢。
藉由向電阻變化層40施加電流，電阻變化層40自高電阻狀態變化為低電阻狀態、或者自低電阻狀態變化為高電阻狀態。藉由向電阻變化層40施加電流，氧離子在高電阻層40x與低電阻層40y之間移動，低電阻層40y中的缺氧量(氧空位量)發生變化。電阻變化層40的導電性隨著低電阻層40y中的缺氧量而變化。低電阻層40y是所謂的空位調製傳導性氧化物(Vacancy Modulated Conductive Oxide)。
例如，將高電阻狀態定義為資料「1」，將低電阻狀態定義為資料「0」。記憶胞元能夠儲存「0」與「1」的一位元資料。
開關層50的結構與第一實施形態的記憶體裝置相同。
藉由以上第二實施形態的記憶體裝置，與第一實施形態同樣地可實現具備低半選擇漏電流、高接通電流、及高可靠性的開關元件。藉此，根據第二實施形態，可實現具有特性優異的開關元件的記憶體裝置。
於第一實施形態中，作為雙端子的記憶體裝置以磁阻式記憶體為例進行了說明，於第二實施形態中，作為記憶體裝置以電阻變化型記憶體為例進行了說明，但本發明可應用於其他雙端子的記憶體裝置中。例如，本發明可應用於相變化記憶體(Phase Change Memory，PCM)或者鐵電式記憶體(鐵電式隨機存取記憶體(Ferroelectric Random Access Memory，FeRAM))中。
以上對本發明的若干實施形態進行了說明，但該些實施 形態是作為示例而提示，並不意圖限定發明的範圍。該些新穎的實施形態可以其他的各種形態來實施，在不脫離發明主旨的範圍內可進行各種省略、替換、變更。例如，亦可將一實施形態的構成部件替換或變更為另一實施形態的構成部件。該些實施形態或其變形包含於發明的範圍或主旨內，並且包含於申請專利範圍所記載的發明及其均等的範圍內。
10:下部電極(第一導電層)
20:中間電極(第二導電層)
30:上部電極(第三導電層)
40:電阻變化層
41:固定層
42:隧道層
43:自由層
50:開關層
51:第一區域
52:第二區域
53:第三區域
53a:基質
53b:金屬
MC:記憶胞元

Claims (20)

  1. 一種記憶體裝置，包括：第一導電層；第二導電層；第三導電層；電阻變化層，設置於所述第一導電層與所述第二導電層之間；以及開關層，設置於所述第二導電層與所述第三導電層之間，於所述第一導電層與所述第三導電層之間設置有所述第二導電層，所述開關層包含第一區域、第二區域、以及設置於所述第一區域與所述第二區域之間的第三區域，所述第一區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)，所述第二區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元素、以及氧(O)或氮(N)，所述第三區域包含絕緣體部分與添加金屬部分，所述絕緣體部分包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)，所述添加金屬部分包含選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素， 所述第三區域中所含的所述至少一個金屬元素的原子濃度較所述第一區域中所含的所述至少一個金屬元素的原子濃度高，所述第三區域中所含的所述至少一個金屬元素的原子濃度較所述第二區域中所含的所述至少一個金屬元素的原子濃度高。
  2. 如請求項1所述的記憶體裝置，其中，所述第一元素與所述第二元素為相同元素。
  3. 如請求項1所述的記憶體裝置，其中，所述金屬元素與所述第一元素不同，所述金屬元素與所述第二元素不同。
  4. 如請求項1所述的記憶體裝置，其中，所述第三區域的自所述第一導電層朝向所述第二導電層的第一方向的厚度較所述第一區域的所述第一方向的厚度及所述第二區域的所述第一方向的厚度厚。
  5. 如請求項1所述的記憶體裝置，其中，所述第三區域的電子親和力較所述第一區域的電子親和力及所述第二區域的電子親和力小。
  6. 如請求項1所述的記憶體裝置，其中，所述第一區域包含選自由所述第一元素的氧化物、所述第一元素的氮化物、及所述第一元素的氮氧化物所組成的群組中的至少一個第一物質，所述第二區域包含選自由所述第二元素的氧化物、所述第二元素的氮化物、及所述第二元素的氮氧化物所組成的群組中的至少一個第二物質，所述絕緣體部分包含選自由所述第三元素的氧化物、所述第 三元素的氮化物、及所述第三元素的氮氧化物所組成的群組中的至少一個第三物質。
  7. 如請求項6所述的記憶體裝置，其中，所述第三區域中所含的所述第三物質的莫耳分率為50mol%以上。
  8. 如請求項6所述的記憶體裝置，其中，所述第三區域中所含的所述金屬的莫耳分率為10mol%以上。
  9. 如請求項6所述的記憶體裝置，其中，所述第三物質的電子親和力較所述第一物質的電子親和力及所述第二物質的電子親和力小。
  10. 如請求項1所述的記憶體裝置，其中，所述第一區域包含第一部分、以及設置於所述第一部分與所述第三區域之間的第二部分，且所述第二部分的氧原子濃度較所述第一部分的氧原子濃度高。
  11. 如請求項1所述的記憶體裝置，其中，所述開關層更包含第四區域、以及第五區域，於所述第四區域與所述第三區域之間設置有所述第一區域，所述第四區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第四元素、以及氧(O)或氮(N)，於所述第三區域與所述第五區域之間設置有所述第二區域，所述第五區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第五元素、以及 氧(O)或氮(N)，所述第四元素與所述第一元素不同，所述第五元素與所述第二元素不同。
  12. 如請求項1所述的記憶體裝置，其中，所述電阻變化層包含磁隧道接面。
  13. 一種記憶體裝置，包括：多個第一配線；多個第二配線，與所述多個第一配線交叉；以及記憶胞元，位於所述第二配線與所述第一配線交叉的區域，所述記憶胞元包含：第一導電層；第二導電層；第三導電層；電阻變化層，設置於所述第一導電層與所述第二導電層之間；以及開關層，設置於所述第二導電層與所述第三導電層之間，於所述第一導電層與所述第三導電層之間設置有所述第二導電層，所述開關層包含第一區域、第二區域、以及設置於所述第一區域與所述第二區域之間的第三區域，所述第一區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第一元素、以及氧(O)或氮(N)， 所述第二區域包含選自由錫(Sn)、鎵(Ga)、鋅(Zn)、鉭(Ta)、鈦(Ti)、及銦(In)所組成的群組中的至少一個第二元素、以及氧(O)或氮(N)，所述第三區域包含絕緣體部分與添加金屬部分，所述絕緣體部分包含選自由鋯(Zr)、釔(Y)、鈰(Ce)、鉿(Hf)、鋁(Al)、鎂(Mg)、及鈮(Nb)所組成的群組中的至少一個第三元素、氧(O)或氮(N)，所述添加金屬部分包含選自由碲(Te)、銻(Sb)、鉍(Bi)、鈦(Ti)、及鋅(Zn)所組成的群組中的至少一個金屬元素，所述第三區域中所含的所述至少一個金屬元素的原子濃度較所述第一區域中所含的所述至少一個金屬元素的原子濃度高，所述第三區域中所含的所述至少一個金屬元素的原子濃度較所述第二區域中所含的所述至少一個金屬元素的原子濃度高。
  14. 如請求項13所述的記憶體裝置，其中，所述第一元素與所述第二元素為相同元素。
  15. 如請求項13所述的記憶體裝置，其中，所述金屬元素與所述第一元素不同，所述金屬元素與所述第二元素不同。
  16. 如請求項13所述的記憶體裝置，其中，所述第三區域的自所述第一導電層朝向所述第二導電層的第一方向的厚度較所述第一區域的所述第一方向的厚度及所述第二區域的所述第一方向的厚度厚。
  17. 如請求項13所述的記憶體裝置，其中，所述第三區域的電子親和力較所述第一區域的電子親和力及所述第二區域的 電子親和力小。
  18. 如請求項13所述的記憶體裝置，其中，所述第一區域包含選自由所述第一元素的氧化物、所述第一元素的氮化物、及所述第一元素的氮氧化物所組成的群組中的至少一個第一物質，所述第二區域包含選自由所述第二元素的氧化物、所述第二元素的氮化物、及所述第二元素的氮氧化物所組成的群組中的至少一個第二物質，所述絕緣體部分包含選自由所述第三元素的氧化物、所述第三元素的氮化物、及所述第三元素的氮氧化物所組成的群組中的至少一個第三物質。
  19. 如請求項18所述的記憶體裝置，其中，所述第三區域中所含的所述第三物質的莫耳分率為50mol%以上。
  20. 如請求項18所述的記憶體裝置，其中，所述第三區域中所含的所述金屬的莫耳分率為10mol%以上。
TW112116200A 2022-09-21 2023-05-02 記憶體裝置 TWI873616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022150281A JP2024044634A (ja) 2022-09-21 2022-09-21 記憶装置
JP2022-150281 2022-09-21

Publications (2)

Publication Number Publication Date
TW202415256A TW202415256A (zh) 2024-04-01
TWI873616B true TWI873616B (zh) 2025-02-21

Family

ID=90243667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116200A TWI873616B (zh) 2022-09-21 2023-05-02 記憶體裝置

Country Status (4)

Country Link
US (1) US20240099153A1 (zh)
JP (1) JP2024044634A (zh)
CN (1) CN117750778A (zh)
TW (1) TWI873616B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119365063B (zh) * 2024-10-29 2025-09-02 北京大学 选通管及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030185048A1 (en) * 2002-04-02 2003-10-02 Peter Fricke Cubic memory array
US20130286712A1 (en) * 2010-12-30 2013-10-31 Micron Technology, Inc. Bipolar switching memory cell with built-in "on" state rectifying current-voltage characteristics
US20140098592A1 (en) * 2012-10-08 2014-04-10 Jae-Kyu Lee Resistive memory device including compensation resistive device and method of compensating resistance distribution
TW201535373A (zh) * 2014-01-17 2015-09-16 Sony Corp 開關元件及記憶裝置
TW201703045A (zh) * 2015-04-27 2017-01-16 Sony Semiconductor Solutions Corp 記憶體裝置、記憶體系統及記憶體控制方法
TW201803168A (zh) * 2016-07-11 2018-01-16 旺宏電子股份有限公司 具有高耐久性之相變化記憶體的積體電路及其製造方法
US20200066968A1 (en) * 2018-08-21 2020-02-27 Qualcomm Incorporated Spin-orbit torque (sot) magnetic tunnel junction (mtj) (sot-mtj) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
TW202034458A (zh) * 2019-03-08 2020-09-16 日商東芝記憶體股份有限公司 記憶裝置
TW202230787A (zh) * 2021-01-20 2022-08-01 日商索尼半導體解決方案公司 開關元件及記憶裝置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030185048A1 (en) * 2002-04-02 2003-10-02 Peter Fricke Cubic memory array
US20040042313A1 (en) * 2002-04-02 2004-03-04 Peter Fricke Cubic memory array
US20130286712A1 (en) * 2010-12-30 2013-10-31 Micron Technology, Inc. Bipolar switching memory cell with built-in "on" state rectifying current-voltage characteristics
US20140098592A1 (en) * 2012-10-08 2014-04-10 Jae-Kyu Lee Resistive memory device including compensation resistive device and method of compensating resistance distribution
TW201535373A (zh) * 2014-01-17 2015-09-16 Sony Corp 開關元件及記憶裝置
TW201703045A (zh) * 2015-04-27 2017-01-16 Sony Semiconductor Solutions Corp 記憶體裝置、記憶體系統及記憶體控制方法
TW201803168A (zh) * 2016-07-11 2018-01-16 旺宏電子股份有限公司 具有高耐久性之相變化記憶體的積體電路及其製造方法
US20200066968A1 (en) * 2018-08-21 2020-02-27 Qualcomm Incorporated Spin-orbit torque (sot) magnetic tunnel junction (mtj) (sot-mtj) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
TW202034458A (zh) * 2019-03-08 2020-09-16 日商東芝記憶體股份有限公司 記憶裝置
TW202230787A (zh) * 2021-01-20 2022-08-01 日商索尼半導體解決方案公司 開關元件及記憶裝置

Also Published As

Publication number Publication date
JP2024044634A (ja) 2024-04-02
CN117750778A (zh) 2024-03-22
TW202415256A (zh) 2024-04-01
US20240099153A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US8395928B2 (en) Threshold device for a memory array
US7786459B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
WO2014036264A1 (en) Resistive memory devices
US10892300B2 (en) Storage device
KR102631895B1 (ko) 기억 소자 및 기억 장치
WO2017217119A1 (ja) 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
TWI873616B (zh) 記憶體裝置
US20240215467A1 (en) Memory device
US9779808B2 (en) Resistance random access memory device and method for operating same
US20240215459A1 (en) Memory device
EP4344394B1 (en) Memory device
US20240215259A1 (en) Memory device
US20250301665A1 (en) Storage device
TWI899614B (zh) 記憶裝置
JP2024089607A (ja) 記憶装置
JP2025145773A (ja) 記憶装置
JP2024089606A (ja) 記憶装置
US20250095733A1 (en) Storage device and method of controlling storage device
CN118234249A (zh) 存储装置
CN118234248A (zh) 存储装置
JP2024089605A (ja) 記憶装置
CN118234247A (zh) 存储装置