[go: up one dir, main page]

WO1993011491A1 - Memory card device - Google Patents

Memory card device Download PDF

Info

Publication number
WO1993011491A1
WO1993011491A1 PCT/JP1992/001565 JP9201565W WO9311491A1 WO 1993011491 A1 WO1993011491 A1 WO 1993011491A1 JP 9201565 W JP9201565 W JP 9201565W WO 9311491 A1 WO9311491 A1 WO 9311491A1
Authority
WO
WIPO (PCT)
Prior art keywords
block
data
area
rescue
blocks
Prior art date
Application number
PCT/JP1992/001565
Other languages
English (en)
French (fr)
Inventor
Shimpei Yoshioka
Kazuo Konishi
Koji Maruyama
Toshiaki Sato
Original Assignee
Kabushiki Kaisha Toshiba
Toshiba Ave Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba, Toshiba Ave Co., Ltd. filed Critical Kabushiki Kaisha Toshiba
Priority to EP92924030A priority Critical patent/EP0615193A4/en
Priority to US08/211,635 priority patent/US5483491A/en
Publication of WO1993011491A1 publication Critical patent/WO1993011491A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Definitions

  • the present invention relates to a memory using an EEPROM (Electrically Releasable And Programmable Read Only Memory) as a semiconductor memory.
  • EEPROM Electrically Releasable And Programmable Read Only Memory
  • Field of the Invention relates to a memory device, and more particularly to a device suitable for use in an electronic still camera device that converts an optical image of a photographed subject into digital image data and records the digital image data in a semiconductor memory. Background technology
  • an electronic still camera device that converts an optical image of a photographed subject into an electrical image signal using a solid-state image sensor, converts the image signal into digital image data, and records the digital image data in a semiconductor memory.
  • a memory card in which semiconductor memory is housed in a card-shaped case is configured to be detachable from the camera body.
  • the handling is equivalent to that of a film in a normal camera.
  • the memory card of the electronic still camera device is currently being standardized, and as a built-in semiconductor memory.
  • a large storage capacity is required to record multiple digital image data.
  • SRAM Static Random
  • mask R0M mask R0M
  • EEPR0M which can electrically write and erase data
  • the memory card using SRAM has the advantage that it can support any format data structure and has the advantage of fast data write and read speeds. Since it is necessary to store the backup battery in the memory power to hold the data, the storage capacity must be reduced by installing the battery storage space, and the cost of the SRAM itself is high and economical It has the problem of causing a serious disadvantage.
  • EEPROM has attracted attention as a semiconductor memory used for memory cards.
  • This EEPROM is attracting attention as a recording medium that replaces a magnetic disk.It does not require a backup battery to hold data and can reduce the cost of the chip itself. Due to its unique advantages, it has been actively developed for use as a memory card.
  • Fig. 1 shows a comparison between the length of a memory card using SRAM (SRAM card) and the length of a memory card using EEPR0M (EEPROM card).
  • SRAM card SRAM card
  • EEPROM card EEPROM card
  • the SRAM has a fast write speed and a fast read speed
  • the EEPROM has a slow write speed and a slow read speed.
  • EEPR0M writes and reads a large amount of data for one page at a time in page mode, so the data write speed is faster than in random access mode. And the read speed is faster, and the erase mode of comparison item 5 is
  • EEPR0M does not erase the previously written data when writing new data to the area where the data is already written, that is, when rewriting data overnight. This data cannot be written when writing new data.
  • the mode is to be executed.
  • the write verify of the comparison item 6 is a mode unique to the EEPROM, and does not exist in the SRAM. That is, when data is written in the EEPROM, complete writing is not normally performed by one write operation. For this reason, it is necessary to read the written contents of EEPROM 0M every time one write operation is performed to EEPROM, and check whether or not the data is written correctly.This is write verification. .
  • the data to be written to the EEPROM is recorded in the buffer memory, the data is transferred from the buffer memory to the EEPR0M, written, and then the contents written to the EEPROM are read and compared with the contents of the buffer memory. To determine whether they match. If it is determined that the data does not match (error) as a result of the write verification, the operation of writing the contents of the buffer memory to the EEPROM again is repeated.
  • EEPROM does not require a backup battery, is inexpensive, and can be written and read in units of pages.
  • the speed of writing and reading data in random access mode is slow, and there are modes that SRAM does not have, such as erase mode and write verification.
  • EEPPR0M is such that when the number of data rewrites exceeds a certain number, the memory cell is rapidly deteriorated and data write failure is likely to occur. That is, EEPROM was developed for the recording of program data and is intended to be able to rewrite data at the time of version up of the program. This is because it is not designed to handle a large number of data rewrites.
  • the conventional memory card with built-in EEPR0M treats the entire memory card with built-in EEPROM where a write failure has occurred as a defective product, which is extremely inefficient and economical. It has the disadvantage of being disadvantageous.
  • the present invention has been made in consideration of the above circumstances, and it is possible to continuously use i even in an EEPROM where a write failure has occurred in a section, and to make effective use of the storage area of the EEPROM 0 M. It is an object of the present invention to provide an extremely good memory force device that can be planned, is economically advantageous and can be put to practical use. Disclosure of the invention
  • an EEPROM having a data area and a relief area each including a plurality of blocks each having a fixed capacity, and a writing failure is detected in a block of the data area of the EEPROM.
  • the data to be written to the defective block is written by searching for a free block in the rescue area, and when the rescue area is full and a write error is detected in the block in the data area, Data to write to the block Rescue means for searching for and writing free blocks in the data area, and erasing the data in the free area by erasing the data while the blocks in the data area are being used for rescue by this rescue means.
  • control means for detecting the occurrence of the error and transferring the data of the block used for rescue in the data area to the empty block.
  • a memory card device includes an EEPROM having a data area composed of a plurality of blocks having a fixed capacity, and a state in which writing failure is detected in a block of the data area of the EEPROM.
  • Rescue means for retrieving and writing data to be written to the defective block by searching for an empty block in the data area;
  • a first control means for controlling blocks in which data is written by the rescue means so as to be continuously arranged in the data area, and a rescue block is continuously performed by the first control means.
  • the data of the block ′ is transferred to an empty block in the data area to maintain the continuity of the rescue block. 2 control means.
  • the repair area is not fixedly provided, and the repair means increases the repair block every time a write failure block occurs, so that the data area can be used effectively.
  • the rescue block is continuously arranged in the data area by the first and second control means, and when a block in which data has been written is allocated for rescue, the data of the block is rewritten. Free space in the data area, which is relocated to the block to maintain the continuity of the rescue block, so that multiple rescue blocks are not scattered in the storage area, The management of both the data area and the rescue block can be performed easily.
  • FIG. 1 is a diagram showing a comparison between the length of an SRAM card and an EEPR0M card.
  • FIG. 2 is a block diagram showing an embodiment of a memory card device according to the present invention. The figure shows the storage area of the EEPROM in the embodiment, FIG. 4 shows the details of the management table in the embodiment, and FIG. FIG. 6 is a diagram showing a countermeasure when the rescue area is full in the embodiment, FIG. 6 is a diagram showing a storage area of EEPR0M in another embodiment of the present invention, and FIG. FIG. 8 is a diagram showing details of a management table in the embodiment, and FIG. 8 is a diagram showing a recording operation to the EEPROM in the other embodiment.
  • reference numeral 11 denotes a memory card main body, which can be connected to the electronic still camera main body CA via a connector 12 provided at one end thereof.
  • a connector 12 provided at one end thereof.
  • data to be written to the memory card main body 11, address data indicating the writing location, and the like are supplied from the electronic still camera main body CA.
  • the data input / output control circuit 14 has a built-in buffer memory BM capable of high-speed writing and reading of data, and temporarily records the fetched data in the buffer memory BM. After that, the data input / output control circuit 14 writes the data recorded in the buffer memory BM into a plurality (four in the case shown) of the write memory 16 of the EEPROM 16 via the bus line 15. Read at the timing corresponding to the vehicle and record it in EEPROM16.
  • the data input / output control circuit 14 For example, every time data is written in page units to 16 for example, EEPR0M reads data written in page units from 16 and determines whether or not it matches the data recorded in the buffer memory BM. Perform verification. If the data read from the EEPR0M16 does not match the data recorded in the buffer memory BM, the data input / output control circuit 14 again outputs the data from the buffer memory BM. When the data read from the EEPROM 16 and the data recorded in the buffer memory BM completely match while this operation is repeated a predetermined number of times, Is completed. Next, when data is read from the EEPR0M16 to the outside of the memory card body 11, the data to be read from the electronic still camera body CA side via the connector 12 is specified.
  • the data input / output control circuit 14 reads the data from the EEPROM 16 based on the input address and temporarily records the data in the buffer memory BM. Thereafter, the data input / output control circuit 14 derives the data recorded in the buffer memory BM to the outside via the read connector 12, and the data is read there.
  • the data transfer between the electronic still camera main body CA and the memory card main body 11 is always performed via the buffer memory BM, so that the electronic still camera main body CA To memory card body 1 1 viewed from the side
  • the writing speed and reading speed of the data can be improved.
  • the write verification unique to EEPR0M1.6 is automatically processed inside the memory card body 11 using the memory memory BM.
  • the memory card body 11 can be used for an SRAM drive as a whole.
  • the EEPROM 16 has a storage area consisting of addresses 0000 to XXX, and this storage area is a minimum unit for handling data. It is divided into a number of blocks 1 to M of a certain capacity (1 block is usually several kbytes). Of these blocks, blocks 1 to N are data areas for recording normal data. This data area can be accessed directly from the outside of the memory card body 11, and by specifying an address directly through the connector 12, a page consisting of several hundred bytes can be obtained. By repeating data writing and reading in units, data writing and reading can be freely performed in block units.
  • Blocks N + 1 to M are rescue areas where data that could not be written to the data area due to a write error is written.
  • the rescue area is prohibited from being directly accessed from the outside of the memory card main body 11, and data writing and reading to the rescue area are performed according to instructions of the data input / output control circuit 14.
  • FIG. 4 shows a management table of a relief area provided in the EEPROM 16.
  • the relief area block It is configured so that the block numbers N10 1 to M correspond one-to-one with the start address of the block in which a write failure has occurred in the data area, and 0 0 before the start address is written. 0 Set to 0.
  • the state where blocks N + 1 to Y-1 are already used to remedy write errors is shown, and the top address AAAA to DDDD of the block where the write error occurred in the data area. Are recorded respectively.
  • the data input / output control circuit 14 determines that the block X is a write failure if no match is obtained even after performing the write verify process on the block X a predetermined number of times. Then, the data input / output control circuit 14 searches the management table shown in FIG. 4 and searches for a vacant block in the rescue area.
  • the data input / output control circuit 14 selects the block Y in the rescue area, writes the data that could not be written in the block X to the block Y, and performs the write verify processing. If the writing is successful, the leading address YYYY of the block X is written in the block number Y of the management table, and the rescue procedure is completed.
  • the data input / output control circuit 14 sets the start address of the block in the data area to which reading was requested by an external address. And all the head addresses written in the management table Is controlled so that if a match is found, the data is read out from the block in the rescue area corresponding to the matching start address.
  • the data input / output control circuit 14 uses the block of the data area requested to be read externally by an address.
  • the head address is compared with all the head addresses written in the management table, and if they match, control is performed so that data is erased from the block in the rescue area corresponding to the matched head address. I do.
  • the data input / output control circuit 14 records a use prohibition flag in place of the head address in the block number of the management table where the write failure has occurred.
  • the use prohibition flag for example, 111 is selected as an address that does not exist in the data area. Then, if the empty block Y of the retrieved rescue area is badly written, the data input / output control circuit 14 searches the management table for the next empty block Y + 1, and writes the data. It operates so as to perform
  • the management table contains, as shown in FIG. 5, all block numbers 1 to including the data area and the rescue area, and the data area. It is configured so that there is a one-to-one correspondence with the leading address of the block where the write failure has occurred, and the use of block numbers that have already been used for regular data recording in the data area is prohibited. 1 11 1 is recorded as a flag, and "0000" is recorded in a block number portion of the data area where data has not yet been recorded.
  • the rescue area is full, and data is written to block X in the data area and a write failure occurs. That is, when the data input / output control circuit 14 determines that the block X has a writing failure, the data input / output control circuit 14 searches the management table and searches for empty blocks N + 1 to M in the relief area. When it is determined that there is no free space in the rescue area, the data input / output control circuit 14 searches for empty blocks 1 to N in the data area of the management table.
  • the data input / output control circuit 14 writes the data that could not be written to the block X to the block N-1, and the write is verified by the write verify process.
  • the head address YYYY of the block X is written in the block number N-1 of the management table, and the rescue procedure is completed here.
  • the data area is in the memory card main body 11.
  • the area that can be directly accessed from the outside of the memory card that is, the capacity of the data area becomes the entire data recording capacity when the memory card body 11 is viewed from the outside, so the data area is used for rescue.
  • the fact that it is used means that the memory card main body 11 has been reduced in total data storage capacity when viewed from the outside, without having to fix it.
  • the data input / output control circuit 14 sets the data input / output control circuit 14 to The data in the block (block N-1 in Fig. 5) is automatically transferred to block N + 2 in the vacated relief area, and block N-1 in the data area is vacated. This prevents unnecessary reduction in the total data recording capacity when the memory card body 11 is viewed from the outside.
  • the management table is searched for a block having a free area in the rescue area.
  • the data that cannot be written to the defective block is transferred to the repair area Since EEPR0M16 in which writing failure has occurred partially can be used as it is, it is economically advantageous and suitable for practical use.
  • the rescue area when the rescue area is full, the free block of the data area is used for rescue, and when the block of the rescue area is freed by erasing data, it is used for rescue of the data area.
  • the data in the locked block is automatically transferred to the free block in the rescue area, so that more free blocks are secured in the data area, so that the storage area of the EEPROM 16 can be used effectively. Can be.
  • FIG. 6 shows another embodiment of the present invention. That is, as shown in FIG. 6, EEPR0M16 has a storage area consisting of addresses 0000 to XXXX, and this storage area is divided into a plurality of blocks 1 to M. I have. In the initial state, each of the blocks 1 to M is a data area for recording normal data. By specifying an address from the outside of the memory card main body 11, the blocks can be freely set in block units. Can write and read data
  • FIG. 7 shows a processing table provided in the EEPROM 16. That is, in this management table, the left column in the figure shows block numbers 1 to M, and the right column in the figure shows whether it is a data area or a rescue area. For a block designated as a rescue area, The repair block number corresponds one-to-one with the start address of the defective write block that was rescued by the rescue block. It is configured to be.
  • Fig. 7 shows the initial state, and is set to 0 ° 00, indicating that all blocks are unused blocks.
  • the data input / output control circuit 14 determines that the block X is a write failure if no match is obtained after performing the write verify process for the block X a predetermined number of times. I do. Then, the data input / output control circuit 14 searches the management table shown in FIG. 7 and searches for an empty block (table content 000000) from the end block number M side.
  • the data input / output control circuit 14 selects the block M as the rescue block and writes the block M to the block X.
  • the data that did not exist is written, and when the write is completed by the write verify process, the start address YYYY of the block X is written to the block number M of the management tape and written here. Remedy completed o
  • the data input / output control circuit 14 selects the block M-1 as a rescue block, and so on. Every time is detected, the blocks with lower numbers, such as -block M-2, M-3,..., are selected as the relief block in order. In this case, the data input / output control circuit 14 determines the position of the block where the write failure block was rescued last, or the next write failure block. If the position of the block where the lock is to be rescued is to be held as a pointer, the process of searching for an empty block can be omitted, which is more efficient.
  • Fig. 8 shows the result of performing the above-mentioned remedy for a write-defective block.
  • blocks N + 1 to M become relief blocks, and the other blocks 1 to N record data for recording normal data.
  • This shows the state of the area.
  • data input / output control circuit 14 determines that the block X is a write failure, the data input / output control circuit 14 designates the block N as a rescue block, but the data is already recorded in the block N. I have.
  • the data input / output control circuit 14 transfers the data of the block N to the block Y having a free space in the data area, erases the block N, and writes the data to be written to the block X there. Control.
  • the data of the last rescued block is transferred to that block, so that an empty block is saved in the multiple rescue blocks. In this way, the storage area of the EEPROM 16 is effectively used by preventing the occurrence of a lock.
  • the repair area is not fixedly provided, and the repair blocks are increased each time a write failure block occurs, so that the data area is effectively used. can do.
  • the relief block is From block M, the number increases in ascending order, and if there is a block N with data recorded in the middle, the data of block N is transferred to the free block Y in the data area. Since transfer is performed to change block N to a relief block, multiple relief blocks are not scattered in the storage area, and both the data area and the relief block are eliminated. Can be easily managed.
  • the data of the last rescued block is transferred to that block, and the EEPROM 16
  • the storage area can be used effectively.
  • the use state of the block N is checked for the first time, so that the block N-1 is used for rescue before the block N. Check the use status of block N, which will be the next rescue block when it is used, and if it is in use, save the data of block N to another free block. Transferring to a block can be even more efficient.

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

明 TO メ モ リ カ ー ド 装 置
技 術 分 野 . この発明は、 半導体メ モ リ と して E E P R O M (エレク ト リ カ リ イ · ィ レ一サブル · アン ド · プログラマブル · リ ー ド • オン リ一 · メ モリ） を使用したメ モ リ カー ド装置に係り、 特に撮影した被写体の光学像をデジタル画像データに変換し て半導体メモリ に記録する電子スチルカメ ラ装置等に使用し て好適するものに関する。 背 景 技 術
周知のように、 撮影した被写体の光学像を固体撮像素子を 用いて電気的な画像信号に変換し、 この画像信号をデジタル 画像データに変換して半導体メ モ リ に記録する電子スチルカ メ ラ装置が開発されている。 そして、 この種の電子スチルカ メ ラ装置にあっては、 半導体メ モ リをカー ド状のケースに内 蔵してなるメモリ カー ドを、 カメ ラ本体に着脱自在となるよ うに構成することによって、 通常のカメラにおけるフィ ルム と等価な取り扱いがでぎるようになされている。
ここで、 電子スチルカメ ラ装置のメモリ カー ドは、 現在、 標準化が進められていて、 内蔵される半導体メモリ と しては. 複数枚のデジタル画像データを記録するために大記憶容量の ものが要求され、 例えば S R A M (スタティ ッ ク · ラ ンダム · アクセス · メモリ） ， マスク R 0 M及び電気的にデータの 書き込みや消去が可能な E E P R 0 M等が考えられており、 S RAMを用いたメモリカー ドは既に商品化されている。 ところで、 S R A Mを用いたメモリカー ドは、 どのような フォーマツ トのデータ構成にも対応する とができるととも に、 データの書き込みスピー ド及び読み出しスピ一 ドも速い という利点がある反面、 書き込んだデータ:を保持するための バックアツプ電池をメモリ力一 ド内に収容する必要があるた め、 電池収容スペースを設置する分だけ記憶容量が削減ざれ るとともに、 S R AM自体のコス トが高く経済的な不利を招 く という問題を持っている。
そこで、 現在では、 S R A Mの持つ問題点を解消する ために、 メモ リ カー ドに用い られる半導体メ モ リ と して E E P R OMが注目されている。 この E E P ROMは、 磁気 ディ スクに代わる記録媒体として注目を浴びているもので、 データ保持 ためのバックアツプ電池が不要であるとともに、 チップ自体のコス トを安くすることができる等、 S RAMの 持たない特有な利点を有することから、 メモリカー ド用とし て使用するための開発が盛んに行なわれている。
こ こ で、 第 1 図は、 S R A Mを用いたメ モ リ カ ー ド ( S R A Mカー ド） と E E P R 0 Mを用いたメモリカー ド (E E P R OMカー ド） との長短を比較して示している。 まず、 比較項目 1 , 2のバックアツプ電池及びコス トについ ては、 既に前述したように、 S R A Mカー ドはバッ クアップ 電池が必要であり コス ト も高いという問題があるのに対し、 E E P R OM力一 ドはバッ クアツプ電池が不要でコス ト も低 くすることができるという利点を有している。
次に、 比較項目 3， 4の書き込みス ピー ド及び読み出しス ビ一 ドについては、 ア ドレスで任意に指定したバイ トまたは ビッ トに対して、 データの書き込み及び読み出しを行なう、 S RAMと E E P R OMとに共通のラ ンダムアクセスモー ド と、 複数の連続するバイ ト （数百バイ ト） でなるページを指 . 定することにより、 ページ単位で一括してデータの書き込み 及び読み出しを行なう、 E E P R 0 Mに特有の.ページモ一 ド とに分けて考えられる。
そ して、 ラ ンダムア ク セスモー ドにおいて、 S R A M は書き込みス ピー ド及び読み出 し ス ピ一 ドが共に速 く 、 E E P R OMは書き込みスピー ド及び読み出しスピー ドが共 に遅く なつている。 また、 E E P R 0 Mは、 ページモー ドに おいて、 1ページ分の大量のデータを一斉に書き込み及び読 み出しするこ とから、 ラ ンダムアクセスモー ドに比してデー 夕の書き込みスピ一 ド及び読み出しスピ一 ドは速く なってい さ ら に、 比較項目 5 の ィ レ ー ス （消去） モー ドは、
E E P R O に特有のモー ドであり、 S R A Mには存在しな いモー ドである。 すなわ.ち、 E E P R 0 Mは、 既にデータの 書き込まれている領域に新たにデータを書き込む、 つま りデ 一夕の書き替えを行なう場合、 先に書き込まれているデータ を—旦ィ レースしないと新たなデータを書き込むことができ ないため、 データの書き込みを行なうに際して、 このィ レー スモー ドが実行されるようになっている。
また、 比較項目 6の書き込みべリ ファイ も、 E E P R OM に特有のモー ドであり、 S RAMには存在しない.モー ドであ る。 すなわち、 E E P R OMは、 データ書き込みを行なう場 合、 通常 1回の書き込み動作では完全な書き込みが行なわれ ない。 このため、 E E P R OMに対して 1回の書き込み動作 を行なう毎に E E P R 0 Mの書き込み内容を読み出し、 正確 に書き込まれているか否かをチヱッ クする必要があり、 これ が書き込みべリ ファイである。
具体的には、 E E P R OMに書き込むべきデータをバッフ ァメモリ に記録しておき、 バッファメモリから E E P R 0 M にデータを転送して書き込んだ後、 E E P ROMの書き込み 内容を読み出し、 バッファメモリの内容と比較して一致して いるか否かを判別している。 そして、 書き込みベリフアイの 結果、 不一致 （エラー） と判定された場合には、 再度バッ フ ァメモリ の内容を E E P R OMに書き込む動作を繰り返すよ うにしている。
以上の比較結果から明らかなように、 E E P ROMには、 バッ クアップ電池が不要であり コス トが安く 、 しかもべ一 ジ単位のデータ書き込み及び読み出しが可能である等の、 S RAMに見られない特有な利点が備えられている反面、 ラ ンダムアクセスモー ドにおけるデータの書き込みスビー ド及 び読み出しスピー ドが遅いとともに、 ィ レースモー ドゃ書き 込みべリ ファィ等のような S RAMにはないモー ドを必要と するという不都合もある。 - そこで、 メモリ カー ドに使用する半導体メモリ と して、 現 在使用されている S R AMに代えて E E P R OMを使用する ことを考えた場合、 データの書き込みスピ一 ド及び読み出し スピー ドの問題や、 ィ レースモー ド及び書き込みベリ フ アイ 等を必要とする という問題を解消 し、 S RAMを内蔵した メ モ リ 力一 ドと等価な取り扱い方ができ るように、 つま り S R A Mカー ドライ クに使用できるように細部に渡って種々 の改良を施すことが、 肝要なこ ととなっている。
この場合、 特に問題となることは、 E E P R 0 Mは、 デー 夕の書き替え回数が一定数を越えるとメ モリセルが急激に劣 化しデータの書き込み不良が発生し易く なることである。 す なわち、 E E P R OMは、 プログラムデータの記録用と して 開発され、 プログラムのバージ ョ ンア ッ プのときにデータの 書き替えを行なえるようにすることを意図したものである力、 ら、 多数回のデータ書き替えに対応できるように設計されて いないからである。
ところが、 上述したように、 例えば電子スチルカメ ラ装置 等に使用されるメモリ カー ド用の半導体メモリ と して、 従来 より使用されていた S RAMに代えて E E P R OMを用いる ようにした場合、 当然のことながら、 E E P R 0 Mに対して 頻繁にデータの書き替えが行なわれるような使われ方をされ ることになるため、 書き込み不良の発生率が飛躍的に増大す るであろう ことは、 どう しても避けられないこととなつてい そして、 この書き込み不良について、 従来では、 前述した 書き込みべリファイ処理を所定回数繰り返しても正しく書き 込まれなかったとき書き込み不良であると判断している。 し かるに、 従来では、 E E P R OMの一部に書き込み不良が生 じた場合でも、 その E E P R OMを内蔵するメモリカー ド全 体を不良品として取り扱うようにしているため、 非常に効率 が悪く経済的に不利であるという P 題が生じている。
以上のように、 E E P R 0 Mを内蔵した従来のメモリカー ドでは、 書き込み不良が発生した E E P ROMを内蔵するメ モリカー ド全体を不良品と して処理するため、 非常に効率が 悪く経済的に不利になるという問題を有している。
そこで、 この発明は上記事情を考慮してなされたもので、 —部に書き込み不良が発生した E E P R OMでも継続して i 用することができるとともに、 その E E P R 0 Mの記億領域 の有効利用を図ることができ、 経済的に有利で実用に供し得 る極めて良好なメモリ 力一 ド装置を提供することを目的とし ている。 発明の開示
この発明に係るメモリカー ド装置は、 それぞれが一定容量 の複数のプロッ クで構成されるデータ領域及び救済領域を有 する E E P R OMと、 この E E P ROMのデータ領域のブロ ックに書き込み不良が検出された状態で、 該不良プロックに 書き込むデータを救済領域の空きプロックを検索して書き込 み、 救済領域が満杯になりかつデータ領域のプロッ クに書き 込み不良が検出された状態で、 該不良ブロックに書き込むデ ータをデータ領域の空きブロッ クを検索して書き込む救済手 段と、 この救済手段によりデータ領域のプロ ッ クが救済用に 使用されている状態で、 データの消去により救済領域に空き プロッ クができたことを検出し、 該空きブロ ッ クにデータ領 域で救済用に使用されているブロッ クのデータを移し変え-る 制御手段とを備えている。
上記のような構成によれば、 データ領域の一部のブロッ ク に書き込み不良が発生したとき、 救済領域の空きのあるプロ ッ クを検索して、 その不良ブロ ッ クに書き込めなかったデ一 夕を、 救済領域のプロ ッ クに書き込むようにしたので、 一部 · に書き込み不良が発生した E E P R O Mをそのまま継続して 使用することができ、 経済的に有利で実用に適する ものであ る。 また、 救済領域が満杯になった場合には、 データ領域の 空きプロッ クを救済用として利用するとともに、 データの消 去によつて救済領域のブロッ クに空きができたときは、 制御 手段により、 データ領域の救済用と して使用されているプロ ッ クのデータを、 救済領域の空きブロッ クに自動的に転送す るようにしたので、 データ領域に空きブロッ クをより多く確 保することができ E E P R 0 Mの記憶領域の有効利用を図る ことができる。
また、 この発明に係るメモリ カー ド装置は、 一定容量の複 数のプロッ クで構成されるデータ領域を有する E E P R O M と、 この E E P R O Mのデータ領域のブロッ クに書き込み不 良が検出された状態で、 該不良プロッ クに書き込むデータを データ領域の空きブロッ クを検索して書き込む救済手段と、 この救済手段によってデータの書き込まれたブロ ックがデ一 タ領域内に連続して配置されるように制御する第 1の制御手 段と、 この 1の制御手段により救済用のプロックが連続的 に形成されている状態で、 データ書き込み済みのプロックが 救済用に割り当てられたとき、 該プロック'のデータをデータ 領域内の空きプロックに移し変えて、 救済用プロッ クの連続 性を維持させる第 2の制御手段とを備えている。
すなわち、 救済領域を固定的に設けず、 救済手段によって、 書き込み不良プロッ クが発生する毎に救済プロックを増加さ せていく ようにしたので、 データ領域を有効に使用すること ができる。 また、 第 1及び第 2の制御手段によって、 救済プ - ロックはデータ領域内に連続して配置されるとともに、 デー タ書き込み済みのブロッ クが救済用に割り当てられたとき、 該ブロックのデータをデータ領域内の空き.プロッ クに移し変 えて、 救済用プロックの連続性を維持させるようにしている ので、 複数の救済プロッ クが記億領域の中でばらばらに点在 することがなく なり、 データ領域及び救済プロックの両方の 管理を容易に行なう ことができる。 図面の簡単な説明
第 1図は、 S R A Mか一ドと E E P R 0 Mカー ドとの長短 を比較して示す図、 第 2図は、 この発明に係るメモリカー ド 装置の一実施例を示すブロック構成図、 第 3図は、 同実施例 における E E P R O Mの記億領域を示す図、 第 4図は、 同実 施例における管理テーブルの詳細を示す図、 第 5図は、 同 実施例で救済領域が満杯になった場合の対策を示す図、 第 6図は、 この発明の他の実施例における . E E P R 0 Mの記 憶領域を示す図、 第 7図は、 同他の実施例における管理テ 一ブルの詳細を示す図、 第 8図は、 同他の実施例における E E P R OMへの記録動作を示す図である。 発明を実施するための最良の形態 . 以下、 この発明を電子スチルカメ ラ装置に適用した場合の 一実施例について、 図面を参照して詳細に説明する。 第 2図 において、 符号 1 1はメモリ カー ド本体で、 その一端部に設 置されたコネクタ 1 2を介して、 電子スチルカメ ラ本体 C A に接続きれるようになされている。 このコネク タ 1 2には、 電子スチルカメ ラ本体 C A側から、 メモリ カー ド本体 1 1に 書き込むべきデータや、 その書き込み場所を示すァ ドレスデ 一夕等が供給される。
そ して、 このコネク タ 1 2に供給されたデータは、 バスラ ィ ン 1 3を介してデータ入出力制御回路 14に取り込まれる。 このデータ入出力制御回路 14は、 データの高速書き込み及 び高速読み出しが可能なバッ フ ァ メ モ リ B Mを内蔵しており、 取り込んだデータを一旦バッファメモリ BMに記録する。 そ の後、 データ入出力制御回路 14は、 バッ フ ァ メ モ リ B Mに 記録したデータを、 バスライ ン 1 5を介して複数 （図示の場 合は 4つ） の E E P R OM 1 6の書き込みサイ クルに対応し たタイ ミ ングで読み出し、 E E P R OM 1 6に記録する。
この場合、 データ入出力制御回路 1 4は、 E E P R O M 1 6に例えばペー ジ単位でデータが書き込まれる毎に、 E E P R 0M 1 6から書き込んだページ単位のデータを読み 出し、 バッファメモリ B Mに記録されているデータと一致し ているか否かを判別する書き込みべリ ファイを実行する。 そ して、 データ入出力制御回路 14は、 E E P R 0 M 1 6から 読み出したデータと、 バッファメモリ B Mに記録されたデー タとが一致していない場合、 再度、 バッファメモリ B Mから . E E P ROM 16にデータを転送して書き込みを行なわせ、 この動作が所定回数繰り返される間に、 E E P R OM 1 6力、 ら読み出したデータとバッファメモリ B Mに記録されたデー 夕とが完全に一致したとき、 データの書き込みが完了される。 次に、 E E P R 0 M 1 6から、 データをメモリ カー ド本体 1 1の外部に読み出す場合には、 電子スチルカメラ本体 C A 側からコネクタ 1 2を介して読み出す—べきデータを指定する - ァドレスがデータ入出力制御回路 14に供給される。 すると、 データ入出力制御回路 14は、 入力されたァ ドレスに基づい て E E P ROM 1 6 、らデータを読み出し、 一旦バッファ モリ BMに記録する。 その後、 データ入出力制御回路 14は、 バッファメモリ B Mに記録したデータを読み出しコネクタ 12を介して外部に導出し、 ここにデータの読み出しが行な われる。
したがって、 上記のような構成によれば、 電子スチルカメ ラ本体 CAとメモリカー ド本体 1 1との間におけるデータ転 送は、 必ずバッフ ァメモ リ BMを介して行なわれるので、 電 子スチルカメラ本体 C A側から見たメモリカー ド本体 1 1へ のデータの書き込みスピー ド及び読み出しスピー ドを向上さ せることができる。 また、 E E P R 0 M 1 .6に特有の書き込 みべリ フ ァイ も、 ノ 'ッ フ ァ メモ リ B Mを用いてメ モ リ カー ド 本体 1 1の内部で自動的に処理されるので、 メ モ リ カー ド本 体 1 1の取り扱いと しては、 全く S R A M力一 ドライ クに使 用する こ とができる。
こ こで、 上記 E E P R O M 1 6は、 第 3図に示すよう に、 0 0 0 0〜 X X X X番地よりなる記憶領域を有しており、 こ の記億領域は、 データを扱う際の最小単位である一定容量の 複数のブロ ッ ク 1〜 M ( 1 ブロ ッ クは通常数 kバイ ト） に分 割されている。 このうち、 ブロ ッ ク 1〜 Nまでが、 通常のデ 一夕を記録するデ一タ領域となっている。 このデ一タ領域は、 メモ リ カー ド本体 1 1の外部から直接アクセスすることが可 能であり、 コネクタ 1 2を介して直接ァ ド レスを指定するこ とによって、 数百バイ トでなるページ単位のデータ書き込み 及び読み出しを繰り返すこ とによ り、 自由にブロ ッ ク単位で のデータ書き込み及び読み出しを行なう こ とができる。
また、 ブロ ッ ク N + 1〜 Mまでが、 書き込み不良によりデ 一夕領域に書き込めなかったデータが書き込まれる救済領域 となっている。 この救済領域は、 メモリ カー ド本体 1 1の外 部から直接ァク セスすることは禁止されており、 救済領域に 対するデータ 書き込み及び読み出しは、 データ入出力制御 回路 1 4の指示により行なわれる。
第 4図は、 上記 E E P R O M 1 6内に設けられる救済領域 の管理テーブルを示している。 すなわち、 救済領域のブロ ッ ク番号 N十 1〜Mと、 データ領域で書き込み不良の発生した プロ ッ クの先頭ァ ドレスとが 1対 1で対応するように構成さ れており、 先頭ァ ドレスが書き込まれる前は 0 0 0 0にセッ トされている。 第 4図に示す例では、 ブロック N + 1〜 Y— 1が既に書き込み不良の救済に使用ざれている状態を示レ、 データ領域の書き込み不良が発生したプロッ クの先頭ァ ドレ ス A A A A〜 D D D Dがそれぞれ記録されている。
こ こで、 データ領域内のプロッ ク Xにデータを書ぎ込もう としたところ書き込み不良が発生した場合について説明する。 すなわち、 デ一夕入出力制御回路 1 4は、.プロック Xに対し て書き込みべリ ファイ処理を所定回数行なつても一致が得ら れなかった場合、 ブロッ ク Xを書き込み不良と判定する。 す ると、 データ入出力制御回路 1 4は、 第 4図に示した管理テ 一ブルを検索し、 救済領域内の空きのあるプロックをサーチ する。
この場合、 プロッ ク番号 Yに空きがあるので、 データ入出 力制御回路 1 4は、 救済領域のブロック Yを選択し、 そのブ ロック Yにブロック Xに書き込めなかったデータを書き込み、 書き込みベリファィ処理により書き込みが成立した場合に管 理テーブルのプロック番号 Yの部分にブロッ Xの先頭ァ ド レス Y Y Y Yを書き込み、 こ こに救済処置が完了される。
そして、 E E P R 0 M 1 6からのデ '一夕の読み出しについ ては、 データ入出力制御回路 1 4は、 外部からア ドレスによ つて読み出しが要求されたデータ領域のプロッ クの先頭ァ ド レスと、 管理テーブルに書き込まれた全ての先頭ァ ドレスと を照合し、 一致した場合に、 その一致した先頭ァ ドレスに対 応する救済領域のプロッ クからデ一夕を読み出すよ うに制御
■ ■ "5 る
また、 E E P R OM 1 6のデータの消去についても、 デ一 夕の読み出しと同様に、 データ入出力制御回路 1 4は、 外部 からァ ドレスによつて読み出しが要求されたデータ領域のブ ロッ クの先頭ァ ドレスと、 管理テーブルに書き込まれた全て の先頭ァ ドレスとを照合し、 一致した場合に、 その一致した 先頭ァ ドレスに対応する救済領域のブロ ッ クからデータを消 去するように制御する。
ところで、 上記救済領域も、 E E P R OM 1 6内に存在す るため、 ブロッ ク N + 1〜Mにも書き込み不良が発生する場 合がある。 このよ うな場合、 データ入出力制御回路 14は、 管理テーブルの書き込み不良が発生したブロ ッ ク番号の部分 に、 先頭ア ドレスに代えて使用禁止フラグを記録する。 この 使用禁止フラグは、 データ領域に存在しないア ドレスと して 例えば 1 1 1 1等が選ばれる。 そ して、 データ入出力制御回 路 14は、 検索した救済領域の空きブロ ッ ク Yが書き込み不 良であれば、 次の空きプロッ ク Y + 1を管理テーブルより検 索し、 データの書き込みを行なわせるように動作する。
また、 救済領域が満杯になって、 さ らにデータ領域のプロ ッ ク. (こ書き込み不良が発生した場合には、 データ領域の空き ブロッ クを救済用と して利用すること もできる。 この場合、 管理テーブルは、 第 5図に示すように、 データ領域と救済領 域とを合わせた全てのブロ ッ ク番号 1〜 と、 データ領域で 書き込み不良の発生したプロッ クの先頭'ァ ドレスとが 1対 1 で対応するように構成されており、 データ領域で既に正規の デーダ記録に使用されているブロッ ク番号の部分には、 使用 禁止フラグとして 1 1 1 1が記録され、 データ領域でまだデ 一タが記録されていないブロック番号の部分にひ 0 0 0が記 録されている。
ここで、 救済領域が満杯で、 かつ、 データ領域内のブロッ ク Xに ータを書き込もう としたところ書き込み不良が発生 した場合について説明する。 すなわち、 データ入出力制御回 路 1 4は、 ブロック Xが書き込み不良と判定すると、 管理テ 一ブルを検索し救済領域内の空きのあるブロック N + 1〜M をサーチする。 そして、 救済領域に空きなしと判定すると、 データ入出力制御回路 1 4は、 管理テーブルのデータ領域内 の空きのあるブロッ ク 1〜Nを検索する
この場合、 プロッ ク N— 1に空き力 あるので、 データ入出 力制御回路 1 4は、 そのブロック N— 1にブロック Xに書き 込めなかったデータを書き込み、 書き込みべリ ファイ処理に より書き込みが成立した場合に、 管理テーブルのプロック番 号 N— 1の部分にプロ ッ ク Xの先頭ァ ドレス Y Y Y Yを書き 込み、 ここに救済処置が完了される。
ところで、 上記のように、 救済領域が満杯でデータ領域の —部を救済に使用している状態で、 E E P R O M 1 6に記録 されているあるデータが不要になり、 これを消去したとする。 このとき、 消去したデータが複数のブロック 1 , 2， 3に分 散されて記録されており、 そのプロックの 1つ （例えばプロ ッ ク 2 ) が書き込み不良で該ブロ ッ ク 2に書き込むべきデー 夕部分が救済領域のプロッ ク N + 2に書き込まれていたとす る。 すると、 このデータを消去した場合、 当然、 ブロ ッ ク 1 , 3 , N + 2が空きブロッ ク となる。 つま り、 満杯であった救 済領域のブロ ッ ク N + 2に空きができることになる。
一方、 上述したように、 こ のメ モ リ カー ド本体 1 1では、 救済領域が満杯の場合データ領域の一部を救済に使用してい . るが、 デーダ領域はメモ リ カー ド本体 1 1 の外部から直接ァ クセス可能な領域、 つま り、 データ領域の容量がこ のメ モ リ カー ド本体 1 1を外部から見たときの全データ記録容量とな るため、 データ領域が救済用に使用されているという ことは、 取り も直さず、 メ モ リ カー ド本体 1 1を外部から見たときの 全データ記録容量が削減されたことになる。
そこで、 上記のようにデータを消去した結果、 救済領域の プロ ッ ク に空きができた場合、 上記データ入出力制御回路 1 4は、 データ領域の中で救済用と して使用されているプロ ッ ク （第 5図ではブロ ッ ク N— 1 ) のデータを、 空きのでき た救済領域のブロッ ク N + 2に自動的に転送し、 データ領域 のブロッ ク N— 1を空きブロ ッ クにして、 メモリ カー ド本体 1 1を外部から見たときの全データ記録容量が不要に削減さ れることを防止している。
したがって、 上記実施例のような構成によれば、 データ領 域の一部のプロ ッ クに書き込み不良が発生したとき、 管理テ 一ブルから救済領域の空きのあるブロッ クを検索して、 その 不良プロッ クに書き込めなかつたデータを、 救済領域のプロ ックに書き込むようにしたので、 一部に書き込み不良が発生 した E E P R 0M 1 6をそのまま継続して使用することがで き、 経済的に有利で実用に適するものである。
また、 救済領域が満杯になった場合には、 データ領域の空 きプロックを救済用として利用し、 データの消去により救済 領域のプロッ クに空きができたときは、 データ領域の救済用 として使用されているプロッ クのデータを、 救済領域の空き プロックに自動的に転送して、 データ領域に空きプロッ クを より多く確保するようにしたので、 E E P ROM 16の記憶 領域の有効利用を図ることができる。
• 次に、 第 6図は、 この発明の他の実施例を示している。 すなわち、 E E P R 0 M 1 6は、 第 6図に示すよ う に、 0000〜X X X X番地よりなる記億領域を有しており、 こ の記億領域は複数のプロッ ク 1〜Mに分割ざれている。 そし て、 初期状態では、 各ブロッ ク 1〜Mは全て通常のデータを 記録するデータ領域となっており、 メモリカー ド本体 1 1の 外部からァ ドレスを指定することによって、 自由にブロック 単位でのデータの書き込み及び読み出しを行なう ことができ る o
第 7図は、 E E P R OM 16内に設けられた眘理テーブル を示している。 すなわち、 この管理テーブルは、 図中左列が プロック番号 1〜Mを示し、 図中右列がデータ領域か救済領 域であるかを示しており、 救済領域に指定されたプロックに 対しては、 その救済ブロッ ク番号と、 該救済プロッ クで救済 した書き込み不良プロッ クの先頭ァ ドレスとが 1対 1で対応 するように構成されている。 第 7図では初期状態を示し、 全 てのブロ ッ クに未使用プロッ クであることを示す 0 ◦ 0 0力く セッ ト されている。
ここで、 ブロッ ク Xにデータを書き込もう と したところ書 き込み不良が発生した場合について説明する。 すなわち、 デ 一夕入出力制御回路 1 4は、 プロッ ク Xに対して書き込みべ リ フ ァイ処理を所定回数行なつても一致が得られなかった場 合、 ブロッ ク Xを書き込み不良と判定する。 すると、 データ 入出力制御回路 1 4は、 第 7図に示した管理テーブルを検索 し空きのあるブロ ッ ク （テーブル内容 0 0 0 0 ) を、 エン ド ブロッ ク番号 M側からサーチする。
この場合、 ブロ ッ ク番号 Mに空きがあるので、 データ入出 力制御回路 1 4は、 ブロ ッ ク Mを救済ブロ ッ ク と して選択し、 そのブロ ッ ク Mにブロ ッ ク Xに書き込めなかったデータを書 き込み、 書き込みべリ フ ァイ処理により書き込みが成立した 場合に管理テ一プルのブロ ッ ク番号 Mの部分にブロ ッ ク Xの 先頭ア ドレス Y Y Y Yを書き込み、 こ こに救済処置が完了さ レる o
また、 他のブロッ クが書き込み不良と判定されると、 デー タ入出力制御回路 1 4は、 プロ ッ ク M— 1を救済プロ ッ ク と して選択し、 以下同様に、 書き込み不良ブロッ クが検出され る毎に、-プロッ ク M — 2 ， M - 3 , ……というように順次若 い番号のプロッ クが救済プロッ ク と して選択される。 この場 合、 データ入出力制御回路 1 4は、 書き込み不良ブロ ッ クを 最後に救済したプロ ッ クの位置、 または次に書き込み不良ブ ロッ クを救済する予定のプロッ クの位置を、 ポイ ンタとして 持っているようにすれば、 空きブロッ クを検索する工程を省 略することができ効率的となる。
第 8図は、 上記のような書き込み不良ブロッ クの救済処置 を行なつた結果、 ブロッ ク N + 1〜Mが救済プロックとなり、 他のプロック 1〜Nが通常のデ一タを記録するデータ領域と なった状態を示している。 こ こで、 ブロ ック Nに既にデータ が記録されており、 ブロッ ク N— 1， Yに空きがある状態で、 ブロッ ク Xにデータを書き込もうとしたところ書き込み不良 が発生したとする。 すると、 データ入出力制御回路 1 4は、 プロッ ク Xを書き込み不良と判定した場合、 プロッ ク Nを救 済プロックに指定することになるが、 プロッ ク Nには既にデ —夕が記録されている。
この場合、 データ入出力制御回路 1 4は、 ブロック Nのデ —タをデータ領域で空きのあるブロック Yに転送し、 プロッ ク Nを消去してそこにプロック Xに書き込むべきデータを書 き込むように制御する。 また、 データの消去により複数の救 済プロックの中に空きプロックができたときは、 最後に救済 したブロックのデータをそこに転送することにより、 複数の 救済ブロ ッ クの中に空きブ口 ッ クが生じないようにして、 E E P R O M 1 6の記億領域の有効利用を図っている。
したがって、 上記実施例のような構成によれば、 救済領域 を固定的に設けず、 書き込み不良プロックが発生する毎に救 済プロッ クを増加させていく ようにしたので、 データ領域を 有効に使用することができる。 また、 救済プロッ クは、 ェン ドブロッ ク Mから順次若い番号のブロッ クへと増加し、 途中 にデータの記録されたプロッ ク Nがあつた場合には、 そのブ 口 ッ ク Nのデータをデータ領域の空きプロ ッ ク Yに転送して ブロッ ク Nを救済ブロッ クに変更するようにしているので、 複数の救済プロッ クが記憶領域の中でばらばらに点在するこ とがなく なり、 データ領域及び救済プロ ッ クの両方の管理を 容易に行なう ことができる。
さ らに、 データの消去により複数の救済ブロ ッ クの中に空 きブロッ クができたときは、 最後に救済したブロ ッ クのデ一 夕をそこに転送するこ とにより、 E E P R O M 1 6の記憶領 域の有効利用を図ることができる。 また、 上記実施例では、 書き込み不良が発生したときに始めてブロ ッ ク Nの使用状態 をチヱッ ク している力く、 ブロ ッ ク Nの 1つ前にブロ ッ ク N— 1が救済用と して使用されたときに、 予め次に救済ブロ ッ ク となる予定のブロッ ク Nの使用状態をチヱ ッ ク しておき、 使 用中である場合はブロ ッ ク Nのデータを他の空きブロ ッ クに 移し変えておく ようにすれば、 より一層効率的となる。
なお、 この発明は上記各実施例に限定される ものではなく 、 この外その要旨を逸脱しない範囲で種々変形して実施するこ とができる。 産業上の利用可能性
以上詳述したようにこの発明によれば、 一部に書き込み不 良が発生した E E P R 0 Mでも継続して使用するこ とができ るとともに、 その E E P R 0 Mの記憶領域の有効利用を図る ことができ、 経済的に有利で実用に供し得る極めて良好な モリカー ド装置を提供することができる。

Claims

請求の範囲
( 1 ) それぞれが一定容量の複数のブロ ッ クで構成される データ領域及び救済領域を有する E E P R O Mと、 こ の E E P R 0 Mのデータ領域のブロ ッ クに書き込み不良が検出 された状態で、 該不良ブロッ クに書き込むデータを前記救済 領域の空きプロッ クを検索して書き込み、 前記救済領域が満 . 杯になりかつ前記データ領域のブロ ッ クに書き込み不良が検 出された状態で、 該不良ブロッ クに書き込むデータを前記デ 一夕領域の空きブロ ッ クを検索して書き込む救済手段と、 こ の救済手段によりデータ領域のプロッ クが救済用に使用され ている状態で、 デ一夕の消去により前記救済領域に空きプロ ッ クができたことを検出し、 該空きブロッ クにデータ領域で 救済用に使用されているプロ ッ クのデータを移し変える制御 手段とを具備してなることを特徴とするメ モ リ 力一 ド装置。
( 2 ) 前記救済手段は、 前記 E E P R O Mのデータ領域と救 済領域とを合わせた全てのプロ ッ クのうち、 前記データ領域 の不良プロ ッ クの救済用に使用されたブロ ッ クの番号と、 前 記不良プロ ッ クの先頭ァ ドレスとを対応させる管理テーブル を備えていることを特徴とする請求項 1記載のメ モ リ カー ド 装置。
( 3 ) 前記管理テーブルには、 前記 E E P R 0 Mのデ一夕領 域と救済領域とを合わせた全てのプロッ クのうち、 前記デ一 タ領域の不良ブロッ クの救済用に使用されていないブロ ッ ク の番号に対応する領域に、 該ブロ ッ クが使用されているか空 いているかを示すフラグデータが書き込まれることを特徵と する請求項 2記載のメ モリ カー ド装置。
( 4 ) 前記救済手段は、 前記 E E P R O Mの救済領域の全て のブロックのうち、 ブロッ ク番号の少ないブロッ クから順次 プロック番号の大きいプロックを救済用に割り当てていく こ とを特徴とする請求項 1記載のメモリ力一 ド装置。
( 5 ) 一定容量の複数のブロッ クで構成されるデータ領域を 有する E E P R 0 Mと、 この E E P R 0 Mのデータ領域のプ ロックに書き込み不良が検出された状態で、 該不良プロッ ク に書き込むデータを前記データ領域の空きプロッ クを検索し て書き込む救済手段と、 この救済手段によってデータの書き 込まれたブロッ クが前記データ領域内に連続して配置ざれる ように制御する第 1の制御手段と、 この第 1の制御手段によ り救済用のブロッ クが連続的に形成されている状態で、 デ一 タ書き込み済みのプロッ クが救済用に割り当てられたとき、 該ブロックのデータをデータ領域内の空きプロッ クに移し変 えて、 救済用プロッ クの連続性を維持させる第 2の制御手段 とを具備してなることを特徴とするメモリ カー ド装置。
( 6 ) 前記救済手段は、 前記 E E P R O Mのデータ領域の全 てのブロックの番号のうち、 前記不良プロックの救済用に使 用されたブ口.ッ クの番号と、 前記不良プロックの先頭ァ ドレ スとを対応ざせる管理テーブルを備えていることを特徴とす る請求項 5記載のメモリカー ド装置。
( 7 ) 前記管理テ一プルには、 前記 E E P R O Mのデータ領 域の全てのプロッ クの番号のうち、 前記デー夕領域の不良ブ ロッ クの救済用に使用されていないプロ ッ クの番号に対応す る領域に、 該ブロ ッ クが使用されているか空いているかを示 すフラグデータが書き込まれることを特徴とする請求項 6記 載のメ モ リ カー ド装置。
( 8 ) 前記第 1 の制御手段は、 前記 E E P R 0 Mのデータ領 域の全てのブロ ッ クのうち、 ブロ ッ ク番号の最も大きいブロ ッ クから順次プロ ッ ク番号の少ないブロ ッ クを救済用に割り 当てていく こ とを特徴とする請求項 5記載のメ モ リ力一 ド装 m. o
PCT/JP1992/001565 1991-11-30 1992-11-30 Memory card device WO1993011491A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP92924030A EP0615193A4 (en) 1991-11-30 1992-11-30 MEMORY CARD DEVICE.
US08/211,635 US5483491A (en) 1991-11-30 1992-11-30 Memory card device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31716991A JP3122201B2 (ja) 1991-11-30 1991-11-30 メモリカード装置
JP3/317169 1991-11-30

Publications (1)

Publication Number Publication Date
WO1993011491A1 true WO1993011491A1 (en) 1993-06-10

Family

ID=18085230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/001565 WO1993011491A1 (en) 1991-11-30 1992-11-30 Memory card device

Country Status (4)

Country Link
US (1) US5483491A (ja)
EP (1) EP0615193A4 (ja)
JP (1) JP3122201B2 (ja)
WO (1) WO1993011491A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0619541A3 (en) * 1993-04-08 1995-03-01 Hitachi Ltd Flash memory control method and information processing system therefor.
US5644539A (en) * 1991-11-26 1997-07-01 Hitachi, Ltd. Storage device employing a flash memory
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US7120729B2 (en) 2002-10-28 2006-10-10 Sandisk Corporation Automated wear leveling in non-volatile storage systems
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154892B2 (ja) * 1994-05-10 2001-04-09 株式会社東芝 Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法
JP3338755B2 (ja) * 1996-10-24 2002-10-28 シャープ株式会社 半導体記憶装置
JP3870486B2 (ja) * 1997-06-06 2007-01-17 ソニー株式会社 ハイブリッド記録再生装置及び記録再生方法
JP3244031B2 (ja) * 1997-08-20 2002-01-07 日本電気株式会社 半導体記憶装置
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP4766781B2 (ja) * 2001-06-20 2011-09-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2003338193A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp 半導体メモリモジュール
US20070272090A1 (en) * 2006-02-01 2007-11-29 Bommaraju Tilak V Hydrogen mitigation and energy generation with water-activated chemical heaters
KR100781976B1 (ko) 2006-11-02 2007-12-06 삼성전자주식회사 플래시 메모리를 구비하는 반도체 메모리 장치에서의 블록상태 정보 제공방법
JP4897524B2 (ja) * 2007-03-15 2012-03-14 株式会社日立製作所 ストレージシステム及びストレージシステムのライト性能低下防止方法
US8327066B2 (en) 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
US8134856B2 (en) * 2008-11-05 2012-03-13 Qualcomm Incorporated Data protection scheme during power-up in spin transfer torque magnetoresistive random access memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693198A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Main memory control system
JPS56163600A (en) * 1980-05-21 1981-12-16 Fujitsu Ltd Memory control system
JPS63219045A (ja) * 1987-03-09 1988-09-12 Hitachi Ltd Ｉｃカ−ド
JPS63305444A (ja) * 1987-06-08 1988-12-13 Mitsubishi Electric Corp 記憶装置
JPH0475152A (ja) * 1990-07-17 1992-03-10 Fujitsu Ltd 不揮発メモリシステム
JPH04123243A (ja) * 1990-09-14 1992-04-23 Toshiba Corp データ書込装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0389203A3 (en) * 1989-03-20 1993-05-26 Fujitsu Limited Semiconductor memory device having information indicative of presence of defective memory cells
EP0935255A2 (en) * 1989-04-13 1999-08-11 SanDisk Corporation Flash EEPROM system
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693198A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Main memory control system
JPS56163600A (en) * 1980-05-21 1981-12-16 Fujitsu Ltd Memory control system
JPS63219045A (ja) * 1987-03-09 1988-09-12 Hitachi Ltd Ｉｃカ−ド
JPS63305444A (ja) * 1987-06-08 1988-12-13 Mitsubishi Electric Corp 記憶装置
JPH0475152A (ja) * 1990-07-17 1992-03-10 Fujitsu Ltd 不揮発メモリシステム
JPH04123243A (ja) * 1990-09-14 1992-04-23 Toshiba Corp データ書込装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0615193A4 *

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
US6850443B2 (en) 1991-09-13 2005-02-01 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US7353325B2 (en) 1991-09-13 2008-04-01 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US6594183B1 (en) 1991-09-13 2003-07-15 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
US7002851B2 (en) 1991-11-26 2006-02-21 Renesas Technology Corp. Storage device employing a flash memory
US5644539A (en) * 1991-11-26 1997-07-01 Hitachi, Ltd. Storage device employing a flash memory
US7447072B2 (en) 1991-11-26 2008-11-04 Solid State Storage Solutions Llc Storage device employing a flash memory
US6341085B1 (en) 1991-11-26 2002-01-22 Hitachi, Ltd. Storage device employing a flash memory
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US7379379B2 (en) 1991-11-26 2008-05-27 Solid State Storage Solutions Llc Storage device employing a flash memory
US6567334B2 (en) 1991-11-26 2003-05-20 Hitachi, Ltd. Storage device employing a flash memory
US7327624B2 (en) 1991-11-26 2008-02-05 Solid State Storage Solutions, Llc Storage device employing a flash memory
US6788609B2 (en) 1991-11-26 2004-09-07 Renesas Technology Corp. Storage device employing a flash memory
US6130837A (en) * 1991-11-26 2000-10-10 Hitachi, Ltd. Storage device employing a flash memory
US7184320B2 (en) 1991-11-26 2007-02-27 Renesas Technology Corp. Storage device employing a flash memory
US7064995B2 (en) 1991-11-26 2006-06-20 Renesas Technology Corp. Storage device employing a flash memory
US7006386B2 (en) 1991-11-26 2006-02-28 Renesas Technology Corp. Storage device employing a flash memory
US6925012B2 (en) 1991-11-26 2005-08-02 Renesas Technology Corp. Storage device employing a flash memory
US7082510B2 (en) 1991-11-26 2006-07-25 Renesas Technology Corp. Storage device employing a flash memory
US7154805B2 (en) 1991-11-26 2006-12-26 Renesas Technology Corp. Storage device employing a flash memory
US7123519B2 (en) 1991-11-26 2006-10-17 Renesas Technology Corp. Storage device employing a flash memory
EP0619541A3 (en) * 1993-04-08 1995-03-01 Hitachi Ltd Flash memory control method and information processing system therefor.
US5862083A (en) * 1993-04-08 1999-01-19 Hitachi, Ltd. Information processing system
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US5973964A (en) * 1993-04-08 1999-10-26 Hitachi, Ltd. Flash memory control method and information processing system therewith
US6421279B1 (en) 1993-04-08 2002-07-16 Hitachi, Ltd. Flash memory control method and apparatus processing system therewith
US5530673A (en) * 1993-04-08 1996-06-25 Hitachi, Ltd. Flash memory control method and information processing system therewith
US6275436B1 (en) 1993-04-08 2001-08-14 Hitachi, Ltd Flash memory control method and apparatus processing system therewith
US7120729B2 (en) 2002-10-28 2006-10-10 Sandisk Corporation Automated wear leveling in non-volatile storage systems
US7552272B2 (en) 2002-10-28 2009-06-23 Sandisk Corporation Automated wear leveling in non-volatile storage systems

Also Published As

Publication number Publication date
US5483491A (en) 1996-01-09
EP0615193A1 (en) 1994-09-14
EP0615193A4 (en) 1995-03-08
JP3122201B2 (ja) 2001-01-09
JPH05151098A (ja) 1993-06-18

Similar Documents

Publication Publication Date Title
WO1993011491A1 (en) Memory card device
US7616485B2 (en) Semiconductor memory device having faulty cells
US6731537B2 (en) Non-volatile memory device and data storing method
EP0907142B1 (en) Memory card apparatus
US7007140B2 (en) Storage device, storage device controlling method, and program
US5724544A (en) IC memory card utilizing dual eeproms for image and management data
JP3122222B2 (ja) メモリカード装置
JPWO2005083573A1 (ja) 半導体メモリ装置
JPH05150913A (ja) フラツシユメモリを記憶媒体としたシリコンデイスク
JPH0546490A (ja) メモリカード装置
JP3117244B2 (ja) Ｅｅｐｒｏｍの制御装置
JP3609739B2 (ja) 半導体記憶装置
JP3099908B2 (ja) Ｅｅｐｒｏｍの制御装置
JP3163124B2 (ja) 電子スチルカメラ装置
JPH0546488A (ja) メモリカード装置
JPH06139138A (ja) メモリカード装置
JPH04313882A (ja) メモリカードの記録管理方式
JPH06139131A (ja) メモリカード装置
JPH05151099A (ja) メモリカード装置
JPH05151106A (ja) メモリカード装置
JP3406622B2 (ja) メモリカード装置
JPH05313989A (ja) メモリカード装置
JPH05314020A (ja) メモリカード装置
JPH0547190A (ja) メモリカード装置
JPH10302483A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 08211635

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1992924030

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1992924030

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1992924030

Country of ref document: EP