[go: up one dir, main page]

WO1996017377B1 - Tranche besoi et procede permettant d'eliminer le bord externe de ladite tranche - Google Patents

Tranche besoi et procede permettant d'eliminer le bord externe de ladite tranche

Info

Publication number
WO1996017377B1
WO1996017377B1 PCT/US1995/014914 US9514914W WO9617377B1 WO 1996017377 B1 WO1996017377 B1 WO 1996017377B1 US 9514914 W US9514914 W US 9514914W WO 9617377 B1 WO9617377 B1 WO 9617377B1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wafer
handle wafer
periphery
device layer
Prior art date
Application number
PCT/US1995/014914
Other languages
English (en)
Other versions
WO1996017377A1 (fr
Filing date
Publication date
Priority claimed from US08/346,695 external-priority patent/US5668045A/en
Application filed filed Critical
Priority to EP95941409A priority Critical patent/EP0744082A4/fr
Priority to JP8518846A priority patent/JPH09509015A/ja
Publication of WO1996017377A1 publication Critical patent/WO1996017377A1/fr
Priority to KR1019960704030A priority patent/KR970700933A/ko
Publication of WO1996017377B1 publication Critical patent/WO1996017377B1/fr

Links

Abstract

Procédé permettant d'éliminer le bord externe d'une tranche BESOI collée. Ladite tranche comporte une tranche de manipulation, une couche d'oxyde sur une surface de la tranche de manipulation, une couche de composant collée à la couche d'oxyde et une couche p+ d'arrêt d'attaque sur la couche de composant ayant une surface exposée. Ledit procédé consiste à masquer la face exposée de la couche p+ d'arrêt d'attaque, et à procéder à l'abrasion de la périphérie de la tranche BESOI pour enlever les marges périphériques de la couche p+ d'arrêt d'attaque et de la couche de composant.
PCT/US1995/014914 1994-11-30 1995-11-16 Tranche besoi et procede permettant d'eliminer le bord externe de ladite tranche WO1996017377A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP95941409A EP0744082A4 (fr) 1994-11-30 1995-11-16 Tranche besoi et procede permettant d'eliminer le bord externe de ladite tranche
JP8518846A JPH09509015A (ja) 1994-11-30 1995-11-16 Ｂｅｓｏｉウエハおよびその外縁の剥離方法
KR1019960704030A KR970700933A (ko) 1994-11-30 1996-07-25 Besoi 웨이퍼와 그 외부 에지를 스트립하는 방법(besoi wafer and process for stripping outer edge thereof)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/346,695 US5668045A (en) 1994-11-30 1994-11-30 Process for stripping outer edge of BESOI wafers
US08/346,695 1994-11-30

Publications (2)

Publication Number Publication Date
WO1996017377A1 WO1996017377A1 (fr) 1996-06-06
WO1996017377B1 true WO1996017377B1 (fr) 1996-08-08

Family

ID=23360629

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US1995/014914 WO1996017377A1 (fr) 1994-11-30 1995-11-16 Tranche besoi et procede permettant d'eliminer le bord externe de ladite tranche

Country Status (5)

Country Link
US (2) US5668045A (fr)
EP (1) EP0744082A4 (fr)
JP (1) JPH09509015A (fr)
KR (1) KR970700933A (fr)
WO (1) WO1996017377A1 (fr)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3875375B2 (ja) 1997-10-06 2007-01-31 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体基板
SG78332A1 (en) * 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6555396B1 (en) * 2000-03-23 2003-04-29 Advanced Micro Devices, Inc. Method and apparatus for enhancing endpoint detection of a via etch
US6544655B1 (en) * 2000-08-08 2003-04-08 Honeywell International Inc. Methods for reducing the curvature in boron-doped silicon micromachined structures
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
EP1994562A1 (fr) * 2006-01-31 2008-11-26 MEMC Electronic Materials, Inc. Tranche a semi-conducteur a haute conductivite thermique
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP2015354A1 (fr) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Procédé pour le recyclage d'un substrat, procédé de fabrication de tranches stratifiées et substrat donneur recyclé approprié
US20090242126A1 (en) * 2008-03-31 2009-10-01 Memc Electronic Materials, Inc. Edge etching apparatus for etching the edge of a silicon wafer
JP4951580B2 (ja) * 2008-04-21 2012-06-13 ラピスセミコンダクタ株式会社 半導体ウエハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
WO2010059556A1 (fr) * 2008-11-19 2010-05-27 Memc Electronic Materials, Inc. Procédé et système de décapage du bord d'une tranche de semi-conducteur
RU2011124916A (ru) * 2008-11-20 2012-12-27 Шарп Кабусики Кайся Полупроводниковый слой и способ его формирования
JP5564785B2 (ja) * 2008-12-08 2014-08-06 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
EP2200077B1 (fr) * 2008-12-22 2012-12-05 Soitec Procédé pour la liaison de deux substrats
JP5384313B2 (ja) * 2008-12-24 2014-01-08 日本碍子株式会社 複合基板の製造方法及び複合基板
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US20120028439A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same
US8310031B2 (en) 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP5279775B2 (ja) * 2010-08-25 2013-09-04 株式会社東芝 半導体装置の製造方法
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2980302A1 (fr) * 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP5978764B2 (ja) * 2012-05-24 2016-08-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
FR3076073B1 (fr) 2017-12-22 2020-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de detourage de plaque
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
WO2020235373A1 (fr) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 Procédé de traitement de substrat et système de traitement de substrat

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4102714A (en) * 1976-04-23 1978-07-25 International Business Machines Corporation Process for fabricating a low breakdown voltage device for polysilicon gate technology
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
GB8510263D0 (en) * 1985-04-23 1985-05-30 British Telecomm Optical fibre arrays
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JPH07118534B2 (ja) * 1990-02-22 1995-12-18 三菱電機株式会社 半導体装置の製造方法
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
KR920008834A (ko) * 1990-10-09 1992-05-28 아이자와 스스무 박막 반도체 장치
JPH04266047A (ja) * 1991-02-20 1992-09-22 Fujitsu Ltd 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
KR0185234B1 (ko) * 1991-11-28 1999-04-15 가부시키 가이샤 토쿄 세이미쯔 반도체 웨이퍼의 모떼기 방법
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US5455193A (en) * 1994-11-17 1995-10-03 Philips Electronics North America Corporation Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates

Similar Documents

Publication Publication Date Title
WO1996017377B1 (fr) Tranche besoi et procede permettant d'eliminer le bord externe de ladite tranche
US5668045A (en) Process for stripping outer edge of BESOI wafers
EP1507292B1 (fr) Procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
US5895583A (en) Method of preparing silicon carbide wafers for epitaxial growth
JPH081493A (ja) ウェーハ面取部の鏡面研磨方法および鏡面研磨装置
MY115213A (en) Process for recovering substrates
MY114726A (en) Abrasive sheet and method of manufacturing the same
WO2001028739A8 (fr) Dispositif de polissage pour bord peripherique exterieur de tranche de semi-conducteur
JPS61152358A (ja) 半導体ウエハの研削方法
US4392900A (en) Method and apparatus for applying a patch
JP3821944B2 (ja) ウェーハの枚葉式研磨方法とその装置
EP1050377A3 (fr) Outil de meulage pour machine
JPH10329032A (ja) Ｌｓｉ酸化膜研磨用砥石およびｌｓｉ酸化膜研磨方法
EP0926784A3 (fr) Procédé de fabrication des composants optoélectroniques
JP2835222B2 (ja) 光コネクタ端面の研削・研磨方法
JPS59188921A (ja) 誘電体分離基板の製造方法
JP2001246536A (ja) 記録媒体ディスク原板の端部を鏡面仕上げする方法
JP2559763B2 (ja) 表面仕上げパット
JP2616149B2 (ja) 電解ドレッシング研削装置
JPS57149154A (en) Method of polishing semiconductor wafer
JPH0440853Y2 (fr)
JPH10315107A (ja) 半導体基板の面取加工装置
JPS59156760U (ja) 電動式包丁砥ぎ器用ダイヤモンド砥石
JPH08141917A (ja) 合成樹脂及び金属表面の磨き具