[go: up one dir, main page]

WO1998036450A1 - Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device - Google Patents

Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device Download PDF

Info

Publication number
WO1998036450A1
WO1998036450A1 PCT/JP1998/000338 JP9800338W WO9836450A1 WO 1998036450 A1 WO1998036450 A1 WO 1998036450A1 JP 9800338 W JP9800338 W JP 9800338W WO 9836450 A1 WO9836450 A1 WO 9836450A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
wiring pattern
semiconductor device
holding plate
thermal expansion
Prior art date
Application number
PCT/JP1998/000338
Other languages
English (en)
French (fr)
Inventor
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to JP53555498A priority Critical patent/JP3586867B2/ja
Priority to AU56782/98A priority patent/AU5678298A/en
Priority to US09/155,985 priority patent/US6249046B1/en
Publication of WO1998036450A1 publication Critical patent/WO1998036450A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a surface-mount type semiconductor device, a method of manufacturing the same, a method of mounting the same, and a circuit board on which the same is mounted.
  • BGA ba11 grid array
  • BGA packages are classified into several types depending on the base material of the substrate.In particular, there is a need to mount semiconductor elements with narrow pitch pads, and continuity can be achieved by manufacturing in the form of tape in manufacturing.
  • BGA package using a flexible tape that uses a flexible (flexible) substrate as the substrate of the substrate due to the demand for manufacturing efficiency.
  • bumps which are external terminals, are arranged in an array on a flexible substrate so that they can be surface-mounted.
  • the wiring pattern that connects the chip electrodes to the bumps is formed exposed on the flexible substrate, and when mounted on a circuit board, care must be taken not to degrade the quality of the wiring pattern. It needed to be handled.
  • connection state of the bump and the pad of the circuit board not only cannot the connection state of the bump and the pad of the circuit board be confirmed and inspected, but also the connection cannot be repaired even if there is a connection failure, so that high precision mounting is required.
  • the flexible substrate used for the BGA package may be warped due to its flexibility, making it difficult to mount.
  • the conventional BGA package has various problems during mounting.
  • An object of the present invention is to solve this problem, and an object of the present invention is to provide a surface-mount type semiconductor device which enables easy mounting, a method of manufacturing the same, a method of mounting the same, and a circuit board on which the same is mounted. It is in. Disclosure of the invention
  • a semiconductor device includes: a semiconductor element
  • An external terminal provided on the other surface side of the insulating film and electrically connected to the wiring pattern via the through hole;
  • a holding plate made of a member having conductivity and maintaining flatness, provided on the opposite side of the surface of the wiring pattern on which the insulating film is provided, so as to cover at least a part of the wiring pattern.
  • the holding plate is attached to the insulating film via an insulating adhesive, and is connected to a constant potential portion of the wiring pattern.
  • the wiring pattern forming surface side and the bump forming surface side are different from each other with the insulating film as a boundary, there is no obstacle other than the wiring pattern on the wiring pattern forming surface side. Therefore, since the holding plate can be used as it is without special processing (patterning) to cover the wiring pattern, the manufacturing operation becomes extremely easy.
  • the insulating plate is not only capable of protecting the surface of the wiring pattern but also having sufficient strength to maintain flatness and covering the insulating film, the flexible insulating film is not distorted, and the planar stability of the bump is improved. The yield of mounting on a circuit board is improved.
  • the holding plate has conductivity and is connected to a constant potential portion of the wiring pattern.
  • the constant potential portion is a portion having a potential that does not change during operation of the semiconductor device. Minutes.
  • a short circuit between the conductive holding plate and the wiring pattern can be prevented by the insulating adhesive.
  • the holding plate has a constant potential
  • a signal is transmitted to the wiring pattern along the planar constant potential formed by the holding plate, so that an ideal transmission path is formed, and the impedance, particularly the inductance, is reduced. Small transmission is possible. Then, the delay and dullness of the high-frequency signal are reduced, the transmission characteristics are improved, and a highly reliable semiconductor device can be obtained.
  • a protective layer covering the wiring pattern may exist between the holding plate and the wiring pattern.
  • a protective layer such as a resist is provided in advance on the entire surface of the wiring pattern on the side where the insulating film is not provided and on which the holding plate is to be attached, and the holding plate is further attached thereon with an adhesive. May be attached. Also in this case, since a protective layer is provided on the surface opposite to the surface on which the external terminals are formed in the wiring pattern, it is easy to apply a resist or the like. In addition, when the holding plate is provided, since the wiring pattern is protected in advance by the protective layer, there is no occurrence of a defect in the wiring pattern such as disconnection.
  • the constant potential section may be one of a power supply potential and a ground potential.
  • the wiring pattern may have a curved portion at least in part, and the curved portion may be connected to the holding plate.
  • the holding plate may be connected to a fixed potential portion of the wiring pattern by at least one of a solder and a conductive adhesive.
  • a semiconductor device includes a semiconductor element, an insulating film, a wiring pattern formed on the insulating film and connected to the semiconductor element, and an external terminal formed on the wiring pattern.
  • a holding plate made of a member having conductivity and maintaining flatness, and holding a part of the insulating film;
  • the holding plate is connected to a constant potential portion of the wiring pattern.
  • the provision of the holding plate allows the flexible insulating film to be warped. Can be prevented, and reliable mounting becomes possible.
  • the holding plate has conductivity and is connected to a constant potential portion of the wiring pattern.
  • the constant potential portion is a portion having a potential which does not change during operation of the semiconductor device.
  • the holding plate has a constant potential
  • a signal is transmitted to the wiring pattern along the planar constant potential formed by the holding plate, so that it becomes an ideal transmission path, and the impedance is particularly high. Transmission with small inductance becomes possible. Then, the delay and dullness of the high-frequency signal are reduced, the transmission characteristics are improved, and a highly reliable semiconductor device can be obtained.
  • the holding plate a member having a thermal expansion coefficient larger than that of the insulating film may be used.
  • the holding plate may have a slit or a groove, and an end of the insulating film may be inserted into the slit or the groove and held by the holding plate.
  • the insulating film may have a slit, and the holding plate may be attached to an opposite side of the insulating film via the slit so that an end protrudes.
  • a method for manufacturing a semiconductor device includes the steps of: forming a through hole in an insulating film;
  • the bumps protrude from the side opposite to the wiring pattern, and the holding plate covers the wiring pattern.
  • the holding plate has the same potential as a part of the wiring pattern, and the holding plate is planar, so that electrical connection with low impedance is possible.
  • the holding plate may be attached to the insulating film via an insulating adhesive.
  • the insulating film has an opening corresponding to the wiring pattern
  • a part of the wiring pattern may be bent and connected to the holding plate by pushing a pressing jig from the other surface of the insulating film through the opening.
  • a step of forming a wiring pattern on an insulating film a step of connecting a semiconductor element to the wiring pattern and providing the semiconductor element on the insulating film, and holding an end of the insulating film Attaching a holding plate, and electrically connecting a part of the wiring pattern to the holding plate.
  • the semiconductor device manufactured by this method warpage of the flexible insulating film can be prevented, and reliable mounting becomes possible. Further, since a part of the wiring pattern is electrically connected to the holding plate, a semiconductor device having a structure which is hardly affected by external noise can be obtained.
  • a circuit board according to the present invention includes: the semiconductor device described above; and a substrate on which a desired conductive pattern is formed.
  • the external terminal of the semiconductor device is connected to the conductive pattern.
  • the semiconductor device since the holding plate has a constant potential, the semiconductor device is arranged on a plane having a constant potential. As a result, the semiconductor device has a structure that is less susceptible to external noise, such as a coaxial cable.
  • a circuit board includes: a semiconductor element; an insulating film; a wiring pattern formed on the insulating film and connected to the semiconductor element; A semiconductor material comprising: a bump formed on the substrate; and a holding member made of a member having conductivity and maintaining planarity and electrically connected to the wiring pattern.
  • this circuit board at least the end of the insulating film is fixed, so that the warpage is prevented. Further, since the wiring pattern and the holding plate are electrically connected, a structure that is not easily affected by external noise can be obtained.
  • a mounting method of a semiconductor device includes: an insulating film on which solder bumps are formed; and a holding member made of a member having conductivity and maintaining planarity and electrically connected to the wiring pattern.
  • electrical connection by solder can be performed after the insulating film is fixed with an adhesive to eliminate the warpage of the insulating film. Also, since the wiring pattern and the holding plate are electrically connected, a structure that is less susceptible to external noise can be obtained.
  • FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment
  • FIG. 2 is a diagram illustrating a semiconductor device according to a second embodiment
  • FIGS. 3A and 3B are diagrams illustrating a third embodiment
  • FIG. 4 is a diagram showing a semiconductor device according to a modification of the fourth embodiment.
  • FIG. 4 is a diagram showing another modification of the fourth embodiment.
  • FIGS. 5A to 5C are diagrams showing the fifth embodiment and its modifications.
  • FIG. 6 is a diagram illustrating a semiconductor device according to an example
  • FIG. 6 is a diagram illustrating a semiconductor device according to a sixth embodiment
  • FIG. 7 is a diagram illustrating a semiconductor device according to a seventh embodiment
  • FIG. 9 is a diagram illustrating a semiconductor device according to an eighth embodiment.
  • FIG. 9 is a diagram illustrating a semiconductor device according to a ninth embodiment.
  • FIG. 10 is a diagram illustrating a semiconductor device according to the tenth embodiment.
  • FIG. 11 is a diagram showing a circuit board according to the first embodiment
  • FIG. FIG. 12B is a diagram showing a circuit board according to an embodiment.
  • FIG. 12B is a diagram showing a modification of the first embodiment.
  • FIG. 13 is a diagram showing a semiconductor device manufactured by applying the method according to the present invention.
  • FIG. 14 is a diagram illustrating a circuit board on which the device is mounted, and
  • FIG. 14 is a diagram illustrating an electronic apparatus including the circuit board on which the semiconductor device manufactured by applying the method according to the present invention is mounted.
  • FIG. 1 is a diagram illustrating a semiconductor device according to the first embodiment.
  • This semiconductor device 10 is one to which a BGA package is applied. That is, in the figure, a large number of bumps 14 are formed on the insulating film 12, and a wiring pattern 20 that connects the electrodes 18 of the semiconductor chip 16 and the bumps 14 is formed.
  • the insulating film 12 is obtained by punching a long film carrier, and uses TAB (Tape Automated Bonding) technology.
  • the insulating film 12 has a through hole 12a.
  • the through hole 12 a is formed on the wiring pattern 20 formed on one surface of the insulating film 12.
  • the bumps 14 are formed so as to protrude from the wiring pattern 20 to the other surface of the insulating film 12 via the through holes 12a. That is, the bumps 14 protrude from the surface opposite to the wiring pattern 20. By doing so, the wiring pattern 20 is not exposed on the side where the bumps 14 are formed.
  • the bump 14 is formed of, for example, solder and the upper portion is formed in a ball shape.
  • the bumps 14 may be integrally formed using solder to the inside of the through-hole 12a, or another conductive member may be provided at least in the through-hole 12a and the solder may be mounted thereon. Further, other than solder, for example, copper or the like may be used.
  • device holes 12b are formed in the insulating film 12, and the ends of the wiring patterns 20 project into the device holes 12b.
  • the device hole 12 b is used for connecting the wiring pattern 20 and the electrode 18 of the semiconductor chip 16. That is, the side of the insulating film 12 where the wiring pattern 20 is formed
  • the semiconductor chip 16 is arranged so that the electrode 18 is located on the surface and inside the device hole 12b, and the wiring pattern 20 and the electrode 18 are bonded.
  • connection region between the semiconductor chip 16 and the insulating film 12 is sealed by the epoxy resin 22.
  • a feature of the present embodiment is that a holding plate 24 is provided on the insulating film 12. Specifically, the holding plate 24 is attached onto the wiring pattern 20 via an insulating adhesive 26.
  • the holding plate 24 may be made of stainless steel, but is preferably made of highly conductive copper or a copper-based alloy.
  • the wiring pattern 20 is covered and protected by the insulating adhesive 26 and the holding plate 24.
  • the insulating adhesive 26 becomes a protective layer similar to the solder resist.
  • the insulating adhesive 26 may be formed as a thermosetting or thermoplastic film, and may be attached to the holding plate 24 in advance. Then, the holding plate 24 can be thermocompression-bonded to the surface of the insulating film 12 having the wiring pattern 20.
  • the holding plate 24 By providing the holding plate 24 in this way, the distortion and undulation of the insulating film 12 are eliminated, the height of the bumps 14 becomes constant, the planar stability is improved, and the mounting yield on the circuit board is reduced. improves.
  • the holding plate 24 may be provided with a resist on the wiring pattern 20 and then pasted thereon via an insulating adhesive. By doing so, it is possible to prevent the holding plate 24 from being stuck with the impurities remaining therein.
  • a projection 24a is formed on the holding plate 24, and the projection 24a is connected to a constant potential of the wiring pattern 20, for example, a GND potential or a power supply potential.
  • a GND potential or a power supply potential for example, a GND potential or a power supply potential.
  • the protrusion 24a is shown only at one position in the drawing, it may be provided at all portions of the wiring pattern 20 where the potential is constant.
  • the holding plate 24 has the same potential as the potential of the wiring pattern 20 connected via the projection 24a.
  • the wiring pattern 20 is formed on the holding plate 24 via the insulating adhesive 26. Is disposed above a planar constant potential.
  • the constant potential is the GND potential
  • a high-frequency signal can be transmitted to the wiring pattern 20 along the planar GND potential, so that an ideal transmission path like a coaxial cable is obtained. That is, the impedance pattern of the wiring pattern 20 can be controlled.
  • the impedance and inductance are caused by the adhesive and the resist layer (if provided), they can be controlled by changing the thickness. As a result, the transmission characteristics can be improved by reducing the delay and dullness of the high-frequency signal.
  • a wiring pattern 20 is formed on the surface of the insulating film 12 on the side of the holding plate 24 to reduce the distance between the two. By doing so, the distance between the wiring pattern 20 and the holding plate 24 is reduced.
  • the capacitance is C
  • the area of the wiring pattern 20 and the holding plate 24 facing each other is S
  • the distance between the wiring pattern 20 and the holding plate 24 is d
  • the dielectric constant in a vacuum is £.
  • the relative permittivity £
  • the portion of the wiring pattern 20 that becomes the power supply potential and the holding plate 24 may be connected by the projection 24a. Even in this case, since the power supply potential is constant, the influence on the signal transmitted to the wiring pattern 20 can be reduced.
  • B-TAB type in which a projection is integrally formed on the wiring pattern side may be used for bonding with the semiconductor element. This point is common to all embodiments described later.
  • the present embodiment is a back TAB type in which the semiconductor chip 16 is mounted on the same side of the insulating film 12 as the wiring pattern 20 forming surface, but the semiconductor chip 16 is provided on the opposite side of the wiring pattern 20 forming surface. Table with 16 mounted.
  • the semiconductor chip 16 since the back surface of the semiconductor chip 16 comes into contact with the circuit board, if the semiconductor chip 16 is connected to the circuit board via a heat conductive adhesive such as silver paste, the heat dissipation of the semiconductor chip 16 can be reduced. Can be raised.
  • a bump may be provided in the wiring pattern 20 without forming the through hole 12a in the insulating film 12, and a solder resist layer may be formed on the wiring pattern 20 side avoiding the bump.
  • FIG. 2 is a diagram illustrating a semiconductor device according to the second embodiment.
  • the semiconductor device 30 shown in FIG. 2 differs from the semiconductor device 10 shown in FIG. 1 in the structure of the electrical connection between the wiring pattern 32 and the holding plate 34. That is, in FIG. 2, the extended portion 32 a at the left end of the wiring pattern 32 is bent and connected to the holding plate 34.
  • As a connection method there is a method shown in a third embodiment described later.
  • the extension part 32 a is provided in a part of the wiring pattern 32 where the potential becomes the GND potential.
  • the extension 32a is shown only at one end in the figure, it may be provided at any part of the wiring pattern 32 that is at the GND potential. It may be provided at any position.
  • the holding plate 34 is made of copper or the like having high conductivity and good heat conductivity.
  • the holding plate 34 has the same potential as the potential of the wiring pattern 32 connected via the extension 32a, that is, the GND potential. Then, the wiring pattern 32 is disposed above the planar GND potential formed by the holding plate 34 via the insulating adhesive 36. Then, a high-frequency signal can be transmitted to the wiring pattern 32 along the planar GND potential, so that an ideal transmission path is obtained as in a coaxial cable. That is, the impedance inductance of the wiring pattern 32 can be controlled. Since the impedance and inductance are caused by the adhesive and the resist layer (if provided), they can be controlled by changing the thickness. As a result of the control, the transmission characteristics can be improved by reducing the delay and dullness of the high-frequency signal.
  • the part that becomes the power supply potential of the wiring pattern 32 may be connected to the extension plate 32a. Also in this case, since the power supply potential is constant, the influence on the signal transmitted to the wiring pattern 32 can be reduced.
  • FIG. 3A and FIG. 3B are views showing a modified example viewed from the joining means of the second embodiment.
  • a part of the wiring pattern 42 is bent to form a projection 42 a, and the projection 42 a is connected to the holding plate 44.
  • the protrusion 42 a is formed in a portion of the wiring pattern 42 where the potential becomes a constant potential such as a GND potential or a power supply potential.
  • the projection 42 a is formed by pressing the pressing jig 48 from the hole 46 a formed in the insulating film 46. That is, a hole 46 a is previously formed in the insulating film 46 corresponding to a portion of the wiring pattern 42 where the convex portion 42 a is to be formed, and the holding plate 44 4 is formed from the hole 46 a.
  • the wiring pattern 42 is pressed by the pressing jig 48 to form a projection 42 a and is joined to the holding plate 44.
  • the insulating adhesive 45 be removed from the region where the convex portion 42 a is to be formed. Further, when forming the projection 42 a, heat or ultrasonic vibration is applied from the pressing jig 48. Further, the wiring pattern 42 is plated with gold (A n). As the wiring pattern 42, a well-known tin plate or solder plate may be used other than the gold plating. On the other hand, if the metal plate is also provided on the holding plate 44, the joining between the projection 42 a and the holding plate 44 becomes easy.
  • a wiring pattern 52 and a holding plate 54 are connected by a conductive adhesive 56.
  • the insulating adhesive 55 is removed and a conductive adhesive 56 is provided corresponding to the portion of the wiring pattern 52 connected to the holding plate 54, and the holding plate 54 is insulated.
  • solder may be used instead of the conductive adhesive 56. In this case, when the holding plate 54 and the insulating film 58 are thermocompression-bonded, they are heated to the melting point of the solder. Need to be
  • B-TAB type in which a projection is integrally formed on the wiring pattern side may be used for bonding with the semiconductor element.
  • FIG. 4 is a diagram showing another modified example of the third embodiment, and is an example of the so-called “B-TAB type” mentioned above.
  • the wiring pattern 62 of the semiconductor device 60 shown in the figure includes a projection 62 for connecting to the electrode 64a of the semiconductor chip 64 and a projection 62 for connecting to the conductive holding plate 66. has b.
  • the semiconductor chip 64 is molded with a resin 65. By doing so, it is possible to connect the GND potential or the power supply potential in the wiring pattern 62 to the holding plate 66.
  • the projections 62b and the holding plate 66 are simultaneously connected when the holding plate 66 is attached to the insulating film 68 having the wiring pattern 62 by thermocompression bonding.
  • the other configuration is the same as that of the embodiment shown in FIG.
  • FIG. 5A to 5C are views showing a semiconductor device according to the fifth embodiment.
  • the semiconductor device 100 shown in FIG. 5A has an insulating film 104, a wiring pattern 106, a bump 108 and a semiconductor chip 109, and has an insulating film 104 and a wiring pattern 106.
  • the end is held by the holding plate 102.
  • the holding plate 102 is made of a highly conductive material.
  • the end of the insulating film 104 is held by inserting the end of the insulating film 104 into the groove 102 a formed in the holding plate 102.
  • the wiring pattern 106 is held by the holding plate 102 and is electrically connected. Note that the portion of the wiring pattern 106 connected to the holding plate 102 is the same as in the first embodiment, and the effect of the electrical connection is the same, so the description is omitted.
  • the holding plate 102 has the strength necessary to maintain the flatness, while the insulating film 104 has flexibility. Therefore, the end of the insulating film 104 is By holding the flexible insulating film 104, the flexible insulating film 104 can maintain flatness. Then, the warpage of the insulating film 104 can be suppressed, and the mounting can be performed reliably. Also,
  • the tension is applied to the insulating film 104 by the holding plate 102 so that the insulating film 104 is stretched in one step of the riff opening when the semiconductor device 100 is mounted on the circuit board.
  • flatness can be obtained, so that the bump 108 can be securely mounted on the circuit board.
  • B-TAB type in which a projection is integrally formed on the wiring pattern side may be used for bonding with the semiconductor element.
  • a space exists between the holding plate 102 and the insulating film 104, but the space may not exist.
  • FIG. 5B shows a modification of the fifth embodiment.
  • the semiconductor device 110 shown in the figure has a point that the insulating film 114 and the end of the wiring pattern 116 are inserted into the slit 112a formed on the holding plate 112. Different from the above semiconductor device 100 o
  • FIG. 5C also shows a modification of the fifth embodiment.
  • the semiconductor device 120 shown in the figure has the end of the insulating film 124 inserted into the slit 124 a formed on the insulating film 124 by inserting the end of the holding plate 122. Part is held. Specifically, the end of the holding plate 122 is inserted from one surface of the insulating film 124 through the slit 124a into the other surface by elastically deforming the end of the holding plate 122. The flatness of the insulating film 124 is maintained by the restoring force. Also, by doing so, the holding plate 122 and the wiring pattern 126 are electrically connected.
  • B-TAB type in which a projection is integrally formed on the wiring pattern side may be used for bonding with the semiconductor element.
  • the semiconductor device 70 shown in FIG. 6 differs from the above-described fourth embodiment in that the holding plate 72 and the insulating film 74 are entirely fixed by an adhesive 73.
  • the insulating film 74 is tensioned by the holding plate 72, and the insulating film 74 is stretched. Therefore, the solder balls 75 can be securely mounted on the circuit board.
  • the structure of the electrical connection between the wiring pattern 71 and the holding plate 72 is the same as the composition shown in FIG.
  • the end 78 a of the holding plate 78 is caulked in the direction shown by the arrow with respect to the ends of the insulating film 80 and the wiring pattern 81.
  • the holding plate 78 and the insulating film 80 are fixed, and the electrical connection between the wiring pattern 81 and the holding plate 78 is achieved.
  • the holding plate 78 can be stably mounted without using an adhesive in the mass production process.
  • the holding plate 84 has a projection 84 a such as a pin, a hole 86 a is formed in the insulating film 86, and a hole 87 a is formed in the wiring pattern 87. It is formed.
  • the holding plate 84 is attached to the insulating film 86 by fitting the projection 84a with the hole 86a and the hole 87a. Further, the diameter of the hole 87a is formed slightly smaller than that of the hole 86a, so that the electrical connection between the wiring pattern 87 and the holding plate 87 can be ensured.
  • the projection 84a may be formed by bending an end of the holding plate 84. Also in this case, the holding plate 84 can be stably mounted without using an adhesive in the mass production process.
  • the semiconductor device 90 shown in FIG. 9 is different from the semiconductor device 10 shown in FIG. Predder) 9 1 is attached. More specifically, an adhesive 92 is applied to the back surface of the semiconductor chip 16 (the surface opposite to the electrode 18) and the holding plate 24, and the heat dissipation plate 91 is adhered.
  • the adhesive 92 contains silver or the like and has high thermal conductivity and conductivity, and the heat sink 91 is also made of a material having high thermal conductivity and conductivity. By doing so, heat dissipation of the semiconductor chip 16 can be promoted by the heat sink 91, and the back surface of the semiconductor chip 16 can be connected to a constant potential. Then, malfunction of the semiconductor chip 16 is prevented, and reliability is improved.
  • the semiconductor device 94 shown in FIG. 10 has a holding plate 93 in which these are integrated instead of the holding plate 24 and the heat radiating plate 91 of the semiconductor device 90 shown in FIG. That is, the holding plate 93 includes a portion to be attached to the insulating film 12 and a semiconductor chip.
  • the part to be attached to the back of 16 has a shape that is bent so that it becomes more physical. Even when such a holding plate 93 is used, the same effect as in the above embodiment can be obtained.
  • FIG. 11 is a diagram illustrating a circuit board according to the eleventh embodiment.
  • a semiconductor device 132 is mounted on a circuit board 130 shown in FIG.
  • the semiconductor device 13 2 has an insulating film 13 4, a wiring pattern 13 6, a bump 13 8, and a semiconductor chip 13 9, and a circuit board 13 0 for bonding the bump 13 8.
  • a pad 130a is formed.
  • a holding plate 133 is attached to the insulating film 134.
  • the semiconductor device 132 is bonded to the circuit board 130 by an adhesive 128 provided at the end and the center of the insulating film 134. This bonding is performed one step before the lift opening. That is, the semiconductor device 132 is temporarily bonded to the circuit board 130 with an adhesive 128 to eliminate the warpage of the insulating film 134, and then the bump 133 and the pad 1 are removed. Join with 30a.
  • adhesive 128 it reacts at a temperature below the solder melting temperature. It is preferable that an adhesive 128 connects the semiconductor device 132 first and then the solder is melted using a corresponding material. In this way, so-called temporary fixing is performed.
  • the adhesive film 128 is used to eliminate the warpage of the insulating film 134, so that good mounting is possible.
  • a so-called B-TAB type in which a projection is integrally formed on the wiring pattern side may be used for bonding with the semiconductor element.
  • the present embodiment has the holding plate 133, flatness can be maintained even if the holding plate 133 is omitted.
  • FIG. 12A is a diagram showing a circuit board according to the 12th embodiment.
  • a semiconductor device 142 is mounted on a circuit board 140 shown in FIG.
  • the semiconductor substrate 144 is the same as the semiconductor device 10 shown in FIG. 1 except for the holding plate 144, and therefore the description is omitted.
  • the holding plate 144 is made of a highly conductive material such as copper-stainless steel or a copper-based alloy, and has a hole 144a through which the screw 144 passes. This screw 1 4 6 also has conductivity.
  • the circuit board 140 also has a hole 140a through which the conductive screw 144 passes. On one surface, a ring-shaped pad 1 is formed around the hole 140a. 4 8 are formed. The pad 148 is connected to a constant potential such as a GND potential or a power supply potential on the circuit board 140. Then, the holding plate 144 and the circuit board 140 are fixed by screws 144 and nuts 149 that pass through the respective holes 144a and 140a.
  • the planar holding plate 144 becomes a constant potential such as the GND potential or the power supply potential via the screw 144.
  • a signal can be transmitted along a planar constant potential, so that the transmission characteristics of a high-frequency signal are improved.
  • FIG. 12B is a diagram showing a modification of the 12th embodiment.
  • a pad 152 formed on a circuit board 150 and a holding plate 154 are connected by wires 156.
  • the pads 15 2 are connected to a constant potential. Therefore, the holding plate 154 also has a constant potential, and the transmission characteristics of high-frequency signals are improved.
  • the wires 156 are provided by soldering or by a normal wire bonding method, for example, ultrasonic waves. After that, the wire may be protected with a resin. Note that a so-called B-TAB type in which a projection is integrally formed on the wiring pattern side may be used for bonding with the semiconductor element.
  • FIG. 13 shows a circuit board 1000 on which a semiconductor device 110 to which the present invention is applied is mounted.
  • an organic substrate such as a glass epoxy substrate is used for the circuit board.
  • Wiring patterns made of, for example, copper are formed on the circuit board so as to form a desired circuit, and the electrical continuity is achieved by mechanically connecting the wiring patterns and the bumps of the semiconductor device.
  • the semiconductor device described above is provided with a structure that absorbs the strain caused by the difference in thermal expansion with the outside, the reliability at the time of connection and thereafter can be improved even if the semiconductor device is mounted on a circuit board. Can be improved.
  • the wiring of the semiconductor device is devised, the reliability at the time of connection and after the connection can be improved.
  • the mounting area can be reduced to the area mounted with bare chips. For this reason, if this circuit board is used for an electronic device, the size of the electronic device itself can be reduced. Also, within the same area, more mounting space can be secured, and higher functionality can be achieved.
  • FIG. 1 As an electronic apparatus including the circuit board 100, a notebook personal computer 1200 is shown in FIG.
  • the present invention can be applied to any electronic device for surface mounting that requires a large number of bumps, similarly to a semiconductor device, regardless of whether it is an active component or a passive component.
  • the electronic part P port P includes, for example, a resistor, a capacitor, a coil, an oscillator, a filter, a temperature sensor, a thermistor, a ballis, a volume or a fuse,

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

明现: 半導䜓装眮、 その補造方法及びその実装方法䞊びにこれを実装した回路基板 技術分野
本発明は、 面実装型の半導䜓装眮、 その補造方法及びその実装方法䞊びにこれ を実装した回路基板に関する。 背景技術
半導䜓装眮の小型化を远求するずべァチップ実装が理想的であるが、 品質の保 蚌及び取り扱いが難しいため、 パッケヌゞ圢態に加工するこずで察応しおきた。 そのパッケヌゞ圢態においお、 特に倚端子化の芁求に応じお近幎 B G A ( b a 11 grid array) 型パッケヌゞがでおきおいる。 B G Aパッケヌゞは基板の基材によ り数皮類にわけられるが、 特に狭ピッチパッ ドの半導䜓玠子を実装しなければな らないニヌズや、 補造においおテヌプ状にしお補造を行うこずで連続性をもたせ るこずが可胜ずなるずい぀た補造効率䞊の芁求からフレキシブル 可撓性 基材 を基板の基材ずしお甚いたフレキシブルテヌプ利甚型の B G Aパッケヌゞが存圚 する。 この B G Aパヅケヌゞはフレキシブル基板に倖郚端子であるバンプを゚リ ァアレむ状に配眮し、 面実装できるようにしたものである。
この B G Aパッケヌゞによれば、 チヅプの電極からバンプたでを接続する配線 パタヌンが、 フレキシブル基板に露出しお圢成されおおり、 回路基板ぞの実装時 に、 配線パタヌンの品質を劣化させないように慎重に取り扱うこずが必芁であ぀ た。
しかも、 B G Aパッケヌゞによれば、 バンプず回路基板のパッ ドずの接続状態 の確認及び怜査ができないのみならず、 接続䞍良があっおも修埩できないため、 実装に高粟床が芁求されおいた。
あるいは、 B G Aパッケヌゞに䜿甚されるフレキシブル基板は、 その柔軟性か ら、 反りが生じお実装しにくい堎合があった。 このように、 埓来の B G Aパヅケヌゞは、 実装時に皮々の問題を抱えるもので あった。
本発明は、 この問題点を解決するものであり、 その目的は、 容易な実装を可胜 にする面実装型の半導䜓装眮、 その補造方法及びその実装方法䞊びにこれを実装 した回路基板を提䟛するこずにある。 発明の開瀺
本発明に係る半導䜓装眮は、 半導䜓玠子ず、
貫通孔を有する絶瞁フィルムず、
前蚘絶瞁フィルムの䞀方の面偎においお前蚘貫通孔䞊を通るように圢成される ずずもに前蚘半導䜓玠子に接続される配線パタヌンず、
前蚘絶瞁フィルムの他方の面偎に蚭けられるずずもに前蚘貫通孔を介しお前蚘 配線パタヌンず電気的な接続がなされおいる倖郚端子ず、
導電性を有するずずもに平面性を保぀郚材からなり、 前蚘配線パタヌンの前蚘 絶瞁フィルムが蚭けられた面の反察面偎に前蚘配線パタヌンの少なくずも䞀郚を 芆うように蚭けられる保持板ず、 を有し、
前蚘保持板は、 絶瞁性の接着剀を介しお前蚘絶瞁フィルムに貌り付けられるず ずもに、 前蚘配線パ倕䞀ンの䞀定電䜍郚に接続されおなる。
この半導䜓装眮は、 絶瞁フィルムを境ずしお配線パタヌン圢成面偎ずバンプ圢 成面偎が異なるようになっおいるこずから、 配線パタヌン圢成面偎には配線パ倕 ヌン以倖の障害物がない。 埓っお、 保持板は特殊加工 パタヌニング せずその たた甚いられお配線パタヌンを芆うこずができるので、 補造䜜業が極めお容易に なる。 たた、 配線パタヌンの衚面を保護できるだけでなく、 平面性を保おる匷床 を有する保持板が絶瞁フィルムを芆うので、 可撓性を有する絶瞁フィルムは歪む こずがなくなり、 バンプの平面安定性が向䞊し、 回路基板ぞの実装の歩留たりが 向䞊する。
たた、 前蚘保持板は、 導電性を有し、 配線パタヌンの䞀定電䜍郚ず接続されお いる。 ここで、 䞀定電䜍郚ずは、 半導䜓装眮の動䜜䞭に倉化しない電䜍ずなる郚 分である。 たた、 絶瞁性の接着剀によっお、 導電性の保持板ず配線パタヌンずの 短絡を防止できる。
こうしお、 保持板が䞀定の電䜍になるず、 保持板にお圢成される面状の䞀定電 䜍に沿っお、 配線パタヌンに信号が䌝送されるので、 理想的な䌝送路ずなり、 ィ ンピヌダンス特にむンダクタンスの小さい䌝送が可胜ずなる。 そしお、 高呚波信 号の遅れやなたりを枛少させお䌝送特性を向䞊させ、 信頌性の高い半導䜓装眮を 埗るこずができる。
前蚘保持板ず前蚘配線パタヌンずの間に、 前蚘配線パ倕䞀ンを芆う保護局が存 圚しおもよい。
぀たり、 配線パタヌンの絶瞁フィルムが蚭けられおいない偎の保持板が貌られ る䜍眮の党面にはあらかじめレゞスト等の保護局が蚭けられおいお、 曎にその䞊 に接着剀を介しお保持板が貌り付けられおも良い。 この堎合も、 配線パタヌンに おける倖郚端子の圢成面ずは反察面偎に保護局を蚭けるので、 レゞストなどを塗 垃するこずが簡単である。 たた、 保持板を蚭ける際に、 保護局によっお予め配線 パタヌンが保護されおいるので、 断線など配線パタヌンに぀いおの䞍良が生じな くなる。
䞀定電䜍郚は、 電源電䜍及びグランド電䜍のいずれか䞀方であっおもよい。 前蚘配線パタヌンは、 少なくずも䞀郚に湟曲郚を有し、 前蚘湟曲郚が前蚘保持 板に接続されおもよい。
前蚘保持板は、 ハンダ及び導電性接着剀のうち少なくずもいずれか䞀方によ぀ お、 前蚘配線パタヌンの䞀定電䜍郚ず接続されおもよい。
これらによっおも、 䌝送特性を向䞊させられる。
本発明に係る半導䜓装眮は、 半導䜓玠子ず、 絶瞁フィルムず、 前蚘絶瞁フィル ム䞊に圢成されるずずもに前蚘半導䜓玠子に接続される配線パタヌンず、 前蚘配 線パタヌン䞊に圢成される倖郚端子ず、 導電性を有するずずもに平面性を保぀郚 材からなり前蚘絶瞁フィルムの䞀郚を保持する保持板ず、 を有し、
前蚘保持板は、 前蚘配線パタヌンの䞀定電䜍郚に接続されおなる。
本発明によれば、 保持板を蚭けるこずで、 柔軟性を有する絶瞁フィルムの反り を防止するこずができ、 確実な実装が可胜になる。
たた、 前蚘保持板は、 導電性を有し、 配線パタヌンの䞀定電䜍郚ず接続されお いる。 ここで、 䞀定電䜍郚ずは、 半導䜓装眮の動䜜䞭に倉化しない電䜍ずなる郚 分である。
こうしお、 保持板が䞀定の電䜍になるず、 保持板にお圢成される面状の䞀定電 䜍に沿っお、 配線パタヌンに信号が䌝送されるので、 理想的な䌝送路ずなり、 ィ ンピ䞀ダンス特にむンダク倕ンスの小さい䌝送が可胜ずなる。 そしお、 高呚波信 号の遅れやなたりを枛少させお䌝送特性を向䞊させ、 信頌性の高い半導䜓装眮を 埗るこずができる。
前蚘保持板には、 前蚘絶瞁フィルムの熱膚匵係数よりも倧きい熱膚匵係数を有 する郚材を甚いおもよい。
䞊蚘半導䜓装眮においお、 前蚘保持板は、 スリ ッ ト又は溝を有し、 前蚘絶瞁フ むルムの端郚は、 前蚘スリッ ト又は溝に挿入されお前蚘保持板に保持されおもよ い。
䞊蚘半導䜓装眮においお、 前蚘絶瞁フィルムは、 スリ ッ トを有し、 前蚘保持板 は、 前蚘スリッ トを介しお前蚘絶瞁フィルムの反察偎面に、 端郚が突出するよう に取り付けられおもよい。
本発明に係る半導䜓装眮の補造方法は、 絶瞁フィルムに貫通孔を圢成する工皋 ず、
前蚘絶瞁フィルムの䞀方の面偎に前蚘貫通孔䞊を通る配線パタヌンを圢成する 工皋ず、
前蚘配線パタヌンにおける前蚘絶瞁フィルム偎の面に前蚘貫通孔を介しお前蚘 絶瞁フィルムの他方の面偎に突出する倖郚端子を圢成する工皋ず、
半導䜓玠子を前蚘配線パタヌンに接続しお前蚘絶瞁フィルムに蚭ける工皋ず、 前蚘配線パタヌンの前蚘絶瞁フィルムが蚭けられた面の反察面偎に、 前蚘配線 パタヌンの少なくずも䞀郚を芆うように、 導電性を有するずずもに平面性を保぀ 郚材からなる保持板を貌り付ける工皋ず、
前蚘配線パタヌンの䞀郚を前蚘保持板に接続する工皋ず、 を含む。
この方法により補造された半導䜓装眮は、 配線パタヌンずは反察偎からバンプ が突出し、 保持板が配線パタヌンを芆う。
この方法により補造された半導䜓装眮によれば、 保持板が、 配線パタヌンの䞀 郚ず同電䜍ずなり、 保持板が面状であるため、 むンピヌダンスの小さい電気的接 続が可胜ずなる。
䞊蚘半導䜓装眮の補造方法においお、
前蚘保持板を、 絶瞁性の接着剀を介しお前蚘絶瞁フィルムに貌り付けおもよい 䞊蚘半導䜓装眮の補造方法においお、
前蚘絶瞁フィルムは、 前蚘配線パタヌンに察応する開口郚を有し、
前蚘絶瞁フィルムの前蚘他方の面から前蚘開口郚を介しお加圧治具を抌し入れ お、 前蚘配線パタヌンの䞀郚を、 屈曲させお前蚘保持板に接続しおもよい。 本発明に係る半導䜓装眮の補造方法は、 絶瞁フィルムに配線パタヌンを圢成す る工皋ず、 半導䜓玠子を前蚘配線パタヌンに接続しお前蚘絶瞁フィルムに蚭ける 工皋ず、 前蚘絶瞁フィルムの端郚を保持する保持板を取り付ける工皋ず、 前蚘配 線パタヌンの䞀郚を前蚘保持板に電気的に接続する工皋ず、 を含む。
この方法により補造された半導䜓装眮によれば、 柔軟性を有する絶瞁フィルム の反りを防止するこずができ、 確実な実装が可胜になる。 たた、 配線パタヌンの 䞀郚が保持板に電気的に接続されおいるので、 倖郚のノむズの圱響を受けにくい 構造の半導䜓装眮を埗るこずができる。
本発明に係る回路基板は、 䞊蚘半導䜓装眮ず、 所望の導電パタヌンが圢成され た基板ず、 を有し、
前蚘半導䜓装眮の前蚘倖郚端子が前蚘導電パタヌンに接続されおなる。
本発明によれば、 保持板が䞀定電䜍ずなっおいるので、 半導䜓装眮は䞀定電䜍 の平面䞊に配眮されるこずになる。 このこずによっお、 半導䜓装眮は、 同軞ケ䞀 ブルのように、 倖郚のノむズの圱響を受けにくい構造ずなる。
本発明に係る回路基板は、 半導䜓玠子ず、 絶瞁フィルムず、 前蚘絶瞁フィルム に圢成されお前蚘半導䜓玠子に接続される配線パタヌンず、 前蚘配線パタヌン䞊 に圢成されるバンプず、 導電性を有するずずもに平面性を保぀郚材からなり前蚘 配線パタヌンに電気的に接続される保持材ず、 を含む半導䜓装眮ず、
所望の導電パタヌンが圢成され、 前蚘絶瞁フィルムの少なくずも端郚ず接着剀 にお固定される基板ず、
を有する。
この回路基板によれば、 絶瞁フィルムの少なくずも端郚が固定されるので、 そ の反りが防止される。 たた、 配線パタヌンず保持板ずが電気的に接続されおいる ので、 倖郚のノむズの圱響を受けにくい構造が埗られる。
本発明に係る半導䜓装眮の実装方法は、 ハンダバンプが圢成された絶瞁フィル ムず、 導電性を有するずずもに平面性を保぀郚材からなり前蚘配線パタヌンに電 気的に接続される保持材ず、 を有する半導䜓装眮の実装方法においお、
前蚘絶瞁フィルムの少なくずも端郚に接着剀を塗垃しお回路基板に接着しおか ら、 ハンダバンプを溶融させお前蚘回路基板のパッ ドに接続する方法である。 本発明によれば、 絶瞁フィルムを接着剀で固定しお絶瞁フィルムの反りをなく しおから、 ハンダによる電気的な接続を行うこずができる。 たた、 配線パタヌン ず保持板ずが電気的に接続されおいるので、 倖郚のノむズの圱響を受けにくい構 造が埗られる。 図面の簡単な説明
図 1は、 第 1実斜圢態に係る半導䜓装眮を瀺す図であり、 図 2は、 第 2実斜圢 態に係る半導䜓装眮を瀺す図であり、 図 3 A及び図 3 Bは、 第 3実斜圢態及びそ の倉圢䟋に係る半導䜓装眮を瀺す図であり、 図 4は、 第 4実斜圢態の他の倉圢䟋 を瀺す図であり、 図 5 A〜図 5 Cは、 第 5実斜圢態及びその倉圢䟋に係る半導䜓 装眮を瀺す図であり、 図 6は、 第 6実斜圢態に係る半導䜓装眮を瀺す図であり、 図 7は、 第 7実斜圢態に係る半導䜓装眮を瀺す図であり、 図 8は、 第 8実斜圢態 に係る半導䜓装眮を瀺す図であり、 図 9は、 第 9実斜圢態に係る半導䜓装眮を瀺 す図であり、 図 1 0は、 第 1 0実斜圢態に係る半導䜓装眮を瀺す図であり、 図 1 1は、 第 1 1実斜圢態に係る回路基板を瀺す図であり、 図 1 2 Aは、 第 1 2実斜 圢態に係る回路基板を瀺す図であり、 図 1 2 Bは、 第 1 2実斜圢態の倉圢䟋を瀺 す図であり、 図 1 3は、 本発明に係る方法を適甚しお補造された半導䜓装眮を実 装した回路基板を瀺す図であり、 図 1 4は、 本発明に係る方法を適甚しお補造さ れた半導䜓装眮を実装した回路基板を備える電子機噚を瀺す図である。
発明を実斜するための最良の圢態
以䞋、 本発明の奜適な実斜の圢態に぀いお図面を参照しお説明する。
(第 1実斜圢態
図 1は、 第 1実斜圢態に係る半導䜓装眮を瀺す図である。 この半導䜓装眮 1 0 は、 B G Aパッケヌゞを適甚したものである。 すなわち、 同図においお、 絶瞁フ むルム 1 2に倚数のバンプ 1 4が圢成され、 半導䜓チップ 1 6の電極 1 8ずバン プ 1 4ずを接続する配線パタヌン 2 0が圢成されおいる。
絶瞁フむルム 1 2は、 長尺のフィルムキダリァテ䞀プをパンチングしお埗られ るもので、 T A B (Tape Automated Bonding) 技術が適甚されおいる。 この絶瞁 フィルム 1 2には、 貫通孔 1 2 aが圢成されおいる。 貫通孔 1 2 aは、 絶瞁フィ ルム 1 2の䞀方の面に圢成される配線パタヌン 2 0の䞊に圢成される。 そしお、 この貫通孔 1 2 aを介しお、 バンプ 1 4は、 配線パタヌン 2 0から絶瞁フィルム 1 2の他方の面に突出するように圢成されおいる。 すなわち、 バンプ 1 4は、 配 線パタヌン 2 0ずは反察偎の面に突出する。 こうするこずで、 バンプ 1 4が圢成 される偎には配線パタヌン 2 0が露出しない構成ずなる。 なお、 ノ ンプ 1 4は、 䟋えばハンダから圢成されお䞊郚はボヌル状に圢成されおいる。 貫通孔 1 2 a内 たでハンダを甚いおバンプ 1 4ずしお䞀䜓圢成されおもよいし、 他の導電郚材が 少なくずも貫通孔 1 2 a内に蚭けられその䞊郚にハンダが搭茉されおも良い。 た た、 ハンダ以倖に䟋えば銅等であっおもよい。
たた、 絶瞁フィルム 1 2には、 デバむスホヌル 1 2 bが圢成されおおり、 配線 パタヌン 2 0の端郚がデバむスホヌル 1 2 bに突出する。 デバむスホヌル 1 2 b は、 配線パタヌン 2 0ず半導䜓チップ 1 6の電極 1 8ずを接続するために䜿甚さ れる。 すなわち、 絶瞁フィルム 1 2における配線パタヌン 2 0が圢成される偎の 面であっお、 か぀、 デバむスホヌル 1 2 bの内偎に電極 1 8が䜍眮するように、 半導䜓チヅプ 1 6を配眮しお、 配線パタヌン 2 0ず電極 1 8ずをボンディングす る。
そしお、 半導䜓チヅプ 1 6ず絶瞁フィルム 1 2ずの接続領域が、 ゚ポキシ暹脂 2 2のポヅティングによっお封止される。
さらに、 本実斜圢態の特城は、 絶瞁フィルム 1 2に保持板 2 4が蚭けられるこ ずにある。 詳しくは、 保持板 2 4は、 配線パタヌン 2 0の䞊に、 絶瞁接着剀 2 6 を介しお貌り付けられる。 保持板 2 4は、 ステンレス鋌でもよいが、 導電性の高 い銅や銅系合金等で圢成されるこずが奜たしい。
こうするこずで、 配線パ倕䞀ン 2 0が、 絶瞁接着剀 2 6及び保持板 2 4で芆わ れお保護される。 特に、 絶瞁接着剀 2 6は、 ゜ルダレゞストず同様な保護局ずな る。
絶瞁接着剀 2 6は、 熱硬化性又は熱可塑性のフィルムずしお圢成し、 予め保持 板 2 4に貌り付けおおいおもよい。 そしお、 保持板 2 4を、 絶瞁フィルム 1 2に おける配線パタヌン 2 0を有する面に熱圧着するこずができる。
こうしお、 保持板 2 4を蚭けるこずで、 絶瞁フィルム 1 2の歪み、 うねりがな くなり、 バンプ 1 4の高さが䞀定になっお平面安定性が向䞊し、 回路基板ぞの実 装歩留りが向䞊する。
この保持板 2 4は、 レゞストを配線パタヌン 2 0に蚭けおから、 その䞊に絶瞁 接着剀を介しお貌っおも良い。 こうするこずで、 䞍玔物が入ったたたで保持板 2 4を貌り付けるのを防止するこずができる。
たた、 保持板 2 4には突起 2 4 aが圢成されおおり、 この突起 2 4 aは配線パ タヌン 2 0の䞀定電䜍、 䟋えば G N D電䜍や電源電䜍の郚分に接続されおいる。 なお、 突起 2 4 aは、 図においお 1箇所にのみ瀺されおいるが、 配線パタヌン 2 0の䞀定電䜍ずなる党おの郚分に蚭けおもよい。
この構成によれば、 保持板 2 4は、 突起 2 4 aを介しお接続される配線パタヌ ン 2 0の電䜍ず同電䜍ずなる。
そしお、 配線パタヌン 2 0は、 絶瞁接着剀 2 6を介しお、 保持板 2 4にお圢成 される平面状の䞀定電䜍の䞊方に配眮される。 特に、 䞀定電䜍が G N D電䜍であ れば、 平面状の G N D電䜍に沿っお、 配線パタヌン 2 0に高呚波信号を䌝送する こずができるので、 同軞ケヌブルのように、 理想的な䌝送路ずなる。 ぀たり、 配 線パタヌン 2 0のィンピヌダンスゃィンダク倕ンスをコントロ䞀ルできる。
なお、 むンピヌダンスやむンダクタンスは、 接着剀やレゞスト局 蚭ける堎合 に起因するため、 これらの厚みを倉曎するこずでコントロヌルできる。 そしお、 コントロヌルできる結果ずしお、 高呚波信号の遅れやなたりを枛少させお䌝送特 性を向䞊させるこずができる。
本実斜圢態では、 図 1に瀺すように、 絶瞁フィルム 1 2における保持板 2 4偎 の面に配線パタヌン 2 0を圢成しお、 䞡者の間隔を小さくしおある。 こうするこ ずで、 配線パタヌン 2 0ず保持板 2 4ずの間隔が小さくなる。 そしお、 電気容量 を C、 配線パタヌン 2 0及び保持板 2 4の察向する面積を S、 配線パタヌン 2 0 ず保持板 2 4ずの間隔を d、 真空での誘電率を £。 、 比誘電率を £ずするず、
C = e ε。 S / d
ずなるこずから分かるように、 間隔 dが小さくなるず電気容量が倧きくな぀お、 理想的な䌝送路が埗られる。
G N D電䜍の代わりに、 配線パタヌン 2 0の電源電䜍ずなる郚分ず保持板 2 4 ずを突起 2 4 aによっお接続しおもよい。 この堎合でも、 電源電䜍が䞀定電䜍で あるこずから、 配線パタヌン 2 0に䌝送される信号ぞの圱響を少なくするこずが できる。
なお、 半導䜓玠子ずの接合には、 配線パタヌン偎に突起が䞀䜓圢成されたいわ ゆる B— T A B型のものを甚いおも良い。 この点は、 埌述する党おの実斜圢態に おいお共通である。
たた、 本実斜圢態は、 半導䜓チップ 1 6が絶瞁フィルム 1 2䞊の配線パタヌン 2 0圢成面ず同じ偎に実装された裏 T A B型であるが、 配線パタヌン 2 0圢成面 の反察偎に半導䜓チップ 1 6を実装した衚 T A B型ずしおもよい。 この堎合には、 半導䜓チップ 1 6の裏面が、 回路基板ず接觊するこずになるので、 銀ペヌスト等 の熱䌝導接着郚材を介しお回路基板に接続すれば、 半導䜓チップ 1 6の攟熱性を 䞊げるこずができる。 たたは、 絶瞁フィルム 1 2に貫通孔 1 2 aを圢成せず、 配 線パタヌン 2 0にバンプを蚭け、 このバンプを避けお配線パタヌン 2 0偎に゜ル ダレゞスト局を圢成しおもよい。 これらの圢成方法は、 以䞋の実斜圢態の党おに 共通である。 たた、 半導䜓チップ 1 6の厚みにより、 絶瞁フィルムず回路基板ず の間に䞀定の高さが埗られるこずで、 䟋えば隣り合うハンダバンプ間のショヌト 防止にもなる。
(第 2実斜圢態
図 2は、 第 2実斜圢態に係る半導䜓装眮を瀺す図である。 同図に瀺す半導䜓装 眮 3 0は、 配線パタヌン 3 2ず保持板 3 4ずの電気的な接続の構造においお、 図 1に瀺す半導䜓装眮 1 0ず異なる。 すなわち、 図 2においお、 配線パタヌン 3 2 の巊端の延蚭郚 3 2 aが、 屈曲しお保持板 3 4に接続されおいる。 接続の方法ず しお、 埌述する第 3実斜圢態に瀺されるものがある。 延蚭郚 3 2 aは、 配線パ倕 ヌン 3 2の G N D電䜍ずなる郚分に蚭けられおいる。 なお、 延蚭郚 3 2 aは、 図 においお端郚の 1箇所にのみ瀺されおいるが、 配線パタヌン 3 2の G N D電䜍ず なる党おの郚分に蚭けおもよく、 端郚でなくずもそれ以倖のどの䜍眮に蚭けおも 良い。 たた、 保持板 3 4は、 導電性が高くたた熱䌝導性の良い銅などで構成され おいる。
この構成によれば、 保持板 3 4は、 延蚭郚 3 2 aを介しお接続される配線パ倕 ヌン 3 2の電䜍ず同電䜍すなわち G N D電䜍ずなる。 そしお、 配線パタヌン 3 2 は、 絶瞁接着剀 3 6を介しお、 保持板 3 4にお圢成される平面状の G N D電䜍の 䞊方に配眮される。 そうするず、 平面状の G N D電䜍に沿っお、 配線パタヌン 3 2に高呚波信号を䌝送するこずができるので、 同軞ケヌブルのように、 理想的な 䌝送路ずなる。 ぀たり、 配線パタヌン 3 2のむンピヌダンスゃィンダク倕ンスを コントロヌルできる。 なお、 むンピヌダンスやむンダクタンスは、 接着剀やレゞ スト局 蚭ける堎合 に起因するため、 これらの厚みを倉曎するこずでコント口 —ルできる。 そしお、 コントロヌルできる結果ずしお、 高呚波信号の遅れやなた りを枛少させお䌝送特性を向䞊させるこずができる。
あるいは、 G N D電䜍の代わりに、 配線パタヌン 3 2の電源電䜍ずなる郚分ず 保持板 3 4ずを延蚭郚 3 2 aによっお接続しおもよい。 この堎合でも、 電源電䜍 が䞀定電䜍であるこずから、 配線パタヌン 3 2に䌝送される信号ぞの圱響を少な くするこずができる。
(第 3実斜圢態
次に、 図 3 A及び図 3 Bは、 䞊蚘第 2実斜圢態の接合手段からみた倉圢䟋を瀺 す図である。
図 3 Aに瀺す半導䜓装眮 4 0は、 配線パタヌン 4 2の䞀郚が屈曲しお凞郚 4 2 aを圢成し、 この凞郚 4 2 aが保持板 4 4に接続されるようになっおいる。 なお、 凞郚 4 2 aは、 配線パタヌン 4 2のうち、 G N D電䜍又は電源電䜍等の䞀定電䜍 ずなる郚分に圢成される。 こうしお、 保持板 4 4を䞀定電䜍にしお、 䞊蚘第 2実 斜圢態ず同様の効果を埗るこずができる。
凞郚 4 2 aは、 絶瞁フィルム 4 6に圢成された穎 4 6 aから加圧治具 4 8を抌 圧しお圢成される。 すなわち、 配線パタヌン 4 2のうち凞郚 4 2 aを圢成する郚 分に察応しお、 予め、 絶瞁フィルム 4 6に穎 4 6 aを圢成しおおき、 この穎 4 6 aから保持板 4 4に向けお、 配線パタヌン 4 2を加圧治具 4 8によっお抌圧しお、 凞郚 4 2 aを圢成しお保持板 4 4に接合する。
なお、 凞郚 4 2 aを圢成する領域には、 絶瞁接着剀 4 5を陀去しおおくこずが 奜たしい。 たた、 凞郚 4 2 aを圢成するずきに、 加圧治具 4 8からは、 熱又は超 音波振動が加えられる。 さらに、 配線パタヌン 4 2には金 A n ) メツキが斜さ れおいる。 なお、 配線パタヌン 4 2ずしおは金メッキ以倖にも呚知のスズメツキ やハンダメツキを甚いおも良い。 䞀方、 保持板 4 4にも金属メツキが斜されおい るず、 凞郚 4 2 aず保持板 4 4ずの接合が容易になる。
次に、 図 3 Bに瀺す半導䜓装眮 5 0は、 導電接着剀 5 6によっお配線パタヌン 5 2及び保持板 5 4が接続されたものである。 このように接続するために、 配線 パタヌン 5 2においお保持板 5 4に接続する郚分に察応しお、 絶瞁接着剀 5 5を 陀去しお導電接着剀 5 6を蚭けお、 保持板 5 4を絶瞁フィルム 5 8に熱圧着する。 あるいは、 導電接着剀 5 6の代わりに、 ハンダを甚いおも良い。 その堎合には、 保持板 5 4ず絶瞁フィルム 5 8ずを熱圧着するずきに、 ハンダの融点たで加熱す る必芁がある。
以䞊の倉圢䟋によっおも、 䞊蚘第 2実斜圢態ず同様の効果を達成するこずがで ぎる。
なお、 半導䜓玠子ずの接合には、 配線パタヌン偎に突起が䞀䜓圢成されたいわ ゆる B— T A B型のものを甚いおも良い。
(第 4実斜圢態
次に、 図 4は、 第 3実斜圢態の他の倉圢䟋を瀺す図であり、 前に挙げたいわゆ る 「B— T A B型」 の䟋である。 同図に瀺す半導䜓装眮 6 0の配線パタヌン 6 2 は、 半導䜓チップ 6 4の電極 6 4 aずの接続甚の突起 6 2 aずずもに、 導電性の 保持板 6 6ずの接続甚の突起 6 2 bを有する。 なお、 半導䜓チップ 6 4は、 暹脂 6 5によっおモヌルドされおいる。 こうするこずで、 配線パタヌン 6 2における G N D電䜍又は電源電䜍ず保持板 6 6ずを接続するこずができる。 たた、 突起 6 2 bず保持板 6 6ずは、 配線パタヌン 6 2を有する絶瞁フィルム 6 8に保持板 6 6を熱圧着しお取り付けるずきに、 同時に接続される。 なお、 その他の構成は、 図 3 Bに瀺す実斜圢態ず同様であるため説明を省略する。
(第 5実斜圢態
図 5 A〜図 5 Cは、 第 5実斜圢態に係る半導䜓装眮を瀺す図である。 図 5 Aに 瀺す半導䜓装眮 1 0 0は、 絶瞁フィルム 1 0 4、 配線パタヌン 1 0 6、 バンプ 1 0 8及び半導䜓チップ 1 0 9を有し、 絶瞁フむルム 1 0 4及び配線パタヌン 1 0 6の端郚が保持板 1 0 2によっお保持されおいる。 保持板 1 0 2は、 導電性の高 い材質からなる。
詳しくは、 保持板 1 0 2に圢成された溝 1 0 2 aに絶瞁フィルム 1 0 4の端郚 が挿入されるこずで、 絶瞁フィルム 1 0 4の端郚が保持されおいる。 たた、 配線 パタヌン 1 0 6は、 保持板 1 0 2に保持されお電気的に接続されおいる。 なお、 保持板 1 0 2に接続される配線パタヌン 1 0 6の郚分に぀いおは、 第 1実斜圢態 ず同様であり、 電気的な接続の効果に぀いおも同様であるため説明を省略する。 保持板 1 0 2は、 平面性を保぀のに必芁な匷床を有する䞀方、 絶瞁フィルム 1 0 4は柔軟性を有する。 したがっお、 絶瞁フィルム 1 0 4の端郚が保持板 1 0 2 に保持されるこずで、 柔軟性のある絶瞁フィルム 1 0 4が平面性を保おるように なる。 そしお、 絶瞁フィルム 1 0 4の反りを抑えお、 確実な実装を行えるように なる。 たた、
保持板 1 0 2の熱膚匵係数 >絶瞁フィルム 1 0 4の熱膚匵係数
ずするこずが奜たしい。 こうするこずで、 回路基板に半導䜓装眮 1 0 0を実装す るずきのリフ口䞀工皋で、 保持板 1 0 2によっお絶瞁フィルム 1 0 4にテンショ ンがかかり、 絶瞁フィルム 1 0 4が匵るようになり、 その結果平坊性が埗られる ので、 バンプ 1 0 8を回路基板に確実に実装するこずができる。
なお、 半導䜓玠子ずの接合には、 配線パタヌン偎に突起が䞀䜓圢成されたいわ ゆる B— T A B型のものを甚いおも良い。 たた、 本実斜圢態では、 保持板 1 0 2 ず絶瞁フィルム 1 0 4ずの間に空間の存圚する䟋が瀺されおいるが、 空間が存圚 しないようにしおも良い。
図 5 Bには、 第 5実斜圢態の倉圢䟋が瀺されおいる。 同図に瀺す半導䜓装眮 1 1 0は、 保持板 1 1 2に圢成されたスリッ ト 1 1 2 aに、 絶瞁フィルム 1 1 4及 び配線パタヌン 1 1 6の端郚が挿入される点で、 䞊蚘半導䜓装眮 1 0 0ず盞違す る o
たた、 図 5 Cにも、 第 5実斜圢態の倉圢䟋が瀺されおいる。 同図に瀺す半導䜓 装眮 1 2 0は、 絶瞁フむルム 1 2 4に圢成されたスリッ ト 1 2 4 aに、 保持板 1 2 2の端郚が挿入されるこずで、 絶瞁フィルム 1 2 4の端郚が保持されおいる。 詳しくは、 絶瞁フィルム 1 2 4の䞀方の面から、 スリッ ト 1 2 4 aを介しお他方 の面に、 保持板 1 2 2の端郚を匟性倉圢させお挿入し、 保持板 1 2 2の埩元力に よっお絶瞁フィルム 1 2 4の平面性を保぀ようにな぀おいる。 たた、 こうするこ ずで、 保持板 1 2 2ず配線パタヌン 1 2 6ずが電気的に接続される。
これらの半導䜓装眮 1 1 0、 1 2 0であっおも、 䞊蚘半導䜓装眮 1 0 0ず同様 の効果を達成するこずができる。
なお、 半導䜓玠子ずの接合には、 配線パタヌン偎に突起が䞀䜓圢成されたいわ ゆる B— T A B型のものを甚いおも良い。
(第 6実斜圢態 図 6に瀺す半導䜓装眮 7 0は、 保持板 7 2ず絶瞁フィルム 7 4ずが接着剀 7 3 によっお党面固定される点で、 䞊蚘第 4実斜圢態ず異なる。 ここで、
保持板 7 2の熱膚匵係数 >絶瞁フィルム 7 4の熱膚匵係数
ずするこずが奜たしい。 こうするこずで、 回路基板に半導䜓装眮 7 0を実装する ずきのリフロヌ工皋で、 保持板 7 2によっお絶瞁フむルム 7 4にテンションがか かり、 絶瞁フィルム 7 4が匵るようになり、 その結果平坊性が埗られるので、 ハ ンダボヌル 7 5を回路基板に確実に実装するこずができる。 なお、 配線パタヌン 7 1ず保持板 7 2ずの電気的な接続の構造は、 図 1に瀺す構図ず同様であるので 説明を省略する。
(第 7実斜圢態
図 7に瀺す半導䜓装眮 7 6では、 保持板 7 8の端郚 7 8 aが、 絶瞁フィルム 8 0及び配線パタヌン 8 1の端郚に察しお、 矢印で瀺す方向にかしめられおいる。 これによ぀お、 保持板 7 8ず絶瞁フィルム 8 0ずが固定され、 か぀、 配線パ倕䞀 ン 8 1ず保持板 7 8ずの電気的な接続が図られおいる。 本実斜圢態によれば、 量 産工皋においお、 接着剀を甚いずに安定しお保持板 7 8を取り付けるこずができ る。
(第 8実斜圢態
図 8に瀺す半導䜓装眮 8 2では、 保持板 8 4がピン等の突起 8 4 aを有し、 絶 瞁フィルム 8 6に穎 8 6 aが圢成され、 配線パタヌン 8 7に穎 8 7 aが圢成され おいる。 突起 8 4 aず、 ç©Ž 8 6 a及び穎 8 7 aずをはめ合わせお、 保持板 8 4が 絶瞁フィルム 8 6に取り付けられおいる。 たた、 ç©Ž 8 6 aよりも穎 8 7 aの盎埄 がわずかに小さく圢成されおいおり、 配線パタヌン 8 7ず保持板 8 7ずの電気的 な接続が確実に図られるようにな぀おいる。
なお、 突起 8 4 aは、 保持板 8 4の端郚を曲げお圢成されおもよい。 これによ ぀おも、 量産工皋においお、 接着剀を甚いずに安定しお保持板 8 4を取り付ける こずができる。
(第 9実斜圢態
図 9に瀺す半導䜓装眮 9 0は、 図 1に瀺す半導䜓装眮 1 0に攟熱板 ヒ䞀トス プレッダ 9 1が取り付けられたものである。 詳しくは、 半導䜓チップ 1 6の裏 面 電極 1 8ずは反察偎の面 ず保持板 2 4ずに、 接着剀 9 2が塗垃されお、 攟 熱板 9 1が接着されおいる。 接着剀 9 2は、 銀などを含有しお熱䌝導性及び導電 性が高く、 攟熱板 9 1も熱䌝導性及び導電性の高い材料から構成されおいる。 こ うするこずで、 攟熱板 9 1によっお、 半導䜓チップ 1 6の熱の発散を促進するず ずもに、 半導䜓チップ 1 6の裏面も䞀定電䜍に接続するこずができる。 そしお、 半導䜓チップ 1 6の誀䜜動が防止されお信頌性が向䞊する。
(第 1 0実斜圢態
図 1 0に瀺す半導䜓装眮 9 4は、 図 9に瀺す半導䜓装眮 9 0の保持板 2 4及び 攟熱板 9 1の代わりに、 これらが䞀䜓化された圢状の保持板 9 3を有する。 すな わち、 保持板 9 3は、 絶瞁フィルム 1 2に貌り付けられる郚分ず、 半導䜓チップ
1 6の裏面に貌り付けられる郚分ず、 がヌ䜓的になるように屈曲した圢状をなし おいる。 このような保持板 9 3を䜿甚しおも、 䞊蚘実斜圢態ず同様の効果を埗る こずができる。
(第 1 1実斜圢態
図 1 1は、 第 1 1斜圢態に係る回路基板を瀺す図である。 図 1 1に瀺す回路基 板 1 3 0には、 半導䜓装眮 1 3 2が実装されおいる。 半導䜓装眮 1 3 2は、 絶瞁 フィルム 1 3 4、 配線パタヌン 1 3 6、 バンプ 1 3 8及び半導䜓チップ 1 3 9を 有し、 回路基板 1 3 0には、 バンプ 1 3 8をボンディングするためのパッ ド 1 3 0 aが圢成されおいる。 絶瞁フィルム 1 3 4には保持板 1 3 3が貌り付けられお いる。
たた、 半導䜓装眮 1 3 2は、 絶瞁フィルム 1 3 4の端郚及び䞭倮郚に蚭けられ た接着剀 1 2 8によっお、 回路基板 1 3 0に接着されおいる。 この接着は、 リフ 口䞀工皋前に行われる。 すなわち、 半導䜓装眮 1 3 2を、 䞀時的に、 接着剀 1 2 8によっお回路基板 1 3 0に接着しお、 絶瞁フィルム 1 3 4の反りをなくしおか ら、 バンプ 1 3 8ずパッ ド 1 3 0 aずを接合する。 絶瞁フィルム 1 3 4の反りを なくすには、 少なくずも、 絶瞁フィルム 1 3 4の端郚を接着剀 1 2 8にお固定す るこずが奜たしい。 たた、 接着剀 1 2 8ずしお、 ハンダ溶融枩床以䞋の枩床で反 応するものを甚いお、 先に接着剀 1 2 8が半導䜓装眮 1 3 2を接続しおその埌ハ ンダが溶融するこずが奜たしい。 こうしお、 いわゆる仮り止めが行われる。 本実斜圢態によれば、 接着剀 1 2 8を甚いお、 絶瞁フィルム 1 3 4の反りをな くしたので、 良奜な実装が可胜になる。
なお、 半導䜓玠子ずの接合には、 配線パタヌン偎に突起が䞀䜓圢成されたいわ ゆる B— T A B型のものを甚いおも良い。 たた、 本実斜圢態は、 保持板 1 3 3を 有するが、 保持板 1 3 3を省略したものでも平坊性の維持が可胜である。
(第 1 2実斜圢態
図 1 2 Aは、 第 1 2実斜圢態に係る回路基板を瀺す図である。 同図に瀺す回路 基板 1 4 0には半導䜓装眮 1 4 2が実装されおいる。 半導䜓基板 1 4 2は、 保持 板 1 4 4以倖の点で、 図 1に瀺す半導䜓装眮 1 0ず同様であるため説明を省略す る
そしお、 保持板 1 4 4は、 銅ゃスレンレス鋌や銅系合金などの導電性の高い材 料で構成され、 ネゞ 1 4 6を通す穎 1 4 4 aが圢成されおいる。 このネゞ 1 4 6 も導電性を有する。 䞀方、 回路基板 1 4 0にも、 導電性のネゞ 1 4 6を通す穎 1 4 0 aが圢成されおおり、 䞀方の面においお、 この穎 1 4 0 aの呚囲にリング状 のパッ ド 1 4 8が圢成されおいる。 パッ ド 1 4 8は、 回路基板 1 4 0における G N D電䜍又は電源電䜍等の䞀定電䜍に接続されおいる。 そしお、 保持板 1 4 4ず 回路基板 1 4 0ずが、 それぞれの穎 1 4 4 a、 1 4 0 aに揷通されるネゞ 1 4 6 及びナヅ ト 1 4 9にお固定されおいる。
こうしお、 ネゞ 1 4 6を介しお、 面状の保持板 1 4 4は、 G N D電䜍又は電源 電䜍等の䞀定電䜍ずなる。 こうするこずで、 半導䜓装眮 1 4 2においお、 面状の 䞀定電䜍に沿っお信号を䌝送するこずができるので、 高呚波信号の䌝送特性が向 䞊する。
なお、 ネゞ 1 4 6によるねじ止めは、 ハンダ付け埌に行うこずが奜たしい。 た た、 本実斜圢態では、 ネゞ 1 4 6が 1箇所のみに甚いられおいるが、 耇数箇所に 蚭けられおも良い。 なお、 察向䜍眮にネゞ 1 4 6を蚭ける堎合には、 䟋えば四隅 に蚭けるこずが奜たしい。 たた、 図 1 2 Bは、 第 1 2実斜圢態の倉圢䟋を瀺す図である。 同図においお、 回路基板 1 5 0に圢成されたパッ ド 1 5 2ず、 保持板 1 5 4ずは、 ワむダ 1 5 6 にお接続されおいる。 ここで、 パッ ド 1 5 2は、 䞀定電䜍に接続されおいる。 し たがっお、 保持板 1 5 4も䞀定電䜍ずなっお、 高呚波信号の䌝送特性が向䞊する。 なお、 ワむダ 1 5 6は、 ハンダ付けを行ったり、 通垞のワむダボンディング手法、 䟋えば超音波にお蚭けられる。 たた、 その埌にワむダを暹脂で保護しおもよい。 なお、 半導䜓玠子ずの接合には、 配線パタヌン偎に突起が䞀䜓圢成されたいわ ゆる B— T A B型のものを甚いおも良い。
図 1 3には、 本発明を適甚した半導䜓装眮 1 1 0 0を実装した回路基板 1 0 0 0が瀺されおいる。 回路基板には䟋えばガラス゚ポキシ基板等の有機系基板を甚 いるこずが䞀般的である。 回路基板には䟋えば銅からなる配線パタヌンが所望の 回路ずなるように圢成されおいお、 それらの配線パタヌンず半導䜓装眮のバンプ ずを機械的に接続するこずでそれらの電気的導通を図る。 この堎合、 䞊述の半導 䜓装眮に、 倖郚ずの熱膚匵差により生じる歪みを吞収する構造を蚭ければ、 本半 導䜓装眮を回路基板に実装しおも接続時及びそれ以降の信頌性を向䞊できる。 た た曎に半導䜓装眮の配線に察しおも工倫が成されれば、 接続時及び接続埌の信頌 性を向䞊させるこずができる。 なお実装面積もベアチップにお実装した面積にた で小さくするこずができる。 このため、 この回路基板を電子機噚に甚いれば電子 機噚自䜓の小型化が図れる。 たた、 同䞀面積内においおはより実装スペヌスを確 保するこずができ、 高機胜化を図るこずも可胜である。
そしお、 この回路基板 1 0 0 0を備える電子機噚ずしお、 図 1 4には、 ノヌト 型パヌ゜ナルコンピュヌタ 1 2 0 0が瀺されおいる。
なお、 半導䜓装眮ず同様に倚数のバンプを必芁ずする面実装甚の電子郚品であ れば、 胜動郚品か受動郚品かを問わず、 本発明を応甚するこずができる。 電子郚 P口Pずしお、 䟋えば、 抵抗噚、 コンデンサ、 コむル、 発振噚、 フィル倕、 枩床セン サ、 サヌミス倕、 バリス倕、 ボリュヌム又はヒュヌズなどがある,

Claims

請求の範囲
1 . 半導䜓玠子ず、
貫通孔を有する絶瞁フィルムず、
前蚘絶瞁フィルムの䞀方の面偎においお前蚘貫通孔䞊を通るように圢成される ずずもに前蚘半導䜓玠子に接続される配線パタヌンず、
前蚘絶瞁フィルムの他方の面偎に蚭けられるずずもに前蚘貫通孔を介しお前蚘 配線パタヌンず電気的な接続がなされおいる倖郚端子ず、
導電性を有するずずもに平面性を保぀郚材からなり、 前蚘配線パタヌンの前蚘 絶瞁フィルムが蚭けられた面の反察面偎に前蚘配線パタヌンの少なくずも䞀郚を 芆うように蚭けられる保持板ず、 を有し、
前蚘保持板は、 絶瞁性の接着剀を介しお前蚘絶瞁フィルムに貌り付けられるず ずもに、 前蚘配線パタヌンの䞀定電䜍郚に接続されおなる半導䜓装眮。
2 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘保持板ず前蚘配線パタヌンずの間に、 前蚘配線パ倕ヌンを芆う保護局が存 圚する半導䜓装眮。
3 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘䞀定電䜍郚は、 電源電䜍及びグランド電䜍のいずれか䞀方である半導䜓装
4 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘配線パタヌンは、 少なくずも䞀郚に湟曲郚を有し、 前蚘湟曲郚が前蚘保持 板に接続される半導䜓装眮。
5 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘保持板は、 ハンダ及び導電性接着剀のうち少なくずもいずれか䞀方によ぀ お、 前蚘配線パタヌンの前蚘䞀定電䜍郚ず接続される半導䜓装眮。
6 . 半導䜓玠子ず、 絶瞁フィルムず、 前蚘絶瞁フィルム䞊に圢成されるずずもに 前蚘半導䜓玠子に接続される配線パタヌンず、 前蚘配線パタヌン䞊に圢成される 倖郚端子ず、 導電性を有するずずもに平面性を保぀郚材からなり前蚘絶瞁フィル ムの䞀郚を保持する保持板ず、 を有し、
前蚘保持板は、 前蚘配線パ倕䞀ンの䞀定電䜍郚に接続されおなる半導䜓装眮。
7 . 請求項 6蚘茉の半導䜓装眮においお、
前蚘保持板には、 前蚘絶瞁フィルムの熱膚匵係数よりも倧きい熱膚匵係数を有 する郚材を甚いおなる半導䜓装眮。
8 . 請求項 6蚘茉の半導䜓装眮においお、
前蚘保持板は、 スリ ッ ト又は溝を有し、
前蚘絶瞁フィルムの端郚は、 前蚘スリッ ト又は溝に挿入されお前蚘保持板に保 持される半導䜓装眮。
9 . 請求項 6蚘茉の半導䜓装眮においお、
前蚘絶瞁フィルムは、 スリ ッ トを有し、
前蚘保持板は、 前蚘スリ ッ トを介しお前蚘絶瞁フィルムの反察偎面に、 端郚が 突出するように取り付けられる半導䜓装眮。
1 0 . 絶瞁フィルムに貫通孔を圢成する工皋ず、
前蚘絶瞁フィルムの䞀方の面偎に前蚘貫通孔䞊を通る配線パタヌンを圢成する 工皋ず、
前蚘配線パタヌンにおける前蚘絶瞁フィルム偎の面に前蚘貫通孔を介しお前蚘 絶瞁フィルムの他方の面偎に突出する倖郚端子を圢成する工皋ず、
半導䜓玠子を前蚘配線パタヌンに接続しお前蚘絶瞁フィルムに蚭ける工皋ず、 前蚘配線パタヌンの前蚘絶瞁フィルムが蚭けられた面の反察面偎に、 前蚘配線 パタヌンの少なくずも䞀郚を芆うように、 導電性を有するずずもに平面性を保぀ 郚材からなる保持板を貌り付ける工皋ず、
前蚘配線パタヌンの䞀郚を前蚘保持板に接続する工皋ず、
を含む半導䜓装眮の補造方法。
1 1 . 請求項 1 0蚘茉の半導䜓装眮の補造方法においお、
前蚘保持板を、 絶瞁性の接着剀を介しお前蚘絶瞁フィルムに貌り付ける半導䜓 装眮の補造方法。
1 2 . 請求項 1 1蚘茉の半導䜓装眮の補造方法においお、 前蚘絶瞁フィルムは、 前蚘配線パタヌンに察応する開口郚を有し、 前蚘絶瞁フィルムの前蚘他方の面から前蚘開口郚を介しお加圧治具を抌し入れ お、 前蚘配線パタヌンの䞀郚を、 屈曲させお前蚘保持板に接続する半導䜓装眮の 補造方法。
1 3 . 絶瞁フィルムに配線パタヌンを圢成する工皋ず、 半導䜓玠子を前蚘配線パ タヌンに接続しお前蚘絶瞁フィルムに蚭ける工皋ず、 前蚘絶瞁フィルムの端郚を 保持する保持板を取り付ける工皋ず、 前蚘配線パタヌンの䞀郚を前蚘保持板に電 気的に接続する工皋ず、 を含む半導䜓装眮の補造方法。
1 4 . 請求項 1から請求項 5のいずれかに蚘茉の半導䜓装眮ず、 所望の導電パ倕 —ンが圢成された基板ず、 を有し、
前蚘半導䜓装眮の前蚘倖郚端子が前蚘導電パタヌンに接続された回路基板。
1 5 . 半導䜓玠子ず、 絶瞁フィルムず、 前蚘絶瞁フィルムに圢成されお前蚘半導 䜓玠子に接続される配線パタヌンず、 前蚘配線パタヌン䞊に圢成されるバンプず、 導電性を有するずずもに平面性を保぀郚材からなり前蚘配線パタヌンに電気的に 接続される保持材ず、 を含む半導䜓装眮ず、
所望の導電パタヌンが圢成され、 前蚘絶瞁フィルムの少なくずも端郚ず接着剀 にお固定される基板ず、
を有する回路基板。
1 6 . ハンダバンプが圢成された絶瞁フィルムず、 導電性を有するずずもに平面 性を保぀郚材からなり前蚘配線パタヌンに電気的に接続される保持材ず、 を有す る半導䜓装眮の実装方法においお、
前蚘絶瞁フィルムの少なくずも端郚に接着剀を塗垃しお回路基板に接着しおか ら、 ハンダバンプを溶融させお前蚘回路基板のパッ ドに接続する半導䜓装眮の実 装方法。 補正曞の請求の範囲
[ 1 9 9 8幎 6月 1 7日 1 7 · 0 6 . 9 8 ) 囜際事務局受理出願圓初の請求の範囲 1 , 6 1 0 1 3 1 5及び 1 6は補正された出願圓初の請求の範囲 7は取り䞋げられた 他の請求の範囲は倉曎なし。 1頁 ]
1 補正埌 半導䜓玠子ず、
貫通孔を有する絶瞁フィルムず、
前蚘絶瞁フィルムの䞀方の面偎においお前蚘貫通孔䞊を通るように圢成される ずずもに前蚘半導䜓玠子に接続される配線パタヌンず、
前蚘絶瞁フィルムの他方の面偎に蚭けられるずずもに前蚘貫通孔を介しお前蚘 配線パタヌンず電気的な接続がなされおいる倖郚端子ず、
導電性を有するずずもに平面性を保぀郚材からなリ、 前蚘配線パタヌンの前蚘 絶瞁フィルムが蚭けられた面の反察面偎に前蚘配線パタヌンの少なくずも䞀郚を 芆うように蚭けられる保持板ず、 を有し、
前蚘保持板は、 絶瞁性の接着剀を介しお前蚘絶瞁フィルムに貌り付けられるず ずもに、 前蚘配線パタヌンの䞀定電䜍郚に接続され、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有する半導䜓装眮。
2 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘保持板ず前蚘配線パタヌンずの間に、 前蚘配線パタヌンを芆う保護局が存 圚する半導䜓装眮。
3 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘䞀定電䜍郚は、 電源電䜍及びグランド電䜍のいずれか䞀方である半導䜓装 眮。
4 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘配線パタヌンは、 少なくずも䞀郚に湟曲郚を有し、 前蚘湟曲郚が前蚘保持 板に接続される半導䜓装眮。
5 . 請求項 1蚘茉の半導䜓装眮においお、
前蚘保持板は、 ハンダ及び導電性接着剀のうち少なくずもいずれか䞀方によ぀ お、 前蚘配線パタ䞀ンの前蚘䞀定電䜍郚ず接続される半導䜓装眮。
6 . (補正埌 半導䜓玠子ず、 絶瞁フィルムず、 前蚘絶瞁フィルム䞊に圢成され 楠正された甚玙 (条玄第 I9条 るずずもに前蚘半導䜓玠子に接続される配線パタヌンず、 前蚘配線パタヌン䞊に 圢成される倖郚端子ず、 導電性を有するずずもに平面性を保぀郚材からなリ前蚘 絶瞁フィルムの䞀郚を保持する保持板ず、 を有し、
前蚘保持板は、 前蚘配線パタヌンの䞀定電䜍郚に接続され、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有する半導䜓装眮。
7 . (削陀
8 . 請求項 6蚘茉の半導䜓装眮においお、
前蚘保持板は、 スリット又は溝を有し、
前蚘絶瞁フィルムの端郚は、 前蚘スリツ ト又は溝に揷入されお前蚘保持板に保 持される半導䜓装眮。
9 . 請求項 6蚘茉の半導䜓装眮においお、
前蚘絶瞁フィルムは、 スリットを有し、
前蚘保持板は、 前蚘スリットを介しお前蚘絶瞁フィルムの反察偎面に、 端郚が 突出するように取り付けられる半導䜓装眮。
1 0 . (補正埌 絶瞁フィルムに貫通孔を圢成する工皋ず、
前蚘絶瞁フィルムの䞀方の面偎に前蚘貫通孔䞊を通る配線パタヌンを圢成する 工皋ず、
前蚘配線パタヌンにおける前蚘絶瞁フィルム偎の面に前蚘貫通孔を介しお前蚘 絶瞁フィルムの他方の面偎に突出する倖郚端子を圢成する工皋ず、
半導䜓玠子を前蚘配線パタヌンに接続しお前蚘絶瞁フィルムに蚭ける工皋ず、 前蚘配線パタヌンの前蚘絶瞁フィルムが蚭けられた面の反察面偎に、 前蚘配線 パタヌンの少なくずも䞀郚を芆うように、 導電性を有するずずもに平面性を保぀ 郚材からなる保持板を貌り付ける工皋ず、
前蚘配線パタヌンの䞀郚を前蚘保持板に接続する工皋ず、
を含み、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有する半導䜓装眮の補造方法。 補 ΪΗされた甚玙 (条玄第 条
1 1 . 請求項 1 0蚘茉の半導䜓装眮の補造方法においお、
前蚘保持板を、 絶瞁性の接着剀を介しお前蚘絶瞁フィルムに貌り付ける半導䜓 装眮の補造方法。
1 2 . 請求項 1 1蚘茉の半導䜓装眮の補造方法においお、
前蚘絶瞁フィルムは、 前蚘配線パタヌンに察応する開口郚を有し、
前蚘絶瞁フィルムの前蚘他方の面から前蚘開口郚を介しお加圧治具を抌し入れ お、 前蚘配線パタヌンの䞀郚を、 屈曲させお前蚘保持板に接続する半導䜓装眮の 補造方法。
1 3 . (補正埌 絶瞁フィルムに配線パタヌンを圢成する工皋ず、 半導䜓玠子を 前蚘配線パタヌンに接続しお前蚘絶瞁フィルムに蚭ける工皋ず、 前蚘絶瞁フィル ムの端郚を保持する保持板を取り付ける工皋ず、 前蚘配線パタヌンの䞀郚を前蚘 保持板に電気的に接続する工皋ず、 を含み、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有する半導䜓装眮の補造方法。
1 4 . 請求項 1から請求項 5のいずれかに蚘茉の半導䜓装眮ず、 所望の導電バタ —ンが圢成された基板ず、 を有し、
前蚘半導䜓装眮の前蚘倖郚端子が前蚘導電パタヌンに接続された回路基板。
1 5 . (補正埌 半導䜓玠子ず、 絶瞁フィルムず、 前蚘絶瞁フィルムに圢成され お前蚘半導䜓玠子に接続される配線パタヌンず、 前蚘配線パタヌン䞊に圢成され るバンプず、 導電性を有するずずもに平面性を保぀郚材からなリ前蚘配線パタ䞀 ンに電気的に接続される保持材ず、 を含み、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有する半導䜓装眮ず、
所望の導電パタヌンが圢成され、 前蚘絶瞁フィルムの少なくずも端郚ず接着剀 にお固定される基板ず、
を有する回路基板。
1 6 . (補正埌 ハンダバンプが圢成された絶瞁フィルムず、 導電性を有するず ずもに平面性を保぀郚材からなり前蚘配線パタヌンに電気的に接続される保持材 補正されだ甚玙 (条玄第 19 ず、 を有し、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有する半導䜓装眮の実装方法においお、
前蚘絶瞁フィルムの少なくずも端郚に接着剀を塗垃しお回路基板に接着しおか ら、 ハンダバンプを溶融させお前蚘回路基板のパッドに接続する半導䜓装眮の実 装方法。
補正された甚玙 (条玄第 19条) 条玄 1 9条に基づく説明曞 請求の範囲第 1 、 6、 1 0、 1 3、 1 5及び 1 6項のそれぞれは、
前蚘保持板の熱膚匵係数 >前蚘絶瞁フィルムの熱膚匵係数
の関係を有するこずを明確にした。
これにより本発明は、 リフロヌ工皋で保持板から絶緣フィルムにテンションが かかり、 絶瞁フィルムが匵るようになり、 その結果平坊性が埗られるずいう効果 を埗るこずができる。
匕甚䟋には、 このような構成及び効果に぀いお党く蚘茉されおいない。
PCT/JP1998/000338 1997-02-13 1998-01-28 Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device WO1998036450A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP53555498A JP3586867B2 (ja) 1997-02-13 1998-01-28 半導䜓装眮、その補造方法及びその実装方法䞊びにこれを実装した回路基板
AU56782/98A AU5678298A (en) 1997-02-13 1998-01-28 Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US09/155,985 US6249046B1 (en) 1997-02-13 1998-01-28 Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/44811 1997-02-13
JP4481197 1997-02-13

Publications (1)

Publication Number Publication Date
WO1998036450A1 true WO1998036450A1 (en) 1998-08-20

Family

ID=12701822

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/000338 WO1998036450A1 (en) 1997-02-13 1998-01-28 Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device

Country Status (4)

Country Link
JP (1) JP3586867B2 (ja)
AU (1) AU5678298A (ja)
TW (1) TW393708B (ja)
WO (1) WO1998036450A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189273A3 (en) * 2000-09-14 2003-08-27 Shinko Electric Industries Co. Ltd. Semiconductor device and production process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831869A (ja) * 1994-05-09 1996-02-02 Nec Corp 半導䜓装眮及びその補造方法及びその実装怜査方法
JPH08306818A (ja) * 1995-05-01 1996-11-22 Hitachi Ltd 半導䜓装眮
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 衚面実装型半導䜓装眮の補造方法
JPH0982839A (ja) * 1995-09-20 1997-03-28 Sony Corp 半導䜓パッケヌゞ及びその補造方法、䞊びに半導䜓パッケヌゞの攟熱方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831869A (ja) * 1994-05-09 1996-02-02 Nec Corp 半導䜓装眮及びその補造方法及びその実装怜査方法
JPH08306818A (ja) * 1995-05-01 1996-11-22 Hitachi Ltd 半導䜓装眮
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 衚面実装型半導䜓装眮の補造方法
JPH0982839A (ja) * 1995-09-20 1997-03-28 Sony Corp 半導䜓パッケヌゞ及びその補造方法、䞊びに半導䜓パッケヌゞの攟熱方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189273A3 (en) * 2000-09-14 2003-08-27 Shinko Electric Industries Co. Ltd. Semiconductor device and production process
US6731010B2 (en) 2000-09-14 2004-05-04 Shinko Electric Industries Co., Ltd. Resin sealed stacked semiconductor packages with flat surfaces

Also Published As

Publication number Publication date
TW393708B (en) 2000-06-11
AU5678298A (en) 1998-09-08
JP3586867B2 (ja) 2004-11-10

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導䜓装眮及び電子機噚の補造方法
US7485490B2 (en) Method of forming a stacked semiconductor package
JP4058642B2 (ja) 半導䜓装眮
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを甚いた半導䜓装眮
US6249046B1 (en) Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
KR20000048471A (ko) 닀수의 전원/접지멎을 갖는 볌 귞늬드 얎레읎 팚킀지
JP2001015679A (ja) 半導䜓装眮及びその補造方法
JPH10294418A (ja) 半導䜓装眮
US6992380B2 (en) Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
JP2000277649A (ja) 半導䜓装眮及びその補造方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
US6509634B1 (en) Chip mounting structure having adhesive conductor
JP3586867B2 (ja) 半導䜓装眮、その補造方法及びその実装方法䞊びにこれを実装した回路基板
JP3297959B2 (ja) 半導䜓装眮
JP2748771B2 (ja) フィルムキャリア半導䜓装眮及びその補造方法
JP2004200665A6 (ja) 半導䜓装眮およびその補造方法
JP2004200665A (ja) 半導䜓装眮およびその補造方法
JP3013809B2 (ja) 半導䜓装眮およびその補造方法
JP3651345B2 (ja) ボンディングツヌル及びその補造方法
JP4273352B2 (ja) 半導䜓装眮の補造方法
KR100369501B1 (ko) 반도첎팚킀지
JP3598058B2 (ja) 回路基板
KR100525452B1 (ko) 반도첎 팚킀지와 상Ʞ 반도첎 팚킀지가 장착되는읞쇄회로Ʞ판
JP2592869Y2 (ja) 混成装眮

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GE GH GM GW HU ID IL IS JP KE KG KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09155985

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: CA