WO1998037257A1 - Bloc d'alimentation pour dispositif de pulverisation cathodique - Google Patents

Description

明 細 書

' スパッタ リ ング装置用電源装置

[技術分野]

本発明は電子部品， 半導体， 光ディ スク などへ薄膜を成膜 するス パッタ リ ング装置用電源装置に関する。

[背景技術]

ターゲッ トの裏面に磁石を配置したスパッタ源を用いたス パッタ リ ング装置によ り 半導体、 電子部品、 装飾部品等に薄 膜を形成する技術が普及されている。 このよ う なスパッ タ リ ング装置においては、 真空槽中に放電用ガス と して、 例えば A r のよ う な不活性ガスを導入しておき 、 この真空槽中にス パッタ源を配置し、 このスパッタ源に負の電圧を印加する こ と によってマグネ ト ロ ン放電を発生させ、 真空槽中に導入さ れた放電用ガスをイ オン化し、 こ のイオン化されたアルゴン 正イ オンが加速され、 ス ノ ッ タ源のタ 一ゲ ッ ト表面に衝突 し、 ターゲッ ト表面をスノ ッ タ蒸発させる。 こ のスパッ タ粒 子を基板上に沈着させてタ一ゲッ ト材料からなる薄膜を形成 する よ う にしたものであ り 、 これをスノ ッタ リ ングと言 う。

このス ノ ッ タ リ ングを行っている最中に、 マグネ ト ロ ン放 電がアーク放電に変化して しま う場合がある。 こ の よ う に、 マグネ ト ロ ン放電がアーク放電に移行して しま う と 、 スパ ッ タ リ ングを行う こ と はでき ない。

従って、 アーク放電の発生後ただちに、 上記スパッ タ源を 少 しだけ正の電位に保つよ う な逆電圧パルスを印加して、 ァ ーク放電の発生を抑えている。 従来においては、 この逆電圧パルスを印加する時間間隔は 3 0 / s 以上であった。

と ころで、 逆電圧パルスを印加する時間間隔は、 スィ ッチ ング素子の電力損失による破壊からの保護を行 う などの問題 から、 ある値の時間間隔が必要と されていた。

しかし、 前述したよ う に 3 0 μ s 以上の時間間隔で逆電圧 パルスを印加 した場合でも 、 すぐに連続してアーク放電が発 生して しま う こ と があ り 、 連続アーク放電の発生する確率が 高いとい う 問題があった。

また、 逆電圧パルスを印加 した場合に、 スパッタ源に正の 電圧が印加される こ と にな り 、 逆方向に例えば基板等からァ ーク放電が発生する場合も ある。 この逆方向のアーク放電に よる連続アーク放電が発生する と 、 基板にダメ ージを与える と レ、う 問題があった。

[発明の開示]

本発明は上記の点に鑑みてなされたもので、 その 目的は、 連続アーク放電の発生を防止するために、 逆電圧パルスを印 加する時間間隔を、 アーク放電の発生を検出 した場合には、 ：! 〜 1 0 s 以内と し、 し力 も、 この逆電圧パルスによる逆 方向アーク放電の発生を確実に防止する こ とができ るスパ ッ タ リ ング装置用電源装置を提供する こ と にある。

本発明の一態様による と 、 接地した真空槽内に不活性ガス を導入し、 この真空槽内に配置したスパッ タ源に負の電圧を 印加して、 ス ノ、。ッタ リ ングを行 う スパッ タ リ ング装置におい て、 上記スパ ッ タ源に直流電圧を印加する ための直流電源 と 、 上記スパッタ リ ング中に発生するアーク放電の発生を停 止させるために、 上記スパ ッ タ源に逆電圧を印加するための 逆電圧発生手段と 、 上記逆電圧発生手段で発生された逆電圧 を上記スパッ タ源に印加する スィ ツチ手段と 、 上記真空槽内 のアーク放電の発生を検出するアーク放電検出手段と 、 この アーク放電検出手段によ り アーク放電の発生が検出された場 合には、 上記スィ ッ チ手段を設定時間オンさせて、 上記逆電 圧発生手段から発生された逆電圧を上記スパッタ源に印加す るための逆電圧印加手段と 、 上記アーク放電検出手段によ り 上記アーク放電の発生が検出 された場合には、 上記逆電圧発 生手段で発生された逆電圧を上記スパッ タ源に設定時間印加 し、 その印加が終了 した後、 上記アーク放電検出手段によ り アーク放電の発生が再度検出 された場合には、 1 〜 1 0 μ S 以内に上記逆電圧発生手段で発生された逆電圧を上記スパ ッ タ源に印加する逆電圧印加制御手段と を具備 したスパ ッ タ リ ング装置用電源装置が提供される。

従って、 逆電圧パルスを印加する間隔をアーク放電検出時 は、 1 〜 1 0 μ s 以下の時間間隔で行う よ う に したので、 連 続アーク放電の発生確率を極めて低下させる こ とができ る。

[図面の簡単な説明 ]

図 1 は本発明の第 1 の実施例に係わるスパッ タ リ ング装置 用電源装置を示す回路図、

図 2 Αから図 2 F までは本願発明の動作をそれぞれ説明す る ためのタイ ミ ングチヤ一 ト 、

図 3 は本発明の第 2 の実施例に係わるスパッ タ リ ング装置 用電源装置を示す回路図、

図 4 は本発明の第 3 の実施例に係わるスパッ タ リ ング装置 用電源装置を示す回路図。

[発明を実施するための最良の形態]

以下図面を参照して本発明の第 1 の実施例について説明す る。 図 1 はスパッタ リ ング装置用電源装置を示す回路図であ る。 図において、 1 1 は例えば、 8 0 0 Vのス ノ、。ッタ リ ング 装置用直流電源である。 こ の直流電源 1 1 の負極は、 逆電圧 発生手段と してのパルス ト ラ ンス 1 2の一次コイル 1 2 ₁ 及 び二次コイル 1 2 ₂ の一方の入力端子に接続される。 この一 次コイル 1 2 i と二次コイル 1 2 ₂ との卷線比は 1 ： 1 . 1 力 ら 1 ： 1 . 3 に設定されている。

この一次コイル 1 2 i の他端はスィ ッチ手段と しての ト ラ ンジスタ Q 1 のエ ミ ッタに接続されている。 この トラ ンジス タ Q 1 の コ レク タは直流電源 1 1 の正極に接続されている。

さ らに、 一次コイ ル 1 2 L の両端間には、 抵抗 r 1 と ダイ ォー ド D 1 が直列接続された回路が並列に接続されている。 抵抗 1 はサージ吸収用、 ダイオー ド D 1 はフライ ホイ ール 用である。

さ らに、 一次コイル の一端と ト ラ ンジスタ Q 1 のコ レク タ との問 （あるいは直流電源 1 1 の両極間） には、 大容 量のコ ンデンサ C 1 が並列に接続されている。 従って、 この コ ンデンサ C 1 の両端には直流電源 1 1 に等しい電圧が充電 されている。

また、 二次コイル 1 2 ₂ の他端は出力ケーブル 1 3 内の一 方のライ ン 1 3 i を介 してス ノ、。 ッ タ源 1 4 に接続されて レヽ る。 '

また、 1 5 はスパッタ源 1 4 が配置されている真空槽であ る。 そ して、 こ の真空槽 1 5 中において、 ス ノ、。ッタ源 1 4 の ターゲッ ト と対向する位置に、 基板 1 6 が設置されている。 こ の真空槽 1 5 内には例えばアルゴンガスのよ う な不活性ガ スが導入されている。

と ころで、 2 1 は制御回路用直流電源である。 この制御回 路用直流電源 2 1 の両極間には、 抵抗 r 2 と逆方向に接続さ れたダイォ— ド D 2 が直列接続された回路が並列に接続され ている。 さ らに、 上記直流電源 1 1 の負極と抵抗 r 2 と ダイ オー ド D 2 と の接続点との間には、 抵抗 r 3 が接続されてい る。

また、 抵抗 r 2 と ダイ オー ド D 2 との接続点は抵抗 r 2 aを 介して制御用 C P U 2 2 (中央処理装置） の信号入力端子に 接続されている。 こ の C P U 2 2 には、 計時処理用のカ ウ ン タ 2 2 c が内蔵されてレ、る。

さ らに、 上記直流電源 2 1 の両極間には、 抵抗 r 4 と逆方 向に接続されたダイ ォ— ド D 3 が直列接続された回路が並列 に接続されている。

また、 パルス ト ラ ンス 1 2 の二次コイ ルの他端と 出力ケ一 ブル 1 3 の一方のラ イ ン 1 3 i の一端が接続されたラ イ ン上 の一点 Aは、 抵抗 5 を介 して抵抗 r 4 と ダイ オー ド D 3 と の接続点に接続されている。

さ らに、 この抵抗 r 4 と ダイォ一 ド D 3 との接続点は抵抗 r 6 を介して シユ ミ ッ ト ト リ ガ回路 2 3 の入力に接続 され る。 シュ ッ ト ト リ ガ回路 2 3 は、 点 Aの電圧が下がる と 、 その出力が " 0 " レベル力 ^ら " 1 " レベルに変化する。 これ は真空槽 1 5 内でアーク放電が発生する と 、 A点の電圧が下 がるためである。 こ のシユ ミ ッ ト ト リ ガ回路 2 3 によ り ァー ク放電検出手段が構成される。

このシユ ミ ッ ト ト リ ガ回路 2 3 の出力は、 C P U 2 2 の割 込み端子 INT に入力 される と共に、 アン ド回路 2 4 の一方の 入力端子に入力 される。 こ のアン ド回路 2 4 の他方の入力端 子には C P U 2 2 からゲ一 ト制御信号 a が入力 される。

さ らに、 C P U 2 2の制御信号 b は、 オア回路 2 5 の一方 の入力端子に入力される と共に、 ア ン ド回路 2 4 の出力がォ ァ回路 2 5 の他方の入力端子に入力 される。 このゲ— ト制御 信号 a は通常状態では " 1 " レベルが出力 され、 制御信号 b は通^状態では " 0 " レベルを出力する。

このオア回路 2 5 の出力信号 c は逆電圧パルスを出力する と き には、 " 1 " レベルを、 逆電圧パルスを出力 しなレ、と き には、 " 0 " レベルを出力する。

オア回路 2 5 の出力信号 c は、 スイ ッ チング用 F E T Q 2 のゲー トに入力 される。 この F E T Q 2 の ソー スは直流電源 2 1 の負極に接続されている。

さ らに、 F E T Q 2 のソー スはダイ ォ一 ド D 4及び抵抗 r 7 を介 して ルス ト ラ ンス 2 6 の一次コ イ ル 2 6 ₁ の一方の 端子に接続されている。 こ の一次コ イ ル 2 6 i の他端は F E T Q 2 の ド レイ ンに接続されている。 また、 直流電源 2 1 の正極は抵抗 r 8 及びコ ンデンサ C 2 を介 して E T Q 2 のソー ス に接続されてレ、る。

この抵抗 r 8 と コ ンデンサ C 2 と の接続点は一次コ イ ル 2 6 _{ の中間点に接続されている。

また、 ト ラ ンス 2 6 の二次コイ ル 2 6 ₂ の両端間には、 抵 抗 r 9 が直列にコ ンデンサ C 3 が並列に接続されている。

そ して、 この コ ンデンサ C 3 の一端は上記 ト ラ ンジス タ Q 1 のベースに接続され、 他端は ト ラ ンジスタ Q 1 のエ ミ ッ タ に接続されている。

また、 直流電源 1 1 の正極は接地される と と もに、 出力ケ 一ブル 1 3 の他方のライ ン 1 3 ₂ (接地側） は真空槽 1 5 の 槽体に接続されている。

次に、 上記のよ う に構成された第 1 の実施例の動作につい て説明する。 まず、 真空槽 1 5 を図示しない真空ポンプで真 空にする。 そ して、 この真空槽 1 5 内に A r ガスパルスを導 入して、 ス ノ、 "ッ タ源 1 4 に、 直流電源 1 1 の負の電圧を印加 させてマグネ ト ロ ン放電を発生させる。 このマグネ ト ロ ン放 電によ り 、 放電空間にアルゴンプラズマが形成される。 この プラズマ中のアルゴン正ィ オンが負の電圧差で加速され、 ス ノ、。ッ タ源 1 4 のタ一ゲッ トの表面に衝突する。 この衝突によ り 、 ターゲッ トのアルミ ニ ウム原子は蒸発する。 そ して、 ス パッタ蒸発したアル ミ ニ ウ ム原子の一部が基板 1 6 上に沈着 し、 アルミ ニ ウ ムの薄膜を形成する スパ ッ タ 蒸着が行われ る。

そ して、 真空槽 1 5 内で発生しているマグネ ト ロ ン放電が アーク放電に移行しなければ、 継続してスパ ッ タ蒸着が行わ れる。

と ころで、 真空槽 1 5 で発生しているマグネ ト ロ ン放電が アーク放電に移行する と 、 図 2 Aに示すよ う に A点の電圧が 下がる。 A点の電圧は、 抵抗 r 5 ， r 4 で分圧され抵抗 r 6 を介してシュ ミ ッ ト ト リ ガ回路 2 3 に入力されているため、 シュ ミ ッ ト ト リ ガ回路 2 3 は例えば A点の電圧が 3 0 0 Vを 超える と " 0 " レベルを、 1 5 0 V以下の場合には " 1 " レ ベルを C P U 2 2の割込み端子 INT に出力する と共に、 ア ン ド回路 2 4 にも出力する。

アン ド回路 2 4 の他方の入力端子に入力されているゲー ト 制御信号 a は通常状態では " 1 " レベルが入力 されているた め、 ア ン ド回路 2 4 の出力は " 1 " レベルに立ち上がる。 こ の信号はオア回路 2 5 を介 して F E T Q 2のゲ一 トに入力さ れる。 このため、 F E T Q 2 がオンする。

そ して、 ノヽ。ル ス ト ラ ン ス 2 6 の一次コィノレ 2 6 丄 にノヽ。ノレス 電圧が印加され、 その二次コ イ ル 2 6₂ から出力されるパル ス電圧は ト ラ ンジス タ Q 1 のゲ一 トに印加される。

ト ラ ンス 1 2 の一次コイル 1 2 i には、 コンデンサ C 1 に 充電されている直流電源 1 1 と同 じ電圧が印加されてお り 、 仮 り に ト ラ ンス 1 2 の一次コ イ ル 1 2 i と二次コイ ル 1 2 _Π と の巻線比を 1 : 1 . 1 に した場合、 ト ラ ンス 1 2の二次コ ィ ル 1 2₂ には、 1 . 1 Ε ( Εは直流電源 1 1 の電圧） の電 圧が発生する。

従って、 ス ノ ッタ源 1 4 には 0 . 1 Εの正の電圧が印加さ れる こ と になる。 つま り 、 時刻 t 1 から逆電圧パルス p 1 力 S 印加される。

この逆電圧パルス p 1 の印力 0によ り 、 ス ノ、。ッ タ源 1 4 が正 の電圧に保たれるため、 アーク放電は消える。

C P U 2 2 は、 直流電源 1 1 の電圧が例えば 3 0 0 Vを越 えてレ、る こ と を抵抗 r 3 ， r 2 の分圧電圧から判定し、 3 0 0 Vを越えている と判定する と 、 ゲー ト制御信号 a を " 1 " レベルで出力する （図 2 E ) 。 一方、 3 0 0 V以下である と 判定した場合には、 ゲー ト制御信号 a を " 0 " レベルで出力 する。

また、 C P U 2 2 は A点の電圧をモニタする こ と によ り 、 アーク放電の発生を検出 している。 この A点の電圧は、 例え ば正常放電時は 3 0 0 V以上を示し、 アーク放電時には 1 5 0 V以下と なる。

シュ ミ ッ ト ト リ ガ回路 2 3 は、 A点の電圧を抵抗 r 4 ， r 5 で分圧した電圧と 内部動作電圧と を比較し、 アーク放電が 発生していれば、 例えば A点の電圧が 1 5 0 V以下と なるた め、 " 1 " レベルを出力する。 また、 3 0 0 V を超え る と " 0 " レベルを出力する。 従って、 アーク放電が発生する時 刻 o で、 図 2 B に示すよ う にシュ ミ ツ ト ト リ ガ回路 2 3 は " 1 " レベルを C P U 2 2 の I N Tに出力する。

シュ ミ ッ ト ト リ ガ回路 2 3 の出力力 S " 1 " レベル と なる と 、 ゲー ト制御信号 a が " 1 " レベルであるので、 ア ン ド回 路 2 4 の論理が成立する。 このため、 制御信号 b の出カ レべ ルにかかわらず、 オア回路 2 5 の出力信号 c は " 1 " レベル と なる （図 2 D ) 。

このオア回路 2 5 の出力信号。 の " 1 " レベルは F E T Q 2 のゲー トに入力 されてレ、るため、 F E T Q 2 がオンする。 この F E T Q 2 がオンする と 、 パルス ト ラ ンス 2 6 が励磁 される。 この結果、 ノ、。ルス ト ラ ンス 2 6 の二次コイル 2 6 _n か らパルス電圧が ト ラ ンジス タ Q 1 のベー ス に出力され、 ト ラ ンジスタ Q 1 がオンする。 これによ り 、 ノ ルス ト ラ ンス 1 2 から逆電圧パルス p 1 が出力される （逆電圧印加手段） 。 こ こ で、 パルス ト ラ ンス 2 6 も 1 2 も決められた電圧 · 時 間積 （ E T積） しか信号を伝達できないので、 電圧 · 時間積 に達する前に F E T Q 2 のゲ一 ト駆動を止めて リ セ ッ ト動作 に移行する必要がある。 すなわち、 A点の電圧は、 シュ ミ ツ ト ト リ ガ回路 2 3 の判定レベル以下であるので、 C P U 2 2 を用いてパルス動作に してやる必要があるからである。

まず、 C P U 2 2 はシュ ミ ッ ト ト リ ガ回路 2 3 力 ら の " 1 " 信号の立ち上が り に同期 して、 カ ウ ンタ 2 2 c を リ セ ッ トする と 同時に割 り 込み処理が行われる。

この割 り 込み処理では、 C P U 2 2 は信号 b を " 1 " にし てから、 ゲー ト制御信号 a を " 0 " にする （時刻 t 2 ) 。 こ のゲー ト制御信号 a を " 0 " に したこ と によ り 、 アン ド回路 2 4 のゲー ト は閉 じるので、 A点の電圧と F E T Q 2 のゲー ト駆動は無関係と なる。

そ して、 カ ウ ンタ 2 2 c が計時処理を開始した時刻 t 0 か ら設定時間 T経過したら信号 b を " 0 " に立ち下げる （時刻 t 3 ) 。 このよ う に信号 b 力； " 0 " に立ち下がる と 、 オア回路 2 5 の 2つの入力信号はいずれも " 0 " と なるため、 F E T Q 2 はオフする。

この よ う に F E T Q 2 がオフする と 、 ノ、。ルス ト ラ ンス 2 6 の一次コイル 2 6 i を流れていた電流は、 フライ ホイ ールダ ィ オー ド D 4 , 抵抗 r 7 ， コイル 2 6 _} を通ってコ ンデンサ C 2 に逆流し、 二次コイル 2 6 _n には逆電圧が発生する。 こ の結果、 ト ラ ンジス タ Q 1 のゲー ト電圧は逆転し、 ト ラ ンジ スタ Q 1 はオフする。

ト ラ ンジス タ Q 1 がオフする と 、 パルス ト ラ ンス 1 2 の一 次コイル 1 2 i に流れていた電流はフライ ホイ ールダイ ォー ド D 1 と抵抗 r 1 と一次コイル 1 2 i を循環する。

そ して、 パルス ト ラ ンス 1 2 の一次側の電圧が逆転するた め、 二次側の電圧も逆転し、 A点の電圧はスパッタ電圧 （ 3 0 0 V以上） と なる。 この時、 回路のス ト レ一 トキャパシテ ィゃイ ンダク タ ンスによ り 図 2 Aに示すよ う に 2 μ s 程度 A 点の電圧が振動する。

図 2 F に示すよ う に C P U 2 2 の信号 b を " 0 " レベルに 立ち下げてから、 ゲー ト制御信号 a を " 1 " レベルに立ち上 げるまで時間をカ ウンタ 2 2 c の設定によ り 例えば 5 μ s の 設定時間にする こ と によ り 、 誤動作を防止する。

そして、 カ ウンタ 2 2 c によ り設定時間が計時される と、 ゲー ト制御信号 a を図 2 Ε に示すよ う に " 1 " レベルに立ち 上げる よ う に してレ、る。

このよ う に、 オア回路 2 5 の出力が立ち下がる時刻 t 3 か 2

ら 5 μ s の間はゲー ト制御信号 a を " 0 " レベルとする よ う に した （逆電圧印加制御手段） ので、 オア回路 2 5 の出力が 立ち下がってから発生する A点の電圧の振動 g によ り 閾値 V t hを越える信号 hが発生してもアーク放電が発生したと誤判 定する こ と はな く なる。

つま り 、 こ の振動 g によ り シュ ミ ツ ト ト リ ガ回路 2 3 の出 力力； " 1 " レベルに変化した場合でも、 ゲー ト制御信号 a を " 0 " レベルに してレ、る ため、 F E T Q 2 をオン させる こ と はない。

こ の回路を動作させる場合の問題点は、 ト ラ ンスを用いて いるため決め られた電圧 · 時間積しか ト ラ ンス と して動作さ せられない点である。 その電圧 · 時間積に達する前に逆電圧 を ト ラ ンス に印加し鉄心の磁化状態を リ セ ッ ト してやらなけ れば次のパルス電圧を印加出来ない点である。

その リ セ ッ 卜 のための回路がパルス ト ラ ンス 1 2 では、 r 1 ， D 1 の回路であ り 、 ノ、。ルス ト ラ ンス 2 6 では D 4 , r 7 の回路である。 印加する逆電圧が高いほどリ セ ッ ト時間は早 く なるので、 ノ、。ルス ト ラ ンス 2 6 では ト ラ ンジス タ Q 1 のゲ 一 ト耐電圧以下と なる大き な値に抵抗 r 7 を選んで ト ラ ンジ ス タ Q 2 のオン時間よ り短く 設定する こ と は可能であるが、 ト ラ ンス 1 2 では取り扱つている電圧 · 電流が大きいので抵 抗 r 1 を大き く する と ト ラ ンジス タ Q 1 の耐電圧を越えて し ま う 。 ト ラ ンジス タ の耐電圧だけであれば ト ラ ンジス タ を複 数個直列接続して対策 しているが、 スパッタ源 1 4 にかかる 電圧も瞬時に大き く なるので、 従来はアーク放電遮断の ^電 3

圧を印加する制御回路でリ セ ッ ト時間を確保していた。 この リ セ ッ ト時間が 3 0 μ s 以上の休止期間であった。

実際に従来の回路を使用 してスパッタする と 、 通常はァー ク放電を十分抑制しているが、 時々抑制 しきれない場合があ る こ と が判明 した。 それは、

1 . アーク放電が発生してから逆電圧パルスまでの時間が 長いとア ー ク放電が成長して しま っていて逆電圧パルスが終 わってもすぐにアーク放電になって しま う ため、 連続アーク 放電になる。

2 . そこで、 逆電圧パルス終了後、 次のパルスを出すまで の休止時間を短く していく と 1 5 μ s 位から効果が表れてき て 5 μ s 以下にする と逆方向アーク放電が発生しない限り逆 電圧パルス終了後すぐにはアーク放電にな らないこ と が判つ た。

3 . この場合、 ト ラ ンス 2 6 は抵抗 r 7 を最適化する こ と によ り磁気飽和 させないで動作可能であるが、 ト ラ ンス 1 2 はそのままではだめである と考え られていたが、

4 . リセ ッ ト時間が取れないのは連続アーク放電の場合だ けであるので、 逆方向アーク放電防止回路を入れて 2 パルス 以上の連続アーク放電の発生を無く すこ と と 、 ト ラ ンス 1 2 の電圧 · 時間積を 4ノ、。ルス分以上に設計する こ と によ り ト ラ ンス 1 2 を磁気飽和させないで使える こ と が判明 した。

電気回路的に考える と、 従来の様に ト ラ ンスの電圧 . 時間 積を リ セ ッ トするための休止時間を確保するのが正論である が、 アーク放電防止回路の場合、 休止時間をどのタイ ミ ング 4

でアーク放電が発生するかで逆電圧パルスの効果が変わって しまい、 ナーク放電を大き く してからでは逆電圧パルスが効 かなく なるので、 休止時間を短く して行った方が連続アーク 放電の発生が押さえ られ、 結果と して リ セ ッ ト時間が確保さ れたわけである。

また、 連続アーク放電と なる場合は 2通 り あ り 、 アーク放 電が発達して しまって逆電圧パルスの効果が無く なって しま つた場合と 、 逆電圧パルスを印加 した時逆方向電圧で発生す るアーク放電でこの逆方向のアーク放電が起こった場合逆電 圧パルス終了後、 ほとんどの場合順方向のアーク放電と なつ て しま う。 つま り 、 休止期間を短く していった場合の連続ァ ーク放電の要因は逆方向のアーク放電であるので、 逆方向の アーク放電を防止する こ と によ り連続アーク放電を防止する こ とが可能である。

逆方向アーク放電を防止する方法は、

1 . 逆電圧を下げる。

a ) ト ラ ンスの巻き数比を変化させる

b ) ス ノ ッ タ源に並列に電流を流す。 抵抗値やツ ユナ一 ダイ オー ドで電圧を制限する

2 . 逆電圧印加時に流れる電流を制限する

c ) 順方向の電流はダイ オー ドで、 逆方向アーク放電の 電流は抵抗値を適当に選ぶ。

具体的には、 順方向はスパッタ リ ング放電の電流を流すよ う に低いィ ン ピ一ダンスを接続し、 このィ ンピ一ダンス よ り 高く 、 かつ並列に逆方向アーク電流を防止するイ ンピーダン 5

スを接続する。

d ) そ して、 イ ンピーダンス と してバイ ポーラ ト ラ ンジ スタ、 I G B T 、 M O S F E T等で電流制限回路を入れる などが考え られる。 今回は、 逆方向アー ク放電のイ ンピー ダンスが 1 Ω程度、 逆方向時のアーク放電に成らないィ ンピ —ダンス力 S 2 0 0 Ωであったこ と力 ら 1 0 0 Ωの抵抗と した 所効果が絶大であった。 なお、 この 1 0 0 Ωの抵抗について は後述する第 2 の実施例ででてく る抵抗である。

次に、 本発明の第 2の実施例について図 3 を参照して説明 する。 この第 2 の実施例において、 第 1 の実施例と同一部分 には同一番号を付し、 その詳細な説明については省略する。 この第 2 の実施例においては、 図 1 の第 1 の実施例の A点と 出力ケーブル 1 3 の一方のライ ン 1 3 t の端部との間に、 ラ イ ン 1 3 ェ 側にアノ ー ドを、 直流電源 1 1 側にカ ソ一 ドを接 続したダイォー ド D 1 0 を接続し、 このダイ ォー ド D 1 0 を バイ パスする よ う に抵抗 _r 1 0 を並列接続する よ う に したの みで、 他は図 1 の回路と同様である。 また、 抵抗 r 1 0 は、 前述したよ う に例えば 1 0 0 [ Ω ] 程度である。

このよ う にダイオー ド D 1 0 と抵抗 r 1 0 の並列回路を接 続しておく こ と によ り 、 真空槽 1 5 内でマグネ ト ロ ン放電が 発生して、 スパッタ リ ングが行われている場合には、 マグネ ト ロ ン放電によ る電流はダイ オー ド D 1 0 の順方向 （つま り 、 アノ ー ドから力 ソー ドに向けて） に流れるので、 抵抗 r 1 0 の影響は起こ らない。

し力 し、 第 1 の実施例で説明 したよ う に、 スパッタ源 1 4 を正の電位とする よ う に、 逆電圧パルスを印加する と 、 真空 槽 1 5 からスパッタ源 1 4 に向けて逆方向アーク放電が発生 する場合を想定して、 抵抗 r 1 0 を設けている。

この抵抗 r 1 0 によ り 逆方向アーク放電の発生を抑制 して いる。 直流電源 1 1 の電圧を例えば 8 0 0 V と した場合に、 逆電圧パルス が印力 Π される と き のス ノ、。 ッ タ源 1 4 の電圧は 0 . 1 E ( 8 0 V ) と なる。 この 8 0 Vで 1 0 0 Ω の抵抗と する と 、 0 . 8 Aの電流しか流れないので、 逆電圧パルスを 印加する こ と によるアーク放電が発生する こ と を抑制する こ とができ る。 このこ と は、 アーク放電の一般的な負荷特性か ら も明 らかである。

次に、 本発明の第 3 の実施例について、 図 4 を参照 して説 明する。 この第 3 の実施例では、 図 3 の回路のダイオー ド D 1 0 のアノ ー ドと ト ランジスタ Q 1 のコ レク タ との間に、 抵 抗 r 1 1 と ダイ オー ド D 1 1 を直列接続した回路を接続した のみで、 他は図 3 の回路と 同様である。

上記のよ う に、 抵抗 r 1 1 と ダイオー ド D 1 1 を設ける こ と によ り 、 逆電圧パルスを印カ卩したと きにス ノ、 "ッタ源 1 4 に かかる逆電圧を下げる こ とができ るため、 逆方向アーク放電 が発生する こ と を抑制する こ とができ る。

なお、 上記第 1 乃至第 3 の実施例の説明では、 逆電圧パル スが立ち下がってから 5 μ s でゲー ト制御信号 a を " 1 " レ ベルと したが、 l 〜 1 0 /i s 以内であっても良い。 また、 こ の時間は、 最適には 2 〜 5 μ s 以内である。

なお、 上記実施例で用いられている回路を用いて化成スパ ッ タする と 、 アーク放電がほぼ一定周期で発生し、 それを完 全に遮断するのでアーク放電対策上は問題はないが、 ターゲ ッ トの消耗やプロセス条件によ り アーク放電発生周期が変化 するので、 スパッタ電力が変化して しまいプロ セスの再現性 の面では不都合である。

この場合、 アーク放電の発生周期よ り短い周期でアーク放 電の検出に関わ らず逆電圧パルスを印加する と 、 スパッ タ時 間に対する遮断時間が一定の割合とな り 、 プロ セスが安定す る。

上記した実施例においては、 逆電圧発生手段と してパルス ト ランス 1 2 を用レ、る よ う したが、 オー ト ト ラ ンスを用いる よ う に しても良い。

(発明の効果）

請求の範囲 1 に記載の発明によれば、 逆電圧パルスを印加 する間隔をアーク放電検出時は、 1 〜 1 0 μ s 以下の時間間 隔で行 う よ う に したので、 連続アーク放電の発生確率を極め て低下させる こ とができ る。

請求の範囲 2及び 3 に記載の発明によれば、 逆電圧パルス を印加 したと き に、 逆方向アーク放電が発生した際にアーク 放電電流を抑制する よ う に順方向イ ンピーダンス よ り 大き く かつ並列に逆方向ィ ンピーダンスを設けたので、 逆方向のァ —ク放電が発生するのを抑制する こ とができ るため、 連続ァ ーク放電の発生確率を極めて低下させる こ とができる。

請求の範囲 4 に記載の発明によれば、 逆電圧パルスを印加 したと きに、 真空槽 （スパッ タ源） 側を流れる電流と ダイォ ー ド D 1 1 側を流れる電流を抵抗値 r 1 1 によ り調整でき る ので基板 Tーク放電による基板ダメ 一ジを防止する こ と がで き る。

請求の範囲 5 及び 6 に記載の発明によれば、 ト ラ ンスの巻 線比を 1 ： 1 . ：！ 〜 1 ： 1 . 3 とする よ う に したので、 直流 電源の 0 . 1 〜 0 . 3倍の逆電圧パルスを ト ラ ンスから出力 させる こ とができ る。

請求の範囲 7 に記載の発明によれば、 逆電圧パルスを発生 させる ト ラ ンスの電圧 · 時間積を 4 パルス分以上に設計する こ と によ り 、 逆電圧パルスを発生させる ト ラ ンスの磁気飽和 を無く すこ と ができ るので、 制御不能を防止する こ と ができ る。

Claims

請 求 の 範 囲

1 . 接地した真空槽内に不活性ガスを導入し、 この真空槽 内に配置したスパッ タ源に負の電圧を印加して、 スパッ タ リ ングを行う スパッタ リ ング装置において、

上記スパッ タ源に直流電圧を印加するための直流電源と 、 上記スパッ タ リ ング中に発生するアーク放電の発生を停止 させるために、 上記スパッ タ源に逆電圧を印加するための逆 電圧発生手段と 、

上記逆電圧発生手段で発生された逆電圧を上記スパッ タ源 に印加する スィ ツチ手段と 、

上記真空槽内のアーク放電の発生を検出するアーク放電検 出手段と、

このアーク放電検出手段によ り アーク放電の発生が検出さ れた場合には、 上記スィ ッチ手段を設定時間オンさせて、 上 記逆 ¾圧発生手段から発生された逆電圧を上記スパッ タ源に 印加するための逆電圧印加手段と 、

上記アーク放電検出手段によ り 上記アーク放電の発生が検 出された場合には、 上記逆電圧発生手段で発生された逆電圧 を上記スパッ タ源に設定時間印加 し、 その印加が終了 した 後、 上記アーク放電検出手段によ り アーク放電の発生が再度 検出 された場合には、 1 〜 1 0 μ S以内に上記逆電圧発生手 段で発生された逆電圧を上記スパッタ源に印加する逆電圧印 加制御手段と を具備 したこ と を特徴とするスパッタ リ ング装 置用電源装置。

2 . 上記逆電圧発生手段と 上記スパッタ源と の間に、 スパ ッ タ リ ング放電の電流を流す方向に接続された順方向イ ンピ —ダンス 、

この順方向イ ンピーダンス よ り 大き く 、 かつ並列に接続さ れた逆方向のアーク放電の発生を防止する逆方向イ ンピーダ ンスからなる逆方向アーク放電防止回路を設けたこ と を特徴 とする請求の範囲 1 に記載のスパ ッ タ リ ン グ装置用電源装 置。

3 . 上記逆方向アーク放電防止回路において、 順方向イ ン ピ一ダンスがダイォー ドで、 逆方向イ ン ピーダンスが抵抗か らなる こ と を特徴とする請求の範囲 2 に記載のスパッ タ リ ン グ装置用電源装置。

4 . 上記逆方向アーク放電防止回路のス パッタ源側と 上記 直流電源の正極側との間に、 ダイオー ドのアノ ー ド側から上 記直流電源の正極側に向けて電流を流すよ う に接続された第

2 のダイ ォー ドと、 この第 2 のダイォ一 ドに抵抗を直列に接 続したこ と を特徴とする請求の範囲 2 に記載のスパッ タ リ ン グ装置用電源装置。

5 . 上記逆電圧発生手段は、 一次側に上記直流電源が接続 され、 二次側が上記ス パッ タ源に接続されるパルス ト ラ ンス であ り 、 このパルス ト ラ ンスの一次側と二次側の卷線比は、

1 ： 1 . 1 〜 1 ： 1 · 3 である こ と を特徴とする請求の範囲 1 乃至請求の範囲 4 の う ちいずれか一記載のスパッタ リ ング 装置用電源装置。

6 . 上記逆電圧発生手段は、 一次側に上記直流電源が接続 され、 二次側が上記ス パッ タ源に接続されるオー ト ト ラ ンス 2

であ り 、 このオー ト ト ランスの一次側と二次側の卷線比は、 1 : 1 . 1 〜 ： 1 : 1 . 3 である こ と を特徴とする請求の範囲 1 乃至請求の範囲 4 の う ちいずれか一記載のスパッタ リ ング 装置用電源装置。

7 . 上記逆方向アーク放電防止回路によ り 、 上記真空槽内 に 2 パルス以上の連続アーク放電の発生を無く すと と もに、 上記逆電圧発生手段である ト ラ ンスの電圧 · 時間積を 4 パル ス分以上とする こ と によって、 上記 トラ ンスを磁気飽和させ ないよ う にしたこ と を特徴とする請求の範囲 2 乃至請求の範 囲 6 の う ちいずれか一記載のスパ ッ タ リ ング装置用電源装 置。