[go: up one dir, main page]

WO2003046992A1 - Procede de production d'une tranche de soi - Google Patents

Procede de production d'une tranche de soi Download PDF

Info

Publication number
WO2003046992A1
WO2003046992A1 PCT/JP2002/011166 JP0211166W WO03046992A1 WO 2003046992 A1 WO2003046992 A1 WO 2003046992A1 JP 0211166 W JP0211166 W JP 0211166W WO 03046992 A1 WO03046992 A1 WO 03046992A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
soi
single crystal
crystal substrate
silicon single
Prior art date
Application number
PCT/JP2002/011166
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Mitani
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Publication of WO2003046992A1 publication Critical patent/WO2003046992A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • An object of the present invention is to reduce both the film thickness uniformity within a wafer and the film thickness uniformity between wafers to a sufficiently small level even when the required film thickness level of the SOI layer is very small. It is possible to suppress quality variation and improve manufacturing yield even when processing into ultra-fine or highly integrated CMOS LSIs. It is an object of the present invention to provide a method of manufacturing an SOI wafer. Disclosure of the invention
  • a method for producing an SOI wafer of the present invention comprises:

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Description

明 細 書
S O I ゥユーハの製造方法 技術分野
本発明は、 S O I ゥエーハの製造方法に関する。 背景技術
携帯電話等の移動体通信においては、 数 1 0 0 MH z以上の高周波信号を取り扱 うのが一般的となっており、 高周波特性の良好な半導体デバイスが求められている。 例えば、 C M O S— I Cや高耐圧型 I C等の半導体デバイスには、 シリコン単結晶 基板 (以下、 ベースウェーハともいう) 上にシリコン酸化膜絶縁体層を形成し、 そ の上に別のシリコン単結晶層を S O I (Si l icon on Insulator) 層として積層形成 した、 いわゆる S O Iゥェ一ハが使用されている。 これを高周波用の半導体デバイ スに使用する場合、 高周波損失低減のため、 ベースウェーハとして高抵抗率のシリ コン単結晶を使用することが必要である。
ところで、 S〇 I ゥエーハの代表的な製造方法として貼り合わせ法がある。 この 貼り合わせ法は、 ベースウェーハとなる第一 リコン単結晶基板と、 デバイス形成 領域である S O I層となる第二シリコン単結晶基板 (以下、 ボンドゥエーハともい う) とをシリコン酸化膜を介して貼り合わせた後、 ボンドゥエーハを所望の膜厚ま で減厚し、 薄膜化することによりボンドゥエーハを S O I層とするものである。 ボンドゥエ一ハを減厚する方法としては、 以下のようなスマートカット法 (商標 名) が周知である。 これは、 ボンドゥエーハの貼り合わせ面 (第一主表面とする) に対し、 一定深さ位置にイオン注入層 (微小気泡層) が形成されるように水素ある いは希ガスをイオン注入し、 貼り合わせ後に該イオン注入層にてボンドゥエーハを 剥離するものである。
し力 し、 上記の従来のスマートカット法には、 以下のような欠点がある。 すなわ ち、 剥離後に得られる SO Iゥエーハは SO I層の表面に、 イオン注入に伴うダメ ージ層が形成され、 剥離面そのものの粗さも通常製品レベルの S i ゥヱーハの鏡面 と比べて大きくなる。 従来、 このダメージ層を除去するために、 剥離後の SO I層 の表面を、 研磨代の小さい鏡面研磨 (タツチボリッシュと通称され、 機械的化学的 研磨が用いられる) により鏡面化することが行なわれてきた。 この方法を用いると、 得られる S O I層の膜厚の分布が、 同一ゥヱ一ハ内の標準偏差値 σ 1にて 1. 5 〜2 nm程度生ずる。 また、 同一仕様ゥエーハロットにおけるゥエーハ間の、 膜厚 の標準偏差 ί直 σ 2では 3 n m程度以上の分布を生ずる。
こうした膜厚のばらつきは、 現状の鏡面研磨技術の水準からすれば不可避的なも のであり、 SO I層の膜厚が 1 00 nm程度以上の膜厚に留まる限りは、 特に大き な問題となるものではない。 しかしながら、 近年、 SO I ゥエーハの主要な用途で ある CMO S— L S I等においては、 素子の微細化及び高集積化の傾向はますます 著しくなつており、 1 9 9 0年代は 1 0 0 nm程度で超薄膜と称されていたものも、 今ではさして驚くに値するものではなくなつてしまった。 現在、 超薄膜 SO I層と して求められている平均膜厚は 1 00 nmを大きく下回り、 数 1 0 nm (例えば 2 0〜5 0 nm) から場合により 1 0 n m程度にもなつている。 この場合、 上記のよ うな膜厚不均一のレベルは、 狙いとする平均膜厚の 1 0〜数 1 0%にも及び、 SO Iゥエーハを用いた半導体デバイスの品質ばらつきや、 製造歩留まり低下に直結し てしまうことはいうまでもない。
本発明の課題は、 SO I層の要求膜厚レベルが非常に小さい場合においても、 ゥ ェーハ内の膜厚均一性及びゥューハ間の膜厚均一性の双方を十分小さレ、レベルに軽 減することが可能であり、 ひいては超微細あるいは高集積度の CMO S— L S I等 に加工した場合においても、 品質ばらつきを抑制し製造歩留まりを向上させること ができる S O I ゥヱーハの製造方法を提供することにある。 発明の開示
上記課題を解決するために、 本発明の S O Iゥ ーハの製造方法は、
第二シリコン単結晶基板 (ボンドゥエーハに相当する) の第一主表面上に、 各々 S i X G e ! _ χ (ただし、 0≤ χ≤ 1 ) からなる単位層を、 隣接する単位層同士の混 晶比 Xが互いに相違するように積層した多層ェピタキシャル層を形成するェピタキ シャル成長工程と、
多層ェピタキシャル層をなす単位層のうち、 最表層部をなす単位層から見て一層 以上基板側に位置する単位層または前記第二シリコン単結晶基板内を剥離対象領域 として、 多層ェピタキシャル層の最表面側から水素イオンまたは希ガスイオンの少 なくとも一方を注入することにより、 剥離対象領域内にイオン注入層を形成するィ オン注入層形成工程と、
第二シリコン単結晶基板に形成された多層ェピタキシャル層の最表面と、 該第二 シリコン単結晶基板とは別に用意された第一シリコン単結晶基板 (ベースウェーハ に相当する) の第一主表面との少なくともいずれかに絶縁膜を形成し、 該絶縁膜を 介して多層ェピタキシャル層と前記第二シリコン単結晶基板とを結合するとともに、 ィォン注入層において、 多層ェピタキシャル層の当該ィォン注入層よりも絶縁膜側 に位置する部分 (以下、 被剥離ェピタキシャル層部分という) を、 第一シリコン単 結晶基板に結合した状態で、 第二シリコン単結晶基板側の残余の部分から剥離する 結合 ·剥離工程と、
第一シリコン単結晶基板に絶縁層を介して結合された被剥離ェピタキシャル層部 分のうち、 絶縁層と接して位置するものを含む 1以上の単位層を S O I層として残 しつつ、 それよりも剥離面側に位置する 1以上の単位層を、 G e含有率の差に基づ いて選択エッチングするエッチング工程と、 を含むことを特徴とする。 なお、 本明細書において 「SO I層」 とは、 「絶縁層 上のシリコン層」 という文字通りの概念に限定されるものではなく、 S i xG e i_ x ( 0≤ x≤ 1 ) からなる単位層が絶縁層上に形成されている場合も、 SO I層の 概念に含まれるものとする。
上記本発明の方法においては、 第二シリコン単結晶基板を SO I層に減厚するた めに、 イオン注入により形成されるイオン注入層にて SO I層を剥離する、 いわゆ るスマートカット法を採用する。 この際、 S i xG e i x (ただし、 0≤ χ≤ 1) からなる単位層が、 隣接するもの同士の混晶比 Xが互いに相違するように複数積層 された多層ェピタキシャル層として、 第二シリコン単結晶基板上に形成する。 この 多層ェピタキシャル層には、 SO I層として残すべき部分よりも深層に (つまり基 板側に) 位置する単位層または基板を剥離対象領域として、 最表面側から水素等に よりイオン注入することにより、 該剥離対象領域にイオン注入層が形成される。 こ の状態で、 第二シリコン単結晶基板の多層ェピタキシャル層を、 絶縁層を介して第 ーシリコン単結晶基板に結合し、 イオン注入層にて剥離を行なうと、 第一シリコン 単結晶基板には、 多層ェピタキシャル層の当該イオン注入層よりも絶縁層側に位置 する部分、 つまり SO I層となるべき被剥離ェピタキシャル層部分が該絶縁層を介 して結合される。
剥離された被剥離ェピタキシャル層部分の剥離面には、 水素イオン等の打ち込み によりダメージ層が形成される。 し力、し、 本発明によると、 その後、 被剥離ェピタ キシャル層部分の剥離面側に位置する 1以上の層を、 G e含有率の差に基づいて選 択エッチングするので、 ダメージ層は問題なく除去される。 そして、 選択エツチン グ後に残された単位層が SO I層として用いられるので、 タツチボリッシユエ程が 不要となり、 ゥエーハ内のみならずゥエーハ間においても、 膜厚分布が極めて良好 な SO I層を得ることができる。
なお、 選択エッチングは、 剥離面側の最上層に位置する層のみを除去するように 行ってもよいし、 2層以上の単位層に対し、 選択エッチングを順次繰り返すように してもよレ、。 後者は膜厚均一性をさらに高める上で有効である。
上記本発明の方法によれば、 得られる S O I層の膜厚均一性は、 ェピタキシャル 層の膜厚均一性に依存するので、 同一ゥユーハ内の膜厚の標準偏差値にて例えば 0 · 4 n m以下に確保できる。 また、 同一仕様のゥエーハ間の標準偏差値にて 2 n m以 下に確保することもできる。 その結果、 S O I層が 2 0 n m以下に超薄膜化される 場合でも、 ゥエーハ内及びゥエーハ間の膜厚バラツキを、 十分実用に耐える範囲に まで軽減することが可能となる。
なお、 本発明は、 例えば単一の S i層からなる S O I層を形成する場合に適用可 能である。 この場合、 被剥離ェピタキシャル層部分は、 絶縁層側から第一の S i層 及び第一の S i G e層の少なくとも 2つの層からなり、 エッチング工程は、 第一の S i層をエッチストップ層として、 第一の S i G e層を選択エッチングする工程を 含むものとする。 そして、 第一の S i層を S O I層として残すことにより、 単一の S i層からなる S O I層を容易に得ることができる。 例えば、 エッチング工程にお いて、 第一の S i G e層の選択エッチングのみを行なう場合、 イオン注入層に基づ く剥離面を該第一の S i G e層に形成すればよい。 他方、 2つ以上の層に対して選 択エッチングを順次繰り返す場合は、 必要に応じて第一の S i G e層以降にさらに S i層あるいは S i G e層を積層し、 最初の選択エッチングを行なうべき領域にて 上記の剥離を行なうこととなる。
—方、 S O I層は、 S i層と S i G e層とのヘテロ接合により形成されたものと することもできる。 この場合、 絶縁層側に S i層が位置する場合 (第一態様) と、 その逆、 つまり S i G e層が位置する場合 (第二態様) の 2通りがある。
例えば、 被剥離ェピタキシャル層部分は、 絶縁層側からこの順序で積層される第 一の S i層、 第一の S i X G e (ただし、 0≤ x < 1 ) 層及び第二の S i層の 少なくとも 3つの層からなるものとすることができる。 この場合、 エッチング工程 は、 第一の S i X G e 層をエッチストップ層として、 第二の S i層を選択エツ チングする工程を含む。 第二の S i層を選択エッチングする工程で終了すれば、 S i層と S i G e層とのヘテロ接合からなる前記第一態様の S O I層が得られるし、 この後さらに第一の S i層をエッチストップ層として第一の S i X G e 層を選 択エッチングすれば、 第一の S i層からなる S O I層を得ることができる。 後者の 場合、 最低 2回の選択エッチングが繰り返されることで、 膜厚均一性をより高める ことができる。 なお、 イオン注入層に基づく剥離面は、 多層ェピタキシャル層中に 形成された第二の S i層か、 又は第二 S i単結晶基板の第二の S i層となるべき表 層部中に形成することができる。 すなわち、 第二の S i層は、 多層ェピタキシャル 層に含まれるものであってもよいし、 イオン注入層を第二シリコン単結晶基板内に 形成し、 該ィオン注入層にて第二シリコン単結晶基板の一部を剥離させることによ り得られる剥離 S i層であっても、 いずれでもよい。
S i層と S i G e層とのヘテロ接合からなる前記第二態様の S O I層は、 引っ張 り歪みを内在した歪み S i層を利用した高速 nチャネル MO S トランジスタの製造 に好適に使用できる。 このような S O I層を得るためには、 被剥離ェピタキシャル 層部分を、 絶縁層側からこの順序で積層される第一の S i G e層、 第一の S i層及 び第二の S i G e層の少なくとも 3つの層からなるものとして形成するようにする。 この場合、 エッチング工程は、 第一の S i層をエッチス トップ層として、 第二の S i G e層を選択エッチングする工程を含むものとする。 そして、 第一の S i層と第 一の S i G e層とを S O I層として残すことにより、 S i S i G eヘテロ接合構 造からなる S O I層を容易に得ることができる。 例えば、 エッチング工程において、 第二の S i G e層の選択エッチングのみを行なう場合、 イオン注入層に基づく剥離 面を第二の S i G e層に形成すればよい。 他方、 2つ以上の層に対して選択エッチ ングを順次繰り返す場合は、 第二の S i G e層以降にさらに S i層あるいは S i G e層を積層し、 最初の選択ェツチングを行なう領域中にて上記の剥離を行なうこと となる ( 図面の簡単な説明
図 1は、 本発明による SO Iゥエーハの製造工程の説明図。
図 2 Aは、 図 1における多層ェピタキシャル層の厚さと水素高濃度層の形成深さ との関係を示す第一の図。
図 2 Bは、 同じく第二の図。
図 3は、 本発明による SO Iゥエーハの製造工程の第一変形例を示す図。
図 4は、 同じく第二変形例を示す工程説明図。 発明を実施するための最良の形態
以下、 本発明を実施するための最良の形態について述べる。
図 1は本発明に係る SO Iゥユーハの製造方法を、 概略的に説明するものである。 まず、 工程 (a) に示す第一シリコン単結晶基板としてのベースウェーハ 1と、 ェ 程 (b) に示す第二シリコン単結晶基板としてのボンドゥエ一ハ 2とを用意する。 図 1の実施形態では、 工程 (a ) に示すように、 ベースウェーハ 1の第一主表面 1 aに、 絶縁膜としてのシリコン酸化膜 3を形成している。 このシリコン酸化膜 3の 形成は、 例えば、 ウエット酸化により形成することができるが、 CVD (Chemical Vapor Deposition) 等の方法を採用することも可能である。 シリコン酸化膜の膜厚 t xは、 例えば 0. 05〜2 /im程度の周知の値とする。 なお、 絶縁膜としては、 シリコン酸化膜 3に代えてサファィァ薄膜やダイャモンド薄膜を採用することもで きる。
一方、 ボンドゥエーハ 2には、 工程 (c) に示すように、 第一の S i G e層 2 2 及び第一の S i層 2 1がこの順序で交互に積層された多層ェピタキシャル層が形成 される。 S i層 2 1の成長は、 シランを用いた公知の CVDiChemical Vapor Deposition)法により、 また、 3 1 06層2 2の成長は、 シラン及びゲルマンを用い た CVD法により、 実施することができる。 なお、 図 1ではべ一スウェーハ 1のみ にシリコン酸化膜 3を形成した例を示しているが、 1 0〜数 1 0 nm程度の薄い酸 化膜であれば、 ボンドゥエーハ 2上の S i層 2 1の表面にシリコン酸化膜を形成す ることもできる。 すなわち、 通常行われる 1 000°C以上の高温での酸化を行うと、 S i G e層の組成が変化してしまうため好ましくないが、 薄い膜厚に限定すれば酸 化温度を十分に下げられるのでその心配がない。 酸化膜厚が不足する場合はベース ゥエーハにも酸化膜を形成し、 酸化膜同士の結合とすればよい。 このように、 S i 層 2 1の表面に若干でも酸化膜を形成すれば、 結合界面と SO I層とを離間するこ とができ、 結合界面に生じやすい汚染や界面準位などの SO I層への悪影響を排除 することができる。
次に、 多層ェピタキシャル層の最表面からイオン打ち込み法により例えば水素ィ オン注入を行なうことにより、 ボンドゥエーハ 2内に水素高濃度層 (イオン注入 層) 4を形成する。 最終的に得るべき SO I層は、 第一の S i層 2 1により構成さ れる。
また、 スムーズで平滑な剥離を行なうには、 水素イオンの注入量 (ドーズ量) を 1 X 1 016個 Zcm2〜: I X 1 017個 cm2、 とすることが望ましい。 水素ィォ ンの注入量が 1 X 1 016個/ c m2未満では正常な剥離が不能となり、 1 X 1 017 個 Z c m2を超えるとイオン打ち込み量が過度に増大するため工程が長時間化し、 製造能率の低下が避けがたくなる。
次に、 ベースウェーハ 1及びボンドゥエーハ 2の各主表面を洗浄液にて洗浄した 後、 工程 (e) に示すように、 シリコン酸化膜 3の形成側にて重ね合わせた後、 4 00〜600°C程度の熱処理を加えることによって水素高濃度層 4で剥離すること ができる (工程 (f ) ) 。 その後必要に応じて結合強度を高めるための結合熱処理 を行なう。 この結合熱処理は、 800〜 1 000 °C程度の範囲で行なうことが望ま しい。 温度が 800°C未満では結合力の確保が不十分となり、 1000°Cを超える と、 多層ェピタキシャル層をなす S i層 2 1と S i G e層 2 2との界面の G e濃度 プロファイルが、 拡散により急峻性を失い、 選択エッチング後の SO I層の表面が 荒れたり、 あるいは SO I層の膜厚分布が悪化したりする不具合につながる。 尚、 結合熱処理のみを行ない、 剥離熱処理を省略することもできる。
工程 (f ) に示すように、 ボンドゥエ一八 2の多層ェピタキシャル層は、 前記し た水素高濃度層 4の概ね濃度ピーク位置において剥離するとともに、 被剥離ェピタ キシャル層部分、 すなわち、 シリコン酸化膜 3側から、 第一の S i層 2 1、 第一の S i G e層 2 2及び剥離したボンドゥエーハ 2の一部からなる S i層 (第二の S i 層に相当する :以下、 剥離 S i層という) 2 3の順で積層された積層体が、 ベース ゥエーハ 1上のシリコン酸化膜 3を介して結合 ·一体化される。
このとき、 剥離 S i層 2 3の最表面にはイオン注入に伴うダメージ層が形成され るが、 本実施形態では、 このダメージ層を除去するための、 従来のようなタツチポ リツシュを行なわない。 これは、 後述する選択エッチング時にダメージ層を化学的 に除去できるためである。 該選択エッチングにより、 極めて良好な SO I層の JI莫厚 分布が形成されるが、 これを却って悪化させるようなタツチボリッシュは、 むしろ 実施しないことが望ましいといえる。 ただし、 選択エッチング時のエッチング代よ りも研磨代の十分小さいポリッシュであれば、 その実施を妨げるものではない。 次に、 工程 (g) に示すように、 剥離 S i層 2 3を選択エッチングする。 この選 択エッチングは、 S i と S i G eとのエッチング速度が異なるエッチング液を用い て、 剥離 S i層 2 3と第一の S i G e層 2 2との界面付近でエッチングが止まるよ うにする。 この時、 S i G eに対して S iを選択的にエッチングするためのエッチ ング液 (以下、 第一型エッチング液という) としては、 KOHと K2C r 27とプ ロパノールとの混合溶液が適当である (参考文献; Applied Physics Letters, 56 (1990), 373 - 375) 。 続いて、 (h) に示すように、 S i G e層 2 2をエツチン グすることにより、 残った第一の S i層 2 1が SO I層 7となる。 このような選択 エッチングを用いて SO I層 7を形成することにより、 タツチボリッシュを主体に SO I層の減厚を行なう従来の方法と比較して、 ゥ ーハ内のみならずゥエーハ間 においても、 膜厚分布が極めて良好な SO I層を得ることができる。 また、 SO I 層の剥離のための水素イオン打ち込みによるダメージ層は、 このエッチングにより 問題なく除去される。 具体的には、 図 2 Aに示すように、 得られる SO I層 7の膜 厚 tの均一性を、 同一ゥエーハ内の膜厚の標準偏差値 σ 1にて例えば 0. 4 nm 以下に確保でき、 図 2 Bに示すように、 同一仕様のゥエーハ間の膜厚 t (= t 1, t 2, t 3) の標準偏差値 σ 2にて 2 nm以下に確保することもできる。 特に、 SO I層 7が 20 nm以下 (例えば 1 0 nm) に超薄膜化される場合でも、 ゥエー ハ内及びゥエーハ間の膜厚バラツキを、 十分実用に耐える範囲にまで軽減すること が可能となる。
なお、 より簡便な方法としては、 1回の選択エッチングにより第一の S i層 2 1 からなる SO I層 7を得ることもできる。 図 3は、 その一例を示している。 すなわ ち、 (a) に示すように、 ボンドゥエーハ 2上に多層ェピタキシャル層として第一 の S i G e層 2 2及び第一の S i層 2 1をこの順序に形成し、 該多層ェピタキシャ ル層の最表面から水素イオンを打ち込むことにより、 第一の S i G e層 22内に水 d X素高濃度層を形成して、 (b) に示すように結合熱処理及び剥離を行なう。 す ると、 (c) に示すようにシリコン酸化膜 3上には被剥離ェピタキシャル層部分と して、 第一の S i層 2 1及び剥離した第一の S i G e層 2 2 aからなる積層体が結 合 ·一体化された状態となる。
この被剥離ェピタキシャル層部分に対し、 (d) に示すように、 剥離した第一の S i G e層 2 2 aを、 第一の S i層 2 1との界面付近でエッチングが止まるように 選択エッチングする。 S iに対して S i G eを選択エッチングするためのエツチン グ液 (以下、 第二型エッチング液という) としては、 HFと H2O2と CH3COO Hとの混合溶液が適当である (参考文献; Journal of Electrochemical Society, 138 ( 1991) 202-204) 。 また、 この時のエッチング方法として、 ウエットエツチン グ以外に、 ドライエッチングを用いて選択エッチングを行なうことも可能である。 これにより、 第一の S i層 2 1なる S O I層 7が得られる。
また、 上記の方法を応用して、 S i層と S i G e層とのヘテロ接合により形成さ れた S O I層を得ることもできる。 この場合、 図 4に示すように、 被剥離ェピタキ シャル層部分を、 絶縁層 3側からこの順序で積層される第一の S i G e層 2 2、 第 一の S i層 2 1及び第二の S i G e層 2 4の少なくとも 3つの層からなるものとし て形成するようにする。 エッチング工程は、 第一の S i層 2 1をエッチストップ層 として、 第二の S i G e層 2 4を選択エッチングする工程を、 少なくとも含むもの とされる。 そして、 第一の S i層 2 1と第一の S i G e層 2 2とを S O I層として 残すことにより、 絶縁層 3側に第一の S i G e層 2 2が形成された S i / S i G e ヘテロ接合構造からなる S O I層 7を容易に得ることができる。 第一の S i層 2 1 は歪み S i となり、 高速 ηチャネル M O S トランジスタ等に好適に使用できる。 この実施形態では、 図 4の工程 ( a ) に示すように、 被剥離ェピタキシャル層部 分には、 第二の S i G e層 2 4の上に第 2の S i層をさらに積層する形で形成して いる。 ここでは、 図 1と類似の手法、 すなわち、 ボンドゥエーハ 2の表層部にィォ ン注入層 4を形成し、 結合後に該イオン注入層 4にて剥離を行なうことで、 第 2の S i層 2 3をボンドゥエーハ 2からの剥離 S i層として形成している。 そして、 ェ 程 (b ) に示すように第 2の S i層 2 3を選択エッチングし、 さらに工程 (c ) に 示すように、 第二の S i G e層 2 3の選択エッチングを行なうことにより、 S i / S i G eヘテロ接合構造からなる S O I層 7を得ている。 一方、 エッチング工程に おいて、 第二の S i G e層の選択エッチングのみを行なう場合、 イオン注入層に基 づく剥離面を第二の S i G e層 2 4内に形成すればよい。 また、 図 4 ( c ) の第一 の S i層 2 1を、 第一の S i G e層 2 2をエッチストップ層とする選択エッチング により一旦除去した後、 改めて、 その S i G e層 2 2上に S i層をェピタキシャル 成長してもよい。 この場合、 図 4 ( c ) において第一の S i層 2 1を、 新たに成長 した S i層と見直せば、 最終的に得られる積層構造は類似のものとなる。 このェピ タキシャル成長により新規形成した S i層は、 より好適な歪 S i層として活用する ことが可能である。

Claims

請 求 の 範 囲
1 . 第二シリコン単結晶基板の第一主表面上に、 各々 S i x G e (ただし、 0 ≤ χ ≤ 1 ) からなる単位層を、 隣接する単位層同士の混晶比 Xが互いに相違する ように積層した多層ェピタキシャノレ層を形成するェピタキシャル成長工程と、 前記多層ェピタキシャル層をなす単位層のうち、 最表層部をなす単位層から見て 一層以上基板側に位置する単位層または前記第二シリコン単結晶基板内を剥離対象 領域として、 前記多層ェピタキシャル層の最表面側から水素イオンまたは希ガスィ オンの少なくとも一方を注入することにより、 前記剥離対象領域内にイオン注入層 を形成するイオン注入層形成工程と、
前記第二シリコン単結晶基板に形成された前記多層ェピタキシャル層の最表面と、 該第二シリコン単結晶基板とは別に用意された第一シリコン単結晶基板の第一主表 面との少なくともいずれかに絶縁膜を形成し、 該絶縁膜を介して前記多層ェピタキ シャル層と前記第二シリコン単結晶基板とを結合するとともに、 前記イオン注入層 において、 前記多層ェピタキシャル層の当該イオン注入層よりも前記絶縁膜側に位 置する部分 (以下、 被剥離ェピタキシャル層部分という) を、 前記第一シリコン単 結晶基板に結合した状態で、 前記第二シリコン単結晶基板側の残余の部分から剥離 する結合 ·剥離工程と、
前記第一シリコン単結晶基板に前記絶縁層を介して結合された前記被剥離ェピタ キシャル層部分のうち、 前記絶縁層と接して位置するものを含む 1以上の単位層を S O I層として残しつつ、 それよりも剥離面側に位置する 1以上の層を、 G e含有 率の差に基づレ、て選択ェッチングするエッチング工程と、
を含むことを特徴とする S O Iゥエーハの製造方法。
2 . 前記 S O I層の膜厚均一性が、 同一ゥエーハ内の膜厚の標準偏差値にて 0 . 4 n m以下とされ、 同一仕様のゥエーハ間の標準偏差^ Sにて 2 n m以下とされるこ とを特徴とする請求の範囲第 1項記載の SO Iゥユーハの製造方法。
3. 前記多層ェピタキシャル層は、 5 1層と 3 06 1 _34 (ただし、 0≤ x < 1) 層とが交互に積層されたものであることを特徴とする請求の範囲第 1項又は第 2項に記載の SO I ゥユーハの製造方法。
4. 前記被剥離ェピタキシャル層部分は、 前記絶縁層側からこの順序で積層され る第一の S i層、 第一の S i XG e (ただし、 0≤x < 1) 層及び第二の S i 層の少なくとも 3つの層からなり、
前記エッチング工程は、 前記第一の S i XG e 層をエッチス トップ層として、 前記第二の S i層を選択ェツチングする工程を含むものであることを特徴とする請 求の範囲第 3項記載の S O Iゥエーハの製造方法。
5. 前記ィオン注入層に基づく剥離面が前記多層ェピタキシャル層中に形成され た前記第二の S i層か、 又は第二 S i単結晶基板の第二の S i層となるべき表層部 中に形成されることを特徴とする請求の範囲第 4項記載の SO Iゥニーハの製造方 法。
6. 前記被剥離ェピタキシャル層部分は、 前記絶縁層側から第一の S i層及び第 一の S i XG e !_χ (ただし、 0≤ χ < 1 ) 層の少なくとも 2つの層からなり、 前記エッチング工程は、 前記第一の S i層をエッチストップ層として、 前記第一 の S i XG e卜 層を選択エッチングする工程を含むことを特徴とする請求の範囲 第 3項に記載の SO I ゥユーハの製造方法。
7. 前記イオン注入層に基づく剥離面が前記第一の S i xG e i χ層に形成され ることを特徴とする請求の範囲第 6項記載の SO Iゥエーハの製造方法。
8. 前記第一の S i層を前記 SO I層として残すことを特徴とする請求の範囲第 4項ないし第 7項のいずれか 1項に記載の SO Iゥ-ーハの製造方法。
9. 前記被剥離ェピタキシャル層部分は、 前記絶縁層側からこの順序で積層され る第一の S i xG e !_χ (但し、 0≤χ< 1) 層、 第一の S i層及び第二の S i XG eい xの少なくとも 3つの層からなり、
前記エッチング工程は、 前記第一の S i層をエッチストップ層として、 前記第二 の S i xGe を選択エッチングする工程を含むものであることを特徴とする請 求の範囲第 3項記載の SO I ゥエーハの製造方法。
10. 前記第二の S i XG eト を選択エッチングした後、 前記第一の S i xGe i 層をエッチストップ層とする選択エッチングにより前記第一の S i層を一旦除 去した後、 改めて、 前記第一の S 13(06 層上に3 i層をェピタキシャル成長 することを特徴とする請求の範囲第 9項記載の SO Iゥユーハの製造方法。
PCT/JP2002/011166 2001-11-29 2002-10-28 Procede de production d'une tranche de soi WO2003046992A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001364907A JP2003168789A (ja) 2001-11-29 2001-11-29 Soiウェーハの製造方法
JP2001-364907 2001-11-29

Publications (1)

Publication Number Publication Date
WO2003046992A1 true WO2003046992A1 (fr) 2003-06-05

Family

ID=19175028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/011166 WO2003046992A1 (fr) 2001-11-29 2002-10-28 Procede de production d'une tranche de soi

Country Status (2)

Country Link
JP (1) JP2003168789A (ja)
WO (1) WO2003046992A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043471A1 (ja) * 2004-10-20 2006-04-27 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
WO2006051730A1 (ja) * 2004-11-10 2006-05-18 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
RU2284611C1 (ru) * 2005-02-08 2006-09-27 Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводникового прибора
CN110729195A (zh) * 2019-10-28 2020-01-24 沈阳硅基科技有限公司 平面晶体管的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852652B1 (en) * 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
US7265030B2 (en) * 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
WO2006077216A2 (fr) * 2005-01-19 2006-07-27 S.O.I.Tec Silicon On Insulator Technologies Formation et traitement d'une structure en sige
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Soiウエーハの製造方法
EP2498280B1 (en) * 2011-03-11 2020-04-29 Soitec DRAM with trench capacitors and logic back-biased transistors integrated on an SOI substrate comprising an intrinsic semiconductor layer and manufacturing method thereof
US11177250B2 (en) * 2019-09-17 2021-11-16 Tokyo Electron Limited Method for fabrication of high density logic and memory for advanced circuit architecture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991005366A1 (en) * 1989-09-29 1991-04-18 The Government Of The United States Of America, As Represented By The Secretary Of The Department Of The Navy Method of producing a thin silicon-on-insulator layer
EP0843344A1 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991005366A1 (en) * 1989-09-29 1991-04-18 The Government Of The United States Of America, As Represented By The Secretary Of The Department Of The Navy Method of producing a thin silicon-on-insulator layer
EP0843344A1 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043471A1 (ja) * 2004-10-20 2006-04-27 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
JP2006120782A (ja) * 2004-10-20 2006-05-11 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
WO2006051730A1 (ja) * 2004-11-10 2006-05-18 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの製造方法
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
US7959731B2 (en) 2004-11-10 2011-06-14 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor wafer
RU2284611C1 (ru) * 2005-02-08 2006-09-27 Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводникового прибора
CN110729195A (zh) * 2019-10-28 2020-01-24 沈阳硅基科技有限公司 平面晶体管的制造方法

Also Published As

Publication number Publication date
JP2003168789A (ja) 2003-06-13

Similar Documents

Publication Publication Date Title
US7883990B2 (en) High resistivity SOI base wafer using thermally annealed substrate
JP4446656B2 (ja) Soi型基板の形成方法
US6680240B1 (en) Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US5034343A (en) Manufacturing ultra-thin wafer using a handle wafer
KR101133871B1 (ko) 무 전위의 변형 결정질 막의 제조 방법
US6228691B1 (en) Silicon-on-insulator devices and method for producing the same
US9355887B2 (en) Dual trench isolation for CMOS with hybrid orientations
CN100370601C (zh) 一种形成集成半导体结构的方法
US6855969B2 (en) Semiconductor device having a plurality of gate electrodes and manufacturing method thereof
WO2004012268A1 (ja) Soiウェーハの製造方法
US20050153524A1 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060017137A1 (en) Semiconductor device and its manufacturing method
TW200524088A (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
KR20020079498A (ko) 반도체부재의 제조방법 및 반도체장치의 제조방법
JP2005311367A (ja) ハイブリッド結晶方位上の歪みシリコンcmos
CN101009203A (zh) 复合基材的制造方法
TWI241653B (en) SOI structure with recess resistant buried insulator and manufacture method thereof
TWI746555B (zh) 用於製作應變式絕緣體上半導體底材之方法
JPH06236919A (ja) Cmos装置用平坦化分離方法
WO2003046992A1 (fr) Procede de production d&#39;une tranche de soi
CN112599470B (zh) 一种绝缘体上硅结构及其方法
WO2006132711A1 (en) Methods for manufacturing integrated circuits
US20040113228A1 (en) Semiconductor device comprising plurality of semiconductor areas having the same top surface and different film thicknesses and manufacturing method for the same
JP4328708B2 (ja) Cmosデバイスの製造方法及びcmosデバイスを備える構造
JP4147578B2 (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase