WO2003032459A1 - Electronic apparatus - Google Patents

Description

明細

技術 野

本発明は、 電子機器に関する。 特に、 電子機器における電源供給に 関する。 背景技術

従来の電子機器では、 電源端子と、 保護回路と、 電源制御回路と、 負荷回路とを備えた構成となっている。 交流電源を直流電源に変換す る変換器 （以降、 ACZDCコンバーターと記載する。） から出力され る電源が電子機器の電源端子に供給される。 電子機器内の電源制御回 路は、 電源端子を経由して受けた電源を負荷回路にとって適切な値の 電圧に変換し、 この電圧により負荷回路が駆動される。

上記従来例では、 定格以上の電圧が電源端子に供給されると、 電源 制御回路や負荷回路が損傷されるという問題がある。 保護回路は、 ヒ ユーズ等の電流制限素子で構成されている。 この電流制限素子を設け ているにもかかわらず、 電源端子に定格以上の電圧が接続されると電 源制御回路や負荷回路が損傷してしまうのは、 次の理由による。

一般に、 充電時の電流は 0. 4 A〜 1. O A程度であるため、 保護 回路の電流制限素子として、 保護動作電流が 0. 5〜 1. 5 A程度の 素子が通常用いられる。 そして、 電源端子に、 例えば定格 3 Vに対し て 2倍の電圧に相当する 6 Vが誤って接続されてしまった場合、 流れ る電流は定格の 2倍になる。 負荷回路の抵抗が 2 0 Ω以上であると仮 定すると、 最大で 0. 3 Aの電流が流れる。 流れる電流 0. 3 Aは電 流制限素子の保護動作電流以下なので、 定格の 2倍の電圧が誤って印 加されても保護回路は動作しない。 その結果、 保.護回路の下流域にあ る電源制御回路や負荷回路は、 簡単に損傷してしまう。

本発明は、 上記の課題を解決することを目的とする。 発明の開示

本発明の電子機器は、 電源端子と、 この電源端子に順に直列接続し た保護回路と電源制御回路と負荷回路とを備え、 この保護回路は、 電 源端子に直列接続した過電流保護素子と、 この過電流保護素子の下流 に設置されて、 下流へ供給される電源を短絡させる短絡回路とを有す る。 本発明の電子機器は、 高い電圧が印加されてしまった場合に、 過 電流保護素子と短絡回路が動作して下流に存在する電源制御回路や負 荷回路等の損傷を防止することができる。 図面の簡単な説明

図 1は実施の形態 1の斜視図である。

図 2は実施の形態 1の回路ブロック図である。

図 3は実施の形態 1の保護回路の回路図である。

図 4は実施の形態 1の保護回路の他の回路図である。

図 5は実施の形態 1の保護回路における P T Cサ一ミス夕とツエナ 一ダイオードの接続状態を示す側面図である。

図 6は実施の形態 1の保護回路における P T Cサ一ミス夕とツエナ 一ダイォードの接続状態を示す上面図である。

図 7は実施の形態 2のの回路図である。

図 8は実施の形態 2の他の回路図である。 発明を実施する最良の形態

(実施の形態 1 ) 図 1は実施の形態 1の斜視図である。 図 1において、 電子機器の本 体 1の側面には電源端子 2が設けられている。 この電源端子 2には、 A C Z D Cコンバ一夕 3のプラグ 4が差し込まれるようになつている。 A C Z D Cコンバータ 3は、 商用電源を入力する為のプラグ 5を有し ている。 （以降、 交流は A C、 直流は D Cと記載する。）

図 2は実施の形態 1の回路ブロック図である。 図 2において、 A C ノ D Cコンバ一タ 3は、 プラグ 5を経由して供給された商用 A C電源 を例えば D C 3 Vの電源に変換し、 プラグ 4を介して電源端子 2に供 給する。 電源端子 2には、 その下流に向けて順に保護回路 6、 電源制 御回路 7、 充電池 8と負荷回路 9が接続されている。 具体的には、 電 源端子 2から供給された D C 3 Vの電圧は、 保護回路 6を介してその 下流に伝えられる。 この D C 3 Vは、 電源制御回路 7で例えば D C 1 . 2 Vに降圧される。 充電池 8への充電が必要なときには、 この電源制 御回路 7を介して充電が行われる。 また、 負荷回路 9に直接 D C 1 . 2 Vを供給する場合には、 この電源制御回路 7が D C 1 . 2 Vを負荷 回路 9に供給する。 電源端子 2にプラグ 4が差し込まれていない状態 では、 充電池 8に充電された D C 1 . 2 Vは、 電源制御回路 7を介し て負荷回路 9に供給される。

図 3は実施の形態 1の保護回路 6の回路図を示す。 同図において、 電源端子 2には、 過電流保護素子の一例として P T Cサ一ミス夕 1 0 が直列に接続されている。 この P T Cサーミス夕 1 0の下流に、 例え ばブレイクダウン電圧が 4 Vのツエナーダイォード 1 1が電源端子 2 を短絡できるように設けられている。 P T Cサ一ミス夕 1 0とツエナ —ダイォード 1 1が保護回路 6を構成している。

定格入力電圧の 2倍に相当する D C 6 Vが誤つてプラグ 4から電源 端子 2に供給されてしまった場合を仮定する。 ツエナーダイォード 1 1のブレイクダウン電圧である D C 4 Vよりも高い D C電圧が印加さ れたことにより、 短絡電流が流れ、 瞬時的にたとえば 1 0 A以上の大 電流が流れる。 そうして、 この大電流により、 P T Cサーミス夕 1 0 が自己発熱し、 高い抵抗値に変化する。 これより、 この電子機器の本 体 1に流れる電流値は微小値に制限される。 又、 誤って印加された電 源電圧 D C 6 Vは、 高抵抗に変化した P T Cサーミス夕 1 0に大半が 分圧される。 それによつて、 それ以外の回路には定格電圧以下の電圧 しか分圧されない。 この結果、 誤って大きな電圧が印加されても電源 制御回路 7には、 もとの定格電圧以下の電圧しか印加されない。

図 4は保護回路 6の他の回路図である。 図 3では P T Cサーミス夕 1 0は電源端子 2のプラス側に設けられているが、 図 4は P T Cサー ミス夕 1 0が電源端子 2のマイナス側に設けられている。 P T Cサ一 ミス夕 1 0とツエナーダイォード 1 1が保護回路 6を構成している。 この様な構成でも、 図 3と同じ動作が得られた。

図 5と図 6は、 図 3と図 4に示された P T Cサ一ミス夕 1 0とツエ ナ一ダイオード 1 1の両者が熱的に結合された場合を示す。 図 5は図 3と図 4に示された保護回路 6における P T Cサ一ミス夕 1 0とツエ ナーダイォ一ド 1 1の接続状態を示す側面図であり、 図 6は図 3と図 4に示された保護回路 6における P T Cサ一ミス夕とツエナーダイォ 一ドの実装状態を示す上面図である。

図 5と図 6が示す様に、 P T Cサーミス夕 1 0とツエナーダイォー ド 1 1がプリント基板 1 2 Aの一つのランド 1 2にはんだ 1 3によつ て接続される。 このように両者を近接させておけば、 上述した短絡に よるツエナーダイォ一ド 1 1への大電流によるツエナーダイォ一ド 1 1の発熱を、 ランド 1 2とはんだ 1 3部分を経由して P T Cサ一ミス 夕 1 0に効果的に伝えることができる。 その結果、 P T Cサーミスタ 1 0が自己温度を高め、 より速く高抵抗に変化し、 より早く電流を減 衰させかつ電圧を分圧させる。 よって、 電源制御回路 7、 充電池 8と 負荷回路 9に対する保護動作は、 より速くなるため安全になる。

尚、 上述の説明で記載されている電流値や電圧値は一例であり、 こ れらの数値に限られるものではない。

(実施の形態 2 )

図 7は実施の形態 2の回路図であり、 図 8は実施の形態 2の他の回 路図である。

両図に示された実施形態 2は、 P T Cサ一ミス夕 1 0の下流におけ る短絡回路 1 Ίとして、 ツエナーダイオード 1 1 と抵抗 1 4の直列体 と、 この両者の接続点に抵抗 1 5を介して接続されたトランジスタ 1 6により構成したものである。 両図は半導体スイッチング素子の一例 としてトランジス夕 1 6が使用された場合を示している。

図 7において、 上述した定格以上の電圧が印加された場合には、 ッ ェナーダイオード 1 1に電流が流れ、 抵抗 1 4の両端に電位差が発生 する。 即ち、 ツエナ一ダイオード 1 1 と抵抗 1 4の接続点での電位が 上昇する。 この上昇した電位が抵抗 1 5を介してトランジスタ 1 6の ベースに加わり、 トランジスタ 1 6のェミツ夕とコレクタ間を導通状 態にする。 即ち、 トランジスタ 1 6を O Nさせる。 トランジスタ 1 6 が O Nすると、 コレクタとエミッタ間で短絡電流を流すことが出来る。 これにより、 短絡電流はツエナ一ダイオード 1 1でなく、 トランジス 夕 1 6に流れる様にしたものである。 ツエナ一ダイオード 1 1よりも トランジスタ 1 6の方が耐電流の許容量があるので、 短絡電流を流す 為にトランジスタ 1 6を用いた方が適切な場合がある。

ところで、 図 7は P T Cサーミス夕 1 0が電源端子 2のプラス側に 設けられた場合を示しているが、 図 8は P T Cサーミス夕 1 0が電源 端子 2のマイナス側に設けられた場合を示している。 図 8に示すよう に、 P T Cサーミス夕 1 0がマイナス側に設けても、 図 7と同じ動作 が得られた。 尚、 図 7と図 8では、 半導体スイッチング素子の一例としてトラン ジス夕 1 6を採用している場合を示している。 本発明は、 卜ランジス 夕 1 6に限定されるものではなく、 他の半導体スィツチング素子でも 同様の構成と効果が得られる。 他の半導体スィツチング素子を採用す る場合は、 ツエナ一ダイオード 1 1 と抵抗 1 4の接続点の電位が半導 体スィツチング素子の制御端子に供給される。

以上のように、 本発明の電子機器は、 定格以上の電圧が誤って接続 された場合においても、 その電源制御回路や負荷回路の損傷を防止す ることができるという効果を有する。

また、 短絡回路をツエナ一ダイオード一つで構成することにより、 保護回路を極めて簡単にすることができる。

また、 短絡回路をツエナーダイオードと、 半導体スイッチング素子 を用いることにより、 ツエナーダイォ一ドとして放熱の大きい素子を 用いる必要がないという効果が得られる。 半導体スィツチング素子は、 例えばトランジス夕などのようにツエナ一ダイォードに比べてその耐 電流は大きく、 この素子に短絡電流を通電させる方が素子の劣化がし にくく、 かつ部品選定も容易である。

また、 過電流保護素子と短絡回路を熱結合することによって、 短絡 電流が通電されることで短絡回路で発生する熱を過電流保護素子に伝 えることが出来る。 それにより、 過電流保護素子の過電流に対する動 作速度を速めることができる。

また、 過電流保護素子とツエナ一ダイォ一ドを一つのランドを介し て接続することにより、 両者の熱的結合を高めることができる。 産業の利用可能性

本発明の電子機器は、 電子機器に定格以上の電圧が誤って接続され た場合においても、 電子機器内の電源制御回路や負荷回路等での損傷 を防止することができる。 また、 本発明の電子機器は、 部品選定も容 易で、 極めて簡単にすることができ、 信頼性が高い。

Claims

請求の範囲

1 .電源端子と、 前記電源端子に順に直列接続された保護回路と電源制 御回路と負荷回路とを備え、 前記保護回路は前記電源端子に直列接続 した過電流保護素子と、 前記過電流保護素子の下流に設置されて、 前 記下流へ供給される電源を短絡させる短絡回路とを有する電子機器。

2 .前記短絡回路はツエナーダイォ一ドにより構成される請求項 1に記 載の電子機器。

3 .前記短絡回路は、 ツエナーダイオードと抵抗の直列体と、 半導体ス ィツチング素子とにより構成され、 前記半導体スイッチング素子の制 御端子は前記ツエナ一ダイォードと前記抵抗の接続点に接続され、 前 記半導体スィツチング素子が前記下流へ供給される電源を短絡させる 請求項 1に記載の電子機器。

4 .前記過電流保護素子と、 前記短絡回路とを熱結合した請求項 1に記 載の電子機器。

5 .前記過電流保護素子と、 前記短絡回路のツエナ一ダイオードを一つ のランドを介して接続した請求項 4に記載の電子機器。