[go: up one dir, main page]

WO2003032567A1 - Appareil de transfert de donnees en serie - Google Patents

Appareil de transfert de donnees en serie Download PDF

Info

Publication number
WO2003032567A1
WO2003032567A1 PCT/JP2001/008675 JP0108675W WO03032567A1 WO 2003032567 A1 WO2003032567 A1 WO 2003032567A1 JP 0108675 W JP0108675 W JP 0108675W WO 03032567 A1 WO03032567 A1 WO 03032567A1
Authority
WO
WIPO (PCT)
Prior art keywords
serial data
data transmission
start signal
transmission device
slave unit
Prior art date
Application number
PCT/JP2001/008675
Other languages
English (en)
French (fr)
Inventor
Masahiro Matsumoto
Fumio Murabayashi
Hiromichi Yamada
Keiji Hanzawa
Hiroyasu Sukesako
Original Assignee
Hitachi, Ltd.
Hitachi Car Engineering Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11737794&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2003032567(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi, Ltd., Hitachi Car Engineering Co., Ltd. filed Critical Hitachi, Ltd.
Priority to JP2003535405A priority Critical patent/JP3898694B2/ja
Priority to US10/491,285 priority patent/US7260657B2/en
Priority to DE60135505T priority patent/DE60135505D1/de
Priority to EP01972652.0A priority patent/EP1434382B2/en
Priority to PCT/JP2001/008675 priority patent/WO2003032567A1/ja
Publication of WO2003032567A1 publication Critical patent/WO2003032567A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/24Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J7/00Multiplex systems in which the amplitudes or durations of the signals in individual channels are characteristic of those channels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length

Definitions

  • the present invention relates to a serial data transmission apparatus that needs to synchronize data transmission between a receiving side and a transmitting side.
  • a CR oscillator that oscillates a frequency several hundred times higher than the data transfer clock described above, and operates at the oscillation frequency of the CR oscillator, and detects the transfer clock.
  • a digital circuit such as a counter for synchronizing is required.
  • the transfer clock is This is limited to the maximum operating frequency of the electrical circuit, and there is a limit to further increasing the transfer clock frequency.
  • the present invention is configured as follows.
  • the information indicating the target to be received is represented by the number of pulses.
  • an analog data output means and switching between the analog data output means and the serial data output means
  • the switching means switches the output means from the analog data output means to the serial data output means by receiving the start signal.
  • a serial data transmission device means for transmitting a start signal indicating the start of data transmission and a data sequence indicating a transfer clock of serial data to be received to a transmission side; Means for receiving a serial data string transmitted from the transmission side in the transfer queue after transmitting the data string shown to the transmission side.
  • FIG. 2 is a system configuration diagram of the serial data transmission device according to the first embodiment.
  • FIG. 7 is a timing chart of signals according to a modification of the first embodiment.
  • FIG. 8 is a diagram showing a bit configuration of command data and response data in a modification of the first embodiment.
  • FIG. 12 is a timing chart of signals of the serial data transmission device according to the second embodiment.
  • FIG. 14 is a diagram showing a production line of a sensor device having a serial data transmission device according to a fourth embodiment of the present invention.
  • FIG. 1 is a diagram showing a data communication sequence of the serial data transmission device according to the first embodiment of the present invention
  • FIG. 2 is a schematic system configuration diagram of the serial data transmission device according to the first embodiment. It is.
  • FIG. 5 is a timing chart of transfer data in the first embodiment of the present invention
  • FIG. 6 is a diagram showing a bit configuration of command data and response data in the first embodiment of the present invention. It is.
  • a start signal is sent from master unit 1 to slave unit 2.
  • slave unit 2 sends a synchronization field, which is a sequence of pulses (pulse signal) indicating a transfer clock that slave unit 2 can transmit and receive, to master unit 1.
  • Master unit 1 sends command data to slave unit 2 with the transfer clock indicated by the synchronization field sent from slave unit 2.
  • Slave device 2 returns response data to the command data sent from master device 1 to master device 1 with the transfer clock indicated by the synchronization field.
  • the master unit 3 and the slave units 4, 5, 6, 7, 8, and 9 each have an open-drain or open-collector output driver so that bidirectional communication can be realized.
  • the master unit 3 is an example of a controller that collects information from a plurality of slave units 4, 5, and 6 that are sensors and controls a plurality of slave units 7, 8, and 9 that are actuators. .
  • the frequency of the oscillator and the operating frequency of the digital circuit cannot be increased. Furthermore, when synchronizing data transmission with each of the slave units 4, 5, 6, 7, 8, and 9, as in the conventional example described above, the slave unit with the maximum transfer clock and the slowest transfer clock is used. The transfer clock cannot be increased any more.
  • the slave unit 2 of the serial data transmission device includes: a pull-up resistor 20 for pulling up a signal line; a transistor 21 for driving the signal line; Register 22 that performs serial / parallel conversion of response data and response data, AND gate 23 that controls input and output of slave unit 2, AND gate for detecting start signal and input / output of shift register 22 And a CR oscillator 25 for generating a clock signal for operating the control circuit 24 and the shift register 22.
  • command data and the response data are data strings having 6-bit information bits as shown in FIG.
  • the master unit 1 selects the slave unit 2 by the selector 19 and outputs a start signal by the stop signal generator 15 (set the signal line to high level). ).
  • step 104 the shift register 22 waits for 6 clocks, and in step 105, the control circuit 24 outputs a single-level signal to the AND gate 23.
  • the shift register 22 is always shifted by the clock signal of the CR oscillator 25, the data 0 1 0 1 0 1 written in the shift register 22 becomes the AND gate 23 and the transistor 2
  • the signal is output to the signal line via 1 and the data of 101010 is output to the signal line.
  • This data is data indicating 1/2 of the transfer clock of the slave unit 2.
  • the data indicating 1Z2 of the transfer clock is referred to as a synchronization field.
  • the master unit 1 detects the transfer clock signal from the synchronization field with the clock detector 12, and sends command data from the transmission circuit 14.
  • the command output is performed so that the phase of the signal in the synchronization field coincides with that of the signal in the synchronization field.
  • control circuit 24 waits for 6 clocks in step 106, and simply reads the shift register 22 in step 107, and the slave unit 2 transmits the command data. Can be read.
  • step 108 slave unit 2 interprets the read command data, and in steps 109 and 110, outputs a high-level signal to AND gate 23 and shifts the response data.
  • step 109 and 110 outputs a high-level signal to AND gate 23 and shifts the response data.
  • the response data written to shift register 22 is output to the signal line via AND gate 23 and transistor 21.
  • the master unit 1 completes communication with the slave unit 2 by reading the response data output to the signal line by the receiving circuit 13.
  • the input timing of the shift register 22 can be made more reliable.
  • the shift register 22 simply performs the shift operation with the output clock of the CR oscillator 25, the input of the shift register 22 is performed at the rising edge and the falling edge of the synchronous field.
  • the hold time and the set-up time when the shift register 22 inputs the command command may be insufficient. Nature occurs.
  • the processing time of the microcomputer 10 can be ensured because 14 clocks are allowed after the synchronization field is received and before the command data is transmitted.
  • the delay of this phase is not limited to 1Z4 clocks, but may be any value as long as a predetermined value is determined in advance.
  • FIG. 10 is an explanatory diagram of a communication sequence of the serial data transmission device according to the first embodiment.
  • the example shown in FIG. 10 is an example in the case where there is no command data from master device 1.
  • the command data is naturally necessary, and This command data is effective for switching points and measurement physical quantities and for moving to the diagnostic mode.
  • the system configuration of the serial data transmission device includes a master unit 26 and slave units 27, 28, and 29 connected by one signal line.
  • the master unit 26 is a one-to-many communication system in which there are many slave units with respect to one.
  • the slave units 27, 28, and 29 monitor the signal line with two comparators having different thresholds, detect the start signal with the comparator having the first threshold, and have the second threshold.
  • the comparator detects a pulse signal indicating an address and counts the number of pulses to identify which slave unit has been selected.
  • the number of pulses superimposed on the start signal is four, so that the slave unit having the address of 4, that is, the slave unit 29 is selected.
  • the selected slave unit (slave unit 29 in the case of the example in FIG. 12) returns the synchronization field, receives the command data, and returns the response data, as in the first embodiment. .
  • serial data transmission device according to the fourth embodiment of the present invention can satisfy these requirements.
  • control terminal controls the switch 42 to switch the output terminal between a state of outputting an analog voltage and a state of performing communication.
  • control signal when the control signal is 0 V, an analog voltage output circuit 38 is connected to the output signal, and an analog voltage corresponding to the value measured by the detection element 41 is output.
  • the control signal is 12 V, the output is output.
  • the signal is connected to the communication circuit 37 so that external communication can be performed.
  • the base unit 1 transmits a start signal to the base unit 2, and accordingly, the base unit 2 is configured to transmit the synchronization field to the base unit 1.
  • the start signal and the synchronization field are transmitted to the base unit 1, and accordingly, the base unit 1 can be configured to transmit serial data to the slave unit 2 in accordance with the received synchronization field.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

明細書 シリアルデ一夕伝送装置 技術分野
本発明は、 受信側と送信側とでデータの伝送同期をとる必要があるシリアルデ 一夕伝送装置に関する。 背景技術
シリアルデータ伝送では、 送信側と受信側とで互いにデ一夕の伝送を行うため に、 伝送の同期を取る必要がある。 このため、 発振精度の高い水晶発振子を使用 したり、 データ伝送の同期をより高精度に行うフレーム同期を実現するために P ローロー (フェイズド ·ロック 'ループ) などを使用していた。
しかし、 水晶発振子や P口一ローは高価であるために、 シリアルデ一夕伝送を 行いうる安価なセンサ装置ゃァクチェ一夕装置などの実現は困難であった。
したがって、 安価なセンサ装置ではアナログ電圧による信号伝送が主流であり 、 これらの伝送距離や伝送精度には限界があった。
そこで、 特開 2 0 0 0— 1 9 6 7 0 0号公報に記載されているような、 周波数 精度が低い発振器でシリアルデータを伝送する調歩同期式データ伝送方法がある この調歩同期式データ伝送方法は、 高価な水晶発振子や Pロー口一を使用しな くてもよい方法である。 発明の開示
しかしながら、 調歩同期式データ伝送方法にあっては、 上記データの転送クロ ックに対して数百倍の周波数を発振させる C R発振器と、 この C R発振器の発振 周波数で動作し、 転送クロックを検出して同期させるためのカウンタ等のデジ夕 ル回路が必要である。
この為、 上記従来例では転送クロックが、 C R発振器の最高発振周波数とデジ タル回路の最高動作周波数に制限され、 それ以上転送クロック周波数を高くする ことに限界があった。
また、 高周波で動作する C R発振器やデジタル回路から発生するノィズにより 微少電圧を扱うアナログ回路が影響を受け、 精度劣化を招くために微少信号を扱 うセンサ装置への適用が困難であつた。
また、 上述したように、 C R発信器とカウン夕等のデジタル回路が必要なため 、 同期をとるためのデジタル回路の規模が大きくなり、 やはり、 シリアルデ一夕 伝送を行い得る、 安価なセンサ装置ゃァクチェ一夕装置等の実現は困難であった 本発明の目的は、 安価でありながら、 低ノイズ化が可能なシリアルデータ伝送 装置を実現することである。
上記目的を達成するため、 本発明は次のように構成される。
( 1 ) シリアルデータ伝送装置において、 デ一夕伝送の開始を示すスター ト信号を送信側から受信する手段と、 上記受信手段が上記ス夕一ト信号を受信し たことを判断し、 送信するシリアルデータの転送ク口ックを示すデータ列を発生 する手段と、 上記転送クロックを示すデータ列を送信側に出力するシリアルデー タ出力手段とを備える。
( 2 ) 好ましくは、 上記 (1 ) において、 上記シリアルデータの転送クロ ックを示すデータ列を送信側に返信した後に、 上記転送ク口ックで送信側から送 信されるシリアルデータ列を上記受信する手段により受信する。
( 3 ) また、 好ましくは、 上記 (1 ) において、 上記ス夕一ト信号には、 このスタート信号を受信すべき対象を示す情報が重畳されている。 .
( 4 ) また、 好ましくは、 上記 (3 ) において、 上記受信すべき対象を示 す情報は、 パルスの数により表される。
( 5 ) また、 好ましくは、 上記 (1 ) において、 上記スタート信号は、 一 定期間ローレベルあるいはハイレベルに固定された状態と送信対象を示す情報と を有する信号である。
( 6 ) また、 好ましくは、 上記 (1 ) において、 アナログデータの出力手 段と、 このアナログデータの出力手段と上記シリアルデータ出力手段とを切り換 える切り換え手段とを備え、 上記切り換え手段は、 上記スタート信号を受信する ことにより、 出力手段を、 上記アナログデータの出力手段から上記シリアルデ一 夕出力手段に切り換える。
( 7 ) また、 好ましくは、 上記 (6 ) において、 被測定対象の測定量を検 出する検出素子と、 この検出素子からの検出値を所定の特性に調整する調整手段 と、 上記調整手段が調整する所定の特性であって、 送信側から送信される特性デ 一夕を記憶する記憶手段とをさらに備え、 上記スタート信号は、 所定の電圧レべ ルを有する信号であり、 このスタート信号が有する電圧を、 上記記憶手段に特性 データを記憶される電圧源として使用する。
( 8 ) シリアルデータ伝送装置において、 データ伝送の開始を示すスター ト信号を、 特定の受信側に送信する手段と、 上記特定の受信側から送信されるシ リアルデータの転送クロックを示すデータ列を受信する手段と、 上記特定の受信 側から送信されるシリアルデータの転送クロックに同期させてシリアルデ一タを 上記特定の受信側に送信する手段とを備える。
( 9 ) シリアルデータを送信する親機と、 上記シリアルデータを受信する 子機とを有するシリアルデ一夕伝送装置において、 上記親機は、 データ伝送の開 始を示すスタート信号を、 特定の子機に送信する手段と、 上記子機から送信され るシリアルデ一夕の転送クロックを示すデー夕列を受信する手段と、 上記子機か ら送信されるシリアルデータの転送クロックに同期させてシリアルデータを上記 子機に送信する手段とを備え、 上記子機は、 データ伝送の開始を示すスタート信 号を上記親機から受信する手段と、 上記受信手段が上記スタート信号を受信した ことを判断し、 送信するシリアルデータの転送クロックを示すデータ列を発生す る手段と、 上記転送クロックを示すデー夕列を上記親機に出力するシリアルデ一 夕出力手段とを備える。
( 1 0 ) シリアルデータ伝送装置において、 データ伝送の開始を示すスタ 一卜信号及び受信するシリアルデ一夕の転送クロックを示すデータ列を、 送信側 に送信する手段と、 上記シリアルデータの転送クロックを示すデータ列を送信側 に送信した後に、 上記転送ク口ックで送信側から送信されるシリアルデータ列を 受信する手段とを備える。 図面の簡単な説明
図 1は、 本発明の第 1の実施形態であるシリアルデータ伝送装置のデータ通信 シーケンスを示す図である。
図 2は、 第 1の実施形態であるシリアルデータ伝送装置のシステム構成図であ る。
図 3は、 第 1の実施形態であるシリアルデータ伝送装置の親機と子機との内部 構成を示す図である。
図 4は、 第 1の実施形態における子機の制御シーケンスを示す図である。 図 5は、 第 1の実施形態における信号のタイミングチャートである。
図 6は、 第 1の実施形態におけるコマンドデータとレスポンスデータとのビッ 卜構成を示す図である。
図 7は、 第 1の実施形態の変形例における信号のタイミングチヤ一トである。 図 8は、 第 1の実施形態の変形例におけるコマンドデータとレスポンスデータ とのビット構成を示す図である。
図 9は、 第 1の実施形態であるシリアルデータ伝送装置の通信シーケンスの変 形例を示す図である。
図 1 0は、 第 1の実施形態であるシリアルデータ伝送装置の通信シーケンスの 変形例を示す図である。
図 1 1は、 本発明の第 2の実施形態であるシリアルデータ伝送装置のシステム 構成図である。
図 1 2は、 第 2の実施形態であるシリアルデータ伝送装置の信号のタイミング チャートである。
図 1 3は、 本発明の第 3の実施形態であるシリアルデータ伝送装置のスター卜 信号の波形図である。
図 1 4は、 本発明の第 4の実施形態であるシリアルデータ伝送装置を有するセ ンサ装置の生産ラインを示す図である。
図 1 5は、 第 4の実施形態であるシリアルデータ伝送装置を有するセンサ装置 の概略構成図である。 図 1 6は、 第 4の実施形態であるセンサ装置の信号タイミングチャートである 図 1 7は、 第 4の実施形態であるセンサ装置の変形例の信号タイミングチヤ一 トである。 発明を実施するための最良の形態
以下、 本発明の実施形態について、 添付図面を参照して説明する。
まず、 本発明の第 1の実施形態であるシリアルデータ伝送装置を図 1、 図 2、 図 3、 図 4、 図 5、 図 6を参照して説明する。
なお、 図 1は本発明の第 1の実施形態であるシリアルデータ伝送装置のデータ 通信シーケンスを示す図であり、 図 2は上記第 1の実施形態であるシリアルデ一 夕伝送装置の概略システム構成図である。
また、 図 3は本発明の第 1の実施形態であるシリアルデータ伝送装置における 親機と子機との内部構成図であり、 図 4は本発明の第 1の実施形態であるシリァ ルデ一夕における子機の制御シーケンスである。
図 5は本発明の第 1の実施形態における転送デ一夕のタイミングチヤ一トであ り、 図 6は本発明の第 1の実施形態におけるコマンドデータとレスポンスデ一夕 のビット構成を示す図である。
まず、 本発明の第 1の実施形態であるシリアルデータ伝送装置のデータ通信シ 一ケンスを図 1を用いて説明する。
本発明の第 1の実施形態におけるシリアルデータ伝送装置のデータ通信シ一ケ ンスでは、 まず、 親機 1から子機 2に対してスタート信号を送る。 次に、 子機 2 は、 親機 1からスタート信号を受け取ると、 子機 2が送受信できる転送クロック を示すデ一夕列 (パルス信号) である同期フィールドを親機 1に送る。
親機 1は、 子機 2から送られてきた同期フィールドが示す転送クロックでコマ ンドデータを子機 2に対して送る。 子機 2は、 親機 1から送られてきたコマンド データに対するレスポンスデータを、 上記同期フィールドが示す転送クロックで 親機 1へ返信する。
つまり、 本発明の第 1の実施形態であるシリアルデータ伝送装置における通信 システムでは、 親機 1がデータ伝送の同期をとり、 子機 2はデータ伝送のための 同期をとる負担が無くなるように構成している。
なお、 ここで表現した親機 1は、 ス夕一ト信号を子機 2に送り、 子機 2の通信 を開始させる管理者 (マスタ) と言う意味で親機という文言を使用している。 つ まり、 本発明の第 1の実施形態では、 スタート信号を発生し通信要求をする親機 1が、 正確なクロックを持たない子機 2の動作クロックに合わせてシリアル通信 を行うように構成されている。
次に、 本発明の第 1の実施形態であるシリアルデータ伝送装置のシステム構成 を図 2を参照して説明する。
本発明の第 1の実施形態であるシリアルデータ伝送装置は、 図 2に示すように 、 親機 3と子機 4、 5、 6、 7、 8、 9とが、 それぞれ 1本の線で接続され 1対 1の通信を実現できるようにしている。
また、 親機 3と子機 4、 5、 6、 7、 8、 9とは、 それぞれオープンドレイン またはオープンコレクタの出力ドライバを有し双方向の通信を実現できるように している。
ここで、 親機 3は、 センサである複数の子機 4、 5、 6から情報を収集し、 ァ クチエー夕である複数の子機 7、 8、 9を制御するコントローラを例として示し ている。
このことから、 本発明の第 1の実施形態であるシリアルデータ伝送装置のシス テムでは、 親機 3にデータ伝送の同期をとる為の負担を持たせ、 子機 4、 5、 6 、 7、 8、 9にはデ一タ伝送の同期をとる為の負担を無くし、 子機 4、 5、 6、 7、 8、 9の構成を簡略化できるように構成にした。
上述したように構成することにより、 主にアナログ回路で構成されるセンサや ァクチェ一夕を想定した子機 4、 5、 6、 7、 8、 9についても、 安価にデジタ ル信号をシリアル伝送する装置を組み込むことができる。
また、 先に示した従来例のように、 それぞれの子機 4、 5、 6、 7、 8、 9側 でデータ伝送の同期をとるのではなく、 親機 3側のみでデータ伝送の同期をとる ようにすることで、 システム全体における、 データ伝送の同期をとる為の回路の 数を減らすことができ、 回路規模をシステム全体では大幅に増加すること無く、 安価に、 シリアルデ一夕伝送を実現することができる。
また、 それぞれの子機 4、 5、 6、 7、 8、 9側でデータ伝送の同期をとろう とした場合、 それぞれの子機 4、 5、 6、 7、 8、 9に、 デ一夕転送レートの数 百倍の周波数信号を発振すを発振器と同期をとるために必要なカウンタなどのデ ジタル回路を必要とする。
しかし、 上記のようなデジタル回路等を備えた場合、 微少信号を扱うセンサな どでは高周波数の発振器や高周波数で動作するデジタル回路は大きなノイズ源と なる。
このため、 発振器の周波数やデジタル回路の動作周波数を高くすることはでき ない。 さらに、 先に示した従来例のように、 それぞれの子機 4、 5、 6、 7、 8 、 9でデータ伝送の同期をとる場合、 転送クロックの最大が、 転送クロックが最 も遅い子機に制限を受け、 それ以上転送クロックを上げることができない。
これに対して、 本発明の第 1の実施形態では、 それぞれの子機 4、 5、 6、 7 、 8、 9のなかの最高クロックであっても、 シリアルデータ伝送ができ、 システ ム全体としての通信速度を上げることができる。
また、 親機 3の適用対象としてコント口一ラを想定した場合、 データ伝送のた めの絶対的な時間管理を必要とされることが多く、 演算処理も多いため、 マイク 口コンピュータが使用されることが多い。 このように、 マイクロコンピュータが 使用されるような装置では、 マイクロコンピュータを動作させる為に高周波数の 水晶発振器を有することが多く、 高周波のデジタル回路も多数有している。
このため、 子機 4〜 9に比較して、 親機 3であれば、 データ伝送の同期をとる 為の回路を配置することは容易にできる (既に、 高周波数の発振器は所有してお り、 また、 高周波数で動作するデジタル回路を配置することは困難ではない)。 次に、 本発明の第 1の実施形態であるシリアルデータ伝送装置の親機 1と子機 2の概略内部構成を図 3を参照して説明する。
まず、 本発明の第 1の実施形態であるシリアルデータ伝送装置の親機 1は、 セ ンサである子機からの情報を収集し、 ァクチエータを制御するマイコン (マイク 口コンピュータ) 1 0と、 このマイコン 1 0を動作させるための基本クロック信 号を発生する水晶発振器 1 1と、 スタート信号を発生するスタート信号発生器 1 5と、 同期フィールドから転送クロックを検出するクロック検出回路 1 2と、 コ マンドデータを送出する送信回路 1 4と、 レスポンスデータを受信する受信回路 1 3と、 信号線をプルアップするプルアップ抵抗 1 6と、 信号線をドライブする トランジスタ 1 7、 1 8と、 各子機を切り換えるセレクタ 1 9とを備えている。 なお、 スタート信号発生器 1 5と、 クロック検出回路 1 2と、 送信回路 1 4と 、 受信回路 1 3とはマイコン 1 0の動作により制御される。
次に、 本発明の第 1の実施形態におけるシリアルデータ伝送装置の子機 2は、 信号線をプルアップするプルアップ抵抗 2 0と、 信号線をドライブするトランジ スタ 2 1と、 コマンドデ一夕とレスポンスデータのシリアル/パラレル変換を行 うシフトレジスタ 2 2と、 子機 2の入力と出力を制御する AN Dゲート 2 3と、 スタート信号の検出とシフトレジスタ 2 2の入出力と ANDゲ一ト 2 3への信号 印加を行う制御回路 2 4と、 この制御回路 2 4とシフトレジスタ 2 2を動作させ るためのクロック信号を発生させる C R発振器 2 5とを備える。
次に、 親機 1と子機 2との動作について説明する。 なお、 コマンドデータ及び レスポンスデータは図 6に示すような 6ビット情報ビットを備えるのデータ列を 想定した。
図 4もステップ 1 0 0において、 子機 2の制御回路 2 4は、 まず、 ANDゲー ト 2 3へローレベル信号を出力し、 トランジスタ 2 1をオフ状態にさせる。 そし て、 ステップ 1 0 1において、 図 5に示すように、 親機 1からスタート信号が送 出され、 信号線がハイレベルになるのを待つ。
親機 1は子機 2へ通信要求を出す場合にはセレクタ 1 9で子機 2を選択し、 ス 夕一ト信号発生器 1 5によりスタート信号を出力する (信号線をハイレベルにす る)。
これを子機 2が検出すると、 ステップ 1 0 2に進み、 制御回路 2 4は ANDゲ —ト 2 3へハイレベル信号を出力し、 ステップ 1 0 3において、 シフトレジス夕 2 2へ 2進数で 0 1 0 1 0 1を書き込む。
次に、 ステップ 1 0 4において、 シフトレジスタ 2 2は 6クロックウェイトし 、 ステップ 1 0 5において、 制御回路 2 4は ANDゲート 2 3へ口一レベル信号 を出力する。 このように、 シフトレジスタ 2 2は C R発振器 2 5のクロック信号で常にシフ ト動作させておけば、 シフトレジスタ 2 2に書き込まれたデータ 0 1 0 1 0 1が 、 ANDゲート 2 3とトランジスタ 2 1とを介して信号線に出力され、 信号線に 1 0 1 0 1 0のデータを出力する。 このデ一夕は子機 2の転送クロックの 1 / 2 を示すデータになる。
本発明ではこの転送クロックの 1 Z 2を示すデー夕を同期フィールドと呼称す る。 親機 1はこの同期フィールドからクロック検出器 1 2で転送クロック信号を 検出して送信回路 1 4よりコマンドデータを送出する。
なお、 コマンドデ一夕は図 5に示すように同期フィールドの 1 0 1 0 1 0の信 号と位相が一致するように出力する。
こうすることで、 子機 2のシフトレジスタ 2 2は単に C R発振器 2 5の出カク ロックでシフト動作をさせておくだけで、 コマンドデータを正確にシフトレジス 夕 2 2に転送することができる。
従って、 制御回路 2 4は同期フィールドのデータを送出後、 ステップ 1 0 6に おいて、 6クロック待って、 ステップ 1 0 7で単にシフトレジス夕 2 2を読み込 むだけで子機 2はコマンドデータを読み込むことができる。
そして、 ステップ 1 0 8において、 子機 2は読み込んだコマンドデ一夕を角军釈 し、 ステップ 1 0 9及び 1 1 0において、 ANDゲート 2 3へハイレベル信号を 出力し、 レスポンスデータをシフトレジスタ 2 2に書き込むことにより、 シフト レジスタ 2 2に書き込まれたレスポンスデータは AN Dゲート 2 3とトランジス 夕 2 1を介して信号線に出力される。
親機 1は、 信号線に出力されたレスポンスデータを受信回路 1 3により読み込 むことで子機 2との通信を完了する。
このように、 本発明の第 1の実施形態であるシリアルデータ伝送装置では子機 2を非常に簡単な構成とすることができる。
また、 データ通信を実現するための無駄時間が無いため高速に送受信を実現す ることができる。
さらに、 C R発振器 2 5の発振周波数も転送クロックと同じ周波数で良く転送 クロックの数百倍の発振周波数を必要としない。 この為、 高周波の発振器により 生じるノイズの問題も生じない。
次に、 本発明の第 1の実施形態におけるシリアルデータ伝送装置の変形例を図 7を参照して説明する。 なお、 図 7は第 1の実施形態の変形例の信号タイミング チャートである。 図 7に示す変形例においては、 図 5の例と比較すれば、 理解で きるように、 図 5の例ではコマンドデータと同期フィールドとは位相差はほとん ど無いが、 図 7の例では、 コマンドデータを同期フィールドに対して 1 / 4クロ ック位相が遅れている。
図 7の例のようにすることで、 シフトレジスタ 2 2の入力タイミングをより確 実にすることができる。
つまり、 シフトレジスタ 2 2は単に C R発振器 2 5の出力クロックでシフト動 作を行うため、 シフトレジスタ 2 2の入力は同期フィールドの立ち上がりエッジ と立ち下がりエツジで行われる。
このため、 コマンドデ一夕がこの同期フィールドの立ち上がりエッジと立ち下 がりエッジに同期したのでは、 シフトレジスタ 2 2がコマンドデ一夕を入力する 際のホールド時間とセットアツプ時間とが不足する可能性が生じる。
そこで、 コマンドデー夕の立ち上がりを同期フィールドに対して、 1 Z 4クロ ック位相を遅らせることでホールド時間とセットアツプ時間とが確実に確保でき るようになる。
また、 同期フィールドを受信後、 コマンドデータを送信するまでに 1 4クロ ックの時間ができるためにマイコン 1 0の処理時間を確保することもできる。 なお、 この位相の遅延は、 1 Z 4クロックに限らず、 予め所定の値を決めてお けばいくらでも良い。
次に、 本発明の第 1の実施形態であるシリアルデータ伝送装置の他の変形例を 図 8を参照して説明する。
なお、 図 8は第 1の実施形態の変形例のコマンドデ一夕とレスポンスデ一夕と のビット構成を示す図である。
この他の変形例においては、 シリアルデータ伝送装置のコマンドデ一夕とレス ポンスデータのビット構成を、 図 8に示すようにス夕一トビットを設けることで 調歩同期を実現できるようにすることで位相合わせが容易となる。 また、 パリティビッ卜を設けることで通信の信頼性を向上させることができる 次に、 本発明の第 1の実施形態であるシリアルデータ伝送装置の、 さらに他の 変形例を図 9を用いて説明する。
なお、 図 9は、 第 1の実施形態の変形例における通信シーケンスの説明図であ る。 なお、 この図 9の例においては、 子機 2からのレスポンスデータの無い場合 の例である。 これは、 子機 2がァクチエータ等の場合、 親機 1から子機 2へ指令 が出れば十分で、 レスポンスを返す必要が無いからである。
次に、 本発明の第 1の実施形態であるシリアルデータ伝送装置の、 さらに他の 変形例を図 1 0を参照して説明する。 なお、 図 1 0の例においては、 第 1の実施 形態であるシリアルデータ伝送装置の通信シーケンスの説明図である。 なお、 こ の図 1 0に示す例は、 親機 1からのコマンドデータの無い場合の例である。
これは、 子機 2がセンサ等の場合、 子機 2から親機 1へ計測結果を出力すれば 十分であり、 コマンドデータをもらう必要が無いからである。
ただし、 子機 2であるセンサが複数の計測点あるいは複数の物理量の計測をし ている場合や故障診断などの機能を有している場合にはコマンドデータは当然必 要であり、 かつ、 計測点や計測物理量の切換や診断モ一ドへ移行させるのにこの コマンドデータは有効に働く。
次に、 本発明の第 2の実施形態であるシリアルデータ伝送装置を図 1 1及び図 1 2を参照して説明する。
なお、 図 1 1は本発明の第 2の実施形態であるシリアルデータ伝送装置の概略 システム構成図であり、 図 1 2は本発明の第 2の実施形態であるシリアルデータ 伝送装置における信号のタイミングチヤ一トである。
図 1 1において、 本発明の第 2の実施形態であるシリアルデータ伝送装置のシ ステム構成は、 親機 2 6と子機 2 7、 2 8、 2 9を 1本の信号線で接続した、 親 機 2 6が 1に対して子機が多数の、 1対多数の通信システムである。
本発明の第 2の実施形態による通信システムでは、 図 1 2に示すように、 親機 2 6からのスタート信号に、 子機のアドレスを示す情報 (子機 2 7はアドレス 2 、 子機 2 8はアドレス 3、 子機 2 9はアドレス 4 ) をパルスの数で重畳するよう にした。
従って、 子機 2 7、 2 8、 2 9は、 閾値の異なる 2つの比較器で信号線をモニ 夕し、 第 1の閾値を有する比較器でスタート信号を検出し、 第 2の閾値を有する 比較器でアドレスを示すパルスの信号を検出してパルスの数を計数することで、 どの子機が選択されたかを識別するように構成する。
図 1 2に示す例の場合、 スタート信号に重畳されたパルスの数は 4個なので、 アドレスが 4の子機つまり子機 2 9が選択される。
上述のように構成することで、 親機 2 6と子機 2 7、 2 8、 2 9との同期が取 れていなくても選択情報をそれぞれの子機 2 7、 2 8、 2 9へ伝達することがで きる。
そして、 選択された子機 (図 1 2の例の場合は子機 2 9 ) は第 1の実施形態と 同様に、 同期フィ一ルドの返信、 コマンドデータの受信、 レスポンスデータの返 信を行う。
なお、 スタート信号に子機のァドレスを示す情報を重畳する他の方法としては スタート信号の振幅やパルス幅などを子機のアドレスで変化させる方法も考えら れる。
以上のように、 本発明の第 2の実施形態においても、 第 1の実施形態と同様な 効果を得ることができる。
次に、 本発明の第 3の実施形態であるシリアルデータ伝送装置を図 1 3を参照 して説明する。 なお、 図 1 3は、 本発明の第 3の実施形態であるシリアルデータ 伝送装置のスタート信号の波形である。
本発明の第 3の実施形態は、 上述した第 2の実施形態のスタート信号を、 図 1 3に示すように変形した例で、 スタート信号を 2つのブランク (一定期間信号が 無い状態) で構成し、 この 2つのブランクの間に子機のアドレスを示すパルスを 重畳したものである。
この図 1 3に示すようにスタート信号を構成しても、 第 1の実施形態と同様な 効果を得ることができる。
次に、 本発明の第 4の実施形態であるシリアルデータ伝送装置を図 1 4、 図 1 5及び図 1 6を参照して説明する。 なお、 図 1 4は本発明の第 4の実施形態のシ リアルデ一夕伝送装置を有するセンサ装置の生産ラインの説明図であり、 図 1 5 は第 4の実施形態のシリアルデータ伝送装置を有するセンサ装置の概略構成図、 図 1 6は第 4の実施形態のセンサ装置の信号のタイミングチャートである。
図 1 4に示す製造ラインでは検査調整装置 3 0に対して、 生産ラインを流れる センサ装置 3 1、 3 2、 3 3、 3 4、 3 5は、 図 1 4の左から右に順次流れ、 セ ンサ装置 3 3が検査調整装置 3 0に接続されている。
ここで、 センサ装置 3 1、 3 2、 3 3、 3 4、 3 5には、 上述した本発明の第 1〜第 3の実施形態であるシリアルデータ伝送装置が組み込まれており、 調整検 査装置 3 0を各センサ装置 3 1、 3 2、 3 3、 3 4、 3 5に順次接続することで 、 センサ装置の内部モニタ、 調整情報を記憶する E P R OMへのデータ書込など を、 この通信装置を利用することで 1本の信号線で行うことができるように構成 している。
また、 信号線が 1本であればコネクタ等に信号端子を設けることができるので 、 センサ装置を完全に組み立てた後でも、 センサ装置の内部モニタ、 調整情報を 記憶する E P R O Mへのデータ書込などを行うことができる。
センサ装置は機械的あるいは電気的に非常に敏感でセンサ装置を完全に組み立 てた後にセンサ特性を調整したいという要求は非常に強い。 しかし、 この為に必 要な回路はできる限り小さくしたいと言う要求もある。
これらの要求を本発明の第 4の実施形態であるシリアルデータ伝送装置は、 満 足させることができる。
次に、 センサ装置 3 1、 3 2、 3 3、 3 4、 3 5の内部構成を図 1 5を参照し て説明する。
本発明の第 4の実施形態におけるセンサ装置は、 計測測定量に応じて物理量が 変化する検出素子 4 1と、 この検出素子 4 1の物理量の変化を電気信号に変換す る検出回路 4 0と、 この検出回路 4 0の出力を所定の特性に調整する調整回路 3 9と、 この調整回路 3 9の出力をアナログ電圧として外部へ出力するアナログ電 圧出力回路 3 8と、 外部と通信を行う通信回路 3 7と、 出力信号を、 アナログ電 圧出力回路 3 8が出力するアナログ電圧と通信回路に接続する通信信号とに切り 換える切換器 4 2と、 調整回路 3 9が特性を調整するための調整情報を記憶する E P R O M 3 9と、 制御信号と出力信号の信号端子を機械的に固定するコネクタ 4 3とにより構成される。
次に、 本発明の第 4の実施形態であるセンサ装置の動作を図 1 6を参照して説 明する。
第 4の実施形態におけるセンサ装置では制御信号により切換器 4 2を制御する ことで、 出力端子をアナログ電圧を出力する状態と通信を行う状態とに切り換え る。
つまり、 制御信号が 0 Vの時には出力信号にはアナログ電圧出力回路 3 8が接 続され、 検出素子 4 1で計測した値に応じたアナログ電圧が出力され、 制御信号 が 1 2 Vの時には出力信号は通信回路 3 7に接続され、 外部から通信が行えるよ うに る。
ここで、 制御信号に 1 2 Vを使用することで、 この電圧を P R OM 3 6の書込 に必要な高電圧に利用し回路内部の昇圧回路を省くと共に、 制御信号の閾値を高 くすることで制御信号にノイズが印加されても誤動作し難いように構成している また、 本発明の第 4の実施形態では、 この制御信号を通信開始を示すスタート 信号とすることで通信回路の回路構成を簡略化した。 通信自体は先の実施形態で 説明したように出力信号に、 同期フィールド、 コマンドデータ、 レスポンスデ一 夕を順次乗せることで実行する。
次に、 本発明の第 4の実施形態であるシリアルデータ伝送装置の変形例を図 1 7を参照して説明する。 なお、 図 1 7は第 4の実施形態におけるセンサ装置の変 形例の信号タイミングチヤ一トである。
この変形例では制御信号にパルス信号を与えることでスタート信号とし、 この 制御信号のパルスに同期させて、 出力信号にコマンドデータとレスポンスデータ を乗せることで通信を実現している。 このような制御信号であっても、 同様な効 果を得ることができる。
なお、 上述した例においては、 親機 1がスタート信号を子機 2に送信し、 それ に応じて、 子機 2が同期フィールドを親機 1に送信するように構成したが、 子機 2が、 スター卜信号と同期フィールドとを親機 1に送信し、 それに応じて、 親機 1が、 受信した同期フィールドに合わせてシリアルデータを子機 2に送信するよ うに構成することもできる。 産業上の利用可能性
本発明によれば、 水晶発振子や P L Lあるいは転送クロックに対して数百倍の 周波数を発振させる発振器を必要とせずにデータ伝送の同期を行うことができる ので、 安価でありながら、 低ノイズ化が可能なシリアルデータ伝送装置を実現す ることができる。

Claims

請求の範囲
1 . シリアルデータ伝送装置において、
データ伝送の開始を示すスタート信号を送信側から受信する手段 (2 0、 2 1 ) と、
上記受信手段 (2 0、 2 1 ) が上記スタート信号を受信したことを判断し 、 送信するシリアルデータの転送クロックを示すデータ列を発生する手段 (2 2 、 2 4、 2 5 ) と、
上記転送クロックを示すデータ列を送信側に出力するシリアルデータ出力 手段 (2 0、 2 1、 2 3 ) と、
を備えることを特徴とするシリアルデータ伝送装置。
2 . 請求項 1記載のシリアルデータ伝送装置において、 上記シリアルデータ の転送クロックを示すデータ列を送信側に返信した後に、 上記転送ク口ックで送 信側から送信されるシリアルデ一夕列を上記受信する手段 (2 0、 2 1 ) により 受信することを特徴とするシリアルデータ伝送装置。
3 . 請求項 1記載のシリアルデータ伝送装置において、 上記スタート信号に は、 このスタート信号を受信すべき対象を示す情報が重畳されていることを特徴 とするシリアルデータ伝送装置。
4. 請求項 3記載のシリアルデータ伝送装置において、 上記受信すべき対象 を示す情報は、 パルスの数により表されることを特徴とするシリアルデータ伝送
5 . 請求項 1記載のシリアルデータ伝送装置において、 上記スタート信号は 、 一定期間ローレベルあるいはハイレベルに固定された状態と送信対象を示す情 報とを有する信号であることを特徴とするシリアルデータ伝送装置。
6. 請求項 1記載のシリアルデータ伝送装置において、 アナログデータの出 力手段 (38) と、 このアナログデータの出力手段 (38) と上記シリアルデー タ出力手段 (20、 21、 23) とを切り換える切り換え手段 (42) とを備え 、 上記切り換え手段 (42) は、 上記スタート信号を受信することにより、 出力 手段を、 上記アナログデ一夕の出力手段 (38) から上記シリアルデ一夕出力手 段 (20、 21、 23) に切り換えることを特徴とするシリアルデータ伝送装置
7. 請求項 6記載のシリアルデータ伝送装置において、 被測定対象の測定量 を検出する検出素子 (41) と、 この検出素子 (41) からの検出値を所定の特 性に調整する調整手段 (39) と、 上記調整手段 (39) が調整する所定の特性 であって、 送信側から送信される特性デ一夕を記憶する記憶手段 (36) とをさ らに備え、 上記スタート信号は、 所定の電圧レベルを有する信号であり、 このス タート信号が有する電圧を、 上記記憶手段に特性データを記憶される電圧源とし て使用することを特徴とするシリアルデータ伝送装置。
8. シリアルデ一夕伝送装置において、
データ伝送の開始を示すスタート信号を、 特定の受信側に送信する手段 ( 15、 18、 19) と、
上記特定の受信側から送信されるシリアルデータの転送クロックを示すデ 一夕列を受信する手段 (12、 13) と、
上記特定の受信側から送信されるシリアルデ一夕の転送クロックに同期さ せてシリアルデータを上記特定の受信側に送信する手段 (14、 17、 19) と を備えることを特徴とするシリアルデータ伝送装置。
9. シリアルデ一夕を送信する親機と、 上記シリアルデータを受信する子機 とを有するシリアルデータ伝送装置において、
上記親機は、 データ伝送の開始を示すスター卜信号を、 特定の子機に送信す る手段 (15、 18、 1 9) と、 上記子機から送信されるシリアルデータの転送 クロックを示すデータ列を受信する手段 (12、 13) と、 上記子機から送信さ れるシリアルデータの転送クロックに同期させてシリアルデータを上記子機に送 信する手段 (14、 17、 19) と、 を備え、
上記子機は、 データ伝送の開始を示すスタート信号を上記親機から受信する 手段 (20、 21) と、
上記受信手段 (20、 21) が上記スタート信号を受信したことを判断し、 送信するシリアルデ一夕の転送クロックを示すデ一夕列を発生する手段 (22、 24、 25) と、
上記転送クロックを示すデータ列を上記親機に出力するシリアルデータ出力 手段 (20、 21、 23) と、 を備えることを特徴とするシリアルデ一夕伝送装
10. シリアルデータ伝送装置において、
データ伝送の開始を示すスター卜信号及び受信するシリアルデータの転送クロ ックを示すデータ列を、 送信側に送信する手段 (20、 2122、 24、 25) と、
上記シリアルデータの転送クロックを示すデータ列を送信側に送信した後に、 上記転送クロックで送信側から送信されるシリアルデータ列を受信する手段 ( 2 0、 21) と、
を備えることを特徴とするシリアルデータ伝送装置。
PCT/JP2001/008675 2001-10-02 2001-10-02 Appareil de transfert de donnees en serie WO2003032567A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003535405A JP3898694B2 (ja) 2001-10-02 2001-10-02 シリアルデータ伝送装置
US10/491,285 US7260657B2 (en) 2001-10-02 2001-10-02 Serial data transferring apparatus
DE60135505T DE60135505D1 (de) 2001-10-02 2001-10-02 Vorrichtung zum transfer serieller daten
EP01972652.0A EP1434382B2 (en) 2001-10-02 2001-10-02 Serial data transferring apparatus
PCT/JP2001/008675 WO2003032567A1 (fr) 2001-10-02 2001-10-02 Appareil de transfert de donnees en serie

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/008675 WO2003032567A1 (fr) 2001-10-02 2001-10-02 Appareil de transfert de donnees en serie

Publications (1)

Publication Number Publication Date
WO2003032567A1 true WO2003032567A1 (fr) 2003-04-17

Family

ID=11737794

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/008675 WO2003032567A1 (fr) 2001-10-02 2001-10-02 Appareil de transfert de donnees en serie

Country Status (5)

Country Link
US (1) US7260657B2 (ja)
EP (1) EP1434382B2 (ja)
JP (1) JP3898694B2 (ja)
DE (1) DE60135505D1 (ja)
WO (1) WO2003032567A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504698A (ja) * 2006-09-21 2010-02-12 アナログ・デバイシズ・インコーポレーテッド シリアルディジタルデータ通信インターフェイス
JP2014086154A (ja) * 2012-10-19 2014-05-12 Toyoda Gosei Co Ltd 調光制御システム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949777B2 (en) * 2002-11-01 2011-05-24 Avid Technology, Inc. Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal
WO2006045601A1 (en) * 2004-10-28 2006-05-04 Novo Nordisk A/S A method of, an assembly for and an apparatus for communicating data
DE102006022284A1 (de) 2006-05-11 2007-11-15 Sick Stegmann Gmbh Verfahren zur Synchronisation einer bidirektionalen Übertragung von Daten
JP4759494B2 (ja) * 2006-11-13 2011-08-31 パナソニック株式会社 シリアルデータ通信方式およびシリアルデータ通信装置
US7978680B1 (en) 2007-03-28 2011-07-12 Marvell International Ltd. System and method for synchronizing clocks in a wireless local area network
DE102008031498B4 (de) * 2008-07-03 2012-03-08 Infineon Technologies Ag Taktbestimmung eines Sensors
DE102008064747B3 (de) * 2008-07-03 2012-12-06 Infineon Technologies Ag Taktbestimmung eines Sensors
ATE554368T1 (de) 2008-07-23 2012-05-15 Sick Stegmann Gmbh Verfahren zur digitalen, bidirektionalen datenübertragung
DE102009000924A1 (de) * 2008-12-30 2010-07-01 Robert Bosch Gmbh Vorrichtung und Verfahren zur Zeitkalibrierung zwischen Sende-/Empfangsbausteinen
JP4719834B2 (ja) * 2009-06-18 2011-07-06 オンキヨー株式会社 Avシステム、給電装置及び受電装置
EP2341681A3 (en) * 2009-12-30 2011-12-28 Blue Wonder Communications GmbH Modem architecture
EP2341445B1 (en) * 2009-12-30 2017-09-06 Intel Deutschland GmbH Method for high speed data transfer
JP5093261B2 (ja) * 2010-02-22 2012-12-12 株式会社デンソー 同期信号検出装置
WO2012105277A1 (ja) * 2011-02-04 2012-08-09 三菱電機株式会社 エンジニアリングツール、及びプログラマブルコントローラ
US9292036B2 (en) 2013-05-24 2016-03-22 Arm Limited Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface
TWI744113B (zh) * 2020-09-30 2021-10-21 創意電子股份有限公司 用於三維半導體器件的介面器件及介面方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5072503A (ja) * 1973-10-29 1975-06-16
JPS56106460A (en) * 1980-01-16 1981-08-24 Bosch Gmbh Robert Data transmitter
JPS56153866A (en) * 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system
JPS5977789A (ja) * 1982-10-27 1984-05-04 Iwatsu Electric Co Ltd ボタン電話装置における同期方式
JPS6142156U (ja) * 1976-03-01 1986-03-18 ザ・レイトラム・コ−ポレ−シヨン 複数個のデ−タ収集装置のデ−タを引き出す装置
JPH0591163A (ja) * 1991-09-30 1993-04-09 Nec Corp データ正誤判定器
EP1014273A2 (en) 1998-12-24 2000-06-28 Smc Kabushiki Kaisha Method of start/stop synchronous data transmission

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1310509A (en) 1969-06-06 1973-03-21 Plessey Telecommunications Res Multiplex electrical signalling systems
US4048620A (en) * 1974-10-02 1977-09-13 Kinney Safety Systems, Inc. Central station to addressed point communication system
US4337463A (en) * 1980-08-22 1982-06-29 Control Data Corporation Time synchronization master station and remote station system
US4837781A (en) * 1987-04-07 1989-06-06 Gigabit Logic, Inc. Phase locked loop clock synchronizer and signal detector
US5450450A (en) * 1993-03-31 1995-09-12 Panasonic Technologies, Inc. Asynchronous data transmitting and receiving system
US5903612A (en) * 1996-11-08 1999-05-11 Alcatel Alsthom Compagnie Generale D'electricite Method to synchronize data and a transmitter and a receiver realizing said method
JP4167747B2 (ja) * 1998-04-13 2008-10-22 株式会社ルネサステクノロジ 周波数可変発振回路及びそれを用いた位相同期回路
US6504633B1 (en) * 1998-04-15 2003-01-07 Talking Lights Analog and digital electronic receivers for dual-use wireless data networks
US6806808B1 (en) * 1999-02-26 2004-10-19 Sri International Wireless event-recording device with identification codes
US6389493B1 (en) * 1999-06-29 2002-05-14 Cisco Technology, Inc. System and method for dynamically allocating bandwidth to a plurality of slave cards coupled to a bus
US6735247B2 (en) * 2001-03-30 2004-05-11 Qualcomm, Incorporated Method and apparatus in a communication system
SE0102315D0 (sv) 2001-06-28 2001-06-28 Astrazeneca Ab Compounds

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5072503A (ja) * 1973-10-29 1975-06-16
JPS6142156U (ja) * 1976-03-01 1986-03-18 ザ・レイトラム・コ−ポレ−シヨン 複数個のデ−タ収集装置のデ−タを引き出す装置
JPS56106460A (en) * 1980-01-16 1981-08-24 Bosch Gmbh Robert Data transmitter
JPS56153866A (en) * 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system
JPS5977789A (ja) * 1982-10-27 1984-05-04 Iwatsu Electric Co Ltd ボタン電話装置における同期方式
JPH0591163A (ja) * 1991-09-30 1993-04-09 Nec Corp データ正誤判定器
EP1014273A2 (en) 1998-12-24 2000-06-28 Smc Kabushiki Kaisha Method of start/stop synchronous data transmission
JP2000196700A (ja) 1998-12-24 2000-07-14 Smc Corp 調歩同期式データ伝送方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1434382A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504698A (ja) * 2006-09-21 2010-02-12 アナログ・デバイシズ・インコーポレーテッド シリアルディジタルデータ通信インターフェイス
JP2014086154A (ja) * 2012-10-19 2014-05-12 Toyoda Gosei Co Ltd 調光制御システム

Also Published As

Publication number Publication date
EP1434382A4 (en) 2006-06-07
DE60135505D1 (de) 2008-10-02
EP1434382B2 (en) 2017-10-04
US7260657B2 (en) 2007-08-21
EP1434382B1 (en) 2008-08-20
US20050091428A1 (en) 2005-04-28
JP3898694B2 (ja) 2007-03-28
EP1434382A1 (en) 2004-06-30
JPWO2003032567A1 (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
WO2003032567A1 (fr) Appareil de transfert de donnees en serie
JP5984979B2 (ja) センサ装置およびセンサ装置に対するデータ伝送方法
US8363771B2 (en) Transmission device, receiving device and communication system
US11243517B2 (en) Communication unit, control apparatus, communication system and method
JP6210187B2 (ja) 集積回路装置、物理量測定装置、電子機器および移動体
US8683101B2 (en) Single wire bus communication protocol
US8594225B2 (en) Circuit arrangement, apparatus and process for the serial sending of data via a connection contact
JP2014523556A (ja) Usb2.0高速モードを有するusbアイソレータ集積回路および自動速度検出
CN107844445A (zh) 用于非源同步系统的调谐电路系统和操作
CN101646986A (zh) 基于usb的同步和定时系统
KR100543229B1 (ko) 제 1 클록 펄스로 작동되는 시스템으로부터 제 2 클록펄스로 작동되는 시스템으로 데이터를 전송하기 위한 방법및 회로
KR20060003026A (ko) 신호 전송 장치, 전원 공급 시스템 및 직렬 통신 장치
CN114342311A (zh) 用于同步串行数据传输的装置和方法
CN115428406A (zh) 同步脉冲宽度调制控制
US9170967B2 (en) System and method for transmitting information from a transmitter to a receiver via a single line
JP2000151567A (ja) 同期検出方法及び装置、並びに位相同期方法及び装置
JP2012160992A (ja) クロック同期式シリアル通信装置およびその通信制御方法
JP2004247856A (ja) データ受信装置及びデータ送受信方法
WO2025046102A1 (en) Circuit communication
JP4176823B1 (ja) 非同期型における送受信装置間の同期方法及び送受信装置
JPH11205396A (ja) シリアル通信装置
JPH06350494A (ja) 識別システム
JPH08163182A (ja) シリアル通信方式及びシリアル通信装置
KR20030071039A (ko) 데이터 통신시스템
JP2004199707A (ja) Scsiバス中継装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003535405

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2001972652

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001972652

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10491285

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2001972652

Country of ref document: EP