[go: up one dir, main page]

WO2005093840A1 - ショットキー接合型半導体装置の製造方法 - Google Patents

ショットキー接合型半導体装置の製造方法 Download PDF

Info

Publication number
WO2005093840A1
WO2005093840A1 PCT/JP2005/005530 JP2005005530W WO2005093840A1 WO 2005093840 A1 WO2005093840 A1 WO 2005093840A1 JP 2005005530 W JP2005005530 W JP 2005005530W WO 2005093840 A1 WO2005093840 A1 WO 2005093840A1
Authority
WO
WIPO (PCT)
Prior art keywords
schottky
heat treatment
semiconductor device
epitaxial layer
type semiconductor
Prior art date
Application number
PCT/JP2005/005530
Other languages
English (en)
French (fr)
Inventor
Tomonori Nakamura
Hidekazu Tsuchida
Toshiyuki Miyanagi
Original Assignee
Central Research Institute Of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute Of Electric Power Industry filed Critical Central Research Institute Of Electric Power Industry
Priority to US10/594,044 priority Critical patent/US7507650B2/en
Priority to EP05727143A priority patent/EP1739753A4/en
Publication of WO2005093840A1 publication Critical patent/WO2005093840A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Definitions

  • the present invention relates to a method for manufacturing a Schottky single-junction semiconductor device in which a Schottky electrode layer is formed on the surface of a silicon carbide epitaxial layer.
  • SiC silicon carbide
  • This Schottky diode is composed of a SiC single crystal substrate obtained by slicing a SiC Balta single crystal grown by sublimation or the like into a wafer, and the surface force of this SiC single crystal substrate.
  • An epitaxy layer on which a SiC single crystal film is grown by CVD (Chemical Vapor Deposition), a Schottky electrode formed on the surface of this epitaxy layer by sputtering, vacuum deposition, etc., and the back side of the SiC single crystal substrate The ohmic electrode and force formed in the structure are also composed. Nickel, titanium, and the like are used as materials for the Schottky electrode (Patent Document 1).
  • the Schottky diode power loss which is based on the sum of the power loss during forward energization and the power loss due to leakage current and the like when a reverse voltage is applied, is determined by the junction interface between the Schottky electrode and SiC epitaxial layer. It depends on the height of the Schottky barrier (SBH: Schottky Barrier Height).
  • the power loss density of a Schottky diode at a 50% duty cycle can be described as 1Z2 (VJ + VJ) (Non-Patent Document 1). Where V is the reverse voltage and J is forward
  • V forward voltage
  • J reverse current
  • Schottky diode rating V
  • ViJ depends on SBH.
  • J is lOOAcm 2
  • V is rffrfr
  • a Schottky diode with a reverse withstand voltage of about 0.6-5. OkV is often used, but with such a reverse withstand voltage, the SBH is about 0.9 to 1.3 eV. In some cases, power loss is minimized. However, when a Schottky electrode is formed of nickel or titanium, its SBH is about 1.6 eV for nickel and 0.8 eV for titanium, so that the power loss of the Schottky diode cannot be minimized.
  • Patent Document 1 JP-A-2000-188406
  • Non-Patent Document 1 “II Trans-Electron Device (IEEE Trans.
  • Non-Patent Document 2 "Iii Trans Electron Device (IEEE Trans. Electron Devices) April 2002, Vol. 49, No. 4, p. 665—672
  • the present invention has been made in order to solve the above-described problems in the related art, and obtains a withstand voltage of about 0.6-5. OkV, which is often used in a Schottky diode. It is an object of the present invention to provide a method of manufacturing a Schottky junction type semiconductor device capable of controlling the height of a Schottky barrier without increasing the n-factor to a desired value that minimizes power loss.
  • the present inventor has found that by forming a Schottky electrode using molybdenum or tungsten and performing heat treatment, the height of the Schottky barrier can be reduced to 1 while maintaining the n-factor at about 1.05 or less.
  • the present inventors have found that it can be controlled to a desired optimum value in a region where power loss is as small as 0.1 eV and 3 eV, and have completed the present invention.
  • a method for manufacturing a Schottky junction type semiconductor device is a method for manufacturing a Schottky junction type semiconductor device in which a Schottky electrode is formed on the surface of a silicon carbide epitaxial layer,
  • an alloying reaction occurs at the interface between the silicon carbide epitaxial layer and the Schottky electrode by heat treatment.
  • An alloy layer is formed at the interface, whereby the height of the Schottky barrier is controlled while keeping the n-factor at a substantially constant low value.
  • This heat treatment is 300-1200. C, preferably 400-700. C, so that the height of the Schottky barrier is 1.0-1.3 eV (1.1-1.3 eV for molybdenum, tungsten Then, it can be controlled arbitrarily within the range of 1.0-1. LeV).
  • the height of the Schottky barrier that does not significantly increase the n-factor It can be controlled to a desired value in a region where the loss is minimum.
  • the Schottky electrode is preliminarily subjected to a high-temperature heat treatment at the time of manufacture, the characteristics under a high-temperature environment are improved, and the heat resistance against heat generated by surge current or the like is high. A device can be obtained.
  • FIG. 1 is a cross-sectional view for explaining a manufacturing process of a Schottky diode according to one embodiment of the present invention.
  • FIG. 2 is a graph showing the relationship between the heat treatment temperature and SBH and n-factor.
  • FIG. 3 is a graph showing the results of forward and reverse current-voltage measurements performed on the Schottky diode obtained by the manufacturing method of the present invention, and FIG. 3 (a) shows the forward characteristic.
  • FIG. 3B shows the reverse characteristic.
  • FIG. 1A 1 is a SiC single crystal substrate
  • 2 is a SiC epitaxial layer
  • 3 is an ion injection layer.
  • the SiC single crystal substrate 1 is an n-type 4H—SiC substrate doped with impurities at a high concentration (5 ⁇ 10 18 cm 3 ), and a SiC Balta crystal grown by the sublimation method (improved Rayleigh method) is used. I use sliced ones.
  • the modified Rayleigh method for example, put SiC powder in a crucible, It is heated to vaporize and deposited on the surface of the seed crystal, typically at a rate of 0.8-ImmZh, to grow bartha. The obtained ingot is sliced into a predetermined thickness so that a desired crystal plane is exposed, and a SiC single crystal substrate 1 is obtained.
  • the surface of the SiC single crystal substrate 1 is smoothed by polishing or the like.
  • polishing or the like.
  • CMP chemical mechanical polishing
  • an SiC single crystal film is epitaxially grown from the smoothed surface of the SiC single crystal substrate 1 by a CVD method.
  • Propane or the like is used as the C source gas, and silane or the like is used as the Si source gas.
  • a mixed gas of these source gases, a carrier gas such as hydrogen, and nitrogen as a dopant gas is supplied to the surface of the SiC single crystal substrate.
  • SiC is epitaxially grown at a growth rate of 2-20 mZh.
  • a 4H—SiC single crystal of the same crystal type as that of the SiC single crystal substrate 1 is grown in a step flow, and is doped with 2.2 ⁇ 10 15 cm— 3 of nitrogen as an impurity.
  • the epitaxial layer 2 is formed.
  • a vertical hot wall furnace can be used.
  • a water-cooled double cylindrical tube made of quartz is installed. Inside the water-cooled double cylindrical tube, a cylindrical heat insulating material, a hot wall made of graphite, and a SiC single tube are installed.
  • a wedge-shaped susceptor is provided to hold the crystal substrate in the vertical direction.
  • a high-frequency heating coil is installed around the outside of the water-cooled double cylindrical tube. The high-frequency heating coil heats the hot wall with high-frequency induction, and the radiant heat from the hot wall heats the SiC single crystal substrate held by the wedge-shaped susceptor. I do.
  • the SiC grows epitaxially on the surface of the SiC single crystal substrate.
  • the substrate is washed, and then the substrate is introduced into a thermal oxidation furnace and subjected to an oxidation treatment at 1125 ° C. for about 1 hour. .
  • an oxide film acting as a protective film for preventing contamination during ion implantation is formed on the SiC epitaxial layer 2.
  • an opening is formed by removing a portion of the oxide film by photolithography, and the SiC epitaxial layer 2 is exposed from the opening. Thereafter, the opening force is also ion-implanted with aluminum, which is a p-type impurity, to form an aluminum ion-implanted layer 3 (JTE: Junction Termination Extension).
  • the aluminum ion implanted layer 3 is formed at a position to be a peripheral portion of a Schottky electrode in order to reduce electric field concentration at a peripheral portion of a Schottky electrode to be formed later and improve withstand voltage.
  • the aluminum ion concentration in the aluminum ion implanted layer 3 is controlled so that the central force becomes lower toward the outside, and the aluminum ion concentration is 2.2 ⁇ 10 18 cm— 3 at the center and 3 ⁇ 10 17 cm— 3 .
  • heat treatment is performed at 1700 ° C for 3 minutes to electrically activate the aluminum.
  • the oxide film 4 in the region where the Schottky electrode is to be formed is removed by photolithography in the same manner as described above.
  • a molybdenum film 8 (Schottky electrode) is deposited to a film thickness of 100 nm on the surface of the SiC epitaxial layer 2 using Ar as a sputtering gas for several minutes at a room temperature of about 50 ° C. by a sputtering method.
  • heat treatment is performed at a predetermined temperature.
  • the heat treatment is preferably performed in an atmosphere of an inert gas such as argon or nitrogen.
  • alloying proceeds at the interface between silicon carbide epitaxial layer 2 and Schottky electrode 8, and an alloy layer of several nm is formed at the interface.
  • the presence of this alloy layer can be confirmed as a contrast image by a high-resolution transmission electron microscope.
  • the composition of the alloy layer is considered to be a powerful alloy with MoC and MoSi.
  • SBH By forming the alloy layer by heat treatment, SBH can be controlled so that SBH has a desired value in a region where power loss is minimized. That is, 300-1200. C, preferably 400-700.
  • SBH can be arbitrarily controlled between 1.1-1.3 eV (1.1-1.25 eV at 400-700 ° C). At this time, the n-factor hardly changes due to the heat treatment in this temperature range, and is kept at a low value close to 1.
  • FIG. 2 shows the relationship between the heat treatment temperature and SBH, and the relationship between the heat treatment temperature and the n-factor.
  • SBH increases from about 1.leV before heat treatment to about 1.2eV at 600 ° C, and the n-factor is kept at a nearly constant value of 1.05 or less.
  • the SBH was 1.27 eV and the n-factor was 1.05 or less.
  • the SBH was adjusted to 1.2 eV, which is the optimal value for reducing power loss when the withstand voltage was 4 kV, by performing a heat treatment at 600 ° C. for 10 minutes.
  • the SBH can be controlled by heat treatment as shown in FIG. Since the n-factor greatly fluctuates and increases, the performance of the element is affected, such as an increase in leakage current when a reverse voltage is applied.
  • FIG. 3 shows the results of forward and reverse current-voltage measurements performed at a temperature of 20 ° C. on the Schottky diode obtained by the present embodiment.
  • Fig. 3 (a) shows the forward characteristics
  • Fig. 3 (b) shows the reverse characteristics.
  • Characteristic on resistance (Ron) is 12.2mQ
  • Characteristics O emissions Voltage (Vf: forward current density becomes voltage and lOOAcm 2) is 2. 2V, the withstand voltage was 4. 4 kV.
  • the leakage current density of 0.14 mAcm- 2 at 3.5 kV in reverse voltage of the Schottky diode (2) is 1 / of that of the 5-kV Ni-4H-SiC Schottky diode reported in Non-Patent Document 2 described above. Despite being less than 100, the characteristic on-voltage (at 25Ac m " 2 ) was about 1Z2.
  • the Schottky diode (2) when the Schottky diode (2) was operated at 150 ° C with a forward current of lOOmAcm- 2 and a reverse voltage of 3kV, the power loss in the on and off states was 36 0.9 Wcm— 2 . Thus, even in a high-temperature environment, the power loss in the off state is much smaller than that in the on state.
  • a high-temperature heat treatment is applied to the Schottky electrode in advance in the manufacturing process, so that the Schottky diode obtained by the present invention can operate stably even at a high temperature.
  • good characteristics under high temperature environment For example, under high temperature as in the above example In this case, operation is possible even at a very low leakage current, for example, 250 ° C.
  • the Schottky electrode is preliminarily subjected to high-temperature heat treatment as described above, so it is easily damaged and has high heat resistance.
  • the force using molybdenum as the material for forming the Schottky electrode As shown in FIG. 2, even if tungsten is used, the n-factor is kept at a low value and the performance of the element is not deteriorated.
  • the height of the Schottky barrier can be controlled to a desired value in a region where the power loss is minimized.
  • the SBH which was about 1.2 eV before the heat treatment, decreased to about 1. leV at 600 ° C, and the n-factor remained almost constant at 1.05 or less.
  • the SBH was 1.06 eV and the n-factor was 1.05 or less.
  • tungsten When tungsten is used as a material for forming an electrode, a tungsten film is deposited on a SiC epitaxial layer to form a Schottky electrode, and then heat treatment is performed at a predetermined temperature.
  • the heat treatment is preferably performed in an atmosphere of an inert gas such as argon or nitrogen.
  • alloying proceeds at the interface between the silicon carbide epitaxial layer and the Schottky electrode, and an alloy layer of several nm is formed on the interface.
  • the composition of the alloy layer is considered to be an alloy composed of WC and WSi.
  • Heat treatment is performed within the range of 300 to 1200 ° C, preferably 400 to 700 ° C, whereby tungsten and SiC are reacted at the interface to form an alloy layer, thereby reducing the n-factor.
  • SBH kept at 1.05 or less, set the SBH to an optimum value with the smallest power loss between 1.0-1. LeV (400-700 ° Ce «l. 05-1. LeV). Can be controlled. Even when the Schottky electrode is formed using an alloy of molybdenum and tungsten, the same control can be performed by heat treatment in the above temperature range.
  • the single crystal substrate on which the epitaxial film is grown may be, for example, silicon.
  • the crystal type is not particularly limited, and various crystal types of SiC single crystal substrates can be used.
  • 4H-SiC hexagonal four-periodic type
  • 6H-SiC hexagonal six-periodic type
  • 3C cubic three-periodic type
  • the crystal plane and crystal orientation on which the epitaxial growth of the SiC single crystal substrate is performed are not particularly limited.
  • Crystal planes for epitaxial growth of SiC single crystal substrates include, for example, (OOOl) Si plane, (000-1) C plane, (11 20) plane, (01-10) plane, (03-38) plane, etc. Are mentioned.
  • the individual orientation is indicated by ⁇
  • the individual plane is indicated by ().
  • a negative sign is added to the front of the number.
  • a vacuum deposition method, an electron beam method, or the like may be used instead of the sputtering method.
  • the force of heat treatment using molybdenum for the Schottky electrode of the Schottky diode is also applicable to the manufacture of a Schottky junction type semiconductor device such as a MESFET using a Schottky electrode as a gate electrode. Applied.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

　炭化珪素エピタキシャル層の表面にショットキー電極を形成するショットキー接合型半導体装置の製造方法において、炭化珪素エピタキシャル層の表面にモリブテン、タングステン、またはこれらの合金からなるショットキー電極を形成した後、熱処理することによって、炭化珪素エピタキシャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成し、これにより、ｎ因子をほぼ一定の低い値に保った状態でショットキー障壁の高さを制御する。

Description

明 細 書
ショットキー接合型半導体装置の製造方法
技術分野
[0001] 本発明は、炭化珪素ェピタキシャル層の表面にショットキー電極層を形成するショッ トキ一接合型半導体装置の製造方法に関する。
背景技術
[0002] 炭化珪素（SiC)は、 Siと比べてバンドギャップが約 3倍、飽和ドリフト速度が約 2倍、 絶縁破壊電界強度が約 10倍と優れた物性値を有する半導体であることから、電力用 半導体装置の材料として開発が進み、現在では SiCを用いたショットキーダイオード が市販されるに至っている。
このショットキーダイオードは、昇華法などにより結晶成長させた SiCのバルタ単結 晶をウェハ状にスライスして得られた SiC単結晶基板と、この SiC単結晶基板の表面 力 化学気相蒸着法（CVD: Chemical Vapor Deposition)で SiC単結晶膜を成長さ せたェピタキシャル層と、このェピタキシャル層の表面にスパッタ法、真空蒸着法など により形成したショットキー電極と、 SiC単結晶基板の裏面側に形成したォーミック電 極と力も構成される。ショットキー電極の材料としては、ニッケル、チタンなどが用いら れている（特許文献 1)。
[0003] ショットキーダイオードのような、ショットキー接合型の電力用半導体装置では、電力 損失を小さくする必要がある。順方向への通電時における電力損失と、逆方向電圧 の作用時におけるリーク電流などによる電力損失との総和に基づいたショットキーダ ィオードの電力損失は、ショットキー電極と SiCェピタキシャル層との接合界面におけ るショットキー障壁の高さ（SBH : Schottky Barrier Height)に依存する。
[0004] 例えば、 50%デューティーサイクルにおけるショットキーダイオードの電力損失密度 は 1Z2 (VJ +VJ )と記載できる（非特許文献 1)。ここで、 Vは逆方向電圧、 Jは順方
f f r r r f 向電流、 Vは順方向電圧、 Jは逆方向電流である。ショットキーダイオードの評価は V
f r
^[で表現される。一方、 V iJは SBHに依存する。一例として、 Jを lOOAcm 2、 Vを r f f r f r
4kVとして 4H— SiCショットキーダイオードの電力損失を計算すると、 25°C-200°C の範囲内において、 SBHが 1. 18-1. 3eVであるときに最小になる。
[0005] 逆方向耐電圧が 0. 6-5. OkV程度であるショットキーダイオードが使用されること が多いが、このような逆方向耐電圧では、 SBHが 0. 9-1. 3eV程度である場合に 電力損失が最小となる。しかし、ニッケルもしくはチタンでショットキー電極を形成した 場合、その SBHは、ニッケルで 1. 6eV、チタンで 0. 8eV程度となり、ショットキーダイ オードの電力損失を最小にすることはできない。
[0006] SiC層上に Tiでショットキー電極を形成した後、所定温度で熱処理を行うことにより SBHを制御することが提案されている。ところが、このようにチタンなどでショットキー 電極を形成したものに熱処理を施すと、図 2にも示したように、ショットキーダイオード の性能を表すパラメータである理想因子 (n因子)の値が増大して、理想的な値であ る 1から大きく離れてしまう。
[0007] 一般に、ショットキー障壁界面を通過する電流が障壁の山の上だけを通過する場 合、すなわち熱拡散電流輸送のみであるとした場合では、電圧に対して電流が指数 関数的に増大し、電流値は exp (eVZkT)— 1 (ここで、 eは素電荷、 Vは電圧、 kはボ ルツマン定数、 Tは温度）と表される。しかし、障壁の山の上だけでなぐ障壁の内部 をトンネリングなどにより通過する場合では、電圧が低くても電流が流れてしまい、電 流値は上式力 ずれるため、電圧 Vを見かけ上、式に合うように VZnで置き換えて、 電流値は exp (eVZnkT)— 1と表現される。この nが理想因子であり、熱拡散輸送電 流のみの理想的な場合では n= 1である力 S、各種の要因によりこれ以外の電流が流 れる実際の場合では、 n因子の値は 1よりも大きくなる。
[0008] 上記したように、 Tiなどでショットキー電極を形成した後、 SBHを制御するために所 定温度での熱処理を行うと n因子の値は 1よりも大幅に増加してショットキーダイォー ドの性能が劣化し、例えば逆方向電圧の作用時におけるリーク電流が増加してしまう などの問題があった。
特許文献 1：特開 2000-188406号公報
非特許文献 1：「アイイ一ィーィ一トランスエレクトロンデバイシス（IEEE Trans.
Electron Devices)」 1993年 3月、第 40卷、第 3号、 p. 645—655
非特許文献 2 :「アイイ一ィーィ一トランスエレクトロンデバイシス（IEEE Trans. Electron Devices)」 2002年 4月、第 49卷、第 4号、 p. 665—672
発明の開示
発明が解決しょうとする課題
[0009] 本発明は、上記したような従来技術における問題点を解決するためになされたもの であり、ショットキーダイオードで多く使用される 0. 6-5. OkV程度の耐電圧のものを 得る際に、 n因子を増加させることなぐショットキー障壁の高さを電力損失が最小とな る所望の値に制御可能なショットキー接合型半導体装置の製造方法を提供すること を目的としている。
課題を解決するための手段
[0010] 本発明者は、モリブテンもしくはタングステンを用いてショットキー電極を形成して熱 処理を行うことにより、 n因子を約 1. 05以下に保った状態で、ショットキー障壁の高さ を 1. 0-1. 3eVと、電力損失が最小となる領域において所望の最適値に制御するこ とができることを見出し本発明を完成するに至った。
本発明のショットキー接合型半導体装置の製造方法は、炭化珪素ェピタキシャル 層の表面にショットキー電極を形成するショットキー接合型半導体装置の製造方法で あって、
炭化珪素ェピタキシャル層の表面にモリブテン、タングステン、またはこれらの合金 力 なるショットキー電極を形成した後、熱処理することによって、炭化珪素ェピタキ シャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成 し、これにより、 n因子をほぼ一定の低い値に保った状態でショットキー障壁の高さを 制御することを特徴として 、る。
[0011] この熱処理は、 300— 1200。C、好ましくは 400— 700。Cで行われ、これにより、 n因 子を 1. 05以下に保った状態で、ショットキー障壁の高さを、 1. 0-1. 3eV (モリブテ ンでは 1. 1-1. 3eV、タングステンでは 1. 0-1. leV)の範囲内で任意に制御する ことができる。
発明の効果
[0012] 本発明によれば、 n因子を大幅に増カロさせることなぐショットキー障壁の高さを電力 損失が最小となる領域において所望の値に制御することができる。
また、製造時にぉ 、てショットキー電極に対して予め高温の熱処理が加えられて ヽ るので、高温環境下の特性がよぐさらにサージ電流等による発熱に対する耐熱性が 高 、ショットキー接合型半導体装置を得ることができる。
図面の簡単な説明
[0013] [図 1]図 1は、本発明の一実施形態におけるショットキーダイオードの製造工程を説明 する断面図である。
[図 2]図 2は、熱処理温度と SBHおよび n因子との関係を示したグラフである。
[図 3]図 3は、本発明の製造方法によって得られたショットキーダイオードについて順 方向および逆方向の電流電圧測定を行った結果を示したグラフであり、図 3 (a)は順 方向特性、図 3 (b)は逆方向特性を示す。
符号の説明
1 SiC単結晶基板
2 SiCェピタキシャル層
3 イオン注入層
4 SiO酸化膜
2
5 SiO酸化膜
2
6 ッケル膜
7 ォーミック電極
8 モリブテン膜
発明を実施するための最良の形態
[0015] 以下、図面を参照しながら本発明の実施形態について説明する。図 1 (a)—（d)は 、本発明の一実施形態におけるショットキーダイオードの製造工程を説明する断面図 である。図 1 (a)において、 1は SiC単結晶基板、 2は SiCェピタキシャル層、 3はィォ ン注入層である。 SiC単結晶基板 1は、高濃度（5 X 1018cm 3)に不純物がドープされ た n型の 4H— SiC基板であり、昇華法 (改良レーリー法）により結晶成長させた SiCの バルタ結晶をスライスしたものを使用している。
[0016] 改良レーリー法による場合、例えば、坩堝に SiC粉末を入れて 2200— 2400°Cで 加熱して気化し、種結晶の表面に典型的には 0. 8— ImmZhの速度で堆積させて バルタ成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するよう にスライスして SiC単結晶基板 1が得られる。
この SiC単結晶基板 1の表面を研磨処理などで平滑ィ匕する。切り出したウェハの表 面を、水素エッチング、化学機械研磨（CMP : Chemical Mechanical Polishing) などにより処理して鏡面状に平滑化すると、ェピタキシャル膜へのベーサルプレーン 転位の伝播密度が低減する。
[0017] 次に、 SiC単結晶基板 1の平滑化した表面から CVD法によって SiC単結晶膜をェ ピタキシャル成長させる。 Cの原料ガスとしはプロパン等が用いられ、 Siの原料ガスと してはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパン トガスである窒素との混合ガスを SiC単結晶基板の表面に供給する。
これらのガス雰囲気下、例えば 1500— 1600°C、 40— 80Torrの条件で、 2— 20 mZhの成長速度で SiCをェピタキシャル成長させる。これにより、 SiC単結晶基板 1と同一の結晶型である 4H— SiC単結晶がステップフロー成長し、不純物として窒素 が 2. 2 X 1015cm— 3ドープされた膜厚 30 μ mの SiCェピタキシャル層 2が形成される。
[0018] ェピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用 いることができる。縦型ホットウォール炉には、石英で形成された水冷 2重円筒管が設 置され、水冷 2重円筒管の内部には、円筒状断熱材、グラフアイトで形成されたホット ウォール、および SiC単結晶基板を縦方向に保持するための楔形サセプタが設置さ れている。水冷 2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波 加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱に より、楔形サセプタに保持された SiC単結晶基板を加熱する。 SiC単結晶基板を加熱 しながら水冷 2重円筒管の下方より反応ガスを供給することによって、 SiC単結晶基 板の表面に SiCがェピタキシャル成長する。
[0019] SiC単結晶基板 1の表面に SiCェピタキシャル層 2を成膜した後、この基板を洗浄し 、次いで熱酸化炉に基板を導入して 1125°Cで 1時間程度の酸化処理を施す。これ によって、イオン注入時に汚染を防止するための保護膜として作用する酸ィ匕膜を SiC ェピタキシャル層 2の上に形成する。 次に、フォトリソグラフィ一によつて酸ィ匕膜の一部を除去して開口を形成し、この開 口から SiCェピタキシャル層 2を露出させる。その後、この開口力も p型不純物となる アルミニウムをイオン注入し、アルミイオン注入層 3 (JTE : Junction Termination Extension)を形成する。このアルミイオン注入層 3は、後に形成するショットキー電極 の周縁部における電界集中を緩和して耐電圧性を向上するために、ショットキー電 極の周縁部となる位置に形成される。アルミイオン注入層 3中のアルミイオン濃度は、 中心力 外部に向かって濃度が低くなるように制御され、アルミイオン濃度は中心に おいて 2. 2 X 1018cm— 3、外部において 3 X 1017cm— 3となっている。アルミイオンを注 入した後、アルミニウムを電気的に活性化するために 1700°Cで 3分間の熱処理を施 す。
[0020] 次に、得られた基板を洗浄した後、 1200°Cで 5時間の酸化処理を施し、図 1 (b)に 示したように、基板の両面に SiOの酸ィ匕膜 4, 5を形成する。 SiC単結晶基板 1の裏
2
面側の酸ィ匕膜 5をバッファードフッ酸により除去した後、図 1 (c)に示したように、この 裏面に真空蒸着法により膜厚 350nmのニッケル膜 6を堆積させ、次いで、 1050°C で 90秒間の熱処理を施す。この熱処理によって、図 1 (d)に示したように、ニッケル膜 6と SiC単結晶基板 1は合金 (ニッケルシリサイド)層を形成し、ォーミック電極 7として 機能する。
[0021] ォーミック電極 7を形成した後、上記と同様にフォトリソグラフィ一によりショットキー 電極を形成する領域の酸化膜 4を除去する。次いで、スパッタ法により、室温一 50°C 程度で数分間、スパッタガスとして Arを用いて SiCェピタキシャル層 2の表面にモリブ テン膜 8 (ショットキー電極)を膜厚 lOOnmで堆積する。
モリブテン膜 8を堆積した後、所定温度で熱処理を施す。好ましくはアルゴン、窒素 などの不活性ガスの雰囲気下で熱処理する。
[0022] この熱処理によって、炭化珪素ェピタキシャル層 2とショットキー電極 8との界面で合 金化が進行し、界面に数 nmの合金層が形成される。この合金層の存在は、高分解 能透過型電子顕微鏡によってコントラスト像として確認することができる。合金層の組 成は、 MoCと MoSiと力 なるァロイであると考えられる。
熱処理によって合金層を形成することにより、ショットキーダイオードの使用時にお いて温度条件などの変動に対して物性を安定ィ匕するとともに、電力損失が最小となる 領域において SBHが所望の値となるように SBHを制御することができる。すなわち、 300— 1200。C、好ましくは 400— 700。Cの範囲内で熱処理を施すことによって、 SB Hを 1. 1-1. 3eV(400— 700°Cでは 1. 1-1. 25eV)の間で任意に制御すること ができる。この際、 n因子はこの温度範囲における熱処理によってはほとんど変動せ ずに、 1に近い低い値に保たれる。
[0023] 熱処理温度と SBH、および熱処理温度と n因子との関係を図 2に示す。このように、 モリブテンを使用した場合、 SBHは熱処理前の約 1. leVから、 600°Cでは約 1. 2e Vまで増加するとともに、 n因子は 1. 05以下のほぼ一定値に保たれる。なお、図示し ていないが熱処理温度 900°Cでは SBHが 1. 27eV、 n因子は 1. 05以下であった。 本実施形態では、 600°Cで 10分間熱処理することにより、耐電圧 4kVの場合に電力 損失を低減するための最適値である 1. 2eVに SBHを調節した。
[0024] これに対して、従来力 ショットキー電極に使用されている金属の一つであるチタン では、図 2に示したように、熱処理を施すことにより SBHを制御することはできるが、 同時に n因子が大幅に変動、増加するため、これによつて逆方向電圧の印加時にお けるリーク電流が増加するなど素子の性能に影響してしまう。
本実施形態により得られたショットキーダイオードにつ ヽて順方向および逆方向の 電流電圧測定を 20°Cの温度下において行った結果を図 3に示す。図 3 (a)は順方向 特性、図 3 (b)は逆方向特性である。特性オン抵抗 (Ron)は 12. 2mQ
Figure imgf000009_0001
特性ォ ン電圧 (Vf :順方向電流密度が lOOAcm 2となる電圧）は 2. 2Vであり、耐電圧は 4. 4kVであった。このように、高い耐電圧を有するとともに、特性オン抵抗および特性ォ ン電圧が非常に低い、電力損失の少ないショットキーダイオードが得られた。
[0025] 上記の実施形態に準じて作製した 2つのショットキーダイオードの物性値を下記に 示す。
[ショットキーダイオードお)]
SBH : 1. 27V
n因子： 1. 02
(以下、 20°Cにおける測定値） 特性オン抵抗 : 12. 20m Ω cm
特性オン電圧： 2. 16V
耐電圧： 4. 40 V
リーク電流密度： 0. 66mAcm— 2 (逆方向電圧 4. OkV)
[ショットキーダイオード（2) ]
SBH : 1. 28V
n因子： 1. 02
(以下、 20°Cにおける測定値）
特性オン抵抗 : 9. 07m Ω cm2
特性オン電圧： 1. 89V
耐電圧： 4. 15V
リーク電流密度： 0. 14mAcm— 2 (逆方向電圧 3. 5kV)
0. 96mAcm— 2 (逆方向電圧 4. OkV)
(以下、 150°Cにおける測定値）
特性オン抵抗： 29. 46m Ω cm2
特性オン電圧： 3. 64V
リーク電流密度： 0. 30mAcm— 2 (逆方向電圧 3. OkV)
なお、ショットキーダイオード（2)の逆方向電圧 3. 5kVにおけるリーク電流密度 0. 14mAcm— 2は、上記の非特許文献 2において報告された 5-kV Ni-4H- SiCショット キーダイオードの 1/100以下の値であるにもかかわらず、特性オン電圧（at 25Ac m"2)はその約 1Z2の値であった。
さらに、ショットキーダイオード（2)を 150°Cにおいて順方向電流 lOOmAcm— 2、逆 電圧 3kVで作動させたところ、オン状態とオフ状態における電力損失はそれぞれ 36
Figure imgf000010_0001
0. 9Wcm— 2であった。このように、高温環境下においてもオフ状態の電力 損失はオン状態と比較して非常に小さい。
本発明では、製造工程にお!、て予めショットキー電極に高温の熱処理が加えられ て 、るので、本発明により得られるショットキーダイオードは高温下にお 、ても安定し た作動が可能であり、高温環境下の特性がよい。例えば、上記の例のように高温下 においてもリーク電流が非常に少なぐ例えば 250°Cでも作動が可能である。また、 ダイオード等に突発的に流れるサージ電流によって発熱しても、上記したように予め ショットキー電極に高温の熱処理が加えられているので損傷しにくぐ耐熱性が高い
[0027] 本実施形態ではショットキー電極の形成材料としてモリブテンを使用した力 図 2に 示したように、タングステンを使用しても、 n因子を低い値に保ち素子の性能を劣化さ せることなぐショットキー障壁の高さを電力損失が最小となる領域において所望の値 に制御することができる。同図では、熱処理前では約 1. 2eVであった SBHが 600°C では約 1. leVまで減少するとともに、 n因子は 1. 05以下のほぼ一定値に保たれて いる。なお、図示していないが熱処理温度 700°Cでは SBHが 1. 06eV、 n因子は 1. 05以下であった。
[0028] 電極の形成材料としてタングステンを使用する場合、タングステン膜を SiCェピタキ シャル層の上に堆積してショットキ一電極を形成した後、所定温度で熱処理を施す。 好ましくはアルゴン、窒素などの不活性ガスの雰囲気下で熱処理する。この熱処理に よって、炭化珪素ェピタキシャル層とショットキー電極との界面で合金化が進行し、界 面に数 nmの合金層が形成される。合金層の組成は、 WCと WSiとからなるァロイであ ると考免られる。
[0029] 300— 1200°C、好ましくは 400— 700°Cの範囲内で熱処理を施し、これによつてタ ングステンと SiCとを界面で反応させて合金層を形成することにより、 n因子を 1. 05 以下に保った状態で、 SBHを 1. 0—1. leV(400— 700°C-e«l. 05—1. leV)の 間で、電力損失が最も小さい最適値となるように任意に制御することができる。モリブ テンとタングステンの合金を使用してショットキー電極を形成した場合であっても、上 記の温度範囲での熱処理によって同様の制御が可能である。
[0030] 以上、本発明の好ましい実施形態について説明した力 本発明はこの実施形態に 限定されるものではなぐその要旨を逸脱しない範囲内において各種の変形、変更 が可能である。その一例を以下に示す。
SiC単結晶基板として、改良レーリー法によりバルタ成長させたものの他、 CVD法 によってバルタ成長させたものを用いてもよ!、。 [0031] ェピタキシャル膜を成長させる単結晶基板は、例えばシリコンであってもよい。上記 の実施形態のようにェピタキシャル膜を成長させる基板として SiC単結晶基板を使用 する場合、その結晶型は特に限定されず、各種の結晶型の SiC単結晶基板を使用 できる。例えば上記の実施形態で用いた 4H-SiC (六方晶四回周期型）の他に好ま しいものとしては、 6H-SiC (六方晶六回周期型）、 3C (立方晶三回周期型)などがあ る。
[0032] 本発明では SiC単結晶基板のェピタキシャル成長を行う結晶面、結晶方位も特に 限定されない。 SiC単結晶基板のェピタキシャル成長を行う結晶面としては、例えば（ OOOl) Si面、（000— 1) C面、（11 20)面、（01—10)面、（03—38)面などが挙げら れる。
(OOOl) Si面、（000— 1) C面でェピタキシャル成長させる場合、 [01— 10]方向、 [1 1 20]方向、あるいは [01— 10]方向と [11 20]方向との中間方向のオフ方位に、例 えば 1一 12° のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステツ プフロー成長技術により SiCをェピタキシャル成長させる。
[0033] なお、上記において、格子方位および格子面について、個別方位は□、個別面は（ )で示し、負の指数については結晶学上、 " "（バー）を数字の上に付けることになつ ているが、明細書の作成の都合上、数字の前に負号を付けてこれに代えている。 ショットキー電極の周縁部における電界集中を緩和するために、本実施形態のよう にイオン注入層を形成する場合、例えば SiCェピタキシャル層の導電型とは逆の導 電型の他の不純物をイオン注入してもよ 、。
[0034] モリブテンまたはタングステンを SiCェピタキシャル層上に堆積する方法として、ス パッタ法の他、真空蒸着法、電子ビーム法などを用いてもよい。
上記の実施形態ではショットキーダイオードのショットキー電極にモリブテンを用い て熱処理した力 この他、本発明は、例えばゲート電極としてショットキー電極を用い る MESFETなどのショットキー接合型半導体装置の製造にも適用される。

Claims

請求の範囲
[1] 炭化珪素ェピタキシャル層の表面にショットキー電極を形成するショットキー接合型 半導体装置の製造方法であって、
炭化珪素ェピタキシャル層の表面にモリブテン、タングステン、またはこれらの合金 力 なるショットキー電極を形成した後、熱処理することによって、炭化珪素ェピタキ シャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成 し、これにより、 n因子をほぼ一定の低い値に保った状態でショットキー障壁の高さを 制御することを特徴とするショットキー接合型半導体装置の製造方法。
[2] 熱処理温度が 300— 1200°Cであることを特徴とする請求項 1に記載のショットキー 接合型半導体装置の製造方法。
[3] n因子を 1. 05以下に保った状態で、ショットキー障壁の高さを 1. 0-1. 3eVの範 囲内で任意に制御することを特徴とする請求項 2に記載のショットキー接合型半導体 装置の製造方法。
PCT/JP2005/005530 2004-03-26 2005-03-25 ショットキー接合型半導体装置の製造方法 WO2005093840A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/594,044 US7507650B2 (en) 2004-03-26 2005-03-25 Process for producing Schottky junction type semiconductor device
EP05727143A EP1739753A4 (en) 2004-03-26 2005-03-25 PROCESS FOR THE PRODUCTION OF A SCHOTTKY JUNCTION TYPE SEMICONDUCTOR DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-092660 2004-03-26
JP2004092660 2004-03-26

Publications (1)

Publication Number Publication Date
WO2005093840A1 true WO2005093840A1 (ja) 2005-10-06

Family

ID=35056485

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/005530 WO2005093840A1 (ja) 2004-03-26 2005-03-25 ショットキー接合型半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7507650B2 (ja)
EP (1) EP1739753A4 (ja)
KR (1) KR100797855B1 (ja)
CN (1) CN100463216C (ja)
TW (1) TW200534377A (ja)
WO (1) WO2005093840A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428436C (zh) * 2006-11-23 2008-10-22 复旦大学 一种通过导纳值测量提取肖特基势垒高度的测试方法
EP2047514A4 (en) * 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDENUM BARRIER METAL FOR SIC SCHOTTKY DIODE AND METHOD FOR MANUFACTURING THE SAME
US7902054B2 (en) * 2006-02-16 2011-03-08 Central Research Institute Of Electric Power Industry Schottky barrier semiconductor device and method for manufacturing the same
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US9412880B2 (en) 2004-10-21 2016-08-09 Vishay-Siliconix Schottky diode with improved surge capability
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US9472403B2 (en) 2005-03-04 2016-10-18 Siliconix Technology C.V. Power semiconductor switch with plurality of trenches
US9496421B2 (en) 2004-10-21 2016-11-15 Siliconix Technology C.V. Solderable top metal for silicon carbide semiconductor devices

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078314B2 (ja) 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
JP2009094392A (ja) 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
TW200935607A (en) 2008-02-05 2009-08-16 Univ Yuan Ze Ceramic MESFET device and a manufacturing method therefor
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US20100032639A1 (en) 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
JP5408929B2 (ja) 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8421050B2 (en) 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8835892B2 (en) 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
US8183121B2 (en) 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2011233669A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd 半導体装置
JPWO2013183677A1 (ja) 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
KR101595082B1 (ko) 2014-08-27 2016-02-18 메이플세미컨덕터(주) 쇼트키 접합 타입 전력 반도체 제조방법
CN104576325B (zh) * 2015-01-27 2017-07-21 株洲南车时代电气股份有限公司 一种制作碳化硅sbd器件的方法及其正面保护方法
KR102016447B1 (ko) 2017-04-17 2019-08-30 한국전기연구원 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
KR102097711B1 (ko) 2018-05-24 2020-04-06 한국전기연구원 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555552A (ja) * 1991-08-27 1993-03-05 Hitachi Ltd 化合物半導体装置及びその製造方法
JPH0684967A (ja) * 1992-08-31 1994-03-25 Nec Corp 半導体装置
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2003258271A (ja) * 2002-03-01 2003-09-12 Shindengen Electric Mfg Co Ltd 炭化けい素ショットキーダイオードおよびその製造方法
EP1349202A2 (en) 2002-03-28 2003-10-01 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP3635956B2 (ja) * 1998-12-24 2005-04-06 富士電機ホールディングス株式会社 炭化けい素ショットキーバリアダイオードの製造方法
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555552A (ja) * 1991-08-27 1993-03-05 Hitachi Ltd 化合物半導体装置及びその製造方法
JPH0684967A (ja) * 1992-08-31 1994-03-25 Nec Corp 半導体装置
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2003258271A (ja) * 2002-03-01 2003-09-12 Shindengen Electric Mfg Co Ltd 炭化けい素ショットキーダイオードおよびその製造方法
EP1349202A2 (en) 2002-03-28 2003-10-01 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE TRANS. ELECTRON DEVICES, vol. 49, April 2002 (2002-04-01), pages 665 - 672
See also references of EP1739753A4
WEISS R ET AL.: "Tungsten, nickel, and molybdenum Schottky diodes with different edge termination", APPLIED SURFACE SCIENCE, vol. 184, 12 December 2001 (2001-12-12), pages 413 - 418, XP009102491, DOI: doi:10.1016/S0169-4332(01)00527-X

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412880B2 (en) 2004-10-21 2016-08-09 Vishay-Siliconix Schottky diode with improved surge capability
US9496421B2 (en) 2004-10-21 2016-11-15 Siliconix Technology C.V. Solderable top metal for silicon carbide semiconductor devices
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US9472403B2 (en) 2005-03-04 2016-10-18 Siliconix Technology C.V. Power semiconductor switch with plurality of trenches
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US9627553B2 (en) 2005-10-20 2017-04-18 Siliconix Technology C.V. Silicon carbide schottky diode
US7902054B2 (en) * 2006-02-16 2011-03-08 Central Research Institute Of Electric Power Industry Schottky barrier semiconductor device and method for manufacturing the same
EP2047514A4 (en) * 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDENUM BARRIER METAL FOR SIC SCHOTTKY DIODE AND METHOD FOR MANUFACTURING THE SAME
KR101193453B1 (ko) * 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
CN100428436C (zh) * 2006-11-23 2008-10-22 复旦大学 一种通过导纳值测量提取肖特基势垒高度的测试方法

Also Published As

Publication number Publication date
EP1739753A1 (en) 2007-01-03
EP1739753A4 (en) 2008-08-27
TW200534377A (en) 2005-10-16
KR20070020232A (ko) 2007-02-20
CN1938857A (zh) 2007-03-28
US20070134897A1 (en) 2007-06-14
US7507650B2 (en) 2009-03-24
CN100463216C (zh) 2009-02-18
KR100797855B1 (ko) 2008-01-24

Similar Documents

Publication Publication Date Title
WO2005093840A1 (ja) ショットキー接合型半導体装置の製造方法
US7902054B2 (en) Schottky barrier semiconductor device and method for manufacturing the same
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP3692076B2 (ja) ＳｉＣ単結晶およびその成長方法
JP4224253B2 (ja) 半導体装置及びその製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
JP2000133819A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
WO2008015766A1 (fr) Procédé pour récupérer une tension directe d'un dispositif à semi-conducteurs bipolaire, procédé de réduction de défaut de laminage et dispositif à semi-conducteurs bipolaire
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2007235162A (ja) ショットキー接合型半導体装置
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法
JP2002280573A (ja) 炭化珪素半導体素子およびその製造方法
EP4415026A1 (en) Method for achieving uniform carrier concentration in epitaxial layer, and structure created by means of said method
EP4415025A1 (en) Method for improviing dopant activation rate and structure created by means of said method
US20250051962A1 (en) Method for reducing stacking faults in silicon carbide, and structure created by means of said method
CN119208356A (zh) 一种降低接触电阻的碳化硅器件的结构及其制作方法
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007134897

Country of ref document: US

Ref document number: 10594044

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580009694.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067022102

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005727143

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005727143

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067022102

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10594044

Country of ref document: US