[go: up one dir, main page]

WO2009001368A3 - Procédé et tissu de système sur puce - Google Patents

Procédé et tissu de système sur puce Download PDF

Info

Publication number
WO2009001368A3
WO2009001368A3 PCT/IN2007/000262 IN2007000262W WO2009001368A3 WO 2009001368 A3 WO2009001368 A3 WO 2009001368A3 IN 2007000262 W IN2007000262 W IN 2007000262W WO 2009001368 A3 WO2009001368 A3 WO 2009001368A3
Authority
WO
WIPO (PCT)
Prior art keywords
fabric
application
resources
clusters
hll
Prior art date
Application number
PCT/IN2007/000262
Other languages
English (en)
Other versions
WO2009001368A2 (fr
Inventor
Soumitra Kumar Nandy
Ranjani Narayan
Keshavan Varadarajan
Mythri Alle
Amar Nath Satrawala
Shimoga Janakiram Adarsha Rao
Original Assignee
Indian Institute Of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indian Institute Of Science filed Critical Indian Institute Of Science
Priority to PCT/IN2007/000262 priority Critical patent/WO2009001368A2/fr
Publication of WO2009001368A2 publication Critical patent/WO2009001368A2/fr
Publication of WO2009001368A3 publication Critical patent/WO2009001368A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Executing Special Programs (AREA)
  • Stored Programmes (AREA)

Abstract

La présente invention concerne un tissu dans un cadre d'un SoC, ainsi qu'un système et un procédé, dans lesquels les ressources peuvent être composées comme structures de calcul qui concordent le mieux avec les besoins de l'application. Le tissu de l'invention contient des ressources de calcul, de stockage et de communication pouvant être agrégées à l'exécution pour réaliser des tâches d'application spécifiques. Le système comprend un planificateur, une banque de configuration de grappe, un tissu d'exécution contenant une pluralité de ressources de calcul, un agent de liaison de ressources, une unité de stockage de charge et une logique de décision de la destination du stockage (SDDL). Le procédé de l'invention passe par les étapes de développement de descriptions HLL (langage de haut niveau) des modules d'application, la conversion de la description HLL des modules de l'application à une représentation intermédiaire, - la compilation en grappes à l'aide du graphique du flux de données de l'application, - la réalisation des opérations de liaison, - la réalisation de l'exécution de flux de données commandée, un ensemble de grappes étant planifié et exécuté sur le tissu.
PCT/IN2007/000262 2007-06-28 2007-06-28 Procédé et tissu de système sur puce WO2009001368A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/IN2007/000262 WO2009001368A2 (fr) 2007-06-28 2007-06-28 Procédé et tissu de système sur puce

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IN2007/000262 WO2009001368A2 (fr) 2007-06-28 2007-06-28 Procédé et tissu de système sur puce

Publications (2)

Publication Number Publication Date
WO2009001368A2 WO2009001368A2 (fr) 2008-12-31
WO2009001368A3 true WO2009001368A3 (fr) 2009-09-24

Family

ID=40186127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IN2007/000262 WO2009001368A2 (fr) 2007-06-28 2007-06-28 Procédé et tissu de système sur puce

Country Status (1)

Country Link
WO (1) WO2009001368A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10089761B2 (en) 2016-04-29 2018-10-02 Hewlett Packard Enterprise Development Lp Graph processing using a shared memory
CN116501594B (zh) * 2023-06-27 2023-09-08 上海燧原科技有限公司 系统建模评估方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175948B1 (en) * 1998-02-05 2001-01-16 Motorola, Inc. Method and apparatus for a waveform compiler
WO2004004008A1 (fr) * 2002-06-28 2004-01-08 Koninklijke Philips Electronics N.V. Circuit integre pourvu de blocs constitutifs
US20050021871A1 (en) * 2003-07-25 2005-01-27 International Business Machines Corporation Self-contained processor subsystem as component for system-on-chip design
US20050283768A1 (en) * 2004-06-21 2005-12-22 Sanyo Electric Co., Ltd. Data flow graph processing method, reconfigurable circuit and processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175948B1 (en) * 1998-02-05 2001-01-16 Motorola, Inc. Method and apparatus for a waveform compiler
WO2004004008A1 (fr) * 2002-06-28 2004-01-08 Koninklijke Philips Electronics N.V. Circuit integre pourvu de blocs constitutifs
US20050021871A1 (en) * 2003-07-25 2005-01-27 International Business Machines Corporation Self-contained processor subsystem as component for system-on-chip design
US20050283768A1 (en) * 2004-06-21 2005-12-22 Sanyo Electric Co., Ltd. Data flow graph processing method, reconfigurable circuit and processing apparatus

Also Published As

Publication number Publication date
WO2009001368A2 (fr) 2008-12-31

Similar Documents

Publication Publication Date Title
Liu et al. Power-efficient time-sensitive mapping in heterogeneous systems
JP2008541302A5 (fr)
MY155867A (en) Scheduling collections in a scheduler
JP2013545169A5 (fr)
Kim et al. Utilization-aware load balancing for the energy efficient operation of the big. LITTLE processor
WO2008090665A1 (fr) Procédé et dispositif de parallélisation de programme
WO2012135041A3 (fr) Segments de fichiers de registre pour prise en charge de l'exécution de blocs de code à l'aide de coeurs virtuels instanciés par des machines partitionnables
WO2009012296A3 (fr) Ordonnancement par l'augmentation et le réduction d'allocation de ressources
WO2012135031A3 (fr) Exécution de blocs de code de séquences d'instruction par l'utilisation de coeurs virtuels instanciés par des machines partitionnables
CN102360309A (zh) 片上多核异构系统的调度系统与调度执行方法
WO2006083543A3 (fr) Processeur multiprogrammation a systeme d'ordonnancement de chemin reposant sur une prediction de probabilite d'arret d'instruction
WO2010037177A8 (fr) Programmation d'application pour exécution sur un système informatique hétérogène
WO2012135050A3 (fr) Fragments de mémoire permettant de prendre en charge une exécution de blocs de codes en utilisant des cœurs virtuels instanciés par des moteurs partitionnables
EP2359256A4 (fr) Sauvegarde d'état d'exécution de programmes
WO2005122681A3 (fr) Ordonnancement predictif oriente vers un but dans un environnement de grille
IN2014CN02852A (fr)
WO2011084883A3 (fr) Génération de liste de tâches, modèles de parallélisme et gestion de mémoire pour des systèmes multicoeurs
CN101976204B (zh) 面向服务的异构多核计算平台及其使用的任务调度方法
Han et al. Compiling control-intensive loops for CGRAs with state-based full predication
WO2009001368A3 (fr) Procédé et tissu de système sur puce
Wang et al. FPM: A flexible programming model for MPSoC on FPGA
US8108868B2 (en) Workflow execution plans through completion condition critical path analysis
Malik et al. Executing synchronous data flow graphs on heterogeneous execution architectures using integer linear programming
Lele et al. Response modeling runtime schedulers for timing analysis of self-timed dataflow graphs
Ainbinder et al. New lower bounds for solving a scheduling problem with resource collaboration

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07805632

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 7659/CHENP/2009

Country of ref document: IN

122 Ep: pct application non-entry in european phase

Ref document number: 07805632

Country of ref document: EP

Kind code of ref document: A2