[go: up one dir, main page]

CN113282528A - Spi广播模式 - Google Patents

Spi广播模式 Download PDF

Info

Publication number
CN113282528A
CN113282528A CN202110126015.2A CN202110126015A CN113282528A CN 113282528 A CN113282528 A CN 113282528A CN 202110126015 A CN202110126015 A CN 202110126015A CN 113282528 A CN113282528 A CN 113282528A
Authority
CN
China
Prior art keywords
spi
miso
slave
driver
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110126015.2A
Other languages
English (en)
Inventor
C·鲁姆普勒
R-W·琼迈尔
D·诺佩尼
S·特罗塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113282528A publication Critical patent/CN113282528A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开的各实施例涉及SPI广播模式。在实施例中，一种用于对串行外围接口(SPI)从设备的集合进行写入的方法，SPI从设备的集合被耦合到SPI总线，该方法包括：使用SPI总线禁用SPI从设备的集合的主入从出(MISO)驱动器；在禁用MISO驱动器之后，将SPI从设备的集合的相应的从设备选择端子设置为激活状态；并且在将SPI从设备的集合的相应的从设备选择端子设置为激活状态之后，使用主出从入(MOSI)线将数据同时地写入到SPI从设备的集合。

Description

SPI广播模式
技术领域
本公开总体上涉及电子系统和方法，并且在特定的实施例中，涉及串行外围接口(SPI)广播模式。
背景技术
存在不同的通信接口，该通信接口可以被用于建立设备之间的通信。这些通信接口中的一个通信接口被称为SPI。
实现SPI的设备可以使用(共享的)通信总线与实现SPI的其它设备进行通信，该通信总线使用主从架构。图1示出了经由SPI总线106进行通信的示例性SPI主设备102以及示例性SPI从设备104。
在正常操作期间，SPI主设备102断言(设置为激活状态)从设备选择(SS)引脚(例如，在这种情况下为逻辑1)以选择具有其SS引脚被连接到SS线的SPI从设备(在这种情况下为SPI从设备104)。然后，主机设备102在串行时钟(SCLK)引脚处以SPI从设备104支持的频率生成SPI时钟信号。
在数据传输的每个SPI时钟周期期间，SPI主设备102使用(被连接到MOSI线的)主出从入(MOSI)引脚将数据传输到选择的SPI从设备(在这种情况下为SPI从设备104)，并且在(被连接到MISO线的)主入从出(MISO)引脚处从选择的SPI从设备与SPI时钟信号同步地接收数据。对应地，SPI从设备104在MOSI引脚处从SPI主设备102接收数据，并且使用MISO引脚与SPI时钟信号同步地将数据传输到SPI主设备102。
图2示出了与一个以上SPI从设备共享的示例性SPI总线110。如图2所示，MOSI、MISO以及SCLK线在SPI从设备104和108之间共享。然而，由SPI主设备102使用专用的SS线来选择哪个SPI从设备对于SPI通信是激活的，以避免在MISO线中的冲突。
例如，如果两个SPI从设备(例如，104和108)在MISO线中同时地传输不同的数据(例如，逻辑1和逻辑0)，则MISO线将同时地被拉高和拉低，从而导致SPI总线错误。为了避免这种情况，当从设备的SS引脚不被断言时(设置为非激活状态，例如，在图1和图2所示的示例中为逻辑0)，这种从设备忽略在其MOSI引脚中接收的任何数据并且不通过其MISO引脚传输任何数据。因此，在图2的示例中，SPI主设备102可以断言SS104并且不断言SS108，以与SPI从设备104通信，并且可以断言SS108并且不断言SS104，以与SPI从设备108通信。
发明内容
根据一个实施例，一种用于对SPI从设备的集合进行写入的方法，SPI从设备的集合被耦合到SPI总线，该方法包括：使用SPI总线禁用SPI从设备的集合的MISO驱动器；在禁用MISO驱动器以后，将SPI从设备的集合的相应的从设备选择端子设置为激活状态；以及在将SPI从设备的集合的相应的从设备选择端子设置为激活状态之后，使用MOSI线将数据同时地写入到SPI从设备的集合。
根据一个实施例，一种系统包括：SPI总线、SPI主设备、第一SPI从设备、以及第二SPI从设备。SPI总线包括MOSI线和MISO线。SPI主设备包括：耦合到MOSI线的MOSI端子、耦合到MISO线的MISO端子、第一从设备选择端子以及第二从设备选择端子。第一SPI从设备包括：耦合到MOSI线的MOSI端子、耦合到MISO线的MISO端子、具有耦合到第一SPI从设备的MISO端子的输出的第一MISO驱动器、以及耦合到SPI主设备的第一从设备选择端子的第一从设备选择端子。第二SPI从设备包括：耦合到MOSI线的MOSI端子、耦合到MISO线的MISO端子、具有耦合到第二SPI从设备的MISO端子的输出的第二MISO驱动器、以及耦合到SPI主设备的第二从设备选择端子的第二从设备选择端子。SPI主设备被配置为：使用SPI总线禁用第一MISO驱动器和第二MISO驱动器；在禁用第一MISO驱动器和第二MISO驱动器之后，将SPI主设备的第一从设备选择端子和第二从设备选择端子设置为激活状态；以及在将SPI主设备的第一从设备选择端子和第二从设备选择端子设置为激活状态之后，使用MOSI线将数据同时地写入到第一SPI从设备和第二SPI从设备。
根据一个实施例，一种系统包括：SPI总线、应用处理器、第一设备以及第二设备。SPI总线包括MOSI线以及MISO线。应用处理器包括SPI主设备，SPI主设备包括：耦合到MOSI线的MOSI端子、耦合到MISO线的MISO端子、第一从设备选择端子、以及第二从设备选择端子。第一设备具有第一寄存器组和第一SPI从设备，第一SPI从设备包括：耦合到MOSI线的MOSI端子、耦合到MISO线的MISO端子、具有耦合到第一SPI从设备的MISO端子的输出的第一MISO驱动器、以及耦合到SPI主设备的第一从设备选择端子的第一从设备选择端子。第二设备具有第二寄存器组合第二SPI从设备，第二SPI从设备包括：耦合到MOSI线的MOSI端子、耦合到MISO线的MISO端子、具有耦合到第二SPI从设备的MISO端子的输出的第二MISO驱动器、以及耦合到SPI主设备的第二从设备选择端子的第二从设备选择端子。应用处理器被配置为：使用SPI主设备禁用第一MISO驱动器和第二MISO驱动器；在禁用第一MISO驱动器和第二MISO驱动器之后，将SPI主设备的第一从设备选择端子和第二从设备选择端子设置为激活状态；以及在将SPI主设备的第一从设备选择端子和第二从设备选择端子设置为激活状态之后，使用SPI主设备经由SPI总线将数据同时地写入到第一寄存器组和第二寄存器组。
附图说明
为了更完整地理解本发明及其优点，现在参考以下结合附图的描述，其中：
图1和图2示出了SPI主设备与SPI从设备之间的示例性SPI总线的示意图；
图3示出了在由图1的SPI主设备向图1的SPI从设备进行的示例性SPI写入命令期间，图1的SS、SCLK、MOSI和MISO线的示例性波形；
图4示出了根据本发明的实施例的、用于使用MOSI线同时地写入到多个SPI从设备的实施例方法的流程图；
图5示出了根据本发明的实施例的系统的示意图；
图6示出了根据本发明的实施例的、在由图5的SPI主设备使用SPI广播模式向图5的SPI从设备进行的SPI写入命令期间，图5的SS、SCLK、MOSI和MISO线的波形；
图7示出了根据本发明的实施例的SPI从设备的一部分的示意图；
图8示出了根据本发明的实施例的毫米波雷达系统的示意图；
图9示出了根据本发明的实施例的用于使用SPI总线配置和操作多个毫米波雷达的实施例方法的流程图。
除非另外指出，否则不同附图中的对应的数字和符号通常指代对应的部分。绘制附图以清楚地示出优选的实施例的相关方面，并且不一定按比例绘制。
具体实施方式
下文将详细讨论所公开的实施例的制造和使用。然而，应当理解，本发明提供了许多可应用的发明构思，其可以在各种各样的特定环境中体现。所讨论的特定实施例仅说明制造和使用本发明的特定方式，并且不限制本发明的范围。
下文的描述示出了各种具体细节，以提供对根据该描述的几个示例实施例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其它方法、部件、材料等获取实施例。在其它情况下，未示出或详细描述已知的结构、材料或操作，以免混淆实施例的不同方面。在本说明书中对“实施例”的引用指示相对于该实施例描述的特定配置、结构或特征被包括在至少一个实施例中。因此，可能出现在本说明书的不同点处的、诸如“在一个实施例中”的短语不一定精确地指代相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的形式、结构或特征。
将在特定的上下文中描述用于SPI(例如，毫米波设备)的广播模式的本发明的实施例。本发明的实施例可以被用在其它SPI应用中。
在本发明的实施例中，SPI广播模式允许SPI主设备将相同的数据同时地写入到多个SPI从设备。在一些实施例中，通过并行写入到多个SPI从设备，SPI广播模式有利地允许多个SPI从设备的更快的配置，而没有导致SPI总线错误的风险。
在常规的SPI通信中(诸如图1和图2所示)，每个写入访问(从SPI主设备到SPI从设备)也是读取访问。换句话说，每次SPI主设备102经由MOSI线写入到SPI从设备104，SPI从设备104经由MISO线将数据传输到SPI主设备102。例如，图3示出了在由SPI主设备102向SPI从设备104进行的示例性SPI写入命令期间的SS、SCLK、MOSI和MISO线的示例性波形。
因此，如果SPI主设备102(在图2中)同时地选择SPI从设备104和SPI从设备108(例如，使用SS104和SS108引脚)经由MOSI线将相同的数据写入到两个SPI从设备，可以由SPI从设备104和108将不同的内容写入到MISO线，从而潜在地导致SPI总线错误。
通常，通过SPI主设备102顺序地写入到而不是并行地写入到SPI从设备104和108来避免SPI总线错误。
在本发明的实施例中，通过将多个SPI从设备配置为使用MOSI线在SPI广播模式下操作，SPI主设备同时地写入到多个SPI从设备。在SPI广播模式下，SPI从设备中的每个SPI从设备的MISO驱动器都被禁用。在实施例中，SPI主设备首先顺序地配置(例如，通过顺序地断言相应的SS引脚，并且使用经由MOSI线的SPI写入命令写入到SPI广播位)被连接到SPI总线的SPI从设备中的每个SPI从设备，以在SPI广播模式下操作。然后，SPI主设备断言连接到SPI总线额SPI从设备的所有SS引脚，并且利用所有被断言的SS引脚，并行地写入到所有SPI从设备。可选地，然后禁用SPI广播模式。
图4示出了根据本发明的实施例的用于使用MOSI线同时地写入到多个SPI从设备的实施例方法400的流程图。
在步骤402期间，连接到SPI总线的SPI主设备顺序地禁用SPI从设备的集合的MISO驱动器(换句话说，打开广播模式)，SPI从设备的集合的MISO驱动器被连接到SPI总线。在一些实施例中，SPI主设备通过经由SPI总线的MOSI线使用SPI写入命令写入到SPI从设备中的每个SPI从设备的寄存器来顺序地禁用SPI从设备的MISO驱动器。例如，在一些实施例中，启用SPI广播模式顺序地向SPI从设备的集合中的每个SPI从设备发出SPI写入命令，以写断言SPI广播模式位。
在步骤404期间，并且在集合中的SPI从设备中的每个SPI从设备已经启用广播模式之后，SPI主设备将集合中的SPI从设备的所有专用SS线设置为激活状态(以选择用于SPI通信的集合的所有SPI从设备)。在耦合到SPI从设备的集合的所有SS线被设置为激活状态之后，SPI主设备使用共享的MOSI线向SPI从设备的集合的所有SPI从设备(例如，使用常规的SPI写入命令)同时地写入相同的数据。由于选择了SPI从设备的集合的所有SPI从设备(已经断言了它们相应的SS引脚)，因此所有的SPI从设备利用相同的数据进行编程。由于集合的SPI从设备中的所有的SPI从设备的广播模式都打开(在步骤402期间激活)，因此集合的SPI从设备中的SPI从设备都不尝试经由MISO线传输数据。在一些实施例中，在SPI广播模式下可以同时地写入到SPI从设备的寄存器中的任何寄存器，而不会由于MISO线中的冲突而冒SPI总线错误的风险。
在步骤406期间，在集合的SPI从设备已经被同时地编程之后，SPI从设备的集合的MISO驱动器被可选地重新启用。例如，在一些实施例中，SPI主设备经由SPI写入命令重新启用所有的MISO驱动器。在一些实施例中，使用广播模式将关闭广播模式的命令同时地传输到SPI从设备的集合的所有SPI从设备。在一些实施例中，通过顺序地写入到集合的SPI从设备中的每个SPI从设备以禁用SPI广播模式，以不断言SPI广播模式位。在一些实施例中，在SPI广播命令结束时自动地禁用SPI广播模式。
在一些实施例中，在计时器到期时(例如，在经由SPI总线传输的最后一个SPI命令之后已经过去预定时间之后)禁用广播模式(重新启用MISO驱动器)。可以通过其它方式来禁用广播模式，诸如通过使用另一个引脚，或者在事件的发生时，诸如SPI从设备的从设备选择引脚的切换(例如，从激活状态到非激活状态并且返回到激活状态)。
一些实施例的优点包括随着可以同时编程更多的SPI从设备而增加了SPI总线的带宽。另外的优点包括使用SPI命令同步多个SPI从设备的能力(因为所有的SPI从设备同时地接收SPI命令)。例如，在一些实施例中，可以使用SPI广播模式同时地启用多个设备(例如，毫米波雷达)以执行例如波束成形功能和其它雷达功能。
图5示出了根据本发明的实施例的系统500的示意图。系统500包括SPI主设备102、SPI从设备504和508、以及耦合到SPI主设备102以及耦合到SPI从设备504和508的SPI总线510。例如，系统500可以是毫米波雷达系统，其中SPI主设备102在应用处理器(未示出)中被实现，并且SPI从设备504和508分别地在两个毫米波雷达(未示出)中被实现。
系统500可以实现用于使用MOSI线同时地写入到SPI从设备504和508的方法400。例如，可以通过SPI主设备102首先断言SS504线并且不断言SS508线来在SPI从设备504和508的每个SPI从设备中启用SPI广播模式，发出SPI写入命令以经由MOSI线写入到SPI从设备504的寄存器520来启用SPI从设备504的广播模式，然后断言SS508线并且不断言SS504线，并且然后发出SPI写入命令以经由MOSI线写入到SPI从设备508的寄存器520来启用SPI从设备508的广播模式。到相应的寄存器520的SPI写入命令中的每个SPI写入命令可以类似于图3中示出的SPI命令。
一旦广播模式被启用用于SPI从设备504和508两者，则SPI主设备102可以通过断言SS504线和SS508线两者来选择SPI从设备504和508两者被同时地编程(步骤404)，并且然后发出SPI写入命令以同时地编程SPI从设备504和508两者。例如，图6示出了根据本发明的实施例的、在使用SPI广播模式由SPI主设备102向SPI从设备504和508进行SPI写入命令期间的图5的SS504、SS508、SCLK、MOSI和MISO线的波形。
如图6所示，在SPI写入命令期间，由于SPI从设备504和508中的每个SPI从设备的MISO驱动器被禁用(由于在SPI从设备504和508中的每个SPI从设备中启用广播模式)，MISO线处于高阻抗(HI_Z)。在一些实施例中，在SPI广播模式期间，可以将MISO线拉低。在其它实施例中，在SPI广播模式期间，可以将MISO线拉高。在其它实施例中，在SPI广播模式期间可以将MISO线保持悬空。
可以通过经由MOSI线向寄存器520发出SPI写入命令来禁用SPI广播模式(步骤406)。例如，在一些实施例中，禁用SPI广播模式对下一个SPI事务生效。在这种实施例中，可以通过使用SPI广播模式同时地写入到所有SPI从设备来禁用SPI广播模式。
尽管图5示出了具有2个SPI从设备的方法400的非限制性实现，但是应当理解，一些实施例可以实现具有2个以上(诸如4、5、10或更多)的SPI从设备的方法400。还应当理解，SPI主设备可以在耦合到SPI总线的所有SPI从设备的子集上启用SPI广播模式。例如，在耦合到11个SPI从设备的SPI总线中，SPI主设备可以在SPI广播模式中配置3个选择的SPI从设备，并且当保持其它SPI从设备未被选择(通过保持它们相应的SS引脚不被断言)时同时地写入到3个选择的SPI从设备。
图7示出了根据本发明的实施例的SPI从设备700的一部分的示意图。SPI从设备700包括：端子MOSI、MISO、SS和SCLK，MISO驱动器704、MOSI驱动器706、多路复用器(MUX)702以及寄存器组710。寄存器组710包括寄存器520。寄存器520(例如，可以被实现为每个寄存器位具有物理触发器)包括广播模式启用位720。在一些实施例中，上拉电阻器(未示出)被耦合到MISO驱动器704的输出。在一些实施例中，下拉电阻器(未示出)被耦合到MISO驱动器704的输出。
在正常操作期间，当SPI广播模式位720被禁用时(例如，在该示例中为逻辑0)，MUX702将SS引脚耦合到MISO驱动器704的启用输入。因此，当SS引脚不被断言时(例如，在该示例中为逻辑0)，MISO驱动器704被禁用，并且当SS引脚被断言时(例如，在该示例中为逻辑1)，MISO驱动器704被启用。当SPI广播模式位720被禁用时，写入到寄存器组710的任何寄存器的SPI写入命令中的每个SPI写入命令可以类似于图3中所示的SPI命令。
当SPI广播模式位720被启用时(例如，在该示例中为逻辑1)，MUX 702禁用与SS引脚的状态无关的MISO驱动器704。因此，当SS引脚被断言时，SPI从设备700可以经由MOSI引脚接收SPI写入命令，并且当具有禁用的MISO驱动器704时，写入到寄存器组710的任何寄存器。当SPI广播模式位720被启用时，SPI写入命令可以类似于图6中所示的SPI命令。在一些实施例中，当SPI广播模式位720被启用时，即使在SPI读取命令期间MISO驱动器704也被禁用。在这种实施例中，SPI读取命令不在MISO线之上传输数据。因此，如果SPI主设备意外地使用SPI广播模式以从多个SPI从设备读取，则不会生成SPI总线错误。
在一些实施例中，可以在不重新设计SPI状态机的情况下有利地实现SPI广播模式。例如，在一些实施例中，以常规的方式实现SPI从设备的SPI状态机(未示出)，从而每次接收到SPI写入命令时都生成输出数据，与是否启用了SPI广播模式位无关。但是，当启用SPI广播模式时，因为禁用了MISO驱动器704，因此输出数据不会被传输到MISO线。
可以以本领域中已知的任何方式实现寄存器组710。应当理解，即使在图7中将寄存器组710示为在SPI从设备700内部，在一些实施例中，也可以在SPI从设备700的外部实现寄存器组710。
SPI主设备和SPI从设备可以例如在集成电路中被实现，并且可以是设备(诸如毫米波雷达、微控制器、处理器或其它设备)的一部分。例如，图8示出了根据本发明的实施例的毫米波雷达系统800的示意图。毫米波雷达系统800包括应用处理器802以及毫米波雷达804和808。
在正常操作期间，应用处理器802使用SPI广播模式(例如，使用方法400)经由SPI510来配置毫米波雷达804和808的参数的集合。例如，在一些实施例中，应用处理器802使用广播模式配置线性调频信号之间的距离、线性调频信号的持续时间以及其它参数。
在一些实施例中，一些配置参数对于毫米波雷达804可以是唯一的，并且一些配置参数对于毫米波雷达808可以是唯一的。在这种实施例中，可以使用具有禁用的SPI广播模式的SPI来顺序地编程这种唯一的配置参数。
在一些实施例中，可以通过使用SPI广播模式发送公共触发来同步毫米波雷达804和808。
应用处理器802可以被实现为通用处理器、控制器或数字信号处理器(DSP)，例如，数字信号处理器(DSP)包括被耦合到存储器的组合电路。例如，在一些实施例中，可以利用ARM架构实现应用处理器802。在一些实施例中，应用处理器802可以被实现为自定义专用集成电路(ASIC)。其它实现也是可能的。
可以以本领域中已知的任何方式来实现毫米波雷达804和808，并且可以例如用作FMCW雷达。
图9示出了根据本发明的实施例的、用于使用SPI总线来配置和操作多个毫米波雷达的实施例方法900的流程图。例如，方法900可以由应用处理器902实现，以配置和操作毫米波雷达804和808。
在步骤902期间，使用SPI总线配置第一毫米波雷达(例如，毫米波雷达804)的自定义的参数，而没有SPI广播模式。例如，可以在步骤902期间编程被分配给毫米波雷达804的唯一的触发延迟。
在步骤904期间，使用SPI总线(例如，SPI总线510)配置第二毫米波雷达(例如，毫米波雷达808)的自定义的参数，而没有SPI广播模式。例如，可以在步骤902期间编程被分配给毫米波雷达808的唯一的触发延迟。如果2个以上的毫米波雷达被耦合到SPI总线(例如，SPI总线510)，则可以执行类似的步骤来配置它们。
在步骤906期间，以与步骤402中描述的类似的方式顺序地禁用连接到SPI总线的多个毫米波雷达中的每个毫米波雷达的MISO驱动器。在一些实施例中，可以组合步骤902和906。在一些实施例中，可以组合步骤904和906。
在步骤908期间，使用具有对于所有的毫米波雷达相同的参数的SPI广播模式(例如，以与步骤404中描述的类似的方式)经由SPI总线来同时地编程耦合到SPI总线的所有的毫米波雷达。例如，在一些实施例中，在该步骤中同时地编程参数(诸如，线性调频信号之间的距离、线性调频信号的持续时间、线性调频信号的频率等)。在一些实施例中，在该步骤期间编程多个寄存器，从而有利地节省了编程时间。
在步骤910期间，并且在所有的毫米波雷达已经被自定义编程(步骤906)并且同时地编程(步骤908)之后，通过使用SPI广播模式(例如，以与步骤404中描述的类似的方式)同时地触发所有的毫米波雷达的操作。由于已经为每个毫米波雷达编程了唯一的延迟，以便在步骤902和904期间启动操作，因此可以将线性调频信号的传输配置为使得来自毫米波雷达中的每个毫米波雷达的传输不重叠，从而有利地允许在一些实施例中用于多个毫米波雷达的时分复用(TDM)。
在步骤912期间，可以以步骤406中描述的类似的方式可选地禁用SPI广播模式。
一些实施例的优点是允许在不使用设备的专用引脚的情况下同步多个设备，诸如毫米波雷达。
在此总结了本发明的示例实施例。还可以从本文的整个说明书和权利要求中理解其它实施例。
示例1.一种用于对串行外围接口(SPI)从设备的集合进行写入的方法，SPI从设备的集合被耦合到SPI总线，所述方法包括：使用所述SPI总线禁用SPI从设备的所述集合的主入从出(MISO)驱动器；在禁用所述MISO驱动器之后，将SPI从设备的所述集合的相应的从设备选择端子设置为激活状态；以及在将SPI从设备的所述集合的所述相应的从设备选择端子设置为所述激活状态之后，使用主出从入(MOSI)线将数据同时地写入SPI从设备的所述集合。
示例2.根据示例1所述的方法，还包括，在将数据同时地写入到SPI从设备的所述集合之后，启用SPI从设备的所述集合的所述MISO驱动器。
示例3.根据示例1或示例2中的一个示例所述的方法，其中启用SPI从设备的所述集合的所述MISO驱动器包括：通过使用所述MOSI线将数据写入到SPI从设备的所述集合来启用SPI从设备的所述集合的所述MISO驱动器。
示例4.根据示例1或示例2中的一个示例所述的方法，其中启用SPI从设备的所述集合的所述MISO驱动器包括：通过将SPI从设备的所述集合的所述相应的从设备选择线切换到非激活状态并且然后切换到所述激活状态，来启用SPI从设备的所述集合的所述MISO驱动器。
示例5.根据示例1或示例2中的一个示例所述的方法，其中启用SPI从设备的所述集合的所述MISO驱动器包括：当SPI从设备的所述集合中的每个SPI从设备的相应的计时器到期时，启用SPI从设备的所述集合的所述MISO驱动器。
示例6.根据示例1至示例5中的一个示例所述的方法，其中禁用SPI从设备的所述集合的MISO驱动器包括：使用所述MOSI线顺序地写入到SPI从设备的所述集合的每个SPI从设备。
示例7.根据示例1至示例6中的一个示例所述的方法，其中在所述相应的SPI从设备的所述响应的MISO驱动器的所述禁用期间，SPI从设备的所述集合的每个相应的SPI从设备经由所述MISO线传输数据。
示例8.根据示例1至示例7中的一个示例所述的方法，其中禁用SPI从设备的所述集合的所述MISO驱动器包括：将SPI从设备的所述集合的每个相应的SPI从设备的相应的SPI广播模式位设置为激活状态。
示例9.根据示例1至示例8中的一个示例所述的方法，其中SPI从设备的所述集合的每个相应的SPI从设备包括选择电路，选择电路在所述相应的SPI广播模式位处于所述激活状态时，禁用所述相应的MISO驱动器。
示例10.根据示例1至示例9中的一个示例所述的方法，其中所述选择电路是多路复用器，多路复用器在所述相应的SPI广播模式处于激活状态时，将所述相应的从设备选择端子耦合到所述相应的MISO驱动器的启用端子。
示例11.一种系统，包括：串行外围接口(SPI)总线，包括主出从入(MOSI)线以及主入从出(MISO)线；SPI主设备，包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、第一从设备选择端子、以及第二从设备选择端子；第一SPI从设备，包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第一SPI从设备的所述MISO端子的输出的第一MISO驱动器、以及耦合到所述SPI主设备的所述第一从设备选择端子的第一从设备选择端子；以及第二SPI从设备，包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第二SPI从设备的所述MISO端子的输出的第二MISO驱动器、以及耦合到所述SPI主设备的所述第二从设备选择端子的第二从设备选择端子，其中所述SPI主设备被配置为：使用所述SPI总线禁用所述第一MISO驱动器和所述第二MISO驱动器；在禁用所述第一MISO驱动器和所述第二MISO驱动器之后，将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态；以及在将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态之后，使用所述MOSI线将数据同时地写入到所述第一SPI从设备和所述第二SPI从设备。
示例12.根据示例11所述的系统，其中所述SPI主设备还被配置为在将数据同时地写入到所述第一SPI从设备和所述第二SPI从设备之后，启用所述第一MISO驱动器和所述第二MISO驱动器。
示例13.根据示例11或示例12中的一个示例所述的系统，其中所述SPI主设备被配置为通过使用所述SPI总线，启用所述第一MISO驱动器和所述第二MISO驱动器。
示例14.根据示例11至示例13中的一个示例所述的系统，其中所述SPI主设备被配置为通过使用所述MOSI线顺序地写入到所述第一SPI从设备和所述第二SPI从设备，禁用所述第一MISO驱动器和所述第二MISO驱动器。
示例15.根据示例11至示例15中的一个示例所述的系统，其中所述第一MISO驱动器包括第一启用端子，其中所述第二MISO驱动器包括第二启用端子，其中所述第一SPI从设备还包括第一SPI广播位以及第一选择电路，第一选择电路被配置为基于所述第一SPI广播位来控制所述第一启用端子，并且其中所述第二SPI从设备还包括第二SPI广播位以及第二选择电路，第二选择电路被配置为基于所述第二SPI广播位来控制所述第二启用端子。
示例16.根据示例11至示例15中的一个示例所述的系统，其中所述第一选择电路被配置为当所述第一SPI广播位处于非激活状态时将所述第一从设备选择端子耦合到所述第一启用端子，并且当所述第一SPI广播位处于激活状态时禁用所述第一MISO驱动器，并且其中所述第二选择电路被配置为当所述第二SPI广播位处于非激活状态时将所述第二从设备选择端子耦合到所述第二启用端子，并且当所述第二SPI广播位处于激活状态时禁用所述第二MISO驱动器。
示例17.根据示例11至示例16中的一个示例所述的系统，其中所述第一选择电路是第一多路复用器，第一多路复用器具有耦合到所述第一从设备选择端子的第一输入，耦合到所述第一SPI广播位的选择输入，以及耦合到所述第一启用端子的输出，并且其中所述第二选择电路是第二多路复用器，第二多路复用器具有耦合到所述第二从设备选择端子的第一输入，耦合到所述第二SPI广播位的选择输入，以及耦合到所述第二启用端子的输出。
示例18.一种系统，包括：串行外围接口(SPI)总线，包括主出从入(MOSI)线，以及主入从出(MISO)线；具有SPI主设备的应用处理器，SPI主设备包括耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、第一从设备选择端子、以及第二从设备选择端子；具有第一寄存器组和第一SPI从设备的第一设备，第一SPI从设备包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第一SPI从设备的所述MISO端子的输出的第一MISO驱动器、以及耦合到所述SPI主设备的所述第一从设备选择端子的第一从设备选择端子；以及具有第二寄存器组和第二SPI从设备的第二设备，第二SPI从设备包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第二SPI从设备的所述MISO端子的输出的第二MISO驱动器、以及耦合到所述SPI主设备的所述第二从设备选择端子的第二从设备选择端子，其中所述应用处理器被配置为：使用所述SPI主设备禁用所述第一MISO驱动器和所述第二MISO驱动器，在禁用所述第一MISO驱动器和所述第二MISO驱动器之后，将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态，以及在将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态之后，使用所述SPI主设备经由所述SPI总线将数据同时地写入到所述第一寄存器组和所述第二寄存器组。
示例19.根据示例18所述的系统，其中所述应用处理器还被配置为通过在禁用所述第一MISO驱动器和所述第二MISO驱动器之前，通过使用所述SPI总线顺序地写入到所述第一寄存器组和所述第二寄存器组以编程所述第一设备和所述第二设备。
示例20.根据示例18或示例19中的一个示例所述的系统，其中所述第一设备是第一毫米波雷达，并且所述第二设备是第二毫米波雷达。
示例21.根据示例18至示例20中的一个示例所述的系统，其中所述应用处理器被配置为使用所述SPI主设备经由所述SPI总线同时地触发所述第一毫米波雷达和所述第二毫米波雷达的雷达操作。
尽管已经参考说明性实施例描述了本发明，但是该描述并非旨在以限制性的意义来解释。参考说明书，说明性实施例以及本发明的其它实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，意图是所附权利要求涵盖任何这种修改或实施例。

Claims (21)

1.一种用于对串行外围接口SPI从设备的集合进行写入的方法，SPI从设备的所述集合被耦合到SPI总线，所述方法包括：
使用所述SPI总线禁用SPI从设备的所述集合的主入从出MISO驱动器；
在禁用所述MISO驱动器之后，将SPI从设备的所述集合的相应的从设备选择端子设置为激活状态；以及
在将SPI从设备的所述集合的所述相应的从设备选择端子设置为所述激活状态之后，使用主出从入MOSI线将数据同时地写入到SPI从设备的所述集合。
2.根据权利要求1所述的方法，还包括，在将数据同时地写入到SPI从设备的所述集合之后，启用SPI从设备的所述集合的所述MISO驱动器。
3.根据权利要求2所述的方法，其中启用SPI从设备的所述集合的所述MISO驱动器包括：通过使用所述MOSI线将数据写入到SPI从设备的所述集合来启用SPI从设备的所述集合的所述MISO驱动器。
4.根据权利要求2所述的方法，其中启用SPI从设备的所述集合的所述MISO驱动器包括：通过将SPI从设备的所述集合的所述相应的从设备选择线切换到非激活状态并且然后切换到所述激活状态，来启用SPI从设备的所述集合的所述MISO驱动器。
5.根据权利要求2所述的方法，其中启用SPI从设备的所述集合的所述MISO驱动器包括：当SPI从设备的所述集合中的每个SPI从设备的相应的计时器到期时，启用SPI从设备的所述集合的所述MISO驱动器。
6.根据权利要求1所述的方法，其中禁用SPI从设备的所述集合的MISO驱动器包括：使用所述MOSI线顺序地写入到SPI从设备的所述集合的每个SPI从设备。
7.根据权利要求6所述的方法，其中在所述相应的SPI从设备的所述相应的MISO驱动器的所述禁用期间，SPI从设备的所述集合的每个相应的SPI从设备经由所述MISO线传输数据。
8.根据权利要求1所述的方法，其中禁用SPI从设备的所述集合的所述MISO驱动器包括：将SPI从设备的所述集合的每个相应的SPI从设备的相应的SPI广播模式位设置为激活状态。
9.根据权利要求8所述的方法，其中SPI从设备的所述集合的每个相应的SPI从设备包括选择电路，所述选择电路在所述相应的SPI广播模式位处于所述激活状态时禁用所述相应的MISO驱动器。
10.根据权利要求9所述的方法，其中所述选择电路是多路复用器，所述多路复用器在所述相应的SPI广播模式位处于激活状态时，将所述相应的从设备选择端子耦合到所述相应的MISO驱动器的启用端子。
11.一种系统，包括：
串行外围接口SPI总线，包括主出从入MOSI线以及主入从出MISO线；
SPI主设备，包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、第一从设备选择端子、以及第二从设备选择端子；
第一SPI从设备，包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第一SPI从设备的所述MISO端子的输出的第一MISO驱动器、以及耦合到所述SPI主设备的所述第一从设备选择端子的第一从设备选择端子；以及
第二SPI从设备，包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第二SPI从设备的所述MISO端子的输出的第二MISO驱动器、以及耦合到所述SPI主设备的所述第二从设备选择端子的第二从设备选择端子，其中所述SPI主设备被配置为：
使用所述SPI总线禁用所述第一MISO驱动器和所述第二MISO驱动器；
在禁用所述第一MISO驱动器和所述第二MISO驱动器之后，将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态；以及
在将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态之后，使用所述MOSI线将数据同时地写入到所述第一SPI从设备和所述第二SPI从设备。
12.根据权利要求11所述的系统，其中所述SPI主设备还被配置为在将数据同时地写入到所述第一SPI从设备和所述第二SPI从设备之后，启用所述第一MISO驱动器和所述第二MISO驱动器。
13.根据权利要求12所述的系统，其中所述SPI主设备被配置为通过使用所述SPI总线，启用所述第一MISO驱动器和所述第二MISO驱动器。
14.根据权利要求11所述的系统，其中所述SPI主设备被配置为通过使用所述MOSI线顺序地写入到所述第一SPI从设备和所述第二SPI从设备，禁用所述第一MISO驱动器和所述第二MISO驱动器。
15.根据权利要求11所述的系统，其中所述第一MISO驱动器包括第一启用端子，其中所述第二MISO驱动器包括第二启用端子，其中所述第一SPI从设备还包括第一SPI广播位和第一选择电路，所述第一选择电路被配置为基于所述第一SPI广播位来控制所述第一启用端子，并且其中所述第二SPI从设备还包括第二SPI广播位和第二选择电路，所述第二选择电路被配置为基于所述第二SPI广播位来控制所述第二启用端子。
16.根据权利要求15所述的系统，其中所述第一选择电路被配置为当所述第一SPI广播位处于非激活状态时将所述第一从设备选择端子耦合到所述第一启用端子，并且当所述第一SPI广播位处于激活状态时禁用所述第一MISO驱动器，并且其中所述第二选择电路被配置为当所述第二SPI广播位处于非激活状态时将所述第二从设备选择端子耦合到所述第二启用端子，并且当所述第二SPI广播位处于激活状态时禁用所述第二MISO驱动器。
17.根据权利要求16所述的系统，其中所述第一选择电路是第一多路复用器，所述第一多路复用器具有耦合到所述第一从设备选择端子的第一输入、耦合到所述第一SPI广播位的选择输入、以及耦合到所述第一启用端子的输出，并且其中所述第二选择电路是第二多路复用器，所述第二多路复用器具有耦合到所述第二从设备选择端子的第一输入、耦合到所述第二SPI广播位的选择输入、以及耦合到所述第二启用端子的输出。
18.一种系统，包括：
串行外围接口SPI总线，包括主出从入MOSI线以及主入从出MISO线；
具有SPI主设备的应用处理器，所述SPI主设备包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、第一从设备选择端子、以及第二从设备选择端子；
第一设备，具有第一寄存器组和第一SPI从设备，所述第一SPI从设备包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第一SPI从设备的所述MISO端子的输出的第一MISO驱动器、以及耦合到所述SPI主设备的所述第一从设备选择端子的第一从设备选择端子；以及
第二设备，具有第二寄存器组和第二SPI从设备，所述第二SPI从设备包括：耦合到所述MOSI线的MOSI端子、耦合到所述MISO线的MISO端子、具有耦合到所述第二SPI从设备的所述MISO端子的输出的第二MISO驱动器、以及耦合到所述SPI主设备的所述第二从设备选择端子的第二从设备选择端子，其中所述应用处理器被配置为：
使用所述SPI主设备禁用所述第一MISO驱动器和所述第二MISO驱动器，
在禁用所述第一MISO驱动器和所述第二MISO驱动器之后，将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态，以及
在将所述SPI主设备的所述第一从设备选择端子和所述第二从设备选择端子设置为激活状态之后，使用所述SPI主设备经由所述SPI总线将数据同时地写入到所述第一寄存器组和所述第二寄存器组。
19.根据权利要求18所述的系统，其中所述应用处理器还被配置为在禁用所述第一MISO驱动器和所述第二MISO驱动器之前，通过使用所述SPI总线顺序地写入到所述第一寄存器组和所述第二寄存器组来编程所述第一设备和所述第二设备。
20.根据权利要求18所述的系统，其中所述第一设备是第一毫米波雷达，并且所述第二设备是第二毫米波雷达。
21.根据权利要求20所述的系统，其中所述应用处理器被配置为使用所述SPI主设备经由所述SPI总线同时地触发所述第一毫米波雷达和所述第二毫米波雷达的雷达操作。
CN202110126015.2A 2020-01-31 2021-01-29 Spi广播模式 Pending CN113282528A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/779,126 US11188495B2 (en) 2020-01-31 2020-01-31 SPI broadcast mode
US16/779,126 2020-01-31

Publications (1)

Publication Number Publication Date
CN113282528A true CN113282528A (zh) 2021-08-20

Family

ID=74418287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110126015.2A Pending CN113282528A (zh) 2020-01-31 2021-01-29 Spi广播模式

Country Status (3)

Country Link
US (1) US11188495B2 (zh)
EP (1) EP3859542B1 (zh)
CN (1) CN113282528A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115033517A (zh) * 2022-05-30 2022-09-09 浙江大学 一种基于多个单线spi接口实现多线spi接口传输的装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407478B (zh) * 2021-08-23 2021-11-30 上海泰矽微电子有限公司 一种实现spi从设备主动申请传输的方法
US11847087B2 (en) * 2021-09-16 2023-12-19 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) with reduced pin options
CN114528235B (zh) * 2022-01-21 2024-05-31 厦门亿联网络技术股份有限公司 一种基于spi的通信方法、从设备及系统
US11841994B1 (en) * 2022-06-02 2023-12-12 Pixart Imaging Inc. Optical navigation system and optical sensor control method
EP4609296A1 (en) * 2022-10-27 2025-09-03 Kandou Labs SA Firmware broadcast in a multi-chip module
CN116578513A (zh) * 2023-03-31 2023-08-11 上海矽力杰微电子技术有限公司 通讯系统和通讯方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931470B2 (en) * 2002-02-11 2005-08-16 Motorola, Inc. Dual access serial peripheral interface
JP4141373B2 (ja) 2003-11-05 2008-08-27 株式会社日立製作所 通信システム、リアルタイム制御装置及び情報処理システム
US7761633B2 (en) * 2007-01-29 2010-07-20 Microsemi Corp. - Analog Mixed Signal Group Ltd. Addressable serial peripheral interface
US10684974B1 (en) * 2007-03-12 2020-06-16 Cypress Semiconductor Corporation Auto-switching communication interface
US8433838B2 (en) * 2010-09-17 2013-04-30 International Business Machines Corporation Remote multiplexing devices on a serial peripheral interface bus
KR20120055034A (ko) * 2010-11-22 2012-05-31 삼성전자주식회사 휴대용 단말기에서 에스피아이를 이용한 주변 기기 연결 장치 및 데이터 전송 방법
US8892933B2 (en) * 2012-04-23 2014-11-18 Analog Devices, Inc. Synchronization of multiple signal converters by transmitting signal conversion data and receiving unique correction values for the respective counters through the same data interface pins
US10061016B2 (en) * 2014-12-29 2018-08-28 Texas Instruments Incorporated Phase noise measurement in a cascaded radar system
US9990316B2 (en) * 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
US10235324B2 (en) * 2015-09-30 2019-03-19 Nxp Usa, Inc. Interconnect sharing with integrated control for reduced pinout
US9734099B1 (en) * 2017-04-27 2017-08-15 Micro Lambda Wireless, Inc. QSPI based methods of simultaneously controlling multiple SPI peripherals
US11188492B2 (en) * 2018-12-27 2021-11-30 Intel Corporation Enhanced serial peripheral interface (eSPI) port expander

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115033517A (zh) * 2022-05-30 2022-09-09 浙江大学 一种基于多个单线spi接口实现多线spi接口传输的装置
CN115033517B (zh) * 2022-05-30 2023-12-19 浙江大学 一种基于多个单线spi接口实现多线spi接口传输的装置

Also Published As

Publication number Publication date
US11188495B2 (en) 2021-11-30
US20210240656A1 (en) 2021-08-05
EP3859542B1 (en) 2023-05-10
EP3859542A1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
CN113282528A (zh) Spi广播模式
US10169282B2 (en) Bus serialization for devices without multi-device support
US9274997B2 (en) Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain
US20240259231A1 (en) System and method for dual-port communication and power delivery
EP3254203B1 (en) Receive clock calibration for a serial bus
US8775707B2 (en) Single wire bus system
KR910007649B1 (ko) 핀수가 적은 고속 버스 인터페이스
US20060282592A1 (en) Address selection for an I2C bus
US20100064083A1 (en) Communications device without passive pullup components
CN101256543A (zh) 总线系统及其操作方法
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
US20070247184A1 (en) Serial communications bus with active pullup
WO2018173623A1 (ja) １線式シリアルデータ伝送回路及び１線式シリアルデータ伝送方法
CN114003541B (zh) 一种通用型iic总线电路及其传输方法
CN110008162B (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
CN114911743B (zh) Spi从机设备、spi主机设备和相关的通信方法
US6665757B1 (en) Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal
US20050030801A1 (en) Method of generating an enable signal of a standard memory core and relative memory device
CN109977051A (zh) 一种基于gpio扩展总线通道数量的方法和系统
CN112069103A (zh) 一种多模块与主机通信的方法及系统
US6052746A (en) Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset
US20220327086A1 (en) Bus system
US9367495B1 (en) High speed integrated circuit interface
US20030053573A1 (en) Microcontroller having a transmission-bus-interface
CN112255944A (zh) 多路并行超声波传感器驱动结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination