JP2002368426A - Multilayer ceramic electronic component, method of manufacturing the same, and electronic device - Google Patents
Multilayer ceramic electronic component, method of manufacturing the same, and electronic deviceInfo
- Publication number
- JP2002368426A JP2002368426A JP2001174250A JP2001174250A JP2002368426A JP 2002368426 A JP2002368426 A JP 2002368426A JP 2001174250 A JP2001174250 A JP 2001174250A JP 2001174250 A JP2001174250 A JP 2001174250A JP 2002368426 A JP2002368426 A JP 2002368426A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic component
- laminate
- ceramic electronic
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 112
- 239000002131 composite material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 abstract description 8
- 238000007639 printing Methods 0.000 description 20
- 238000010304 firing Methods 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 102100032768 Complement receptor type 2 Human genes 0.000 description 1
- 102100031573 Hematopoietic progenitor cell antigen CD34 Human genes 0.000 description 1
- 101000941929 Homo sapiens Complement receptor type 2 Proteins 0.000 description 1
- 101000777663 Homo sapiens Hematopoietic progenitor cell antigen CD34 Proteins 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 軟弱なセラミックグリーンシートをキャリア
フィルムによって裏打ちされた状態で積層するまで取り
扱うことができ、積層後において、積層体の相対向する
両端面上にそれぞれ端子を形成する構造を得ることがで
き、そのため、積層後において端子となる導体膜の形成
のための別工程を不要とすることができるようにする。
【解決手段】 搭載部品31,32,33への接続のた
めに積層体23の第1の端面24側に位置される第1の
端子25を、導体膜によって形成するが、配線基板38
への接続のために積層体23の第2の端面26側に位置
される第2の端子27を、積層体23の内部から第2の
端面26にまで延びる端子用ビアホール導体30の露出
する端面によって与える。
(57) [Summary] [PROBLEMS] To handle a soft ceramic green sheet until it is laminated while being backed by a carrier film, and after lamination, terminals are formed on both opposing end faces of the laminate. A structure can be obtained, so that another step for forming a conductor film to be a terminal after lamination can be eliminated. A first terminal (25) located on a first end face (24) side of a laminate (23) for connection to mounting components (31, 32, 33) is formed of a conductive film.
A second terminal 27 located on the second end face 26 side of the laminate 23 for connection to the second end face 26 is connected to an exposed end face of the terminal via-hole conductor 30 extending from the inside of the laminate 23 to the second end face 26. Give by.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品およびその製造方法、ならびにこのような積
層型セラミック電子部品を備える電子装置に関するもの
で、特に、積層型セラミック電子部品における端子構造
の改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic electronic component, a method of manufacturing the same, and an electronic device having such a multilayer ceramic electronic component. It is about.
【0002】[0002]
【従来の技術】この発明にとって興味ある積層型セラミ
ック電子部品は、多層セラミック基板とも呼ばれるもの
で、複数のセラミック層をもって構成される積層構造を
有する積層体を備えている。2. Description of the Related Art A multilayer ceramic electronic component of interest to the present invention is also called a multilayer ceramic substrate, and has a multilayer body having a multilayer structure composed of a plurality of ceramic layers.
【0003】この積層体の内部には、コンデンサ、イン
ダクタおよび/または抵抗のような受動素子をもって所
望の回路を構成するように回路要素が設けられる。ま
た、積層体の外部には、半導体ICチップのような能動
素子や、必要に応じて受動素子の一部が搭載される。[0003] Inside the laminate, circuit elements are provided so as to form a desired circuit with passive elements such as capacitors, inductors and / or resistors. In addition, an active element such as a semiconductor IC chip and a part of a passive element are mounted on the outside of the laminate as needed.
【0004】また、上述のように複合化された積層型セ
ラミック電子部品は、適宜の配線基板上に実装され、所
望の電子装置を構成するように用いられる。[0004] Further, the laminated ceramic electronic component compounded as described above is mounted on a suitable wiring board and used to constitute a desired electronic device.
【0005】このような積層型セラミック電子部品は、
たとえば、移動体通信端末機器の分野において、LCR
複合化高周波部品として用いられたり、コンピュータの
分野において、半導体ICチップのような能動素子とコ
ンデンサやインダクタや抵抗のような受動素子とを複合
化した部品として、あるいは単なる半導体ICパッケー
ジとして用いられたりしている。[0005] Such a multilayer ceramic electronic component is
For example, in the field of mobile communication terminals, LCR
Used as a composite high-frequency component, or in the field of computers, as a component in which an active element such as a semiconductor IC chip is combined with a passive element such as a capacitor, an inductor or a resistor, or simply as a semiconductor IC package. are doing.
【0006】より具体的には、積層型セラミック電子部
品は、PAモジュール基板、RFダイオードスイッチ、
フィルタ、チップアンテナ、各種パッケージ部品、複合
デバイス等の種々の電子部品を構成するために広く用い
られている。More specifically, the multilayer ceramic electronic component includes a PA module substrate, an RF diode switch,
It is widely used to form various electronic components such as filters, chip antennas, various package components, and composite devices.
【0007】図7は、従来の積層型セラミック電子部品
を図解的に示す断面図である。FIG. 7 is a sectional view schematically showing a conventional multilayer ceramic electronic component.
【0008】図7に示した積層型セラミック電子部品1
は、積層された複数のセラミック層2をもって構成され
る積層体3を備えている。また、積層体3には、適宜の
回路要素が設けられている。The multilayer ceramic electronic component 1 shown in FIG.
Is provided with a laminate 3 composed of a plurality of laminated ceramic layers 2. The laminate 3 is provided with appropriate circuit elements.
【0009】上述した回路要素としては、積層体3の積
層方向における第1の端面4上に位置されるいくつかの
第1の端子5、積層体3の第1の端面4とは逆の第2の
端面6上に位置されるいくつかの第2の端子7、セラミ
ック層2の間の特定の界面に沿って形成されるいくつか
の内部導体膜8、および特定のセラミック層2を貫通す
るように形成されるいくつかのビアホール導体9等があ
る。As the above-mentioned circuit elements, some first terminals 5 located on the first end face 4 in the stacking direction of the stacked body 3 and the first terminals 5 opposite to the first end face 4 of the stacked body 3 Some second terminals 7 located on the end face 6 of the second, several internal conductor films 8 formed along a specific interface between the ceramic layers 2 and penetrate the specific ceramic layer 2 There are several via-hole conductors 9 formed as described above.
【0010】上述した第1の端子5は、図示しない搭載
部品への接続のために用いられるものであり、導電性ペ
ーストを印刷し焼結させることによって形成された導体
膜によって与えられる。この搭載部品には、電子部品の
他、シールドのためのケースもある。The above-mentioned first terminal 5 is used for connection to a mounting component (not shown), and is provided by a conductor film formed by printing and sintering a conductive paste. The mounted components include a case for shielding in addition to electronic components.
【0011】第2の端子7は、図示しない配線基板への
接続のために用いられるものであり、第1の端子5の場
合と同様、導電性ペーストを印刷し焼結させることによ
って形成された導体膜によって与えられる。The second terminal 7 is used for connection to a wiring board (not shown), and is formed by printing and sintering a conductive paste as in the case of the first terminal 5. Provided by the conductor film.
【0012】図8は、図7に示した積層型セラミック電
子部品1の製造方法に含まれる典型的な工程を順次示し
ている。FIG. 8 sequentially shows typical steps included in the method for manufacturing the multilayer ceramic electronic component 1 shown in FIG.
【0013】まず、図8(1)に示すように、たとえば
ポリエチレンテレフタレートからなる厚み50〜100
μmのキャリアフィルム10上で、セラミック層2とな
るべき厚み10〜150μmのセラミックグリーンシー
ト11が成形される。これによって、キャリアフィルム
10によってセラミックグリーンシート11が裏打ちさ
れた複合シート12が得られる。First, as shown in FIG. 8A, for example, a thickness of 50 to 100 made of polyethylene terephthalate is used.
On the carrier film 10 having a thickness of 10 μm, a ceramic green sheet 11 having a thickness of 10 to 150 μm to be a ceramic layer 2 is formed. Thereby, the composite sheet 12 in which the ceramic green sheet 11 is backed by the carrier film 10 is obtained.
【0014】以後の工程であって、セラミックグリーン
シート11が積層されるまでの工程を進めるにあたって
は、セラミックグリーンシート11は、複合シート12
の状態で取り扱われる。In proceeding with the subsequent steps up to the lamination of the ceramic green sheets 11, the ceramic green sheets 11
It is handled in the state of.
【0015】このようにキャリアフィルム10によって
裏打ちされた状態でセラミックグリーンシート11を取
り扱うのは、セラミックグリーンシート11は、強度が
極めて低く、軟らかく、もろいため、それを単独で取り
扱うことが極めて困難であるためである。セラミックグ
リーンシート11を複合シート12の状態で取り扱うこ
とによって、取り扱いを用意にするとともに、各工程で
のセラミックグリーンシート11の位置合わせを容易に
し、また、後で実施される導電性ペーストの乾燥時に、
セラミックグリーンシート11が不所望に熱収縮した
り、波打ったりすることを防止することができる。The reason why the ceramic green sheet 11 is handled in a state in which it is lined with the carrier film 10 is that the ceramic green sheet 11 has extremely low strength, is soft and brittle, and it is extremely difficult to handle it alone. Because there is. By handling the ceramic green sheet 11 in the state of the composite sheet 12, the handling becomes easy, the alignment of the ceramic green sheet 11 in each step is facilitated, and when the conductive paste is dried later, ,
It is possible to prevent the ceramic green sheet 11 from undesirably thermally contracting or waving.
【0016】なお、上述の熱収縮に関して、セラミック
グリーンシート11に比べると収縮率が低いが、キャリ
アフィルム10も多かれ少なかれ熱収縮することは避け
られない。このようなキャリアフィルム10の熱収縮を
できるだけ少なくするため、その材質としては、前述し
たポリエチレンテレフタレートの他、ガラス転移点の比
較的高いものが用いられたり、予め熱処理されたフィル
ムが用いられたりすることが好ましい。Although the shrinkage rate of the above-mentioned heat shrinkage is lower than that of the ceramic green sheet 11, it is inevitable that the carrier film 10 also shrinks more or less. In order to minimize such thermal shrinkage of the carrier film 10, as the material, in addition to the above-described polyethylene terephthalate, a material having a relatively high glass transition point or a film which has been heat-treated in advance is used. Is preferred.
【0017】また、キャリアフィルム10の、セラミッ
クグリーンシート11と接する面には、Siコート等の
離型処理が施されており、それによって、後述するキャ
リアフィルム10のセラミックグリーンシート11から
の剥離が容易に達成できるようにされることが好まし
い。The surface of the carrier film 10 which is in contact with the ceramic green sheet 11 is subjected to a release treatment such as Si coating, so that the carrier film 10 to be described later can be separated from the ceramic green sheet 11. Preferably, it is made easily achievable.
【0018】次に、図8(2)に示すように、ビアホー
ル導体9を形成するためのいくつかの貫通孔13が複合
シート12に設けられる。なお、貫通孔13は、キャリ
アフィルム10を貫通せず、セラミックグリーンシート
11にのみ設けるようにしてもよい。Next, as shown in FIG. 8B, several through holes 13 for forming the via hole conductors 9 are provided in the composite sheet 12. The through-hole 13 may be provided only in the ceramic green sheet 11 without penetrating the carrier film 10.
【0019】次に、図8(3)に示すように、貫通孔1
3内に導電性ペーストを充填することによって、ビアホ
ール導体9となるべき導電性ペースト体14が形成され
るとともに、セラミックグリーンシート11の外側に向
く主面上に導電性ペーストを付与することによって、第
1の端子5または内部導体膜8となるべき導電性ペース
ト膜15が形成される。これら導電性ペースト体14お
よび導電性ペースト膜15は、次いで、乾燥される。Next, as shown in FIG.
3 is filled with a conductive paste to form a conductive paste body 14 to be a via-hole conductor 9, and by applying the conductive paste on the main surface facing the outside of the ceramic green sheet 11, A conductive paste film 15 to be the first terminal 5 or the internal conductor film 8 is formed. The conductive paste body 14 and the conductive paste film 15 are then dried.
【0020】次に、図8(4)に示すように、キャリア
フィルム10をセラミックグリーンシート11から剥離
してから、複数のセラミックグリーンシート11が積層
され、次いで積層方向にプレスされることによって、積
層体3の生の状態のもの、すなわち生の積層体16が作
製される。Next, as shown in FIG. 8 (4), the carrier film 10 is peeled off from the ceramic green sheets 11, and then a plurality of ceramic green sheets 11 are laminated and then pressed in the laminating direction. The raw state of the laminate 3, that is, the raw laminate 16 is produced.
【0021】なお、キャリアフィルム10の剥離は、上
述のように、セラミックグリーンシート11を積層する
前の段階で行なってもよいが、キャリアフィルム10が
上側に位置するように複合シート12の状態のままセラ
ミックグリーンシート11を積層し、1つのセラミック
グリーンシート11の積層を終える毎にキャリアフィル
ム10を剥離するようにしてもよい。The peeling of the carrier film 10 may be performed before the lamination of the ceramic green sheets 11 as described above. However, the peeling of the composite sheet 12 is performed so that the carrier film 10 is positioned on the upper side. The ceramic green sheets 11 may be stacked as they are, and the carrier film 10 may be peeled off each time the stacking of one ceramic green sheet 11 is completed.
【0022】次に、図8(5)に示すように、第2の端
子7となるべき導電性ペースト膜17が、生の積層体1
6の一方端面上に導電性ペーストを印刷することによっ
て形成される。この導電性ペースト膜17は、次いで乾
燥される。Next, as shown in FIG. 8 (5), the conductive paste film 17 to be the second terminal 7 is
6 is formed by printing a conductive paste on one end face. This conductive paste film 17 is then dried.
【0023】なお、生の積層体16を得た後で形成され
る導電性ペースト膜17は、上述のように、第2の端子
7のためのものではなく、第1の端子5のためのもので
あってもよい。この場合、第2の端子7のための導電性
ペースト膜は、図8(3)に示した工程において形成さ
れる導電性ペースト膜15によって与えられる。The conductive paste film 17 formed after obtaining the raw laminate 16 is not for the second terminal 7 but for the first terminal 5 as described above. It may be something. In this case, the conductive paste film for the second terminal 7 is provided by the conductive paste film 15 formed in the step shown in FIG.
【0024】次に、図8(5)に示した状態にある生の
積層体16は、焼成される。これによって、図7に示す
ような積層型セラミック電子部品1のための焼結後の積
層体3が得られる。この積層体3の第1の端面4側に
は、必要に応じて、搭載部品(図示せず。)が搭載さ
れ、この搭載部品は、第1の端子4を与える導体膜に電
気的に接続された状態とされる。このようにして、積層
型セラミック電子部品1が完成される。Next, the green laminate 16 in the state shown in FIG. 8 (5) is fired. Thus, a sintered laminate 3 for the multilayer ceramic electronic component 1 as shown in FIG. 7 is obtained. A mounting component (not shown) is mounted on the first end face 4 side of the laminate 3 as necessary, and the mounting component is electrically connected to a conductive film providing the first terminal 4. State. Thus, the multilayer ceramic electronic component 1 is completed.
【0025】なお、第1および第2の端子5および7と
なる導体膜に対しては、必要に応じて、たとえば、ニッ
ケルめっきが施され、さらにその上に、金、錫または半
田めっきが施される。The conductor films serving as the first and second terminals 5 and 7 are, for example, plated with nickel, if necessary, and further plated with gold, tin or solder. Is done.
【0026】この積層型セラミック電子部品1は、図示
しないが、第2の端面6に対向するように配置された配
線基板上に、第2の端子7を与える導体膜を介して電気
的に接続された状態で実装される。Although not shown, the multilayer ceramic electronic component 1 is electrically connected to a wiring board disposed so as to face the second end face 6 via a conductor film providing a second terminal 7. It is implemented in the state that was done.
【0027】[0027]
【発明が解決しようとする課題】図8に示すような積層
型セラミック電子部品1の製造方法によれば、セラミッ
クグリーンシート11は、キャリアフィルム10によっ
て裏打ちした複合シート12の状態で、セラミックグリ
ーンシート11の積層工程まで取り扱われるので、その
両面に導電性ペースト膜を形成しておくことができず、
そのため、生の積層体16を得た後に、再び導電性ペー
ストの印刷および乾燥工程を実施して、図8(5)に示
すような導電性ペースト膜17を形成しなければならな
い。したがって、まず、このような別段階での印刷およ
び乾燥工程は、生産性の低下につながるという問題を招
く。According to the manufacturing method of the multilayer ceramic electronic component 1 as shown in FIG. 8, the ceramic green sheet 11 is formed in a state of a composite sheet 12 backed by a carrier film 10. Since it is handled up to the lamination process of 11, the conductive paste film cannot be formed on both surfaces thereof,
Therefore, after the raw laminate 16 is obtained, the conductive paste must be printed and dried again to form the conductive paste film 17 as shown in FIG. 8 (5). Therefore, first, such a separate printing and drying step causes a problem that productivity is reduced.
【0028】なお、図8(4)に示した状態にある生の
積層体16を焼成した後、導電性ペースト膜17を印刷
し、次いで乾燥した後、再び焼成する、といった工程を
採用することも考えられるが、この場合においては、2
度の焼成工程が必要であるので、上述した場合以上に、
生産性が低下し、また、製造コストの上昇を招くことに
なる。It is to be noted that a step of firing the raw laminate 16 in the state shown in FIG. 8D, printing the conductive paste film 17, drying, and firing again is employed. In this case, 2
Since the calcination process of the degree is necessary, more than the case described above,
The productivity is reduced, and the manufacturing cost is increased.
【0029】また、上述した生の積層体16にあって
は、プレス時の圧力によって、さらに、焼成後の積層体
3にあっては、焼成時の収縮によって、生の積層体16
または積層体3が平面方向に歪んだり、反ったり、撓ん
だりすることがある。また、通常、図8に示した工程
は、複数の積層型セラミック電子部品1を後で分割する
ことによって取り出すことが予定された、複数の生の積
層体16または複数の積層体3に相当する部分を集合さ
せたマザー積層体を得るように実施される。このような
状況下では、次のような問題がもたらされることがあ
る。In the above-described green laminate 16, the pressure at the time of pressing, and in the fired laminate 3, the shrinkage of the raw laminate 16 due to shrinkage during firing.
Alternatively, the laminate 3 may be distorted, warped, or bent in the planar direction. In addition, the process shown in FIG. 8 generally corresponds to a plurality of raw laminates 16 or a plurality of laminates 3 which are to be taken out by dividing the plurality of laminated ceramic electronic components 1 later. It is performed to obtain a mother laminate in which the parts are assembled. Under such circumstances, the following problem may be caused.
【0030】まず、導電性ペースト膜17の印刷には、
通常、スクリーン印刷が適用されるが、上述した平面方
向への歪みのため、マザー積層体におけるすべての生の
積層体16または積層体3に対して、高精度な位置合わ
せ状態で印刷することが比較的困難である。First, for printing of the conductive paste film 17,
Usually, screen printing is applied, but due to the above-described distortion in the planar direction, it is possible to print in a highly accurate alignment state on all the raw laminates 16 or 3 in the mother laminate. Relatively difficult.
【0031】また、マザー積層体は、約1〜2mmの厚
みを有しているが、上述した反りまたは撓みのため、平
坦な状態での印刷が困難であり、その結果、印刷パター
ンがかすれたり、にじんだりして、特に、ライン幅/ス
ペースが100μm/100μm以下の細線の印刷が困
難である。Although the mother laminate has a thickness of about 1 to 2 mm, it is difficult to print in a flat state due to the above-described warpage or bending, and as a result, the printed pattern is blurred. In particular, it is difficult to print a thin line having a line width / space of 100 μm / 100 μm or less.
【0032】また、焼成前の生の状態でのマザー積層体
に対する導電性ペースト膜17の印刷において、上述し
たような原因から印刷不良がもたらされると、この印刷
不良の導電性ペースト膜17を除去して修復することは
不可能であり、その結果、マザー積層体におけるすべて
の生の積層体16を不良として処理しなければならない
ため、コストの上昇につながってしまう。In the printing of the conductive paste film 17 on the mother laminate in the raw state before firing, if a printing failure is caused due to the above-described cause, the conductive printing film 17 having the printing failure is removed. Cannot be repaired, and as a result, all raw laminates 16 in the mother laminate must be treated as defective, leading to increased costs.
【0033】また、積層型セラミック電子部品には、他
の電子部品を収容するためのキャビティを備えるものも
ある。この場合、積層後において形成される導電性ペー
スト膜は、キャビティの開口のある端面とは逆側の端面
側に形成されるべき導電性ペースト膜とすることが、印
刷をより容易にする点で好ましい。しかしながら、焼成
前の生の積層体に対して、このような導電性ペースト膜
の形成のための印刷を行なうと、印刷時の圧力によっ
て、生の積層体がキャビティ部分において凹んでしま
い、そのため、高い印刷精度を望むことはできない。Some multilayer ceramic electronic components have a cavity for accommodating other electronic components. In this case, the conductive paste film formed after the lamination is preferably a conductive paste film to be formed on the end face side opposite to the end face with the opening of the cavity, in terms of making printing easier. preferable. However, when printing for forming such a conductive paste film is performed on the raw laminate before firing, the pressure at the time of printing causes the raw laminate to be dented in the cavity portion. High printing accuracy cannot be desired.
【0034】そこで、この発明の目的は、上述したよう
な問題を解決し得る、積層型セラミック電子部品および
その製造方法、ならびに積層型セラミック電子部品を用
いて構成される電子装置を提供しようとすることであ
る。Accordingly, an object of the present invention is to provide a multilayer ceramic electronic component and a method of manufacturing the same, and an electronic device using the multilayer ceramic electronic component, which can solve the above-described problems. That is.
【0035】[0035]
【課題を解決するための手段】この発明は、積層された
複数のセラミック層をもって構成され、かつ回路要素を
含む積層体と、搭載部品への接続のために積層体の第1
の端面側に位置される第1の端子と、配線基板への接続
のために積層体の第1の端面とは逆の第2の端面側に位
置される第2の端子とを備える、積層型セラミック電子
部品にまず向けられるものであって、上述した技術的課
題を解決するため、第1の端子は、第1の端面側に形成
される導体膜によって与えられるとともに、第2の端子
は、積層体の内部から第2の端面にまで延びる端子用ビ
アホール導体の露出する端面によって与えられることを
特徴としている。According to the present invention, there is provided a laminate comprising a plurality of laminated ceramic layers and including circuit elements, and a first laminate of the laminate for connection to a mounted component.
And a second terminal located on a second end face opposite to the first end face of the laminate for connection to a wiring board. The first terminal is provided by a conductor film formed on a first end face side, and the second terminal is provided to solve the above-mentioned technical problem. , Provided by an exposed end face of the terminal via-hole conductor extending from the inside of the laminate to the second end face.
【0036】この発明に係る積層型セラミック電子部品
において、1つの第2の端子が、複数の端子用ビアホー
ル導体によって与えられることが好ましい。In the multilayer ceramic electronic component according to the present invention, it is preferable that one second terminal is provided by a plurality of terminal via-hole conductors.
【0037】上述の場合、1つの第2の端子を与える複
数の端子用ビアホール導体は、その一部に回路要素と電
気的に接続されていないものを含んでいてもよい。In the case described above, the plurality of terminal via-hole conductors providing one second terminal may include a part thereof that is not electrically connected to the circuit element.
【0038】また、この発明に係る積層型セラミック電
子部品において、回路要素が、積層体の内部での配線の
ための配線用ビアホール導体を含む場合、端子用ビアホ
ール導体は、配線用ビアホール導体とは異なる断面寸法
を有していてもよい。In the multilayer ceramic electronic component according to the present invention, when the circuit element includes a wiring via-hole conductor for wiring inside the multilayer body, the terminal via-hole conductor is different from the wiring via-hole conductor. They may have different cross-sectional dimensions.
【0039】上述の場合、端子用ビアホール導体は、配
線用ビアホール導体より大きい断面寸法を有することが
好ましい。In the above case, the terminal via-hole conductor preferably has a larger cross-sectional dimension than the wiring via-hole conductor.
【0040】この発明は、第1の端面に沿って開口を位
置させているキャビティを有する積層型セラミック電子
部品に対しても有利に適用することができる。The present invention can be advantageously applied to a multilayer ceramic electronic component having a cavity in which an opening is located along the first end face.
【0041】また、この発明において、端子用ビアホー
ル導体は、積層体の側面に露出する部分を有していても
よい。In the present invention, the terminal via-hole conductor may have a portion exposed on the side surface of the laminate.
【0042】この発明は、また、上述したような積層型
セラミック電子部品を製造する方法にも向けられる。The present invention is also directed to a method for manufacturing a multilayer ceramic electronic component as described above.
【0043】この発明に係る積層型セラミック電子部品
の製造方法は、たとえばキャリアフィルム上でセラミッ
クグリーンシートを成形するなどして、キャリアフィル
ムによってセラミックグリーンシートが裏打ちされた複
合シートを得る工程と、複合シートにおける少なくとも
セラミックグリーンシートを貫通するように貫通孔を設
ける工程と、貫通孔内に導電性ペーストを充填すること
によって導電性ペースト体を形成する工程と、複合シー
トにおけるセラミックグリーンシートの外側に向く主面
上に導電性ペーストを付与することによって導電性ペー
スト膜を形成する工程と、キャリアフィルムをセラミッ
クグリーンシートから剥離する工程と、複数のセラミッ
クグリーンシートを積層することによって積層体の生の
状態のものを作製する工程と、生の積層体を焼成する工
程とを備え、導電性ペースト膜の少なくとも一部が第1
の端子を与える導体膜を形成し、導電性ペースト体の少
なくとも一部が端子用ビアホール導体を形成することを
特徴としている。The method for manufacturing a laminated ceramic electronic component according to the present invention comprises the steps of: forming a ceramic green sheet on a carrier film to obtain a composite sheet lined with the ceramic green sheet by the carrier film; A step of providing a through-hole so as to penetrate at least the ceramic green sheet in the sheet; a step of forming a conductive paste body by filling the through-hole with a conductive paste; and facing the outside of the ceramic green sheet in the composite sheet A step of forming a conductive paste film by applying a conductive paste on the main surface; a step of peeling the carrier film from the ceramic green sheets; and a raw state of the laminate by laminating a plurality of ceramic green sheets. Make things That step and, and a step of firing the raw laminate, at least a portion of the conductive paste films first
A conductive film for forming the terminal is formed, and at least a part of the conductive paste forms a terminal via conductor.
【0044】上述した生の積層体を作製する工程は、端
子用ビアホール導体を形成する導電性ペースト体の一部
を生の積層体の側面に露出させるように、生の積層体を
切断する工程を含んでいてもよい。The step of manufacturing the raw laminate includes cutting the raw laminate so that a portion of the conductive paste forming the terminal via-hole conductor is exposed on the side surface of the raw laminate. May be included.
【0045】この発明は、さらに、上述したような積層
型セラミック電子部品をもって構成される電子装置にも
向けられる。The present invention is further directed to an electronic device including the above-described multilayer ceramic electronic component.
【0046】この発明に係る電子装置は、積層型セラミ
ック電子部品と、第1の端子を与える導体膜を介して電
気的に接続された状態で積層体の第1の端面側に搭載さ
れた搭載部品と、積層体の第2の端面に対向するように
配置されかつ第2の端子を与える端子用ビアホール導体
の端面を介して電気的に接続された状態で積層型セラミ
ック電子部品を実装する配線基板とを備えることを特徴
としている。The electronic device according to the present invention is provided such that the electronic device is mounted on the first end face side of the multilayer body while being electrically connected to the multilayer ceramic electronic component via a conductor film providing a first terminal. Wiring for mounting a multilayer ceramic electronic component in a state in which the component is arranged so as to face the second end surface of the multilayer body and is electrically connected via an end surface of a terminal via-hole conductor providing a second terminal. And a substrate.
【0047】[0047]
【発明の実施の形態】図1には、この発明の一実施形態
による積層型セラミック電子部品21が図解的に断面図
で示されている。FIG. 1 is a sectional view schematically showing a multilayer ceramic electronic component 21 according to an embodiment of the present invention.
【0048】積層型セラミック電子部品21は、積層さ
れた複数のセラミック層22をもって構成される積層体
23を備えている。この積層体23において、セラミッ
ク層22の特定のものに関連して種々の回路要素が設け
られている。The multilayer ceramic electronic component 21 has a multilayer body 23 composed of a plurality of ceramic layers 22 stacked. In the laminate 23, various circuit elements are provided in relation to a specific one of the ceramic layers 22.
【0049】上述した回路要素としては、積層体23の
積層方向における第1の端面24側に位置されるいくつ
かの第1の端子25、積層体23の第1の端面24とは
逆の第2の端面26側に位置されるいくつかの第2の端
子27、セラミック層22の間の特定の界面に沿って形
成されるいくつかの内部導体膜28、ならびに特定のセ
ラミック層22を貫通するように形成されるいくつかの
ビアホール導体29および30等がある。As the above-described circuit elements, some first terminals 25 located on the first end face 24 side in the stacking direction of the stacked body 23 and the first terminals 25 opposite to the first end face 24 of the stacked body 23 Some second terminals 27 located on the side of the second end face 26, some internal conductor films 28 formed along a specific interface between the ceramic layers 22, and penetrate the specific ceramic layer 22. There are several via hole conductors 29 and 30 formed as such.
【0050】上述した第1の端子25は、第1の端面2
4側に形成される導体膜によって与えられる。第1の端
面24側には、他の電子部品31および32ならびにケ
ース33のような部品が搭載され、これら搭載部品は、
たとえば、半田、金バンプまたは導電性接着剤によっ
て、第1の端子25に接続される。The first terminal 25 is connected to the first end face 2
It is provided by a conductor film formed on the four sides. Components such as other electronic components 31 and 32 and a case 33 are mounted on the first end surface 24 side.
For example, it is connected to the first terminal 25 by solder, gold bump, or conductive adhesive.
【0051】より詳細には、電子部品31は、その端子
電極34が半田または導電性接着剤35によって第1の
端子25に接続される。また、電子部品32は、そこに
設けられた金バンプ36が第1の端子25に接続され
る。また、金バンプ36による接合部は、樹脂37によ
って封止される。このような電子部品の実装にあたり、
図示しないが、ワイヤボンディングが適用されることも
ある。また、ケース33は、たとえば金属からなるもの
で、その下端縁が半田または導電性接着剤によって第1
の端子25に接続される。More specifically, the terminal electrode 34 of the electronic component 31 is connected to the first terminal 25 by solder or a conductive adhesive 35. In the electronic component 32, the gold bump 36 provided thereon is connected to the first terminal 25. In addition, a bonding portion by the gold bump 36 is sealed with a resin 37. In mounting such electronic components,
Although not shown, wire bonding may be applied. The case 33 is made of, for example, metal, and the lower edge thereof is made of a first material such as solder or conductive adhesive.
Terminal 25.
【0052】第1の端子25を与える導体膜は、セラミ
ック層22となるべきセラミックグリーンシート上に、
導電性ペーストをスクリーン印刷等の印刷により付与
し、積層体23を得るための焼成工程において、これを
焼き付けることによって形成される。The conductor film for providing the first terminal 25 is formed on a ceramic green sheet to be the ceramic layer 22 by
The conductive paste is applied by printing such as screen printing or the like, and is formed by baking the conductive paste in a firing step for obtaining the laminate 23.
【0053】なお、この導体膜のさらなるファイン化が
必要ならば、金属箔のエッチングやアディティブめっき
等によって、別の基材上にファインパターンを形成し、
これをセラミックグリーンシート上に転写するようにし
て、導体膜を形成するようにしてもよい。If further refinement of the conductor film is necessary, a fine pattern is formed on another base material by etching of a metal foil, additive plating, or the like.
This may be transferred onto a ceramic green sheet to form a conductor film.
【0054】他方、第2の端子27は、積層体23の内
部から第2の端面26にまで延びるビアホール導体30
の露出する端面によって与えられる。ビアホール導体3
0の断面形状は、円形であっても、長円形であっても、
角形であってもよい。On the other hand, the second terminal 27 is provided with a via-hole conductor 30 extending from the inside of the laminate 23 to the second end face 26.
Given by the exposed end face. Via hole conductor 3
Even if the cross-sectional shape of 0 is circular or oval,
It may be square.
【0055】第2の端子27は、この積層型セラミック
電子部品21を実装するための配線基板38上に形成さ
れた導電ランド39への電気的接続のために用いられ
る。すなわち、配線基板38は、第2の端面26に対向
するように配置され、積層型セラミック電子部品21
は、第2の端子27を与える端子用ビアホール導体30
の露出する端面が導電ランド39に対して半田40を介
して電気的に接続されかつ機械的に固定された状態で、
配線基板38上に実装される。The second terminal 27 is used for electrical connection to a conductive land 39 formed on a wiring board 38 for mounting the multilayer ceramic electronic component 21. That is, the wiring board 38 is disposed so as to face the second end face 26, and the multilayer ceramic electronic component 21
Is a terminal via-hole conductor 30 for providing the second terminal 27.
With the exposed end face electrically connected to the conductive land 39 via the solder 40 and mechanically fixed,
It is mounted on a wiring board 38.
【0056】このように、積層型セラミック電子部品2
1と、電子部品31および32ならびにケース33のよ
うな搭載部品と、配線基板38とをもって、所望の電子
装置41が構成される。As described above, the multilayer ceramic electronic component 2
A desired electronic device 41 is configured by the electronic component 1, the electronic components 31 and 32, the mounted components such as the case 33, and the wiring board 38.
【0057】電子装置41が、たとえば携帯用端末機器
に適用される場合、高い落下衝撃強度が特に求められ
る。高い落下衝撃強度を得ようとするには、配線基板3
8上の導電ランド39に対する第2の端子27の接合面
積を大きくする必要があり、そのためには、端子用ビア
ホール導体30の露出面積すなわち断面寸法を大きくす
ることが1つの方法である。このように、端子用ビアホ
ール導体30の断面寸法を大きくした実施形態について
は、図2を参照しながら他の実施形態として後述する
が、端子用ビアホール導体30の断面寸法を大きくする
と、次のような問題に遭遇することがある。When the electronic device 41 is applied to, for example, a portable terminal device, a high drop impact strength is particularly required. In order to obtain high drop impact strength, the wiring board 3
It is necessary to increase the bonding area of the second terminal 27 to the conductive land 39 on the upper surface 8, and for that purpose, one of the methods is to increase the exposed area, that is, the cross-sectional dimension of the terminal via-hole conductor 30. As described above, an embodiment in which the cross-sectional dimension of the terminal via-hole conductor 30 is increased will be described later with reference to FIG. 2 as another embodiment. Problems may be encountered.
【0058】まず、積層型セラミック電子部品21の製
造の際、セラミックグリーンシートからキャリアフィル
ムを剥離する工程が実施されるが、ビアホール導体の断
面寸法が大きくなると、ビアホール導体のための導電性
ペーストがキャリアフィルム側に伴われて奪われやすく
なり、貫通孔内での導電性ペースト体に欠乏が生じやす
くなる。First, at the time of manufacturing the multilayer ceramic electronic component 21, a step of peeling the carrier film from the ceramic green sheet is performed. When the cross-sectional dimension of the via-hole conductor increases, the conductive paste for the via-hole conductor becomes The carrier paste is apt to be robbed along with the carrier film, and the conductive paste in the through-hole tends to be deficient.
【0059】特に、電子部品に対する最近の低背化の要
求は、積層型セラミック電子部品21におけるセラミッ
ク層22すなわちセラミックグリーンシートの薄層化を
促進し、そのため、ビアホール導体30のアスペクト比
(=厚み/幅)をより小さくする結果を招き、上述した
ような傾向がより顕著になる。In particular, the recent demand for a reduction in the height of electronic components promotes the reduction of the thickness of the ceramic layer 22, that is, the ceramic green sheet in the multilayer ceramic electronic component 21, and therefore the aspect ratio (= thickness) of the via-hole conductor 30. / Width) is reduced, and the tendency described above becomes more pronounced.
【0060】このように、ビアホール導体30のための
導電性ペースト体に欠乏が生じていると、ビアホール導
体30を通しての電気的経路の導通不良を招いたり、プ
レス工程において不所望な変形が生じたり、焼成工程に
おいてクラックを生じさせる原因となったりすることが
ある。As described above, if the conductive paste for the via-hole conductor 30 is deficient, poor conduction of the electric path through the via-hole conductor 30 may occur, or undesired deformation may occur in the pressing step. This may cause cracks in the firing step.
【0061】また、導電性ペーストとセラミックとは本
来的に焼成収縮率が異なるので、ビアホール導体30の
断面寸法を大きくすると、この焼成収縮率の差が原因と
なって、クラックやデラミネーションが生じやすくな
る。Since the conductive paste and the ceramic have inherently different firing shrinkage rates, if the cross-sectional dimension of the via-hole conductor 30 is increased, cracks and delamination may occur due to the difference in firing shrinkage rates. It will be easier.
【0062】このような問題を回避しながら、第2の端
子27の面積をより大きくするため、この実施形態で
は、図1に示すように、1つの第2の端子27を、複数
の端子用ビアホール導体30によって与える構成が採用
されている。In order to increase the area of the second terminal 27 while avoiding such a problem, in this embodiment, as shown in FIG. 1, one second terminal 27 is connected to a plurality of terminals. The configuration provided by the via-hole conductor 30 is employed.
【0063】なお、この実施形態では、図1の左側の第
2の端子27を与える4つの端子用ビアホール導体3の
うち、右側の2つの端子用ビアホール導体30(a)
は、積層体23の内部の回路要素と電気的に接続されて
おらず、内部の回路要素との接続に関しては、いわゆる
ダミーのビアホール導体となるべきものである。このよ
うなダミーのビアホール導体30(a)は、積層体23
の内部での回路設計の都合上、内部の回路要素と電気的
に接続させたくない場合があるが、このような場合にお
いて、これを有利に採用することができる。In this embodiment, of the four terminal via-hole conductors 3 providing the second terminal 27 on the left-hand side of FIG. 1, two right-side terminal via-hole conductors 30 (a) are provided.
Are not electrically connected to the circuit elements inside the laminated body 23, and should be so-called dummy via-hole conductors in connection with the internal circuit elements. Such a dummy via-hole conductor 30 (a) is
There is a case where it is not desired to electrically connect with the internal circuit element due to the circuit design inside the device, but in such a case, this can be advantageously employed.
【0064】複数の端子用ビアホール導体30の集合に
よって第2の端子27を与えると、半田40によって導
電ランド39との接続を達成したとき、半田40は、複
数の端子用ビアホール導体13の各々に付着し、各々の
接合強度が比較的小さい柱状の形態をとるが、このよう
な柱状の半田40の寸法および数を適正化することによ
って、所望の接合強度が得られることが確かめられてい
る。また、このような第2の端子27の構造によれば、
半田40が必要以上に消費されることを防止できるとい
う効果も期待できる。When the second terminal 27 is provided by a set of the plurality of terminal via-hole conductors 30, when the connection with the conductive land 39 is achieved by the solder 40, the solder 40 is applied to each of the plurality of terminal via-hole conductors 13. Adhesion takes place in the form of a column having a relatively small bonding strength, and it has been confirmed that a desired bonding strength can be obtained by optimizing the size and number of such columnar solders 40. According to the structure of the second terminal 27,
An effect that the solder 40 can be prevented from being consumed more than necessary can be expected.
【0065】図1に示した積層型セラミック電子部品2
1は、次のようにして製造されることができる。なお、
従来の積層型セラミック電子部品1についての図8に示
した製造工程のうち、(1)〜(4)に示した各工程と
実質的に同じ工程が、積層型セラミック電子部品21の
製造に際しても適用されるので、以下の説明は、図8
(1)〜(4)を参照しながら行なう。また、図8を参
照しながら行なった前述の説明については、特に断らな
い限り、この積層型セラミック電子部品21の製造方法
においても援用することができる。The multilayer ceramic electronic component 2 shown in FIG.
1 can be manufactured as follows. In addition,
8 of the conventional multilayer ceramic electronic component 1 are substantially the same as those shown in (1) to (4) when manufacturing the multilayer ceramic electronic component 21. The following description, as applied,
This is performed with reference to (1) to (4). The description given with reference to FIG. 8 can be applied to the method for manufacturing the multilayer ceramic electronic component 21 unless otherwise specified.
【0066】まず、図8(1)に示すように、キャリア
フィルム10上で、セラミック層22となるべきセラミ
ックグリーンシート11が成形される。これによって、
セラミックグリーンシート11がキャリアフィルム10
によって裏打ちされた複合シート12が得られる。First, as shown in FIG. 8A, a ceramic green sheet 11 to be a ceramic layer 22 is formed on a carrier film 10. by this,
Ceramic green sheet 11 is used as carrier film 10
The composite sheet 12 backed by the above is obtained.
【0067】次に、図8(2)に示すように、複合シー
ト12に貫通孔13がドリル、パンチまたはレーザ等を
適用して設けられる。なお、貫通孔13は、セラミック
グリーンシート11にのみ設けるようにしてもよい。Next, as shown in FIG. 8 (2), through holes 13 are formed in the composite sheet 12 by applying a drill, a punch, a laser or the like. Note that the through holes 13 may be provided only in the ceramic green sheet 11.
【0068】次に、図8(3)に示すように、貫通孔1
3に、導電性ペーストが充填され乾燥されることによっ
て、各貫通孔13内に導電性ペースト体14が形成され
る。また、複合シート12におけるセラミックグリーン
シート11の外側に向く主面上に、導電性ペーストを所
望のパターンで付与し乾燥することによって、導電性ペ
ースト膜15が形成される。なお、導電性ペースト体1
4および導電性ペースト膜15の各々の形成は、いずれ
を先に実施しても、あるいは、同時に実施してもよい。Next, as shown in FIG.
3 is filled with a conductive paste and dried to form a conductive paste body 14 in each through-hole 13. In addition, a conductive paste film 15 is formed on a main surface of the composite sheet 12 facing the outside of the ceramic green sheet 11 by applying a conductive paste in a desired pattern and drying the paste. The conductive paste body 1
The formation of each of the conductive paste film 4 and the conductive paste film 15 may be performed first or simultaneously.
【0069】なお、特に第1の端子25を与える導体膜
の形成にあたっては、上述したような導電性ペースト膜
15の形成に代えて、前述したように、金属箔のエッチ
ングやアディティブめっき等によって、別の基材上にパ
ターンを形成し、これをセラミックグリーンシート11
上に転写するようにしてもよい。In the formation of the conductor film for providing the first terminal 25 in particular, instead of the formation of the conductive paste film 15 as described above, as described above, metal foil etching, additive plating, or the like is used. A pattern is formed on another base material, and this is
You may make it transfer on top.
【0070】次に、図8(4)に示すように、キャリア
フィルム10をセラミックグリーンシート11から剥離
するとともに、複数のセラミックグリーンシート11を
積層することによって、積層体23の生の状態に相当す
る生の積層体16が作製される。Next, as shown in FIG. 8D, the carrier film 10 is peeled off from the ceramic green sheets 11 and a plurality of ceramic green sheets 11 are laminated to correspond to the raw state of the laminate 23. A raw laminate 16 is produced.
【0071】なお、図8(4)に示した生の積層体16
は、前述したように、従来の図7に示した積層体3とな
るべきものであるので、図1に示した積層体23と回路
要素の配置が異なっているが、図1に示した積層体23
となるべき生の積層体には、第2の端子27を与える端
子用ビアホール導体30のための導電性ペースト体が設
けられていることになる。The raw laminate 16 shown in FIG.
Is to be the conventional laminated body 3 shown in FIG. 7 as described above, so that the layout of circuit elements is different from that of the laminated body 23 shown in FIG. Body 23
The conductive laminate for the terminal via-hole conductor 30 for providing the second terminal 27 is provided in the raw laminate to be formed.
【0072】次に、この生の積層体は、積層方向にプレ
スされた後、焼成工程に付される。これによって、図1
に示した積層体23が得られる。このように積層体23
を得た後、必要に応じて、積層体23の第1の端面24
側には、印刷抵抗が形成され、また、絶縁層が形成され
る。また、必要に応じて、第1の端子25を与える導体
膜および第2の端子27を与える端子用ビアホール導体
30の露出する端面上に、たとえば、ニッケルめっきが
施され、さらにその上に金、錫または半田めっきが施さ
れる。Next, the green laminate is pressed in the laminating direction and then subjected to a firing step. As a result, FIG.
Is obtained. Thus, the laminate 23
After obtaining the first end face 24 of the laminate 23, if necessary.
On the side, a printed resistor is formed and an insulating layer is formed. Also, if necessary, for example, nickel plating is applied to the exposed end faces of the conductor film for providing the first terminal 25 and the terminal via-hole conductor 30 for providing the second terminal 27, and further, gold, Tin or solder plating is applied.
【0073】次に、図1に示すように、積層体23の第
1の端面24側に電子部品31および32が実装され、
かつケース33が装着される。なお、ケース33内に樹
脂が充填され、それによって電子部品31および32が
封止されてもよい。Next, as shown in FIG. 1, electronic components 31 and 32 are mounted on the first end face 24 side of the laminate 23,
And the case 33 is mounted. Note that the case 33 may be filled with resin, and the electronic components 31 and 32 may be sealed thereby.
【0074】図2は、この発明の他の実施形態による積
層型セラミック電子部品に備える積層体43を図解的に
示す断面図である。図2において、図1に示した要素に
相当する要素には同様の参照符号を付し、重複する説明
は省略する。FIG. 2 is a sectional view schematically showing a laminate 43 provided in a multilayer ceramic electronic component according to another embodiment of the present invention. In FIG. 2, elements corresponding to the elements shown in FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.
【0075】図2に示した積層型セラミック電子部品の
ための積層体43は、第2の端子27を与える端子用ビ
アホール導体44に特徴がある。すなわち、端子用ビア
ホール導体44は、他のビアホール導体すなわち配線用
ビアホール導体29とは異なる断面寸法、より特定的に
は、配線用ビアホール導体29より大きい断面寸法を有
している。The laminate 43 for the multilayer ceramic electronic component shown in FIG. 2 is characterized by a terminal via-hole conductor 44 for providing the second terminal 27. That is, the terminal via-hole conductor 44 has a cross-sectional dimension different from that of another via-hole conductor, that is, the wiring via-hole conductor 29, and more specifically, has a larger cross-sectional dimension than the wiring via-hole conductor 29.
【0076】このように、端子用ビアホール導体44の
断面寸法を大きくしたのは、図1に示した配線基板38
上の導電ランド39に対する第2の端子27の接合面積
を大きくするためである。前述したような端子用ビアホ
ール導体44のための導電性ペースト体の欠乏の問題
や、導電性ペーストとセラミックとの焼成収縮率の差に
よるクラックやデラミネーションの問題がそれほど深刻
ではない場合には、図2に示したような構造を有利に採
用することができる。The reason why the cross-sectional dimensions of the terminal via-hole conductor 44 are increased is that the wiring board 38 shown in FIG.
This is for increasing the bonding area of the second terminal 27 to the upper conductive land 39. In the case where the problem of the deficiency of the conductive paste for the terminal via hole conductor 44 as described above and the problem of cracks and delamination due to the difference in firing shrinkage between the conductive paste and the ceramic are not so serious, The structure as shown in FIG. 2 can be advantageously employed.
【0077】図3は、この発明のさらに他の実施形態に
よる積層型セラミック電子部品51を図解的に示す断面
図である。FIG. 3 is a sectional view schematically showing a multilayer ceramic electronic component 51 according to still another embodiment of the present invention.
【0078】図3に示した積層型セラミック電子部品5
1は、積層された複数のセラミック層52をもって構成
される積層体53を備えている。この積層体53の積層
方向における第1の端面54側には、第1の端面54に
沿って開口を位置させているキャビティ55が設けら
れ、キャビティ55内には、他の電子部品56が収容さ
れている。また、積層体53において、セラミック層5
2の特定のものに関連して種々の回路要素が設けられて
いる。The multilayer ceramic electronic component 5 shown in FIG.
1 includes a laminated body 53 including a plurality of laminated ceramic layers 52. On the side of the first end face 54 in the stacking direction of the stacked body 53, a cavity 55 having an opening positioned along the first end face 54 is provided, and another electronic component 56 is accommodated in the cavity 55. Have been. In the laminate 53, the ceramic layer 5
Various circuit elements are provided in connection with the two particular ones.
【0079】上述した回路要素として、まず、積層体5
3の第1の端面54側に位置される第1の端子がある。
第1の端子としては、この実施形態では、積層体53の
第1の端面54上に位置される外部導体膜57、キャビ
ティ55内の段部上に位置されるワイヤボンド用パッド
58、およびキャビティ55の底面上に位置されるダイ
ボンド用パッド59がある。As the circuit elements described above, first, the laminate 5
3 there is a first terminal located on the first end face 54 side.
In this embodiment, as the first terminals, the external conductor film 57 located on the first end face 54 of the multilayer body 53, the wire bonding pad 58 located on the step in the cavity 55, and the cavity There is a die bond pad 59 located on the bottom surface of 55.
【0080】また、回路要素として、積層体53の第1
の端面54とは逆の第2の端面60側に位置される第2
の端子61がある。第2の端子61は、図1に示した実
施形態の場合と同様、積層体53の内部から第2の端面
60にまで延びるビアホール導体62の露出する端面に
よって与えられる。Further, as a circuit element, the first
The second end face 60 located on the second end face 60 side opposite to the end face 54
Terminal 61. The second terminal 61 is provided by an exposed end face of the via-hole conductor 62 extending from the inside of the stacked body 53 to the second end face 60, as in the case of the embodiment shown in FIG.
【0081】また、1つの第2の端子61は、これら複
数の端子用ビアホール導体62によって与えられる。ま
た、図3の左側の第2の端子61を与える4つの端子用
ビアホール導体62のうち、左側の2つの端子用ビアホ
ール導体62(a)は、積層体53の内部の回路要素と
電気的に接続されておらず、いわゆるダミーのビアホー
ル導体をもって構成されている。One second terminal 61 is provided by the plurality of terminal via conductors 62. In addition, of the four terminal via-hole conductors 62 that provide the second terminal 61 on the left-hand side of FIG. 3, the two terminal-hole via-hole conductors 62 (a) on the left are electrically connected to circuit elements inside the stacked body 53. They are not connected and are configured with so-called dummy via-hole conductors.
【0082】また、回路要素としては、セラミック層5
2の間の特定の界面に沿って形成されるいくつかの内部
導体膜63、および特定のセラミック層52を貫通する
ように形成されるいくつかの配線用ビアホール導体64
がある。The circuit element is a ceramic layer 5
Some internal conductor films 63 formed along a specific interface between the two, and some wiring via-hole conductors 64 formed so as to penetrate the specific ceramic layer 52
There is.
【0083】前述した電子部品56は、ダイボンド用パ
ッド59に対して電気的に接続されるとともに機械的に
固定され、また、ワイヤボンド用パッド58に対して、
ボンディングワイヤ65を介して電気的に接続された状
態とされる。The above-described electronic component 56 is electrically connected to the die bonding pad 59 and is mechanically fixed.
It is in a state of being electrically connected via bonding wires 65.
【0084】この実施形態の場合にも、前述した実施形
態の場合と同様、積層型セラミック電子部品51に備え
る積層体53を得るための生の積層体を作製するにあた
って、セラミック層52となるべきセラミックグリーン
シートがキャリアフィルムによって裏打ちされた複合シ
ートの状態で、セラミックグリーンシートに貫通孔を設
け、貫通孔内に導電性ペーストを充填することによっ
て、ビアホール導体62および64となる導電性ペース
ト体を形成するとともに、セラミックグリーンシートの
単に一方主面上に、たとえば導電性ペーストを付与する
ことによって、第1の端子としての外部導体膜57、ワ
イヤボンド用パッド58およびダイボンド用パッド5
9、ならびに内部導体膜63のそれぞれを与える導体膜
を形成しておけばよく、セラミックグリーンシートの積
層後または生の積層体の焼成後において、端子となる導
体膜をわざわざ形成する必要がない。In this embodiment, as in the case of the above-described embodiment, the ceramic layer 52 should be used in producing a green laminate for obtaining the laminate 53 provided in the multilayer ceramic electronic component 51. In the state of the composite sheet in which the ceramic green sheet is lined with a carrier film, a through-hole is provided in the ceramic green sheet, and a conductive paste is filled in the through-hole to form a conductive paste body to be the via-hole conductors 62 and 64. The external conductor film 57 serving as the first terminal, the wire bonding pad 58 and the die bonding pad 5 are formed and provided on one main surface of the ceramic green sheet, for example, with a conductive paste.
9 and the internal conductor film 63 may be formed, and it is not necessary to form a conductor film to be a terminal after laminating the ceramic green sheets or firing the green laminate.
【0085】以上説明した図1ないし図3に示した各実
施形態では、端子用ビアホール導体30、44または6
2の第2の端面26または60から露出する端面のみに
よって、第2の端子27または61が与えられているの
で、第2の端子27または61は、積層体23、43ま
たは53の側面には形成されない。しかしながら、第2
の端子と接続される配線基板の導電ランドとの間で半田
フィレットが設計上必要であり、第2の端子が積層体の
側面上にも形成されることが必要な場合には、図4、図
5または図6を参照して説明するような構造が採用され
る。In each of the embodiments shown in FIGS. 1 to 3 described above, the terminal via-hole conductor 30, 44 or 6
The second terminal 27 or 61 is provided only by the end face exposed from the second end face 26 or 60 of the second 2, so that the second terminal 27 or 61 is provided on the side surface of the laminate 23, 43 or 53. Not formed. However, the second
In the case where a solder fillet is required for design between the terminal and the conductive land of the wiring board to be connected, and the second terminal needs to be formed also on the side surface of the laminate, FIG. A structure as described with reference to FIG. 5 or FIG. 6 is employed.
【0086】図4ないし図6には、複数の積層型セラミ
ック電子部品1を後で分割することによって取り出すこ
とが予定された、複数の生の積層体または複数の積層体
に相当する部分を集合させたマザー積層体71の一部が
断面図で図解的に示されている。FIGS. 4 to 6 show a plurality of raw laminates or portions corresponding to a plurality of laminates which are to be taken out by dividing the plurality of laminated ceramic electronic components 1 later. A part of the mother laminated body 71 is schematically shown in a cross-sectional view.
【0087】図4に示したマザー積層体71には、通常
のビアホールタイプの端子用ビアホール導体72が設け
られている。図5に示したマザー積層体71には、スル
ーホールタイプの端子用ビアホール導体73が設けられ
ている。図6に示したマザー積層体71には、スルーホ
ールタイプであって、貫通孔74を充填しない状態で貫
通孔74の内周面上にのみ付与された導電性ペーストに
よって与えられた端子用ビアホール導体75が設けられ
ている。The mother laminate 71 shown in FIG. 4 is provided with a normal via-hole type terminal via-hole conductor 72. The mother laminate 71 shown in FIG. 5 is provided with a through-hole type terminal via-hole conductor 73. The mother laminated body 71 shown in FIG. 6 is of a through-hole type, and is a terminal via hole provided by a conductive paste provided only on the inner peripheral surface of the through hole 74 without filling the through hole 74. A conductor 75 is provided.
【0088】これらのマザー積層体71において、個々
の積層型セラミック電子部品のための積層体を取り出す
ため、1点鎖線で示すような分割線76に沿って分割す
るように切断したとき、端子用ビアホール導体72、7
3および75は、積層体の側面にも露出した状態とする
ことができる。In order to take out the laminated body for each laminated ceramic electronic component from these mother laminated bodies 71, when the mother laminated body 71 is cut along a dividing line 76 as shown by a dashed line, the terminal Via hole conductors 72, 7
3 and 75 can also be exposed on the side surfaces of the laminate.
【0089】[0089]
【発明の効果】以上のように、この発明に係る積層型セ
ラミック電子部品によれば、搭載部品への接続のために
積層体の第1の端面側に位置される第1の端子が、第1
の端面側に形成される導体膜によって与えれるが、配線
基板への接続のために積層体の第2の端面側に位置され
る第2の端子が、積層体の内部から第2の端面にまで延
びる端子用ビアホール導体の露出する端面によって与え
られる。As described above, according to the multilayer ceramic electronic component of the present invention, the first terminal located on the first end face side of the multilayer body for connection to the mounted component is the first terminal. 1
Is provided by a conductive film formed on the end face side of the laminate, and a second terminal located on the second end face side of the laminate for connection to the wiring board is connected from the inside of the laminate to the second end face. This is provided by the exposed end face of the terminal via-hole conductor extending up to.
【0090】したがって、このような積層型セラミック
電子部品に備える積層体を得るための生の積層体を作製
するにあたっては、生の積層体を構成するセラミックグ
リーンシートに貫通孔を設け、貫通孔内に導電性ペース
トを充填することによって、ビアホール導体となる導電
性ペースト体を形成するとともに、セラミックグリーン
シートの単に一方主面上に導体膜を形成しておけばよ
い。すなわち、生の積層体を得た後、あるいは生の積層
体を焼成した後において、端子となるべき導体膜の形成
工程を実施することなく、第1および第2の端面の双方
に端子が形成された積層体を得ることができる。Therefore, when producing a green laminate for obtaining a laminate provided in such a multilayer ceramic electronic component, a through-hole is provided in the ceramic green sheet constituting the green laminate, and a through hole is formed. Is filled with a conductive paste to form a conductive paste serving as a via-hole conductor, and a conductive film may be formed simply on one main surface of the ceramic green sheet. That is, after the green laminate is obtained or after the green laminate is fired, the terminals are formed on both the first and second end surfaces without performing the step of forming the conductor film to be the terminals. The obtained laminated body can be obtained.
【0091】また、上述のことから、セラミックグリー
ンシートは、積層される段階まで、キャリアフィルムに
よって裏打ちされた状態で取り扱うことができ、このキ
ャリアフィルムによって裏打ちされた状態のまま、上述
のような貫通孔の形成、ならびに導電性ペースト体の形
成のための導電性ペーストの付与および導体膜の形成を
行なうことができる。そのため、このような導電性ペー
スト体の形成および導体膜の形成を、高い精度をもって
実施することができ、積層型セラミック電子部品の小型
化かつ配線の高密度化を有利に図ることが可能になる。Further, from the above, the ceramic green sheets can be handled in a state of being backed by a carrier film until the stage of lamination, and the above-described through-holes can be handled while being backed by the carrier film. It is possible to form a hole, apply a conductive paste for forming a conductive paste body, and form a conductive film. Therefore, the formation of the conductive paste body and the formation of the conductor film can be performed with high accuracy, and the miniaturization of the multilayer ceramic electronic component and the high density of the wiring can be advantageously achieved. .
【0092】特に、複数の積層型セラミック電子部品を
後で分割することによって取り出すことが予定されたマ
ザー積層体に対する導体膜の形成のための印刷、あるい
は、キャビティが形成された生の積層体に対する導体膜
の形成のための印刷には、高い信頼性および高い精度を
確保することが比較的難しいが、この発明によれば、こ
のようなマザー積層体またはキャビティが形成された生
の積層体に対する印刷を行なう必要がないので、このよ
うな印刷工程において生じ得る不良に遭遇することがな
く、そのため、歩留まりを向上させることができるとと
もに、コストの低減を図ることができる。In particular, printing for forming a conductive film on a mother laminate, which is to be taken out by dividing a plurality of laminated ceramic electronic components later, or on a raw laminated body having a cavity formed therein It is relatively difficult to ensure high reliability and high accuracy in printing for forming a conductive film, but according to the present invention, such a mother laminate or a raw laminate in which a cavity is formed is used. Since there is no need to perform printing, there is no possibility of encountering a defect that may occur in such a printing process, so that the yield can be improved and the cost can be reduced.
【0093】また、この発明では、前述したように、配
線基板への接続のための第2の端子が、端子用ビアホー
ル導体によって与えられていて、このようなビアホール
導体は、積層体に食い込んだ状態となっているので、積
層体の表面上に単に形成される導体膜に比べると、積層
体からの剥離または離脱に対する強度がはるかに高い。
そのため、この積層型セラミック電子部品を実装する配
線基板への取り付け強度を高めることができ、このよう
な積層型セラミック電子部品を備える電子装置の衝撃強
度を高めることができる。Further, in the present invention, as described above, the second terminal for connection to the wiring board is provided by the terminal via-hole conductor, and such a via-hole conductor cuts into the laminate. Since it is in a state, the strength against peeling or detachment from the laminate is much higher than that of a conductor film simply formed on the surface of the laminate.
Therefore, the mounting strength of the multilayer ceramic electronic component to a wiring board on which the multilayer ceramic electronic component is mounted can be increased, and the impact strength of an electronic device including such a multilayer ceramic electronic component can be increased.
【0094】また、生の積層体を焼成した後での端子形
成のための導電性ペーストの印刷および焼付工程が不要
であるので、このような焼付工程において、導電性ペー
ストに含まれる成分の積層体内への不所望な拡散が生じ
るといった問題を回避でき、積層体において特性不良を
招くことがない。In addition, since the step of printing and baking a conductive paste for forming the terminals after firing the green laminate is unnecessary, the lamination of the components contained in the conductive paste is performed in such a baking step. The problem that undesirable diffusion into the body occurs can be avoided, and the laminated body does not cause poor characteristics.
【0095】この発明において、1つの第2の端子が、
複数の端子用ビアホール導体によって与えられたり、第
2の端子を与える端子用ビアホール導体の断面寸法が大
きくされたりしていると、配線基板上の導電ランドに対
する接合面積を大きくすることができ、そのため、配線
基板との間での接合強度を高めることができる。In the present invention, one second terminal is
If the terminal via-hole conductor that provides the second terminal is provided with a plurality of terminal via-hole conductors or the cross-sectional dimension of the terminal via-hole conductor that provides the second terminal is increased, the bonding area to the conductive land on the wiring board can be increased. And the bonding strength with the wiring board can be increased.
【0096】特に、端子用ビアホール導体の断面寸法を
大きくするのではなく、1つの第2の端子を、複数の端
子用ビアホール導体によって与えるようにすると、ビア
ホール導体のための導電性ペーストがキャリアフィルム
を剥離する際に奪われたり、導電性ペーストとセラミッ
クとの焼成収縮率の差によって、クラックやデラミネー
ションが生じやすくなったりする、という問題を回避す
ることができる。In particular, when the one second terminal is provided by a plurality of terminal via-hole conductors, instead of increasing the cross-sectional dimensions of the terminal via-hole conductor, the conductive paste for the via-hole conductor becomes a carrier film. It is possible to avoid problems such as cracking or delamination easily occurring due to deprivation during peeling or a difference in firing shrinkage between the conductive paste and the ceramic.
【0097】また、この発明において、生の積層体を作
製するとき、端子用ビアホール導体を形成する導電性ペ
ースト体の一部を生の積層体の側面に露出させるよう
に、生の積層体を切断するようにすれば、端子用ビアホ
ール導体の一部を、積層体の側面に露出させることがで
きる。そして、このように、端子用ビアホール導体を積
層体の側面に露出させると、第2の端子と接続される配
線基板の導電ランドとの間で半田フィレットを形成する
ことができ、配線基板との接続の信頼性をより高めるこ
とができる。Further, in the present invention, when the raw laminate is manufactured, the raw laminate is formed such that a part of the conductive paste forming the terminal via-hole conductor is exposed to the side surface of the raw laminate. By cutting, a part of the terminal via-hole conductor can be exposed on the side surface of the laminate. When the terminal via-hole conductor is exposed on the side surface of the multilayer body, a solder fillet can be formed between the second terminal and the conductive land of the wiring board connected to the second terminal. The reliability of the connection can be further improved.
【図1】この発明の一実施形態による積層型セラミック
電子部品21を、これを実装する配線基板38とともに
図解的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing a multilayer ceramic electronic component 21 according to an embodiment of the present invention, together with a wiring board 38 on which the multilayer ceramic electronic component 21 is mounted.
【図2】この発明の他の実施形態による積層型セラミッ
ク電子部品に備える積層体43を図解的に示す断面図で
ある。FIG. 2 is a sectional view schematically showing a laminate 43 provided in a multilayer ceramic electronic component according to another embodiment of the present invention.
【図3】この発明のさらに他の実施形態による積層型セ
ラミック電子部品51を図解的に示す断面図である。FIG. 3 is a sectional view schematically showing a multilayer ceramic electronic component 51 according to still another embodiment of the present invention.
【図4】この発明のさらに他の実施形態を説明するため
のもので、複数の積層型セラミック電子部品を得るため
のマザー積層体71の一部を図解的に示す断面図であ
る。FIG. 4 is a cross-sectional view schematically illustrating a part of a mother laminated body 71 for obtaining a plurality of laminated ceramic electronic components, for explaining still another embodiment of the present invention.
【図5】この発明のさらに他の実施形態を説明するため
の図4に相当する図である。FIG. 5 is a diagram corresponding to FIG. 4 for explaining still another embodiment of the present invention.
【図6】この発明のさらに他の実施形態を説明するため
の図4に相当する図である。FIG. 6 is a diagram corresponding to FIG. 4 for explaining still another embodiment of the present invention.
【図7】この発明にとって興味ある従来の積層型セラミ
ック電子部品1を図解的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing a conventional multilayer ceramic electronic component 1 which is interesting for the present invention.
【図8】図7に示した積層型セラミック電子部品1の製
造方法に含まれる典型的な工程を順次図解的に示す断面
図である。8 is a cross-sectional view schematically illustrating typical steps included in the method for manufacturing the multilayer ceramic electronic component 1 illustrated in FIG. 7 in order.
10 キャリアフィルム 11 セラミックグリーンシート 12 複合シート 13,74 貫通孔 14 導電性ペースト体 15 導電性ペースト膜 21,51 積層型セラミック電子部品 22,52 セラミック層 23,43,53 積層体 24,54 第1の端面 25 第1の端子 26,60 第2の端面 27,61 第2の端子 28,63 内部導体膜 29,64 配線用ビアホール導体 30,44,62,72,73,75 端子用ビアホー
ル導体 31,32,56 電子部品 33 ケース 38 配線基板 39 導電ランド 40 半田 41 電子装置 57 外部導体膜 58 ワイヤボンド用パッド 59 ダイボンド用パッド 71 マザー積層体 76 分割線Reference Signs List 10 carrier film 11 ceramic green sheet 12 composite sheet 13, 74 through hole 14 conductive paste body 15 conductive paste film 21, 51 laminated ceramic electronic component 22, 52 ceramic layer 23, 43, 53 laminated body 24, 54 first End surface 25 First terminal 26, 60 Second end surface 27, 61 Second terminal 28, 63 Internal conductor film 29, 64 Via hole conductor for wiring 30, 44, 62, 72, 73, 75 Via hole conductor for terminal 31 , 32, 56 Electronic component 33 Case 38 Wiring board 39 Conductive land 40 Solder 41 Electronic device 57 External conductor film 58 Pad for wire bond 59 Pad for die bond 71 Mother laminated body 76 Dividing line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/11 H05K 3/40 D 3/40 K H01L 23/12 B N Fターム(参考) 5E317 AA01 AA22 AA24 BB04 BB11 CC22 CC25 CD21 CD34 GG16 5E346 AA12 AA15 AA38 AA43 AA60 BB01 BB16 CC17 CC31 DD02 DD34 EE24 EE29 FF18 FF35 GG04 GG06 GG08 HH32 HH33──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/11 H05K 3/40 D 3/40 K H01L 23/12 BNF term (Reference) 5E317 AA01 AA22 AA24 BB04 BB11 CC22 CC25 CD21 CD34 GG16 5E346 AA12 AA15 AA38 AA43 AA60 BB01 BB16 CC17 CC31 DD02 DD34 EE24 EE29 FF18 FF35 GG04 GG06 GG08 HH32 HH33
Claims (10)
構成され、かつ回路要素を含む積層体と、搭載部品への
接続のために前記積層体の第1の端面側に位置される第
1の端子と、配線基板への接続のために前記積層体の前
記第1の端面とは逆の第2の端面側に位置される第2の
端子とを備える、積層型セラミック電子部品であって、 前記第1の端子は、前記第1の端面側に形成される導体
膜によって与えられるとともに、前記第2の端子は、前
記積層体の内部から前記第2の端面にまで延びる端子用
ビアホール導体の露出する端面によって与えられる、積
層型セラミック電子部品。1. A laminate comprising a plurality of laminated ceramic layers and including a circuit element, and a first terminal located on a first end face side of the laminate for connection to a mounted component. And a second terminal located on a second end face side opposite to the first end face of the laminate for connection to a wiring board, wherein: The first terminal is provided by a conductor film formed on the first end face side, and the second terminal is provided by exposing a terminal via-hole conductor extending from the inside of the laminate to the second end face. The multilayer ceramic electronic component is provided by the end face.
子用ビアホール導体によって与えられる、請求項1に記
載の積層型セラミック電子部品。2. The multilayer ceramic electronic component according to claim 1, wherein one second terminal is provided by a plurality of via-hole conductors for the terminal.
記端子用ビアホール導体は、その一部に前記回路要素と
電気的に接続されていないものを含む、請求項2に記載
の積層型セラミック電子部品。3. The multilayer type according to claim 2, wherein the plurality of terminal via-hole conductors that provide one second terminal include those that are not electrically connected to the circuit element in a part thereof. Ceramic electronic components.
配線のための配線用ビアホール導体を含み、前記端子用
ビアホール導体は、前記配線用ビアホール導体とは異な
る断面寸法を有する、請求項1ないし3のいずれかに記
載の積層型セラミック電子部品。4. The circuit element includes a wiring via-hole conductor for wiring inside the laminate, and the terminal via-hole conductor has a cross-sectional dimension different from that of the wiring via-hole conductor. 4. The multilayer ceramic electronic component according to any one of 1 to 3.
用ビアホール導体より大きい断面寸法を有する、請求項
4に記載の積層型セラミック電子部品。5. The multilayer ceramic electronic component according to claim 4, wherein said terminal via-hole conductor has a larger cross-sectional dimension than said wiring via-hole conductor.
ているキャビティを有する、請求項1ないし5のいずれ
かに記載の積層型セラミック電子部品。6. The multilayer ceramic electronic component according to claim 1, further comprising a cavity having an opening located along the first end face.
体の側面に露出する部分を有する、請求項1ないし6の
いずれかに記載の積層型セラミック電子部品。7. The multilayer ceramic electronic component according to claim 1, wherein the terminal via-hole conductor has a portion exposed on a side surface of the multilayer body.
層型セラミック電子部品の製造方法であって、 キャリアフィルムによってセラミックグリーンシートが
裏打ちされた複合シートを得る工程と、 前記複合シートにおける少なくとも前記セラミックグリ
ーンシートを貫通するように貫通孔を設ける工程と、 前記貫通孔内に導電性ペーストを充填することによって
導電性ペースト体を形成する工程と、 前記複合シートにおける前記セラミックグリーンシート
の外側に向く主面上に導電性ペーストを付与することに
よって導電性ペースト膜を形成する工程と、 前記キャリアフィルムを前記セラミックグリーンシート
から剥離する工程と、 複数の前記セラミックグリーンシートを積層することに
よって前記積層体の生の状態のものを作製する工程と、 生の前記積層体を焼成する工程とを備え、 前記導電性ペースト膜の少なくとも一部が前記第1の端
子を与える前記導体膜を形成し、前記導電性ペースト体
の少なくとも一部が前記端子用ビアホール導体を形成す
る、積層型セラミック電子部品の製造方法。8. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein a step of obtaining a composite sheet in which a ceramic green sheet is lined with a carrier film; A step of providing a through hole so as to penetrate the ceramic green sheet; a step of forming a conductive paste body by filling a conductive paste in the through hole; and a step outside the ceramic green sheet in the composite sheet. A step of forming a conductive paste film by applying a conductive paste on the main surface facing; a step of peeling the carrier film from the ceramic green sheet; and a step of stacking a plurality of the ceramic green sheets. Manufacture of raw body And baking the raw laminate. At least a portion of the conductive paste film forms the conductor film that provides the first terminal, and at least a portion of the conductive paste body A method for manufacturing a multilayer ceramic electronic component, wherein the terminal via-hole conductor is formed.
端子用ビアホール導体を形成する前記導電性ペースト体
の一部を前記生の積層体の側面に露出させるように、前
記生の積層体を切断する工程を含む、請求項8に記載の
積層型セラミック電子部品の製造方法。9. The step of fabricating the raw laminate includes forming the raw laminate such that a part of the conductive paste forming the terminal via-hole conductor is exposed to a side surface of the raw laminate. The method for manufacturing a multilayer ceramic electronic component according to claim 8, comprising a step of cutting the body.
積層型セラミック電子部品と、前記第1の端子を与える
前記導体膜を介して電気的に接続された状態で前記積層
体の前記第1の端面側に搭載された搭載部品と、前記積
層体の前記第2の端面に対向するように配置されかつ前
記第2の端子を与える前記端子用ビアホール導体の端面
を介して電気的に接続された状態で前記積層型セラミッ
ク電子部品を実装する配線基板とを備える、電子装置。10. The multilayer ceramic electronic component according to claim 1, wherein said multilayer ceramic electronic component is electrically connected to said multilayer ceramic electronic component via said conductor film providing said first terminal. 1 and electrically connected to a mounting component mounted on an end face side of the stack via an end face of the terminal via-hole conductor which is arranged to face the second end face of the laminate and provides the second terminal. And a wiring board on which the multilayer ceramic electronic component is mounted in the separated state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174250A JP2002368426A (en) | 2001-06-08 | 2001-06-08 | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174250A JP2002368426A (en) | 2001-06-08 | 2001-06-08 | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368426A true JP2002368426A (en) | 2002-12-20 |
Family
ID=19015561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174250A Pending JP2002368426A (en) | 2001-06-08 | 2001-06-08 | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368426A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347648A (en) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | Multi-layered electronic component and its manufacturing method |
| JPWO2014181697A1 (en) * | 2013-05-08 | 2017-02-23 | 株式会社村田製作所 | Multilayer wiring board |
| JP2023528862A (en) * | 2020-06-02 | 2023-07-06 | ファーストキャップ・システムズ・コーポレイション | Housing for chip form ultracapacitor |
-
2001
- 2001-06-08 JP JP2001174250A patent/JP2002368426A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347648A (en) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | Multi-layered electronic component and its manufacturing method |
| JPWO2014181697A1 (en) * | 2013-05-08 | 2017-02-23 | 株式会社村田製作所 | Multilayer wiring board |
| JP2023528862A (en) * | 2020-06-02 | 2023-07-06 | ファーストキャップ・システムズ・コーポレイション | Housing for chip form ultracapacitor |
| US12315675B2 (en) | 2020-06-02 | 2025-05-27 | Fastcap Ultracapacitors Llc | Housing for chip form ultracapacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3531573B2 (en) | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device | |
| JP5188256B2 (en) | Capacitor component manufacturing method | |
| JP5278149B2 (en) | Circuit board and circuit module | |
| JP2005072095A (en) | Electronic circuit unit and manufacturing method therefor | |
| JP3888263B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| WO2005071744A1 (en) | Multilayer electronic part and structure for mounting multilayer electronic part | |
| KR100748238B1 (en) | Non-Shrinkable Ceramic Substrate and Manufacturing Method Thereof | |
| US20130050957A1 (en) | Electronic component incorporating board and composite module | |
| JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
| JP2004247334A (en) | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure | |
| JPH10335823A (en) | Multilayer ceramic circuit board and method of manufacturing the same | |
| JP2001284811A (en) | Multilayered ceramic electronic component, its manufacturing method and electronic device | |
| JP2004056115A (en) | Multilayer wiring board | |
| JP4370663B2 (en) | MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP2002368426A (en) | Multilayer ceramic electronic component, method of manufacturing the same, and electronic device | |
| JP2007251192A (en) | Electronic component mounting board | |
| KR100882101B1 (en) | Manufacturing method of non-contraction ceramic substrate | |
| KR100956212B1 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP2001160681A (en) | Multilayer ceramic board and its manufacturing method | |
| JP2000188475A (en) | Manufacture of ceramic multilayer substrate | |
| JP2002270989A (en) | Ceramic electronic component and method of manufacturing the same | |
| JP2002335081A (en) | Multilayer wiring board and method of manufacturing the same | |
| JPH0734511B2 (en) | Electronic component mounting structure of multilayer board and mounting method thereof | |
| JP2002344145A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP2002026527A (en) | Laminated wiring board and its manufacturing method |