JP2002507325A - ｐｎ接合を有するＳｉＣ半導体装置 - Google Patents

Abstract

(57)【要約】 ドーピングされた炭化珪素（ＳｉＣ）からなり、第１の導体形式の層（１）とその上の第２の導体形式の層（２）とからなるｐｎ接合を具備し、前記第２の層のエッジに、エッジターミネーション（ＪＴＥ）（３）が設けられ、該ターミネーションの外側境界に向かって、徐々に、または、連続的に、有効シート電荷密度が減少する平坦構造の半導体装置であって、前記ｐｎ接合およびそのＪＴＥが、第３の層（４）によって被覆されていることを特徴とする。

Description

【発明の詳細な説明】 ｐｎ接合を有するＳｉＣ半導体装置 技術分野 この発明は、ドーピングされた炭化珪素（ＳｉＣ）を含み、第１の導電層と第 ２の導電層とからなり、これらの層の少なくとも一方のエッジにエッジターミネ ーション（ＪＴＥ）が設けられ、前記ターミネーションの外側境界に向かって徐 々に、または、連続的に減少する有効シート電荷密度を有するｐｎ接合を示す平 坦構造の半導体装置に関するものである。 背景技術 ベース材料としての炭化珪素に基づく半導体装置は、高温、高電力用途と関連 して、高い放射線条件下で使用されるように、継続して開発が行われている。そ のような環境下において、従来の半導体は満足に作動しない。評価では、パワー ＭＩＳＦＥＴ形式のＳｉＣ半導体およびＳｉＣに基づくダイオード整流器は、よ り大きな電圧および温度範囲、例えば、６５０〜８００℃にわたって作動可能で あり、低い損失および高い動作周波数のような良好なスイッチング特性を示し、 それにも関わらず、対応するシリコン装置と比較して２０倍小さい体積を有する ことが示されている。これらのとり得る改良は、炭化珪素の、シリコンよりも好 ましい材料特性、例えば、高い降伏電圧(シリコンより最大１０倍高い)、高い熱 伝導率（シリコンより３倍以上高い）および高いエネルギバンドキャップ（Ｓｉ Ｃの結晶構造の内の１つである６Ｈ−ＳｉＣに対して２．８６ｅＶ）に基づいて いる。 ＳｉＣ半導体技術は、比較的新しく、多くの側面において未成熟である。Ｓｉ Ｃ半導体装置が実験的に理解され、かつ、大規模生産が現実のものとなるまでに 解決されなければならない多くの重要な製造上の問題が存在する。このことは、 高電力、高電圧のアプリケーションに使用する装置に、特に当てはまる。 高電圧ダイオードまたは電圧吸収ｐｎ接合を有する他の形式の半導体装置を製 造するときに、克服しなければならない困難性の１つは、接合のエッジに、適正 な接合ターミネーションを製造することである。接合の周囲における電場は、通 常、接合の大部分における電場と比較して強くなっている。接合の周囲における この電場の増大は、表面電荷の存在によりさらに強化される。ｐｎ接合のエッジ における高い電場は、接合のエッジにおける電圧降伏またはフラッシュオーバー のみならず、電圧ドリフトとして知られる阻止電圧の不安定性を生ずるおそれが 高いことを意味している。 上述した不都合を回避するために、接合が表面に到達する電場集中を低減する ことが非常に重要になる。デバイスの表面を不動態化する努力と組み合わせて、 表面における電場を、例えば、表面におけるｐｎ接合の現れ方に影響を与えるこ とにより、平坦化するための方策がとられている。一例として、シリコン動力デ バイスから、ｐｎ接合に対して一定角度に、エッジの表面をラップ盤で磨き（研 磨し、サンドブラストをかけ、エッチングし）、それによって電場を平坦化する ことが知られている。他の公知の技術は、接合の、高濃度にドーピングされた側 における電荷の量を、該高濃度にドーピングされた層の電荷量が、接合の最外縁 、いわゆる接合ターミネーション外延（ＪＴＥ）に向かって減少するような方法 で、徐々に減少させることである。シリコン技術から公知の、ＳｉデバイスのＪ ＴＥを達成するために使用される方法は、主として、ＳｉＣの高い硬度および適 正なＳｉＣ不純物の極度に低い拡散率のために、必ずしも、ベース材料としてＳ ｉＣを有するデバイスに直接移行させることはできない。Ｓｉデバイスの製造時 には通常の技術であるドーピングエレメントのイオン注入は、マスターすること が困難であり、かつ、ＳｉＣに対しては、まだ十分に開発されていないが、多分 、依然として、最も有望なＳｉＣのドーピング方法である。しかしながら、イオ ン注入は、考慮すべきファクタであるＳｉＣ結晶への損傷を導入する。 エピタキシャルに構成されたｐｎおよびショットキー接合を有する６Ｈ−Ｓｉ Ｃからなる高電圧ダイオードが、実験的に製造された（例えば、M.Bhatnagar an d B.J.Baliga,IEEE Trans.Electron Devices,Vol.40,No.3,pp645-655,March 199 3または、P.G.Neudeck,D.J.Larkin,J.A.Powell,L.G.Matus and C.S.Salupo,Appl .Phys.Lett.Vol.64,No.11,14 March 1994,pp1386-1388を参照のこと。）。Ｓ ｉＣ装置に関連するいくつかの問題は解決されたが、接合のエッジにおける電場 集中に関連する問題の信頼性のある解決策は、まだ提案されていない。 Ｓｉから構成されたｐｎ接合における接合ターミネーション外延の原理に一致 する半導体装置を達成するための方法またはデバイスは、ＳｉＣが接合のベース 材料を構成する場合のデバイスに対しては公知ではない。平坦なＪＥＴを有する ｐｎ接合を具備するＳｉＣデバイスに到達するための解決策は、公開されていな い米国特許出願第０８／６８３０５９号に記載されており、その内容は、参照に よりこの明細書中に組み込まれている。そこに記載されている解決策は、表面ド ーピングおよび表面電場を制御するために、ゾーンとも呼ばれるＪＴＥの集中的 な領域のイオン注入により、エッジに向かってＪＴＥの電荷を徐々に減少させる ことを含んでいる。イオン注入により構造的に損傷を受けた表面上には、連続的 な不動態層が成長または堆積されなければならない。 発明の詳細な説明 この発明は、ｐｎ接合およびそのＪＴＥが平坦な構造を有し、上述した問題が 回避されるＳｉＣデバイスのＪＴＥ構造を記載することを目的としている。この 発明の他の目的は、構成部品の表面における電場を最小化することでもある。不 動態層へのデバイス表面の海面における低い横方向電場は、デバイスの適正な機 能にとってきわめて重要である。不必要な電場のピークは、デバイスの短時間お よび長時間安定性にとって有害である。 この目的は、ｐｎ接合とそのＪＴＥが第３の層によって被覆された、導入部分 において定義された形式の半導体装置を提供することにより達成される。この層 は、業界において公知であり、かつ、望ましい層の形式に適しているが、好まし い態様によれば、エピタキシャルに成長した層である、任意の方法によって形成 または適用された層でよい。 この発明の一側面は、ｐｎ接合を有する平坦構造の半導体装置から構成されて いる。ｐｎ接合を構成するｐ導体層およびｎ導体層の両方が、ドーピングされた 炭化珪素から構成されている。高濃度にドーピングされたｐｎ接合の層のエッジ は、徐々にまたは連続して減少する有効シート電荷密度を有する電荷プロファイ ルを示している。有効シート電荷密度は、主接合領域の周辺における初期値から 、接合外延の最外縁において、ほとんどゼロの有効シート電荷密度まで半径方向 に減少している。この発明の特徴は、その接合ターミネーション外延を有する上 述したｐｎ接合が、ドーピングされまたはドーピングされていないＳｉＣの層で ある第３の層の下に埋め込まれることである。第３の層は、エピタキシャルに成 長した層であることが好ましい。 有効シート電荷密度は、ＪＴＥ領域または第３の層の厚さにわたる体積ドーピ ング濃度の積分に等しい。一定のドーピング濃度の場合には、有効シート電荷密 度は、ドーピング濃度と、ドーピングされた層の厚さの積に等しい。 請求項１に特定されたような特徴を有するデバイスを製造することにより、損 傷のない第３の層、例えば、エピタキシャル層が、例えば、トランジスタの製造 における不動態化ステップのために準備される。第３の層は、電場におけるより 低いピークを生じ、不動態層における応力を低減する。 この発明の特徴は、第３の層が、ｐ型導体層またはｎ型導体層のいずれかでよ く、好ましい一態様によれば、エピタキシャルに成長される。 この発明の他の側面は、請求項４に特定されているように、第３の層自体がＪ ＴＥの領域として使用されることである。したがって、処理ステップの数は、電 場の所定の低減に対して最小化される。この発明の他の側面は、請求項５に特定 されているように、多くの領域が、第３の層にイオン注入されたものであるとい う事実を含んでいる。 さらに、この発明の他の側面は、不動態層によってデバイスが被覆されてもよ いということである。 例えば、ＭＩＳＦＥＴ，ＪＦＥＴ，ＦＣＴまたはＩＧＢＴを製造するときに、 第３の層は、デバイスの形式によって、ドリフト領域、ベース領域またはチャネ ル領域として使用されてもよい。 さらに、この発明の他の側面は、上述したＳｉＣ半導体装置を製造する方法を 含んでいる。 図面の簡単な説明 図１は、デバイスのＪＴＥとしてイオン注入された領域を有する平坦なｐｎ接 合を示している。ｐｎ接合およびそのＪＴＥは、ＪＴＥと同じ導電形式のもので あるエピタキシャル層として図面に例示されている第３の層の下に埋め込まれて いる。 図２は、デバイスのＪＴＥの一部としてイオン注入された領域を有する平坦な ｐｎ接合を示している。ｐｎ接合は、ＪＴＥと同じ導電形式のものであるエピタ キシャル層として図面に例示されている第３の層の下に埋め込まれており、第３ の層は、ＪＴＥの最外領域として機能する。 図３は、デバイスのＪＴＥの一部としてイオン注入された領域を有する平坦な ｐｎ接合を示している。ｐｎ接合は、ＪＴＥと同じ導電形式の第３の層の下に埋 め込まれている。ＪＴＥの最外領域は第３の層内に埋め込まれている。 図４は、図１と同様のデバイスを示しており、ここでは、第３の層は、基板と 同じ導電形式のものである。 図５は、図２と同様のデバイスを示しており、ここでは、第３の層は、基板と 同じ導電形式のものである。 図６は、図３と同様のデバイスを示しており、ここでは、第３の層は、基板と 同じ導電形式のものである。 図７は、第３の層のないデバイスの表面における電場を、ｐｎ接合からの距離 の関数として示している。 図８は、第３の層、例えば、エピタキシャル成長した層が存在するときの２領 域ＪＴＥに対して、デバイスの表面における電場を、ｐｎ接合からの距離の関数 として示している。 図９は、第３の層が第３の領域を構成するときの３領域ＪＴＥに対して、デバ イス表面における電場を、ｐｎ接合からの距離の関数として示している。 実施形態の説明 以下、この発明を、図面を参照した複数の実施形態について以下に説明する。 図１は、この発明による、エピタキシャル層（これに制限されない）のような 第３の層の下に埋め込まれるＪＴＥを有する平坦なデバイスを示している。半導 体装置は、炭化珪素をベース材料とする、ｐｎ接合によって例示されている。 以下に説明される平坦なＪＴＥの製造は、新しいものではない。以下に説明さ れる平坦なＪＴＥは、この発明の使用を明確にするために、この発明の説明に含 められている。 図１および図４に示されたデバイスは、この発明の第１の実施形態を例示して いる。図１に示されるデバイスは、ドーピングされた導電性ＳｉＣから成る基板 １の上に構築されている。高濃度にドーピングされたｐ型導電領域２は、イオン 注入を使用して構成されている。不純物として、アルミニウム、ホウ素またはガ リウムを使用することができる。ドーピングされた基板１は、そのｐ型導電領域 ２とともに、領域１が第１の層を構成し、領域２が第２の層の一部であるｐｎ接 合を構成する。第２の段階において、その後にイオン注入が行われる同心の領域 のマスキングを用いて、ＪＴＥ３が構成される。ＪＴＥの第１の領域３ａは、該 領域３ａの外側の基板の全体領域をマスキングすることによって構成される。そ の後のイオン注入中に、領域３ａはｐ型ドーピングされた領域になり、領域２は より高濃度にドーピングされた領域となる。次の段階において、領域３ｂの外側 の全体がマスキングされ、高濃度にドーピングされた領域２，領域３ａおよび領 域３ｂがイオン注入され、その結果、領域３ａのドーピング濃度は、領域３ｂよ りも高くなる。領域３ａのドーピング濃度は、２つの連続したイオン注入の結果 である。ＪＴＥ外延の他の領域３ｃは、その後イオン注入される領域３ｃの外側 を全てマスキングすることにより構成されてもよい。これに代えて、逆の方法が 使用されてもよい。すなわち、第１の段階において、ＪＴＥの領域全体がマスキ ングせずに残され、最外領域３ｄの最終投与量に等しい投与量でイオン注入され る。次の段階において、最外領域以外の全ての領域がマスキングされずに残され て、全投与量が、１つを除いて最外領域における最終投与量に等しくなるように イオン注入が行われる。マスキングは、その後、ＪＴＥの全ての領域に対して繰 り返される。 他の実施形態において、基板１はｐ型導電性であり、注入領域２はｎ型導電性 のＪＴＥを有している。 ＪＴＥの異なる領域における結果としての電荷密度は、ｐｎ接合からデバイス のエッジに向かう方向に沿って、ｐｎ接合における初期値から減少する。ＪＴＥ の領域境界において、電場が、動作中にピーク値に到達する。これらのピークの 高さは、使用される領域の数に依存し、領域の数が増えるほど、減少する。上述 した例では、ＪＴＥは４つの領域からなっている。領域の数は、究極的には、許 容される処理段階の数に依存している。ＪＴＥが形成された後には、第３層のｐ 型ドーピングされた領域４がデバイスの上面に成長させられる。この第４のｐ型 ドーピングされた層４は、エピタキシャル成長した層であることが望ましい。こ れに代えて、第３の層は、図４に示されるように、ｎ型ドーピングされた材料か らなっていてもよく、取引に適していると考えられる任意の方法により構成され または塗布されてもよい。この発明の一側面は、好ましくはエピタキシャルに成 長した層である第３の層４の上に随意に不動態層５が形成される不動態化段階に おいて損傷のない層が提供されるということである。この不動態層５は、例えば 、ＳｉＯ₂またはＡｌＮからなっていてもよい。 この発明の第２の好ましい実施形態は、図２に例示されている。この実施形態 において、ＪＴＥの外延領域は、第３層の被覆領域２およびそのＪＴＥ３ａ〜３ ｃの外延よりも小さい。領域３ａ〜３ｃの形成時に、上述した方法と同じ方法が 使用されてもよい。ＪＴＥ３の最後に注入された領域よりも低いドーピング原子 の濃度を有する第３の層は、それ自体で、接合ターミネーション外延の最外領域 として機能する。この実施形態において、処理段階の数は、第１の実施形態と比 較して減少されている。この発明の実施形態は、上述したように、さらなる電場 の低減のために、不動態層５を組み込んでもよい。この第２の実施形態において 、第３の層はｎ型ドーピングまたはｐ型ドーピングされたＳｉＣのいずれから構 成されていてもよく、エピタキシャルに成長した層または取引に適していると考 えられる他の任意の方法によって構成されまたは塗布された層であってもよい。 この発明の第３の実施形態は、図３および図５を参照して例示されている。こ の実施形態によるデバイスは、第２の好ましい実施形態のために説明された段階 と同じ段階から開始することにより構成される。第３の層の成長または構成後に 、ＪＴＥの最後の領域３ｄが、領域３ａ〜３ｃと同じ導電形式の不純物の、エピ タキシャル層へのイオン注入によって構成される。この第３の実施形態において 、 第３の層は、ｎ型ドーピングまたはｐ型ドーピングされたＳｉＣのいずれからな っていてもよく、エピタキシャル成長された層または取引に適していると考えら れる他の任意の方法によって構成されまたは塗布された層であってもよい。 上述した実施形態におけるｐｎ接合およびそのＪＴＥは、第３の層がそのドリ フト領域の一部を構成するＭＩＳＦＥＴ、ＩＧＢＴ、ＪＦＥＴまたはＦＣＴのい ずれかに埋め込まれたグリッドの一部であってもよい。 上述した実施形態におけるｐｎ接合およびそのＪＴＥは、第３の層がそのチャ ネル領域の一部を構成するＪＦＥＴまたはＦＣＴのいずれかに埋め込まれたグリ ッドの一部であってもよい。 これに代えて、上述した実施形態におけるｐｎ接合およびそのＪＴＥは、ＭＩ ＳＦＥＴまたはＩＧＢＴのいずれかに埋め込まれたグリッドの一部でよく、第３ の層は前記構成部材のベース領域の一部を構成してもよい。 図面において、デバイスの外延領域は、エッチングによって終了されている。 この発明に係るデバイスは、注入されたチャネルストッパによって終了されてい てもよい。 図７は、２領域のみを有し、エピタキシャル成長された層４を有しない、図２ に示されたようなＪＴＥを有するデバイスの表面における電場を、ｐｎ接合から の距離の関数として示している。図８は、２領域のみを有し、エピタキシャル成 長した層のような、ＪＴＥとは逆の導電形式の第３の層４が存在するときの、図 ５に係るＪＴＥに対するデバイスの表面における電場を、ｐｎ接合からの距離の 関数として示している。第３の層がデバイスの表面の電場におけるピークの高さ を低減することは、これらの図面から明らかである。図９は、ＪＴＥと同じ導電 形式の第３の層がＪＴＥの第３の領域を構成しているときに、３領域のみを有す る図２に係るＪＴＥに対するデバイスの表面における電場を、ｐｎ接合からの距 離の関数として示している。 概して、４つの領域のＪＴＥに対して、電荷密度は、関係式 Ｑ₁：Ｑ₂：Ｑ₃：Ｑ₄＝(５０−８５)：(３０−６０)：(１５−４０)：(５−２５) の区間にしたがって変化する。 ここで、Ｑ₁は、ＪＴＥの最内領域の有効シート電荷密度を示し、Ｑ₂は、最内 領域の隣の領域３ｂに対するものであり、以下同様である。値１００は、この電 荷密度を有する領域が、完全な設計電圧において完全に空乏化されるようなドー ピングに対応している。この電荷密度は、特性電荷密度Ｑ₀と呼ばれ、クーロン ／ｃｍ²単位で表現される。 他の数の領域に対しては、 ３つの領域：Ｑ１：Ｑ２：Ｑ３＝(４０−８５)：(２５−５０)：(５−３５) ２つの領域：Ｑ１：Ｑ２＝(３０−８５)：(５−５０) １つの領域：Ｑ１＝(３０−８０) である。 ＪＴＥに４より多い領域を有するデバイスに対しては、上述された範囲が指標 として機能する。 ＪＴＥによって取り囲まれたｐｎ接合の高濃度にドーピングされた領域のドー ピングは、特性有効シート電荷密度Ｑ₀よりも数倍高い。 有効シート電荷密度は、ＪＴＥ領域または第３の層の厚さにわたる体積ドーピ ング濃度の積分に等しい。ドーピング濃度が一定の場合には、有効シート電荷密 度は、ドーピング濃度と、ドーピングされた層の厚さとの積に等しい。 請求の範囲においては、語句ＳｉＣは、６Ｈ，４Ｈ，２Ｈ，３Ｃ，１５Ｒとし て知られるこの材料の主な結晶ポリタイプの任意のものに言及するために使用さ れる。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/80 Ｈ０１Ｌ 29/80 Ａ 29/861 29/91 Ｆ

Claims (1)

1. 【特許請求の範囲】 １． ドーピングされた炭化珪素（ＳｉＣ）を具備し、第１の導電形式の層と、 その上の第２の導電形式の層とから構成されたｐｎ接合を有し、該第２の導電形 式の層のエッジに、エッジターミネーション（ＪＴＥ）が設けられ、該ターミネ ーションの外側境界に向かって徐々にまたは連続的に有効シート電荷密度が減少 する、平坦構造の半導体装置であって、 前記ｐｎ接合およびそのＪＴＥが、第３の層によって被覆されていることを特 徴とする半導体装置。 ２． 前記第３の層が、第１の導電形式のものであることを特徴とする請求項１ 記載の半導体装置。 ３． 前記第３の層が、第２の導電形式のものであることを特徴とする請求項１ 記載の半導体装置。 ４． 前記第３の層が、前記ｐｎ接合の中心から、半径方向外側の方向に向かっ て、前記第２の層におけるＪＴＥの外延を超えて延び、該第３の層自体が、ＪＴ Ｅの最外領域として機能することを特徴とする請求項１から請求項３のいずれか に記載の半導体装置。 ５． 前記第３の層が、前記ｐｎ接合の中心から、半径方向外側の方向に向かっ て、前記第２の層におけるＪＴＥの外延を超えて延び、前記ＪＴＥの最後の領域 が、前記第３の層内に注入されていることを特徴とする請求項１から請求項３の いずれかに記載の半導体装置。 ６． 前記装置の表面が不動態層（５）により被覆されていることを特徴とする 請求項１から請求項５のいずれかに記載の半導体装置。 ７． 前記ｐｎ接合およびそのＪＴＥが、ＭＩＳＦＥＴ、ＩＧＢＴ、ＪＦＥＴま たはＦＣＴのいずれかに埋め込まれたグリッドの一部であり、前記第３の層が、 前記構成部材のドリフト領域の一部を構成することを特徴とする請求項１から請 求項５のいずれかに記載の半導体装置。 ８． 前記ｐｎ接合およびそのＪＴＥが、ＪＦＥＴまたはＦＣＴのいずれかに埋 め込まれたグリッドの一部であり、前記第３の層が、前記構成部材のチャネル領 域の一部を構成することを特徴とする請求項１から請求項５のいずれかに記載の 半導体装置。 ９． 前記ｐｎ接合およびそのＪＴＥが、ＭＩＳＦＥＴまたはＩＧＢＴのいずれ かに埋め込まれたグリッドの一部であり、前記第３の層が前記構成部材のベース 領域の一部を構成することを特徴とする請求項１から請求項５のいずれかに記載 の半導体装置。 １０． 前記第３の層（４）が、エピタキシャル成長した層であることを特徴と する請求項１から請求項９のいずれかに記載の半導体装置。 １１． ｐｎ接合を構成する、低濃度にドーピングされた第１の導電形式の炭化 珪素層（２）と高濃度にドーピングされた第２の導電形式の炭化珪素層（３）と を相互の上に有し、前記高濃度にドーピングされた層のエッジに、エッジターミ ネーションが設けられた物体から開始して、平坦構造のｐｎ接合を具備する半導 体装置を製造する方法であって、ＳｉＣからなる第３の層がＪＴＥの上に形成さ れることを特徴とする方法。 １２． 前記第３の層が、前記ＪＴＥの上および前記ｐｎ接合の中心から半径方 向外側に前記第２の層のＪＴＥを超える前記第２の層の外延の上に形成されるこ とを特徴とする請求項１１記載の方法。 １３． 前記第３の層が、前記ＪＴＥの上にエピタキシャル成長されることを特 徴とする請求項１１または請求項１２記載の方法。