JP2004095716A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004095716A JP2004095716A JP2002252590A JP2002252590A JP2004095716A JP 2004095716 A JP2004095716 A JP 2004095716A JP 2002252590 A JP2002252590 A JP 2002252590A JP 2002252590 A JP2002252590 A JP 2002252590A JP 2004095716 A JP2004095716 A JP 2004095716A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- semiconductor substrate
- electrode pad
- semiconductor device
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】高額な製造設備を必要とせず、且つ製造に要する時間も短い、チップサイズパッケージ型の半導体装置の製造方法及び安価な半導体装置を提供する。
【解決手段】耐熱性粘着テープ６に半導体基板１上のＡｌ電極パッド２の形成位置に合わせて粘着面が残るように切り込みを入れ、粘着面上に実装端子５を接着し、実装端子５の上に半田８を塗布する。この実装端子５に予め形成したバリアメタル４が向かい合うよう位置合わせし、はんだ８とバリアメタル４が接触するように半導体ウェーハ１を載せてリフロー炉に入れ半田８を溶融させて、実装端子５とバリアメタル４を半田接着させる。これにより、従来の半導体装置で必要であったＣｕポストを不要とし、その形成に必要であった高額なスパッタリング装置を不要とし、長時間必要であったスパッタリング時間を不要とする。
【選択図】 図１
【解決手段】耐熱性粘着テープ６に半導体基板１上のＡｌ電極パッド２の形成位置に合わせて粘着面が残るように切り込みを入れ、粘着面上に実装端子５を接着し、実装端子５の上に半田８を塗布する。この実装端子５に予め形成したバリアメタル４が向かい合うよう位置合わせし、はんだ８とバリアメタル４が接触するように半導体ウェーハ１を載せてリフロー炉に入れ半田８を溶融させて、実装端子５とバリアメタル４を半田接着させる。これにより、従来の半導体装置で必要であったＣｕポストを不要とし、その形成に必要であった高額なスパッタリング装置を不要とし、長時間必要であったスパッタリング時間を不要とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージ型の半導体装置の製造方法と、その製造方法により製造された半導体装置に関する。
【０００２】
【従来の技術】
従来のチップサイズパッケージ型の半導体装置を図４に示す。図４（ａ）は、その半導体装置の断面図、図４（ｂ）はその上面図である。
【０００３】
図４に示すように、半導体基板１０１は、上面にＡｌ電極パッド１０２が形成されており、Ａｌ電極パッド１０２の表面の一部を除いて半導体基板１０１の上面は、ポリイミド等によるパッシベーション膜１０３で被われている。Ａｌ電極パッド１０２上には、バリアメタル１０４を介してＣｕポスト１１２が形成されている。
【０００４】
Ｃｕポスト１１２を除いて半導体基板１０１上面は、エポキシ系の樹脂１１０で被われており、Ｃｕポスト１１２の上面には、半田ボールバンプ１１３が固着されている。
【０００５】
図５および図６は、上記従来のチップサイズパッケージ型半導体装置の製造方法を示す工程断面図である。
【０００６】
図５（ａ）では、半導体基板１０１の上面側の表面下に周知のプロセス技術で半導体素子を形成し、さらに、半導体基板１０１上にＡｌ電極パッド１０２を形成した後、Ａｌ電極パッド１０２を含む半導体基板１０１上にポリイミド等のパッシベーション膜１０３を形成し、Ａｌ電極パッド１０２上の一部を露出する。
【０００７】
次に、図５（ｂ）に示すように、半導体基板１０１の上面の全面にレジスト１１１を塗布する。
【０００８】
次に、図５（ｃ）に示すように、マスクを用いてレジスト１１１のフォトエッチングを行い、Ａｌ電極パッド１０２上に開口を設け、Ａｌ電極パッド１０２上にＴｉ／Ｎｉ／Ｐｄ積層膜などのバリアメタル１０４をスパッタリングにより形成する。
【０００９】
次に、図５（ｄ）に示すように、バリアメタル１０４上にＣｕをスパッタリングにより積層し、Ｃｕポスト１１２を形成する。
【００１０】
次に、図６（ｅ）に示すように、レジスト１１１を除去する。
【００１１】
次に、図６（ｆ）に示すように、金型を用いてＣｕポスト１１２の先端部を除いて、パッシベーション膜１０３上の全面にエポキシ系の封止樹脂１１０を形成する。
【００１２】
最後に、図６（ｇ）に示すように、Ｃｕポスト１１２の上面部に半田ボールバンプ１１３をリフロー半田付けにて固着して、チップサイズパッケージ型半導体装置を製造している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置の製造方法には、次のような問題点があった。
【００１４】
すなわち、バリアメタル１０４およびＣｕポスト１１２をスパッタリングにより形成するため、高額なスパッタリングが装置を必要とすることであった。
【００１５】
また、Ｃｕポスト１１２をスパッタリングにより厚く積層するためには、長時間を要するという問題点があった。
【００１６】
さらに、封止樹脂１１０の形成に特殊なモールド金型を必要とするため、その金型作成に多額の費用と時間を要する問題があった。
【００１７】
また、そのためこのような製造方法により得られた半導体装置は、高価であるという問題があった。
【００１８】
そこで本発明の目的は、高額な製造設備を必要とせず、且つ製造に要する時間も短い、チップサイズパッケージ型の半導体装置の製造方法を提供すること、およびその製造方法により製造された安価なチップサイズパッケージ型の半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上面に電極パッドを形成する工程と、前記半導体基板とは別に用意した耐熱性板材の上面に、前記半導体基板上の電極パッド位置と向かい合う位置に金属の実装端子を配列して仮固定する工程と、前記半導体基板上の電極パッドと前記耐熱性板材上の実装端子を向かい合わせて導電性接続材により固着させる工程と、前記耐熱性板材をマスクとして前記半導体基板上に液状樹脂を注入する工程と、前記耐熱性板材を前記半導体基板から除去する工程と、前記液状樹脂を硬化させる工程とを具備することを特徴とする。
【００２０】
このような本発明の半導体装置の製造方法によれば、高額な製造設備を必要とせず、且つ製造に要する時間も短くて済む。
【００２１】
また、上記目的を達成するために、本発明の半導体装置は、電極パッドを有する半導体素子が形成された半導体基板上に前記電極パッドを露出するように形成されたパッシベーション膜と、前記露出された電極パッド表面に形成されたバリアメタルと、前記バリアメタル上に形成された導電性接続材と、前記導電性接続材により前記バリアメタルと固着された金属の実装端子と、前記実装端子の先端部を露出し、その先端部以外の実装端子部分、前記導電性接続材およびバリアメタルを被うように前記パッシベーション膜上に形成された封止樹脂とを具備することを特徴とする。
【００２２】
このような本発明の半導体装置によれば、コストの低減が図れる。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２４】
（実施の形態）
図１および図２は、本発明の実施の形態に係るチップサイズパッケージ型半導体装置の製造方法を示す工程断面図である。
【００２５】
図１（ａ）では、半導体基板１の上面側の表面下に周知のプロセス技術で半導体素子を形成し、さらに、半導体基板１上にＡｌ電極パッド２を形成した後、Ａｌ電極パッド２を含む半導体基板１上にポリイミド等のパッシベーション膜３を形成し、Ａｌ電極パッド２上の一部を露出させた後、半導体基板の裏面研削を行い、半導体基板１を所定の薄さに形成する。
【００２６】
次に、図１（ｂ）に示すように、Ａｌ電極パッド２上に、例えば無電解Ｎｉメッキでバリアメタル４を形成する。
【００２７】
一方、前記半導体基板１とは別に、図１（ｃ）に示すようにＣｕあるいは４２アロイなどの金属を素材とする実装端子５と、耐熱性板材、例えばポリイミドを素材とする耐熱性粘着フィルム６を用意する。耐熱性粘着フィルム６は、フィルム基材７上に貼着され、上面には粘着面を有している。また耐熱性粘着フィルム６は、ウェーハ形態での半導体基板１に内接する正方形を被うだけの面積を少なくとも有している。
【００２８】
次に、図１（ｄ）に示すように、この耐熱性粘着フィルム６には、切り込み８を入れ、半導体基板１上のＡｌ電極パッド２の配置と鏡像関係になるような位置にだけ耐熱性粘着フィルム６が残るようにする。その結果、フィルム基材７は点在する耐熱性粘着フィルム６を支持する母体となる。
【００２９】
次に、図１（ｅ）に示すように、実装端子５を耐熱性粘着フィルム６の上面の粘着面に貼り付ける。すなわち、フィルム基材７上に、耐熱性粘着フィルム６を介して実装端子５が、半導体基板１上のＡｌ電極パッド２の配置と鏡像関係の位置に配置される。
【００３０】
次に、図１（ｆ）に示すように、実装端子５の上に、例えば印刷により半田９を形成する。
【００３１】
次に、図１（ｇ）に示すように、半導体基板１を下向きにして、半導体基板１に形成されたバリアメタル４とフィルム基材７上の実装端子５とを位置合わせし、バリアメタル４と半田９が接触するように半導体基板１をフィルム基材７上の半田９の上に載せる。この状態で半導体基板１とフィルム基材７をリフロー炉に入れて２５０°Ｃで加熱、溶融し、バリアメタル４と実装端子５を半田接続する。
【００３２】
次に、図２（ｈ）に示すように、リフロー炉から取り出した後、フィルム基材７を剥がし、耐熱性フィルム６が上方に、且つ半導体基板１が下方になるように半導体基板１を設置する。
【００３３】
次に、図２（ｉ）に示すように、流動性の良好な液状のエポキシ系の封止樹脂１０を、耐熱性粘着フィルム６の切り込み８から、パッシベーション膜３上に注入する。そして実装端子５の上端部を除いて、実装端子５間に液状の封止樹脂１０を充填した後、加熱して液状の封止樹脂１０を硬化させて、実装端子５の上端部を除いて実装端子５を封止樹脂１０で封止する。
【００３４】
最後に、図２（ｊ）に示すように、耐熱性粘着フィルム６を実装端子５から取り外す。次いで、実装端子５の露出面に酸化防止のためのメッキ処理を施して、チップサイズパッケージ型半導体装置の製造を完了する。
【００３５】
図３（ａ）は、上記製造方法により製造された本実施の形態のチップサイズパッケージ型の半導体装置の断面図である。
【００３６】
図３（ｂ）は、本実施の形態のチップサイズパッケージ型半導体装置の一部を上面から見た図である。
【００３７】
図３に示すように、半導体基板１は、上面にＡｌ電極パッド２が形成されており、Ａｌ電極パッド２形成部以外のその表面は、ポリイミド等によるパッシベーション膜３で被われている。Ａｌ電極パッド２上には、バリアメタル４が形成され、半田９により実装端子５が接着されている。
【００３８】
このような本実施の形態によれば、耐熱性粘着フィルム６をマスキング材として、半導体基板１の表面を樹脂封止することができるため、高額なモールド用金型が不要となる。
【００３９】
また、バリアメタル４の形成に無電解メッキ、バリアメタル４と実装端子５の接続にリフロー半田接続を使用するため、従来必要であった高額なスパッタリング装置が不要となる。
【００４０】
すなわち、本実施の形態によれば、高額な製造設備であるモールド用金型やスパッタリング装置が不要となり、製造にかかる費用を低減できる。
【００４１】
また、長時間を要したＣｕポスト形成用スパッタリングやモールド用金型の製作が不要なため、製造時間の短縮ができ、この点でも製造にかかる費用が低減できる。
【００４２】
また、このような製造方法により製造された半導体装置は、従来の半導体装置に比べ、安価である。
【００４３】
【発明の効果】
本発明の半導体装置の製造方法によれば、高額な製造設備を必要とせず、且つ製造に要する時間も短い、チップサイズパッケージ型の半導体装置を製造することができる。
【００４４】
したがって、本製造方法により製造した本発明の半導体装置は、コストの低減が可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法を示す前半の工程断面図。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す後半の工程断面図。
【図３】本発明の実施の形態に係る半導体装置の断面図および上面図。
【図４】従来の半導体装置の製造方法を示す前半の工程断面図。
【図５】従来の半導体装置の製造方法を示す後半の工程断面図。
【図６】従来の半導体装置の断面図および上面図。
【符号の説明】
１、１０１ 半導体基板
２、１０２ Ａｌ電極パッド
３、１０３ パッシベーション膜
４、１０４ バリアメタル
５ 実装端子
６ 耐熱性粘着フィルム
７ フィルム基材
８ 切り込み
９ 半田
１０、１１０ 封止樹脂
１１１ レジスト
１１２ Ｃｕポスト
１１３ 半田ボールバンプ
【発明の属する技術分野】
本発明は、チップサイズパッケージ型の半導体装置の製造方法と、その製造方法により製造された半導体装置に関する。
【０００２】
【従来の技術】
従来のチップサイズパッケージ型の半導体装置を図４に示す。図４（ａ）は、その半導体装置の断面図、図４（ｂ）はその上面図である。
【０００３】
図４に示すように、半導体基板１０１は、上面にＡｌ電極パッド１０２が形成されており、Ａｌ電極パッド１０２の表面の一部を除いて半導体基板１０１の上面は、ポリイミド等によるパッシベーション膜１０３で被われている。Ａｌ電極パッド１０２上には、バリアメタル１０４を介してＣｕポスト１１２が形成されている。
【０００４】
Ｃｕポスト１１２を除いて半導体基板１０１上面は、エポキシ系の樹脂１１０で被われており、Ｃｕポスト１１２の上面には、半田ボールバンプ１１３が固着されている。
【０００５】
図５および図６は、上記従来のチップサイズパッケージ型半導体装置の製造方法を示す工程断面図である。
【０００６】
図５（ａ）では、半導体基板１０１の上面側の表面下に周知のプロセス技術で半導体素子を形成し、さらに、半導体基板１０１上にＡｌ電極パッド１０２を形成した後、Ａｌ電極パッド１０２を含む半導体基板１０１上にポリイミド等のパッシベーション膜１０３を形成し、Ａｌ電極パッド１０２上の一部を露出する。
【０００７】
次に、図５（ｂ）に示すように、半導体基板１０１の上面の全面にレジスト１１１を塗布する。
【０００８】
次に、図５（ｃ）に示すように、マスクを用いてレジスト１１１のフォトエッチングを行い、Ａｌ電極パッド１０２上に開口を設け、Ａｌ電極パッド１０２上にＴｉ／Ｎｉ／Ｐｄ積層膜などのバリアメタル１０４をスパッタリングにより形成する。
【０００９】
次に、図５（ｄ）に示すように、バリアメタル１０４上にＣｕをスパッタリングにより積層し、Ｃｕポスト１１２を形成する。
【００１０】
次に、図６（ｅ）に示すように、レジスト１１１を除去する。
【００１１】
次に、図６（ｆ）に示すように、金型を用いてＣｕポスト１１２の先端部を除いて、パッシベーション膜１０３上の全面にエポキシ系の封止樹脂１１０を形成する。
【００１２】
最後に、図６（ｇ）に示すように、Ｃｕポスト１１２の上面部に半田ボールバンプ１１３をリフロー半田付けにて固着して、チップサイズパッケージ型半導体装置を製造している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置の製造方法には、次のような問題点があった。
【００１４】
すなわち、バリアメタル１０４およびＣｕポスト１１２をスパッタリングにより形成するため、高額なスパッタリングが装置を必要とすることであった。
【００１５】
また、Ｃｕポスト１１２をスパッタリングにより厚く積層するためには、長時間を要するという問題点があった。
【００１６】
さらに、封止樹脂１１０の形成に特殊なモールド金型を必要とするため、その金型作成に多額の費用と時間を要する問題があった。
【００１７】
また、そのためこのような製造方法により得られた半導体装置は、高価であるという問題があった。
【００１８】
そこで本発明の目的は、高額な製造設備を必要とせず、且つ製造に要する時間も短い、チップサイズパッケージ型の半導体装置の製造方法を提供すること、およびその製造方法により製造された安価なチップサイズパッケージ型の半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上面に電極パッドを形成する工程と、前記半導体基板とは別に用意した耐熱性板材の上面に、前記半導体基板上の電極パッド位置と向かい合う位置に金属の実装端子を配列して仮固定する工程と、前記半導体基板上の電極パッドと前記耐熱性板材上の実装端子を向かい合わせて導電性接続材により固着させる工程と、前記耐熱性板材をマスクとして前記半導体基板上に液状樹脂を注入する工程と、前記耐熱性板材を前記半導体基板から除去する工程と、前記液状樹脂を硬化させる工程とを具備することを特徴とする。
【００２０】
このような本発明の半導体装置の製造方法によれば、高額な製造設備を必要とせず、且つ製造に要する時間も短くて済む。
【００２１】
また、上記目的を達成するために、本発明の半導体装置は、電極パッドを有する半導体素子が形成された半導体基板上に前記電極パッドを露出するように形成されたパッシベーション膜と、前記露出された電極パッド表面に形成されたバリアメタルと、前記バリアメタル上に形成された導電性接続材と、前記導電性接続材により前記バリアメタルと固着された金属の実装端子と、前記実装端子の先端部を露出し、その先端部以外の実装端子部分、前記導電性接続材およびバリアメタルを被うように前記パッシベーション膜上に形成された封止樹脂とを具備することを特徴とする。
【００２２】
このような本発明の半導体装置によれば、コストの低減が図れる。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２４】
（実施の形態）
図１および図２は、本発明の実施の形態に係るチップサイズパッケージ型半導体装置の製造方法を示す工程断面図である。
【００２５】
図１（ａ）では、半導体基板１の上面側の表面下に周知のプロセス技術で半導体素子を形成し、さらに、半導体基板１上にＡｌ電極パッド２を形成した後、Ａｌ電極パッド２を含む半導体基板１上にポリイミド等のパッシベーション膜３を形成し、Ａｌ電極パッド２上の一部を露出させた後、半導体基板の裏面研削を行い、半導体基板１を所定の薄さに形成する。
【００２６】
次に、図１（ｂ）に示すように、Ａｌ電極パッド２上に、例えば無電解Ｎｉメッキでバリアメタル４を形成する。
【００２７】
一方、前記半導体基板１とは別に、図１（ｃ）に示すようにＣｕあるいは４２アロイなどの金属を素材とする実装端子５と、耐熱性板材、例えばポリイミドを素材とする耐熱性粘着フィルム６を用意する。耐熱性粘着フィルム６は、フィルム基材７上に貼着され、上面には粘着面を有している。また耐熱性粘着フィルム６は、ウェーハ形態での半導体基板１に内接する正方形を被うだけの面積を少なくとも有している。
【００２８】
次に、図１（ｄ）に示すように、この耐熱性粘着フィルム６には、切り込み８を入れ、半導体基板１上のＡｌ電極パッド２の配置と鏡像関係になるような位置にだけ耐熱性粘着フィルム６が残るようにする。その結果、フィルム基材７は点在する耐熱性粘着フィルム６を支持する母体となる。
【００２９】
次に、図１（ｅ）に示すように、実装端子５を耐熱性粘着フィルム６の上面の粘着面に貼り付ける。すなわち、フィルム基材７上に、耐熱性粘着フィルム６を介して実装端子５が、半導体基板１上のＡｌ電極パッド２の配置と鏡像関係の位置に配置される。
【００３０】
次に、図１（ｆ）に示すように、実装端子５の上に、例えば印刷により半田９を形成する。
【００３１】
次に、図１（ｇ）に示すように、半導体基板１を下向きにして、半導体基板１に形成されたバリアメタル４とフィルム基材７上の実装端子５とを位置合わせし、バリアメタル４と半田９が接触するように半導体基板１をフィルム基材７上の半田９の上に載せる。この状態で半導体基板１とフィルム基材７をリフロー炉に入れて２５０°Ｃで加熱、溶融し、バリアメタル４と実装端子５を半田接続する。
【００３２】
次に、図２（ｈ）に示すように、リフロー炉から取り出した後、フィルム基材７を剥がし、耐熱性フィルム６が上方に、且つ半導体基板１が下方になるように半導体基板１を設置する。
【００３３】
次に、図２（ｉ）に示すように、流動性の良好な液状のエポキシ系の封止樹脂１０を、耐熱性粘着フィルム６の切り込み８から、パッシベーション膜３上に注入する。そして実装端子５の上端部を除いて、実装端子５間に液状の封止樹脂１０を充填した後、加熱して液状の封止樹脂１０を硬化させて、実装端子５の上端部を除いて実装端子５を封止樹脂１０で封止する。
【００３４】
最後に、図２（ｊ）に示すように、耐熱性粘着フィルム６を実装端子５から取り外す。次いで、実装端子５の露出面に酸化防止のためのメッキ処理を施して、チップサイズパッケージ型半導体装置の製造を完了する。
【００３５】
図３（ａ）は、上記製造方法により製造された本実施の形態のチップサイズパッケージ型の半導体装置の断面図である。
【００３６】
図３（ｂ）は、本実施の形態のチップサイズパッケージ型半導体装置の一部を上面から見た図である。
【００３７】
図３に示すように、半導体基板１は、上面にＡｌ電極パッド２が形成されており、Ａｌ電極パッド２形成部以外のその表面は、ポリイミド等によるパッシベーション膜３で被われている。Ａｌ電極パッド２上には、バリアメタル４が形成され、半田９により実装端子５が接着されている。
【００３８】
このような本実施の形態によれば、耐熱性粘着フィルム６をマスキング材として、半導体基板１の表面を樹脂封止することができるため、高額なモールド用金型が不要となる。
【００３９】
また、バリアメタル４の形成に無電解メッキ、バリアメタル４と実装端子５の接続にリフロー半田接続を使用するため、従来必要であった高額なスパッタリング装置が不要となる。
【００４０】
すなわち、本実施の形態によれば、高額な製造設備であるモールド用金型やスパッタリング装置が不要となり、製造にかかる費用を低減できる。
【００４１】
また、長時間を要したＣｕポスト形成用スパッタリングやモールド用金型の製作が不要なため、製造時間の短縮ができ、この点でも製造にかかる費用が低減できる。
【００４２】
また、このような製造方法により製造された半導体装置は、従来の半導体装置に比べ、安価である。
【００４３】
【発明の効果】
本発明の半導体装置の製造方法によれば、高額な製造設備を必要とせず、且つ製造に要する時間も短い、チップサイズパッケージ型の半導体装置を製造することができる。
【００４４】
したがって、本製造方法により製造した本発明の半導体装置は、コストの低減が可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法を示す前半の工程断面図。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す後半の工程断面図。
【図３】本発明の実施の形態に係る半導体装置の断面図および上面図。
【図４】従来の半導体装置の製造方法を示す前半の工程断面図。
【図５】従来の半導体装置の製造方法を示す後半の工程断面図。
【図６】従来の半導体装置の断面図および上面図。
【符号の説明】
１、１０１ 半導体基板
２、１０２ Ａｌ電極パッド
３、１０３ パッシベーション膜
４、１０４ バリアメタル
５ 実装端子
６ 耐熱性粘着フィルム
７ フィルム基材
８ 切り込み
９ 半田
１０、１１０ 封止樹脂
１１１ レジスト
１１２ Ｃｕポスト
１１３ 半田ボールバンプ
Claims (9)
- 半導体基板上面に電極パッドを形成する工程と、
前記半導体基板とは別に用意した耐熱性板材の上面に、前記半導体基板上の電極パッド位置と向かい合う位置に金属の実装端子を配列して仮固定する工程と、
前記半導体基板上の電極パッドと前記耐熱性板材上の実装端子を向かい合わせて導電性接続材により固着させる工程と、
前記耐熱性板材をマスクとして前記半導体基板上に液状樹脂を注入する工程と、前記耐熱性板材を前記半導体基板から除去する工程と、
前記液状樹脂を硬化させる工程とを
具備することを特徴とする半導体装置の製造方法。 - 電極パッドを有する半導体素子が形成された半導体基板上に前記電極パッド表面を露出するようにパッシベーション膜を形成する工程と、
前記電極パッドの露出表面にバリアメタルを形成する工程と、
前記電極パッドの配列と鏡像位置関係にある耐熱性粘着フィルムパターンを形成する工程と、
前記耐熱性粘着フィルムパターンの粘着フィルム面上に金属の実装端子を仮固定する工程と、
前記耐熱性粘着フィルムの前記実装端子と前記半導体基板の前記バリアメタル面とを向かい合わせて位置合わせした後、前記実装端子と前記バリアメタルを導電性接続材により固着する工程と、
前記耐熱性粘着フィルムの前記電極パッド鏡像配列パターンをマスクとして前記耐熱性粘着フィルム上方から液状樹脂を前記半導体ウェーハの前記パッシベーション膜上全面に前記実装端子の先端部のみが露出するよう注入する工程と、
前記耐熱性粘着フィルムパターンを除去する工程と、
前記液状樹脂を加熱して硬化させる工程と、
前記実装端子の先端部の露出面をメッキ処理する工程とを
具備することを特徴とする半導体装置の製造方法。 - 前記導電性接続材が半田であることを特徴とする請求項１あるいは請求項２に記載の半導体装置の製造方法。
- 前記導電性接続材が導電性接着剤であることを特徴とする請求項１あるいは請求項２に記載の半導体装置の製造方法。
- 前記実装端子の金属がＣｕまたは４２アロイであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
- 電極パッドを有する半導体素子が形成された半導体基板上に前記電極パッドを露出するように形成されたパッシベーション膜と、
前記露出された電極パッド表面に形成されたバリアメタルと、
前記バリアメタル上に形成された導電性接続材と、
前記導電性接続材により前記バリアメタルと固着された金属の実装端子と、
前記実装端子の先端部を露出し、その先端部以外の実装端子部分、前記導電性接続材およびバリアメタルを被うように前記パッシベーション膜上に形成された封止樹脂とを
具備することを特徴とする半導体装置。 - 前記導電性接続材が半田であることを特徴とする請求項６に記載の半導体装置。
- 前記導電性接続材が導電性接着剤であることを特徴とする請求項６に記載の半導体装置。
- 前記実装端子の金属がＣｕまたは４２アロイであることを特徴とする請求項６乃至請求項８のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252590A JP2004095716A (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252590A JP2004095716A (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004095716A true JP2004095716A (ja) | 2004-03-25 |
Family
ID=32058824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002252590A Pending JP2004095716A (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004095716A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006035689A1 (ja) * | 2004-09-28 | 2006-04-06 | Rohm Co., Ltd. | 半導体装置 |
-
2002
- 2002-08-30 JP JP2002252590A patent/JP2004095716A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006035689A1 (ja) * | 2004-09-28 | 2006-04-06 | Rohm Co., Ltd. | 半導体装置 |
| JP2006156937A (ja) * | 2004-09-28 | 2006-06-15 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| US8466545B1 (en) | Stackable semiconductor package | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3796016B2 (ja) | 半導体装置 | |
| US6949470B2 (en) | Method for manufacturing circuit devices | |
| US20020192862A1 (en) | BGA package and method of fabrication | |
| CN100395886C (zh) | 半导体器件的制造方法 | |
| JP3625815B2 (ja) | 半導体装置とその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002083904A (ja) | 半導体装置およびその製造方法 | |
| US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP4127943B2 (ja) | 半導体装置およびその製造方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| US20240153903A1 (en) | Flip chip package assembly | |
| KR20040014166A (ko) | 회로장치의 연결 방법 및 이 회로장치의 어셈블리 | |
| JP2003046026A (ja) | 半導体装置及びその製造方法 | |
| JP2004095716A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4626008B2 (ja) | 半導体装置 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JPH0888295A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |