【０００１】
【発明の属する技術分野】
本発明は、表面実装型の電子部品の実装技術に関し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの接続構造を有する半導体装置などの半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子部品の一例として表面実装型のＢＧＡパッケージがある。ランド７が形成されたプリント配線板３上にＢＧＡパッケージを搭載し、リフロー工程によってはんだバンプを溶融し、電気的に接合する。このような実装した場合に、はんだバンプは、図７に示すようにＢＧＡパッケージの重さによって押しつぶされて、太鼓状に形成される。このような形状では、半導体装置と基板との線膨張係数の差に起因する熱応力が発生した場合に、その応力が接合部近傍に集中することが知られており、はんだ接合信頼性が損なわれるという問題がある。それに対し図８のように、はんだ接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることができるということが知られており、実装方法が記載されている。
【０００３】
例えば、下記の特許文献１では、ボール状の複数の小型はんだバンプと、そのはんだバンプよりも大きく、かつ配線板の少なくとも３点支持する位置に設けられた大型のはんだバンプとが下面に配置されたＢＧＡパッケージをプリント配線板上に搭載してリフローすると、大型バンプに支持されて、小型バンプは鼓状に形成される実装方法が開示されている。また、特許文献２には、図８に示すようにＢＧＡパッケージとプリント配線板との間にスペーサ−部材を挟み込むことで、高さを調整し、鼓状の接合部を形成する実装方法が記載されている。
【０００４】
【特許文献１】
特開平９−１９９５４０号公報
【特許文献２】
特開平９−１６２２３４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の方法では、大きさの異なるはんだバンプをＢＧＡパッケージに付着させなければならず、さらに大型バンプの融点を小型バンプの融点より高くしなければならないという制約がある。上記特許文献２の方法では、スペーサ部材をＢＧＡパッケージとプリント配線板の間に挟み込む必要があるため、高密度実装には、不向きであるといった問題がある。
【０００６】
本発明は上記問題点に着目してなされたものであって、電子部品をプリント配線板に実装する際に、接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることのできる半導体装置及び半導体装置の製造方法の提供を目的としている。
【０００７】
【課題を解決するための手段】
本発明は上記問題を解決するために以下の手段を採用する。
【０００８】
接合用治具に電子部品とプリント配線板を逆さまに搭載し、接合用治具に付属した電子部品とプリント配線板の間隔を調整する部品を用いて間隔を調節した状態でリフロー加熱を行うことで、はんだ接合部を応力集中の少ない鼓状に形成することができる。はんだバンプは、同一の組成、寸法のものを使用することができ、電子部品とプリント配線板との間に物体を挟み込む必要がない。
【０００９】
上記構成を改めて以下（１）及び（２）に整理して示す。
【００１０】
（１）電子部品に設けられたはんだバンプを介して電子部品をプリント配線板に実装する電子部品の製造方法であって、プリント配線板の部品搭載面を反転させ実装面を下向きにし、かつ電子部品とプリント配線板の間隔を調整する部品を備えた接合用治具を用いてプリント配線板を少なくとも３点で支持することで電子部品とプリント配線板の間隔を確保した状態でリフロー加熱を行い、接合する半導体装置の製造方法。
【００１１】
（２）上記（１）に記載の半導体装置の製造方法において、はんだバンプの体積、ランド開口径、電子部品とプリント配線板の間隔を調節することにより鼓状のはんだバンプを有する半導体装置。
【００１２】
【発明の実施の形態】
本発明の一実施の形態を図面を参照して説明する。
【００１３】
【実施例】
本発明の半導体装置は、図１に示すように半導体素子を封止したモールド樹脂部１と、それを搭載する素子搭載基板２からなる半導体パッケージが、はんだバンプ４を介してプリント配線板３と電気的に接続されている構造をもつ。その際に、はんだバンプ４が鼓状を形成している。
【００１４】
プリント配線板３は、縦１００ｍｍ、横１００ｍｍ、厚さ１．０ｍｍで、ガラスエポキシ樹脂材料で構成されており、ビルドアップ法、インナーバイアホール方式による多層基板である。さらに、半導体チップは、縦１０ｍｍ、横１０ｍｍ、厚さ０．２ｍｍのシリコン基板を本体とするものである。また、モールド樹脂部１はトランスファー金型により樹脂成形されたものである。はんだバンプ４は、半径５００μｍの球状に形成されたものである。はんだバンプ４の間隔は、１．２７ｍｍピッチである。
【００１５】
本発明の実装構造を達成させるための実装方法について説明する。リフロー工程によって電子部品をプリント配線板３に接合する前に、図２に示すように、接合用治具５上に電子部品、プリント配線板３を搭載した状態にする。図４に示すように、接合用治具５は、プリント配線板３と同等の大きさであり、実装される全ての電子部品が搭載できるように部品の形状に沿った溝が掘られており、部品の位置ずれを防止している。また、搭載部品がプリント配線板３のランドに接触するように、高さを調整している。この電子部品とプリント配線板３の間隔を調整する部品（接合用治具）６は、プリント配線板３の取り付け穴と合わせることで搭載時の位置ずれも防止している。
【００１６】
図２の状態を達成するために、まず、プリント配線板３上の電極にソルダーペーストを印刷する。続いて図５に示すように接合用治具５，６の上に電子部品を位置決め搭載し、その上にプリント配線板３を搭載する方法、または図６に示すようにプリント配線板３に電子部品を位置決め搭載し、その上に接合用治具５，６を搭載した後に上下を反転させるという方法を用いる。
【００１７】
そして、リフロー工程によってはんだを溶融し、図３に示すように半導体パッケージをプリント配線板３にはんだ接合する。はんだボール４ａが溶融すると、プリント配線板３上のランド７に接触した個所では、電極側にはんだが引き寄せられ、バンプ中央部のはんだ量が減少し、はんだ接合部４の形状は、鼓状となる。これにより、熱応力による接合部近傍への応力集中を緩和させ、接合寿命を向上させることができる。
【００１８】
以上の図１に示す本発明の半導体装置と一般的な太鼓状のはんだ接合部を有する半導体装置に対して、同時に熱サイクル疲労試験を行った。その結果、一般的な太鼓状のはんだ接合部を有する半導体装置では３００サイクルで破断が生じたのに対して、本発明の半導体装置では約５倍の接合寿命を得ることできた。
【００１９】
【発明の効果】
本発明の実装基板では、はんだバンプ形状を鼓状にすることにより、最も応力が集中するプリント配線板とはんだバンプの界面付近への負荷を軽減することができる。よって、疲労破壊強度が向上するので、接合寿命が長くなるとともに、接合信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造形態の一例を示す部分断面図
【図２】本発明の実施の形態に係るリフロー第１工程を示す部分断面図
【図３】本発明の実施の形態に係るリフロー第２工程を示す部分断面図
【図４】本発明の実施の形態に係るリフロー第２工程を示す断面図
【図５】本発明による半導体装置の製造方法の実施の形態の一例を示す部分断面図
【図６】本発明による半導体装置の製造方法の実施の形態の一例を示す部分断面図
【図７】実装後のはんだバンプの状態を示す説明図
【図８】実装後のはんだバンプの状態を示す説明図
【図９】従来例による半導体装置の構造を示した部分断面図
【符号の説明】
１ モールド樹脂部
２ 素子搭載基版（インターポーザ）
３ プリント配線板
４ はんだ接合部（はんだバンプ）
４ａ はんだボール
５ 接合用治具
６ 接合用治具（電子部品とプリント配線板間隔の調整部品）
７ ランド
８ チップ部品
９ スペーサ部材[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technology for mounting surface-mounted electronic components, and more particularly to a semiconductor device such as a semiconductor device having a connection structure such as a BGA (Ball Grid Array) and a method of manufacturing the semiconductor device.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there is a surface-mounted BGA package as an example of an electronic component. A BGA package is mounted on the printed wiring board 3 on which the lands 7 are formed, and the solder bumps are melted by a reflow process and electrically connected. In such a mounting, the solder bumps are crushed by the weight of the BGA package as shown in FIG. With such a shape, it is known that when thermal stress is generated due to a difference in linear expansion coefficient between the semiconductor device and the substrate, the stress is concentrated near the joint, and solder joint reliability is impaired. Problem. On the other hand, as shown in FIG. 8, it is known that, by making the solder joint portion into a drum shape, stress concentration near the joint portion can be reduced, and the joining life can be improved. Have been.
[0003]
For example, in Patent Document 1 below, a plurality of ball-shaped small solder bumps and large solder bumps larger than the solder bumps and provided at positions supporting at least three points on the wiring board are arranged on the lower surface. A mounting method is disclosed in which when a BGA package is mounted on a printed wiring board and reflowed, the small bumps are supported by large bumps and formed in a drum shape. Patent Document 2 discloses a mounting method in which a spacer member is interposed between a BGA package and a printed wiring board to adjust the height and form a drum-shaped joint as shown in FIG. Have been.
[0004]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 9-199540 [Patent Document 2]
JP-A-9-162234 [0005]
[Problems to be solved by the invention]
However, the method of Patent Document 1 has limitations that solder bumps having different sizes must be attached to the BGA package, and the melting point of the large bumps must be higher than the melting point of the small bumps. The method of Patent Document 2 has a problem that it is not suitable for high-density mounting because the spacer member needs to be sandwiched between the BGA package and the printed wiring board.
[0006]
The present invention has been made in view of the above problems, when mounting the electronic component on a printed wiring board, by making the joints drum-shaped, to reduce stress concentration near the joints, It is an object of the present invention to provide a semiconductor device and a method for manufacturing the semiconductor device, which can improve the bonding life.
[0007]
[Means for Solving the Problems]
The present invention employs the following means to solve the above problems.
[0008]
The electronic component and the printed wiring board are mounted upside down on the joining jig, and the reflow heating is performed with the spacing adjusted using the electronic component attached to the joining jig and the component that adjusts the spacing between the printed wiring board. Thus, the solder joint can be formed in a drum shape with less stress concentration. Solder bumps having the same composition and dimensions can be used, and there is no need to sandwich an object between the electronic component and the printed wiring board.
[0009]
The above configuration is shown again in the following (1) and (2).
[0010]
(1) A method for manufacturing an electronic component in which the electronic component is mounted on a printed wiring board via solder bumps provided on the electronic component, wherein the component mounting surface of the printed wiring board is inverted so that the mounting surface faces downward, and The printed wiring board is supported at at least three points by using a joining jig provided with a component for adjusting the distance between the component and the printed wiring board, and reflow heating is performed with the gap between the electronic component and the printed wiring board secured. And a method of manufacturing a semiconductor device to be joined.
[0011]
(2) The method of manufacturing a semiconductor device according to the above (1), wherein the volume of the solder bump, the land opening diameter, and the distance between the electronic component and the printed wiring board are adjusted to have a drum-shaped solder bump.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
[0013]
【Example】
As shown in FIG. 1, the semiconductor device according to the present invention comprises a semiconductor package including a mold resin portion 1 in which a semiconductor element is sealed and an element mounting substrate 2 on which the semiconductor element is mounted. It has a structure that is electrically connected. At this time, the solder bumps 4 form a drum shape.
[0014]
The printed wiring board 3 has a length of 100 mm, a width of 100 mm, and a thickness of 1.0 mm, is made of a glass epoxy resin material, and is a multilayer board formed by a build-up method or an inner via hole method. Further, the semiconductor chip has a main body of a silicon substrate having a length of 10 mm, a width of 10 mm, and a thickness of 0.2 mm. The mold resin portion 1 is formed by resin molding using a transfer mold. The solder bump 4 is formed in a spherical shape with a radius of 500 μm. The interval between the solder bumps 4 is 1.27 mm pitch.
[0015]
A mounting method for achieving the mounting structure of the present invention will be described. Before joining the electronic component to the printed wiring board 3 by the reflow process, the electronic component and the printed wiring board 3 are mounted on the joining jig 5 as shown in FIG. As shown in FIG. 4, the joining jig 5 has the same size as the printed wiring board 3, and has a groove along the shape of the component so that all electronic components to be mounted can be mounted. In addition, misalignment of parts is prevented. Further, the height is adjusted so that the mounted components come into contact with the lands of the printed wiring board 3. The component (joining jig) 6 for adjusting the distance between the electronic component and the printed wiring board 3 is also aligned with the mounting hole of the printed wiring board 3 to prevent displacement during mounting.
[0016]
In order to achieve the state shown in FIG. 2, first, a solder paste is printed on the electrodes on the printed wiring board 3. Subsequently, as shown in FIG. 5, the electronic components are positioned and mounted on the joining jigs 5, 6, and the printed wiring board 3 is mounted thereon, or the electronic components are mounted on the printed wiring board 3 as shown in FIG. A method is used in which the components are positioned and mounted, and the jigs 5 and 6 are mounted thereon and then turned upside down.
[0017]
Then, the solder is melted by the reflow process, and the semiconductor package is soldered to the printed wiring board 3 as shown in FIG. When the solder ball 4a is melted, the solder is attracted to the electrode side where the land 7 on the printed wiring board 3 comes into contact, the amount of solder at the center of the bump decreases, and the shape of the solder joint 4 becomes a drum shape. Become. Thus, stress concentration near the joint due to thermal stress can be reduced, and the joining life can be improved.
[0018]
A thermal cycle fatigue test was simultaneously performed on the semiconductor device of the present invention shown in FIG. 1 and a semiconductor device having a general drum-shaped solder joint. As a result, while a semiconductor device having a general drum-shaped solder joint failed in 300 cycles, the semiconductor device of the present invention was able to obtain about five times the joining life.
[0019]
【The invention's effect】
In the mounting board of the present invention, by making the shape of the solder bump into a drum shape, the load on the vicinity of the interface between the printed wiring board and the solder bump where the stress is most concentrated can be reduced. Therefore, the fatigue fracture strength is improved, so that the joining life is prolonged and the joining reliability can be improved.
[Brief description of the drawings]
FIG. 1 is a partial cross-sectional view showing an example of the structure of a semiconductor device according to the present invention; FIG. 2 is a partial cross-sectional view showing a first reflow process according to an embodiment of the present invention; FIG. FIG. 4 is a partial cross-sectional view showing a second reflow process according to the present invention. FIG. 4 is a cross-sectional view showing a second reflow process according to the embodiment of the present invention. FIG. 5 shows an example of an embodiment of a method for manufacturing a semiconductor device according to the present invention. FIG. 6 is a partial sectional view showing an example of an embodiment of a method of manufacturing a semiconductor device according to the present invention. FIG. 7 is an explanatory view showing the state of solder bumps after mounting. FIG. 8 is solder after mounting. FIG. 9 is a partial cross-sectional view showing the structure of a semiconductor device according to a conventional example.
1 Mold resin part 2 Element mounting base plate (interposer)
3 printed wiring board 4 solder joint (solder bump)
4a Solder ball 5 Joining jig 6 Joining jig (adjustment part between electronic component and printed wiring board)
7 Land 8 Chip component 9 Spacer member