[go: up one dir, main page]

JP2004342904A - Electronic circuit device and its manufacturing method - Google Patents

Electronic circuit device and its manufacturing method Download PDF

Info

Publication number
JP2004342904A
JP2004342904A JP2003139038A JP2003139038A JP2004342904A JP 2004342904 A JP2004342904 A JP 2004342904A JP 2003139038 A JP2003139038 A JP 2003139038A JP 2003139038 A JP2003139038 A JP 2003139038A JP 2004342904 A JP2004342904 A JP 2004342904A
Authority
JP
Japan
Prior art keywords
circuit element
substrate
electrode pads
hole
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003139038A
Other languages
Japanese (ja)
Inventor
Hideo Nakakoshi
英雄 中越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003139038A priority Critical patent/JP2004342904A/en
Publication of JP2004342904A publication Critical patent/JP2004342904A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable electronic circuit device permitting the realization of highly dense mounting by surely forming minute diametral solder bumps, and having different projecting height to each other, on the same circuit element or the same substrate with a good productivity; and to provide the manufacturing method of the electronic circuit device. <P>SOLUTION: An insulating film 8, having holes 9a, 9b with different internal volumes so as to meet with the projecting heights of the solder bumps, is formed on a protecting film 7 so that at least one part of electrode pads 6a, 6b is exposed while a metallic film 10 is formed on the inside walls of the holes 9a, 9b and the electrode pads 6a, 6b. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子などの回路素子を基板上にフリップチップ実装して製造する電子回路装置および電子回路装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、電子回路装置の製造方法において、回路素子を基板上に実装する際は、回路素子および基板の接合面に複数の電極パッドを形成し、続いて回路素子側あるいは基板側の電極パッドにはんだバンプ等を形成した後、両者を対向させて接合する、フリップチップ実装と呼ばれる実装方法が用いられている。
【０００３】
近年、上述のような電子回路装置は小型化が進展している。従って、電子回路装置を構成する基板や回路素子の小型化はもとより、微小径のはんだバンプの形成による高密度実装の実現が求められている。
【０００４】
また、電子回路装置において、例えば積層セラミック基板等の内部電極が形成されている基板を用いている場合、内部電極の厚みによって基板表面においても凹凸が形成されていることがある。このような場合には、同一回路素子上あるいは同一基板上に、突出高さの異なるはんだバンプを形成することが求められる。
【０００５】
例えば特許文献１には、基板上のパッドに対応する位置に、形成するはんだバンプの突出高さに応じた寸法に形成された凹部を有する凹版を用いて、その凹部にはんだペーストをスキージ印刷することにより、同一回路素子上あるいは同一基板上に互いに突出高さの異なる複数のはんだバンプを形成している例がある。
【０００６】
【特許文献１】
特開平１０−４１２７号公報（第４−１１頁、図１、３参照）
【０００７】
【発明が解決しようとする課題】
しかしながら、従来例においては、微小径のはんだバンプを形成するための狭小な凹部に対してはんだペーストをスキージ印刷する際、狭小な凹部にはんだペーストを十分に充填することができない、という問題があった。また、はんだペーストの版抜け性が悪化する問題があるため、従来例においては、所望のサイズの突出高さが異なる微小径なはんだバンプを得ることができなかった。
【０００８】
上述のように、従来は同一基板上に異なる突出高さの微小径のはんだバンプを形成することは困難であった。従って、例えば積層セラミック基板等のように、内部電極の厚みによって基板表面においても凹凸が形成されている基板に回路素子を搭載する際、基板の凹凸に対応する、突出高さの異なる微小径なはんだバンプを形成することができず、基板と回路素子との間で導通不良が発生してしまうことがあった。
【０００９】
そこで本発明の電子回路装置の製造方法は、上述の問題を解決し、同一回路素子上あるいは同一基板上に異なる突出高さの微小径のはんだバンプを生産性良く確実に形成して導通不良の発生を防止し、かつ、高密度実装の実現を可能にした、信頼性の高い電子回路装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の目的を達成するため、本発明の電子回路装置においては、一方主面側に複数の電極パッドが形成された基板と、一方主面側に複数の電極パッドが形成された回路素子と、前記回路素子の電極パッド上に形成され、前記基板の電極パッドと前記回路素子の電極パッドとを接続する、突出高さの異なる複数のはんだバンプと、を含む電子回路装置において、前記回路素子に、前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記回路素子の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成されていることを特徴とする、電子回路装置。
【００１１】
また、本発明の電子回路装置においては、一方主面側に複数の電極パッドが形成された回路素子と、一方主面側に複数の電極パッドが形成された基板と、前記基板の電極パッド上に形成され、前記基板の電極パッドと前記回路素子の電極パッドとを接続する、突出高さの異なる複数のはんだバンプと、を含む電子回路装置において、前記基板に、前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記基板の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成されていることを特徴とする、電子回路装置。
【００１２】
また、本発明の電子回路装置の特定の局面においては、前記金属膜は、前記孔内側壁と前記回路素子の電極パッド上とに形成されていることを特徴とする。
【００１３】
また、本発明の電子回路装置の特定の局面においては、前記金属膜は、前記孔内側壁と前記基板の電極パッド上とに形成されていることを特徴とする。
【００１４】
また、本発明の電子回路装置の特定の局面においては、前記金属膜は、下層から順に密着層、拡散防止層、酸化防止層が積層された多層構造をなしていることを特徴とする。
【００１５】
上述の目的を達成するため、本発明の電子回路装置の製造方法においては、一方主面側に形成された基板の電極パッドと一方主面側に形成された回路素子の電極パッドとを、該回路素子の電極パッド上に形成した、突出高さの異なる複数のはんだバンプを介して接続する電子回路装置の製造方法であって、前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記回路素子の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成された前記回路素子と、前記基板とを用意するステップと、前記回路素子の電極パッド上に突出高さの異なる複数のはんだバンプを形成するステップと、前記回路素子と前記基板とを、前記はんだバンプを介して接続するステップと、を有することを特徴とする。
【００１６】
また、本発明の電子回路装置の製造方法においては、一方主面側に形成された基板の電極パッドと一方主面側に形成された回路素子の電極パッドとを、該基板の電極パッド上に形成した、突出高さの異なる複数のはんだバンプを介して接続する電子回路装置の製造方法であって、前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記回路素子の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成された前記基板と、前記回路素子とを用意するステップと、前記基板の電極パッド上に突出高さの異なる複数のはんだバンプを形成するステップと、前記基板と前記回路素子とを、前記はんだバンプを介して接続するステップと、を有することを特徴とする。
【００１７】
また、本発明の電子回路装置の製造方法の特定の局面においては、前記はんだバンプを形成するステップは、前記孔に対応する位置に貫通孔が形成されたメタルマスクを介して前記孔にはんだペーストを充填し、続いて前記はんだペーストを加熱溶融させた後に冷却固化させることを特徴する。
【００１８】
また、本発明の電子回路装置の製造方法の特定の局面においては、前記孔の断面積は前記メタルマスクの貫通孔の断面積よりも小さく形成されることを特徴とする。
【００１９】
また、本発明の電子回路装置の製造方法の特定の局面においては、前記はんだバンプを形成するステップは、はんだボールを該はんだボールの直径よりも外径の小さい前記孔上に配置した後に前記はんだボールを加熱溶融させ、溶融した前記はんだボールを前記孔に充填した後に冷却固化させることを特徴とする。
【００２０】
【００２１】
【発明の実施の形態】
以下に、本発明の電子回路装置および電子回路装置の製造方法の第１の実施例について、図１−１、図１−２、および図２に基づいて説明する。図１−１、図１−２は、本発明の第１の実施例である電子回路装置１の製造方法を示す断面図である。図２は、図１−２（ｆ）のはんだバンプ部分を拡大した断面図である。
【００２２】
まず、図１−１（ａ）に示す回路素子３と、図１−２（ｆ）に示す基板２とを用意する。基板２は積層のプリント配線基板であり、図示を省略したが一方主面側には金属配線が複数形成され、この金属配線の所定位置には下層からＣｕ、Ｎｉ、Ａｕの３層からなる厚さが約５μｍ、１辺が８０μｍの正方形状の電極パッド５ａ、５ｂが形成されている。また、電極パッド５ｂの下層には、厚さが１８μｍの内層電極１６が形成されているため、電極パッド５ａよりも高い位置にあり、電極パッド５ｂの表面と電極パッド５ａの表面との高低差（ｔ１）は１８μｍである。
【００２３】
回路素子３は半導体素子であり、一方主面側には所定の機能部が形成され、電極パッド６ａ、６ｂはこの機能部に接続されている。電極パッド６ａは電極パッド５ａ、電極パッド６ｂは電極パッド５ｂと対応しており、それぞれ厚さが１μｍのＡｌで形成され、１辺が１００μｍの正方形状である。保護膜７は、電極パッド６ａ、６ｂがそれぞれφ５０μｍ、φ６０μｍ露出される孔が形成された、厚さが１μｍのＳｉＮ膜からなる。
【００２４】
次に、保護膜７上にポリイミドなどの有機系絶縁材料からなる絶縁膜８を形成し、フォトリソグラフィのプロセスによって孔９ａ、９ｂを形成した（図１−１（ｂ））。孔９ａは底面がφ５０μｍで高さ８０μｍの円柱状、孔９ｂは底面がφ６０μｍで高さ８０μｍの円柱状であり、保護膜７の孔と同じ位置に同形状のものが形成されている。
【００２５】
次に、一般的な蒸着プロセス、具体的にはリフトオフ法により孔９ａ内側壁および電極パッド６ａ上、孔９ｂ内側壁および電極パッド６ｂ上とに多層の金属膜１０を形成した（図１−１（ｃ））。図２に示すように、この金属膜１０は、下層から順に密着層１２０としてＴｉ、拡散防止層１３０としてＮｉ、酸化防止層１４０としてＡｕが積層された多層構造をなしている。密着層１２０は電極パッド６ａ、６ｂと拡散防止層１３０とを密着させ、拡散防止層１３０は後述するはんだバンプ４ａ、４ｂのはんだの拡散を防止し、酸化防止層１４０は拡散防止層１３０の酸化を防止し、はんだの濡れ性を良くする層として機能する。また、この密着層１２０、拡散防止層１３０、酸化防止層１４０の厚さはそれぞれ０．２μｍ、２．０μｍ、０．１μｍである。また、この金属膜１０を形成した後の孔９ａの内容積は１．６×１０−１３ｍ３、孔９ｂの内容積は２．３×１０−１３ｍ３である。
【００２６】
次に、孔９ａ、９ｂに対応する位置にそれぞれφ１００μｍの貫通孔を有する厚さ５０μｍのメタルマスク１４を介し、スキージ１５を用いて孔９ａ、９ｂにＳｎ−Ａｇ共晶はんだ（融点２２７℃）からなるはんだペースト１２をスクリーン印刷により隙間なく充填した（図１−２（ｄ））。はんだペースト１２のフラックスとはんだとの体積比は１：１であり、このときメタルマスク１４の貫通孔および孔９ａに供給されたはんだペースト１２の体積は５．５×１０−１３ｍ３であり、メタルマスクの貫通孔および孔９ｂに供給されたはんだの体積は２．７５×１０−１３ｍ３である。
【００２７】
続いて、はんだペースト１２を加熱溶融させた後、冷却固化させることによりはんだバンプ４ａ、４ｂを形成した（図１−２（ｅ））。このとき、はんだペースト１２の加熱溶融によってはんだペースト１２のフラックスが蒸発するため、はんだバンプ４ａ、４ｂの体積は、はんだペースト１２の体積の１／２となる。また、はんだバンプ４ａ、４ｂはそれぞれ孔９ａ、９ｂを隙間なく充填し、孔９ａ、９ｂ上に突出するように形成される。また、はんだバンプ４ａ、４ｂは、例えば半球状等、球形の一部をなすように突出している。このとき、孔９ａ、９ｂの内容積を異ならせているため、はんだバンプ４ａ、４ｂは、それぞれ孔９ａ上に絶縁膜８の表面からの突出高さ（以下、はんだバンプ４ａの突出高さ）５０μｍ、孔９ｂ上に絶縁膜８の表面からの突出高さ（以下、はんだバンプ４ｂの突出高さ）３２μｍ突出している。すなわち、はんだバンプ４ａの頂点とはんだバンプ４ｂの頂点との高低差（ｔ２）は１８μｍである。
【００２８】
次に、基板２の電極パッド５ａ、５ｂと回路素子３の電極パッド６ａ、６ｂとを、はんだバンプ４ａ、４ｂを介して接続した（図１−２（ｆ））。このとき、フリップチップ実装機のノズルで回路素子３を吸着し、はんだバンプ４ａ、４ｂにフラックスを転写して電極パッド５ａ、５ｂに対応させて回路素子３を基板２に配置した。ここで、上述したように電極パッド５ｂは、電極パッド５ａよりも１８μｍ高い位置に形成されている。しかし、はんだバンプ４ｂの突出高さは、はんだバンプ４ａの突出高さよりも１８μｍ低くされているため、電極パッド５ａと電極パッド６ａ、電極パッド５ｂと電極パッド６ｂとは相互に隙間なく対応させて配置することができる。
【００２９】
続いて基板２をリフロー装置の加熱炉内部に搬入し、加熱炉内部を常温から１５０℃まで１秒間に２℃の昇温速度で昇温させた後１５０℃で９０秒間加熱した。次に、加熱炉内部を１５０℃から２５０℃まで１秒間に２℃の昇温速度で昇温させた後、２５０℃で基板２を２０秒間加熱した。さらに、基板２をリフロー装置の冷却炉内部に移動させて１秒間に２℃の降温速度で降温させて常温に戻すことではんだバンプ４ａ、４ｂを冷却固化させた。また、本実施例においては、酸化防止のため、リフロー装置の加熱炉および冷却炉内は酸素濃度１，０００ｐｐｍ以下の窒素雰囲気とした。
【００３０】
以上のステップを経て図１−２（ｆ）に示す電子回路装置１を得た。この電子回路装置１は、基板２の電極パッド５ａ、５ｂと回路素子３の電極パッド６ａ、６ｂとがそれぞれはんだバンプ４ａ、４ｂによって電気的、機械的に接続される構成となっている。
【００３１】
上述のように本実施例の電子回路装置１の製造方法によれば、互いに内容積を異ならせた孔９ａ、９ｂを有する絶縁膜８を形成し、かつ、孔９ａ、９ｂ内側壁に金属膜を形成する。これにより、同一の回路素子３上に互いに突出高さの異なる、所望の突出高さの複数のはんだバンプ４ａ、４ｂを形成することができる。また、はんだバンプ４ａ、４ｂを形成する際にはんだが濡れ性良く広がり、孔９ａ、９ｂ内に隙間なく充填することができる。従って、従来のように凹版を用いたり、はんだペースト４を２度塗りしたりすることなく、同一回路素子３上に異なる突出高さの微小径のはんだバンプ４ａ、４ｂを生産性良く確実に形成することができ、高密度実装を実現した信頼性の高い電子回路装置１を提供することができる。
【００３２】
図３は、上述した第１の実施例において絶縁膜８の厚さを複数設定し、メタルマスク１４を用いて形成したはんだバンプ４ａの突出高さを示すグラフである。このとき、孔９ａはいずれも底面がφ５０μｍに設定されている。図３から、例えば絶縁膜８の厚さを８０μｍに設定した本実施例では、はんだバンプ４ａの突出高さは５０μｍになることがわかった。また、絶縁膜８の厚さを５０μｍから１００μｍへと厚くしていくと、はんだバンプ４ａの突出高さは５６μｍから４７μｍへと低くなることがわかった。すなわち、絶縁膜８をより厚く形成することではんだバンプ４ａの突出高さをより低くすることができ、突出高さの低い分より微小径のはんだバンプ４ａを形成することができる。
【００３３】
以上から、絶縁膜をより厚く形成することではんだバンプの突出高さをより低くすることができ、突出高さの低い分より微小径のはんだバンプを形成することができる。従って、高密度実装を実現した電子回路装置１を製造することができる。
【００３４】
次に、本発明の電子回路装置および電子回路装置の製造方法の第２の実施例について説明する。図４は、本発明の第２の実施例である電子回路装置１１の製造方法を示す断面図である。
【００３５】
本実施例のはんだバンプ４ａ´、４ｂ´は、図４（ａ）に示すはんだボール１３を用いて形成する。本実施例は、図４（ａ）に示す電極パッド６ａ´、６ｂ´が１辺４００μｍの正方形状であり、図４（ｃ）に示す電極パッド５ａ´、５ｂ´が一辺２５０μｍの正方形状である点が第１の実施例とは異なる。また、保護膜７´および絶縁膜８´が、電極パッド６ａ´をφ２００μｍ、電極パッド６ｂ´をφ３００μｍ露出させて電極パッド６ａ´、６ｂ´の端部を被覆するように形成されている点が第１の実施例とは異なる。この金属膜１０を形成した後の孔９ａ´の内容積は、３．１×１０−１２ｍ３、孔９ｂ´の内容積は７．１×１０−１２ｍ３である。
【００３６】
図４（ｃ）に示す基板２´には、下層からＣｕ、Ｎｉ、Ａｕの３層からなる厚さが約５μｍ、１辺が２５０μｍの正方形状の電極パッド５ａ´、５ｂ´が形成されている。また、電極パッド５ｂ´の下層には、厚さが４０μｍの内層電極１６´と絶縁層が形成されているため、電極パッド５ａ´よりも高い位置にあり、電極パッド５ｂ´の表面と電極パッド５ａ´の表面との高低差（ｔ１´）は４０μｍである。
【００３７】
電子回路装置１１において、上述の電子回路装置１の製造方法が同一である部分については、図１−１（ａ）、図１−１（ｂ）、図１−１（ｃ）の説明を援用することで説明を省略する。
【００３８】
次に、電極パッド６ａ´、６ｂ´上に金属膜１０を介してはんだバンプ４ａ´、４ｂ´を形成するステップ以降の説明を行なう。まず、はんだボール搭載機を用いてＳｎ−Ａｇの共晶はんだ（融点２２７℃）からなるφ３００μｍのはんだボール１３を孔９ａ´、９ｂ´の外径部分に支持されるようにして孔９ａ´、９ｂ´上に配置した（図４（ａ））。続いて、孔９ａ´、９ｂ´上に配置したはんだボール１３を加熱溶融させた後、冷却固化させた。これにより、孔９ａ´、９ｂ´を隙間なく充填し、孔９ａ´、９ｂ´上に球形の一部をなすように突出するはんだバンプ４ａ´、４ｂ´が形成される。このとき、孔９ａ´、９ｂ´の内容積を異ならせているため、はんだバンプ４ａ´、４ｂ´は、孔９ａ´上に絶縁膜８´の表面からの突出高さ２４６μｍ、孔９ｂ´上に絶縁膜８´の表面からの突出高さ２０６μｍに形成された（図４（ｂ））。すなわち、はんだバンプ４ａ´の頂点とはんだバンプ４ｂ´の頂点との高低差（ｔ２´）は４０μｍである。
【００３９】
次に、基板２´の電極パッド５ａ´、５ｂ´と回路素子３´の電極パッド６ａ´、６ｂ´とをはんだバンプ４ａ´、４ｂ´を介して接続した。はんだバンプ４ａ´、４ｂ´をリフロー装置内で加熱溶融および冷却固化する条件は、上述した加熱溶融および冷却固化の条件と同じとした。ここで、上述したように電極パッド５ｂ´は、電極パッド５ａ´よりも４０μｍ高い位置に形成されている。しかし、はんだバンプ４ｂ´の突出高さは、はんだバンプ４ａ´の突出高さよりも４０μｍ低くされている。そのため、電極パッド５ａ´と電極パッド６ａ´、電極パッド５ｂ´と電極パッド６ｂ´とは相互に隙間なく対応させて配置することができる。
【００４０】
以上のステップを経て図４（ｃ）に示す電子回路装置１１を得た。
【００４１】
この電子回路装置１１の製造方法によれば、電子回路装置１の製造方法と同様の効果を得ることができる。
【００４２】
図５は、上述した第２の実施例において絶縁膜８´の厚さを複数設定し、はんだボール１３を用いて形成したはんだバンプ４ａ´の突出高さを示すグラフである。このとき、孔９ａ´はいずれも底面がφ２００μｍに設定されている。図５から、例えば、絶縁膜８´の厚さを８０μｍに設定した本実施例でははんだバンプ４ａ´の突出高さは２４６μｍになることがわかる。また、絶縁膜の厚さを５０μｍから１５０μｍへと厚くしていくと、はんだバンプ４ａ´の突出高さは２５４μｍから２２４μｍへと低くなることがわかった。
【００４３】
以上から、絶縁膜をより厚く形成することではんだバンプの突出高さをより低くすることができ、突出高さの低い分より微小径のはんだバンプを形成することができる。従って、高密度実装を実現した電子回路装置を製造することができる。
【００４４】
次に、本発明の電子回路装置の第３の実施例について図６に基づいて説明する。図６は、電子回路装置１１１の断面図である。
【００４５】
本実施例の絶縁層８は、基板２上に形成されている。また、孔９ａ、９ｂはそれぞれ電極パッド５ａ、５ｂ上に形成され、金属膜１０は孔９ａおよび電極パッド５ａ上、孔９ｂおよび電極パッド５ｂ上に形成されている。この電子回路装置４０において、実施例１の電子回路装置１と構成が同じである部分については同じ符号を付すことで説明を省略する。
【００４６】
この第３の実施例の電子回路装置１１１によれば、実施例１と同様の効果を得ることができる。
【００４７】
第１の実施例および第２の実施例では、金属膜１０は孔９ａ、９ｂ（９ａ´、９ｂ´）内側壁および電極パッド６ａ、６ｂ（６ａ´、６ｂ´）上に形成されたが、本発明はこれに限定されるものではなく、金属膜１０は電極パッド６ａ、６ｂ（６ａ´、６ｂ´）上に形成されなくても良い。
【００４８】
第１の実施例および第２の実施例では、金属膜１０は下層から順に密着層１２０としてＴｉ、拡散防止層１３０としてＮｉ、酸化防止層１４０としてＡｕを積層して多層構造をなすように形成したが、本発明はこれに限定されるものではなく、拡散防止層１３０としてはＰｔが用いられても良い。また、金属膜１０としてＡｕやＣｕが単層で形成されても良い。
【００４９】
第１の実施例および第２の実施例では、基板２、２´はそれぞれ積層のプリント配線基板から形成されたが、本発明はこれに限定されるものではなく、例えば積層セラミック基板等を用いても良い。
【００５０】
第１の実施例および第２の実施例では、はんだバンプ４ａ、４ｂ（４ａ´、４ｂ´）はＳｎ−Ａｇ共晶はんだから形成したが、本発明はこれに限定されるものではない。はんだバンプは、はんだペーストまたははんだボールとして供給可能なはんだ組成のものであれば形成することができ、例えばＳｎ−Ｃｕ系はんだ、Ｓｎ−Ｐｂ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ等を用いることができる。
【００５１】
第１の実施例および第２の実施例では、電極パッド６ａ、６ｂ（６ａ´、６ｂ´）は下層からＣｕ、Ｎｉ、Ａｕの３層から構成されたが、本発明はこれに限定されるものではない。電極パッドは、はんだに濡れる金属材料から構成されれば良く、例えばＴｉ、Ｃｕ等から構成されても良い。
【００５２】
第１の実施例および第２の実施例では、孔９ａ、９ｂ（９ａ´、９ｂ´）は円形状としたが、本発明はこれに限定されるものではなく、正方形、楕円形、三角形などの孔形状を有していても良い。
【００５３】
第１の実施例および第２の実施例では保護膜７、７´をＳｉＮ膜で形成したが、ＳｉＯ２膜などで形成しても良い。
【００５４】
第１の実施例では、孔９ａ、９ｂの断面積は、メタルマスク１４の貫通孔の断面積はよりも小さく形成したが、本発明はこれに限定されるものではなく、孔９ａ、９ｂの断面積とメタルマスク１４の貫通孔の断面積とは同じにされても良い。
【００５５】
第２の実施例では、孔９ａ´、９ｂ´の外径は、はんだボールの直径よりも小さくされたが、本発明はこれに限定されるものではなく、孔９ａ´、９ｂ´の外径は、はんだボールの直径よりも大きくされても良い。
【００５６】
【発明の効果】
以上のように、本発明の電子回路装置および電子回路装置の製造方法によれば、回路素子あるいは基板の電極パッド上に、電極パッドの少なくとも一部が露出する、互いに内容積の異なる孔を有する絶縁膜を形成し、孔内側壁に金属膜を形成する。これにより、同一の回路素子上あるいは同一の基板上に互いに突出高さを異ならせたより微小径のはんだバンプを生産性良く確実に形成し、かつ、導通不良などの不具合の発生を低減して高密度実装を実現可能にした、信頼性の高い電子回路装置を提供することが可能である。
【図面の簡単な説明】
【図１−１】本発明の電子回路装置の製造方法の第１の実施例を示す断面図である。
【図１−２】本発明の電子回路装置の製造方法の第１の実施例を示す断面図である。
【図２】図１−２（ｆ）において回路素子側の孔を拡大した断面図である。
【図３】図１−１および図１−２に示す電子回路装置の製造方法において絶縁膜の厚さを複数設定して形成したはんだバンプの突出高さを示すグラフである。
【図４】本発明の電子回路装置の製造方法の第２の実施例を示す断面図である。
【図５】本発明の電子回路装置の製造方法の第２の実施例において絶縁膜の厚さを複数設定して形成したはんだバンプの突出高さを示すグラフである。
【図６】本発明の電子回路装置の第３の製造方法により製造した電子回路装置の断面図である。
【符号の説明】
１、１１、１１１ 電子回路装置
２、２´ 基板
３、３´ 回路素子
４ａ、４ｂ、４ａ´、４ｂ´ はんだバンプ
５ａ、５ｂ、６ａ、６ｂ、５ａ´、５ｂ´、６ａ´、６ｂ´ 電極パッド
７、７´ 保護膜
８、８´ 絶縁膜
９ａ、９ｂ、９ａ´、９ｂ´ 孔
１０ 金属膜
１２ はんだペースト
１３ はんだボール
１４ メタルマスク
１５ スキージ
１６、１６´ 内層電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic circuit device manufactured by flip-chip mounting a circuit element such as a semiconductor element on a substrate and a method of manufacturing the electronic circuit device.
[0002]
[Prior art]
Conventionally, in a method of manufacturing an electronic circuit device, when a circuit element is mounted on a substrate, a plurality of electrode pads are formed on a bonding surface of the circuit element and the substrate, and then, a plurality of electrode pads are formed on the circuit element side or the substrate side. After a solder bump or the like is formed, a mounting method called flip-chip mounting is used in which the two are opposed and joined.
[0003]
In recent years, miniaturization of the electronic circuit device as described above has been progressing. Therefore, there is a demand for realizing high-density mounting by forming small-diameter solder bumps, as well as reducing the size of substrates and circuit elements constituting an electronic circuit device.
[0004]
Further, in a case where a substrate on which an internal electrode such as a multilayer ceramic substrate is formed is used in an electronic circuit device, irregularities may also be formed on the substrate surface depending on the thickness of the internal electrode. In such a case, it is required to form solder bumps having different protruding heights on the same circuit element or the same substrate.
[0005]
For example, in Patent Document 1, a squeegee printing is performed on a solder paste in a concave portion by using an intaglio having a concave portion formed at a position corresponding to a pad on a substrate and having a size corresponding to a protrusion height of a solder bump to be formed. In some cases, a plurality of solder bumps having different protruding heights are formed on the same circuit element or the same substrate.
[0006]
[Patent Document 1]
JP-A-10-4127 (pages 4-11, see FIGS. 1 and 3)
[0007]
[Problems to be solved by the invention]
However, in the conventional example, when the solder paste is squeegee-printed in a narrow recess for forming a solder bump having a small diameter, there is a problem that the narrow recess cannot be sufficiently filled with the solder paste. Was. In addition, there is a problem that the solder paste has a problem of poor plate-outability, so that in the conventional example, it was not possible to obtain a small-sized solder bump having a desired size and a different projection height.
[0008]
As described above, conventionally, it has been difficult to form solder bumps of minute diameters having different protrusion heights on the same substrate. Therefore, for example, when mounting a circuit element on a substrate having unevenness on the surface of the substrate due to the thickness of the internal electrode, such as a multilayer ceramic substrate and the like, when projecting height corresponding to the unevenness of the substrate, the minute protrusions having different diameters In some cases, solder bumps could not be formed, resulting in poor conduction between the substrate and the circuit element.
[0009]
Therefore, the method of manufacturing an electronic circuit device of the present invention solves the above-described problem, and reliably forms small-diameter solder bumps having different protruding heights on the same circuit element or the same substrate with good productivity, thereby improving the conductivity. It is an object of the present invention to provide a highly reliable electronic circuit device that prevents occurrence and enables high-density mounting.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, in the electronic circuit device of the present invention, a substrate having a plurality of electrode pads formed on one main surface side, a circuit element having a plurality of electrode pads formed on one main surface side, An electronic circuit device formed on the electrode pad of the circuit element and connecting the electrode pad of the substrate and the electrode pad of the circuit element, including a plurality of solder bumps having different protruding heights; An insulating film having holes each having a different internal volume according to the projecting height of the plurality of solder bumps is formed, and the holes expose at least a part of the electrode pads of the circuit element, and An electronic circuit device, wherein a metal film is formed on the inner wall of the hole.
[0011]
Also, in the electronic circuit device of the present invention, a circuit element having a plurality of electrode pads formed on one main surface side, a substrate having a plurality of electrode pads formed on one main surface side, and an electrode pad on the substrate. And a plurality of solder bumps having different protruding heights connecting the electrode pads of the substrate and the electrode pads of the circuit element, wherein the protruding portions of the plurality of solder bumps are formed on the substrate. An insulating film having holes each having a different internal volume according to the height is formed, at least a part of the electrode pad of the substrate is exposed by the holes, and a metal film is formed on the inner wall of the hole. An electronic circuit device, comprising:
[0012]
In a specific aspect of the electronic circuit device according to the present invention, the metal film is formed on the inner wall of the hole and on an electrode pad of the circuit element.
[0013]
In a specific aspect of the electronic circuit device according to the present invention, the metal film is formed on the inner wall of the hole and on an electrode pad of the substrate.
[0014]
In a specific aspect of the electronic circuit device according to the present invention, the metal film has a multilayer structure in which an adhesion layer, a diffusion prevention layer, and an oxidation prevention layer are sequentially stacked from the lower layer.
[0015]
In order to achieve the above object, in the method of manufacturing an electronic circuit device according to the present invention, the electrode pad of the substrate formed on the one main surface side and the electrode pad of the circuit element formed on the one main surface side are formed as A method of manufacturing an electronic circuit device formed on an electrode pad of a circuit element and connected via a plurality of solder bumps having different protruding heights, each of which has an internal volume corresponding to the protruding height of the plurality of solder bumps. An insulating film having a different hole is formed, at least a part of an electrode pad of the circuit element is exposed by the hole, and a metal film is formed on an inner wall of the hole; and Preparing a substrate, forming a plurality of solder bumps having different protruding heights on the electrode pads of the circuit element, and connecting the circuit element and the substrate through the solder bump And having the steps of: connecting.
[0016]
Further, in the method for manufacturing an electronic circuit device of the present invention, the electrode pad of the substrate formed on the one main surface side and the electrode pad of the circuit element formed on the one main surface side are placed on the electrode pad of the substrate. A method of manufacturing an electronic circuit device connected via a plurality of solder bumps having different protruding heights, wherein the insulating device has holes each having a different internal volume according to the protruding height of the plurality of solder bumps. A step of preparing a substrate on which a film is formed, at least a part of an electrode pad of the circuit element is exposed by the hole, and a metal film is formed on an inner side wall of the hole, and the circuit element; Forming a plurality of solder bumps having different protruding heights on the electrode pads of the substrate, and connecting the substrate and the circuit element via the solder bumps. It is characterized in.
[0017]
Further, in a specific aspect of the method of manufacturing an electronic circuit device according to the present invention, the step of forming the solder bumps includes the step of forming a solder paste through the metal mask having a through-hole formed at a position corresponding to the hole. , Followed by heating and melting the solder paste, followed by cooling and solidification.
[0018]
In a specific aspect of the method for manufacturing an electronic circuit device according to the present invention, a cross-sectional area of the hole is formed to be smaller than a cross-sectional area of a through-hole of the metal mask.
[0019]
Further, in a specific aspect of the method for manufacturing an electronic circuit device according to the present invention, the step of forming the solder bumps comprises: disposing a solder ball on the hole having an outer diameter smaller than the diameter of the solder ball; The method is characterized in that the ball is heated and melted, and the molten solder ball is filled in the hole and then cooled and solidified.
[0020]
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a first embodiment of an electronic circuit device and a method of manufacturing the electronic circuit device according to the present invention will be described with reference to FIGS. 1-1, 1-2, and 2. FIGS. 1-1 and 1-2 are cross-sectional views illustrating a method of manufacturing the electronic circuit device 1 according to the first embodiment of the present invention. FIG. 2 is an enlarged sectional view of the solder bump portion of FIG.
[0022]
First, a circuit element 3 shown in FIG. 1-1A and a substrate 2 shown in FIG. 1-2F are prepared. The substrate 2 is a laminated printed wiring board. Although not shown in the drawing, a plurality of metal wirings are formed on one main surface side, and a predetermined thickness of the metal wiring includes three layers of Cu, Ni, and Au from below. The electrode pads 5a and 5b each having a square shape with a length of about 5 μm and a side of 80 μm are formed. In addition, since the inner layer electrode 16 having a thickness of 18 μm is formed below the electrode pad 5b, the inner layer electrode 16 is located at a position higher than the electrode pad 5a, and the height difference between the surface of the electrode pad 5b and the surface of the electrode pad 5a. (T1) is 18 μm.
[0023]
The circuit element 3 is a semiconductor element, and a predetermined functional part is formed on one main surface side, and the electrode pads 6a and 6b are connected to this functional part. The electrode pad 6a corresponds to the electrode pad 5a, and the electrode pad 6b corresponds to the electrode pad 5b. The electrode pad 6a is formed of Al having a thickness of 1 μm, and has a square shape of 100 μm on each side. The protective film 7 is formed of a 1 μm thick SiN film in which holes for exposing the electrode pads 6 a and 6 b to φ50 μm and φ60 μm are formed.
[0024]
Next, an insulating film 8 made of an organic insulating material such as polyimide was formed on the protective film 7, and holes 9a and 9b were formed by a photolithography process (FIG. 1-1 (b)). The hole 9a has a cylindrical shape with a bottom surface of φ50 μm and a height of 80 μm, and the hole 9b has a cylindrical shape with a bottom surface of φ60 μm and a height of 80 μm. The same shape is formed at the same position as the hole of the protective film 7.
[0025]
Next, a multilayer metal film 10 was formed on the inner wall of the hole 9a and the electrode pad 6a, and on the inner wall of the hole 9b and the electrode pad 6b by a general vapor deposition process, specifically, a lift-off method (FIG. 1-1). (C)). As shown in FIG. 2, the metal film 10 has a multilayer structure in which Ti as the adhesion layer 120, Ni as the diffusion prevention layer 130, and Au as the oxidation prevention layer 140 are stacked in this order from the bottom. The adhesion layer 120 makes the electrode pads 6a and 6b adhere to the diffusion preventing layer 130, the diffusion preventing layer 130 prevents the diffusion of solder in the solder bumps 4a and 4b described later, and the oxidation preventing layer 140 oxidizes the diffusion preventing layer 130. And functions as a layer that improves solder wettability. The thicknesses of the adhesion layer 120, the diffusion prevention layer 130, and the oxidation prevention layer 140 are 0.2 μm, 2.0 μm, and 0.1 μm, respectively. After the formation of the metal film 10, the internal volume of the hole 9a is 1.6 × 10 −13 m 3 , and the internal volume of the hole 9b is 2.3 × 10 −13 m 3 .
[0026]
Next, a Sn-Ag eutectic solder (melting point: 227 ° C.) is applied to the holes 9 a and 9 b by using a squeegee 15 via a metal mask 14 having a thickness of 100 μm and a through hole of φ 100 μm at positions corresponding to the holes 9 a and 9 b. Was filled without gaps by screen printing (FIG. 1-2 (d)). The volume ratio between the flux of the solder paste 12 and the solder was 1: 1. At this time, the volume of the solder paste 12 supplied to the through holes and the holes 9a of the metal mask 14 was 5.5 × 10 −13 m 3 . The volume of the solder supplied to the through hole and the hole 9b of the metal mask is 2.75 × 10 −13 m 3 .
[0027]
Subsequently, the solder paste 12 was heated and melted, and then cooled and solidified to form the solder bumps 4a and 4b (FIG. 1-2 (e)). At this time, since the flux of the solder paste 12 evaporates due to the heating and melting of the solder paste 12, the volume of the solder bumps 4a and 4b becomes の of the volume of the solder paste 12. Further, the solder bumps 4a and 4b are formed so as to fill the holes 9a and 9b without gaps, respectively, and to protrude above the holes 9a and 9b. The solder bumps 4a and 4b protrude so as to form a part of a sphere such as a hemisphere. At this time, since the internal volumes of the holes 9a and 9b are made different, the solder bumps 4a and 4b project above the hole 9a from the surface of the insulating film 8 (hereinafter, the projecting height of the solder bump 4a). The protrusion protrudes from the surface of the insulating film 8 by 32 μm above the hole 9b by 50 μm (hereinafter, the protrusion height of the solder bump 4b). That is, the height difference (t2) between the top of the solder bump 4a and the top of the solder bump 4b is 18 μm.
[0028]
Next, the electrode pads 5a and 5b of the substrate 2 and the electrode pads 6a and 6b of the circuit element 3 were connected via the solder bumps 4a and 4b (FIG. 1-2 (f)). At this time, the circuit element 3 was sucked by the nozzle of the flip chip mounting machine, the flux was transferred to the solder bumps 4a and 4b, and the circuit element 3 was arranged on the substrate 2 corresponding to the electrode pads 5a and 5b. Here, as described above, the electrode pad 5b is formed at a position 18 μm higher than the electrode pad 5a. However, since the projecting height of the solder bump 4b is set to be 18 μm lower than the projecting height of the solder bump 4a, the electrode pad 5a and the electrode pad 6a, and the electrode pad 5b and the electrode pad 6b correspond to each other without any gap. Can be arranged.
[0029]
Subsequently, the substrate 2 was carried into the heating furnace of the reflow device, and the inside of the heating furnace was heated from room temperature to 150 ° C. at a rate of 2 ° C./second, and then heated at 150 ° C. for 90 seconds. Next, the inside of the heating furnace was heated from 150 ° C. to 250 ° C. at a rate of 2 ° C. per second, and then the substrate 2 was heated at 250 ° C. for 20 seconds. Further, the substrate 2 was moved into the cooling furnace of the reflow device, cooled at a rate of 2 ° C. per second, and returned to room temperature to cool and solidify the solder bumps 4a and 4b. In this embodiment, in order to prevent oxidation, the inside of the heating furnace and the cooling furnace of the reflow device was set to a nitrogen atmosphere having an oxygen concentration of 1,000 ppm or less.
[0030]
Through the above steps, the electronic circuit device 1 shown in FIG. The electronic circuit device 1 is configured such that the electrode pads 5a and 5b of the substrate 2 and the electrode pads 6a and 6b of the circuit element 3 are electrically and mechanically connected by solder bumps 4a and 4b, respectively.
[0031]
As described above, according to the method of manufacturing the electronic circuit device 1 of the present embodiment, the insulating film 8 having the holes 9a and 9b having different internal volumes is formed, and the metal film is formed on the inner side walls of the holes 9a and 9b. To form Thus, a plurality of solder bumps 4a and 4b having different desired protruding heights and a desired protruding height can be formed on the same circuit element 3. Further, when the solder bumps 4a and 4b are formed, the solder spreads with good wettability, and the holes 9a and 9b can be filled without gaps. Therefore, solder bumps 4a and 4b having different protrusion heights and small diameters can be formed on the same circuit element 3 with good productivity without using an intaglio plate or applying the solder paste 4 twice as in the prior art. It is possible to provide a highly reliable electronic circuit device 1 that realizes high-density mounting.
[0032]
FIG. 3 is a graph showing the protrusion height of the solder bump 4a formed using the metal mask 14 by setting a plurality of thicknesses of the insulating film 8 in the first embodiment. At this time, the bottom surface of each of the holes 9a is set to φ50 μm. From FIG. 3, it was found that, in the present embodiment in which the thickness of the insulating film 8 was set to 80 μm, for example, the projecting height of the solder bump 4a became 50 μm. It was also found that as the thickness of the insulating film 8 was increased from 50 μm to 100 μm, the protrusion height of the solder bump 4a was reduced from 56 μm to 47 μm. That is, by forming the insulating film 8 to be thicker, the protrusion height of the solder bump 4a can be made lower, and the solder bump 4a having a smaller diameter than the protrusion height can be formed.
[0033]
As described above, by forming the insulating film thicker, the protruding height of the solder bump can be made lower, and a solder bump having a smaller diameter than the protruding height can be formed. Therefore, it is possible to manufacture the electronic circuit device 1 that realizes high-density mounting.
[0034]
Next, a description will be given of a second embodiment of the electronic circuit device and the method of manufacturing the electronic circuit device according to the present invention. FIG. 4 is a cross-sectional view illustrating a method of manufacturing the electronic circuit device 11 according to the second embodiment of the present invention.
[0035]
The solder bumps 4a 'and 4b' of this embodiment are formed using the solder balls 13 shown in FIG. In this embodiment, the electrode pads 6a 'and 6b' shown in FIG. 4A have a square shape with a side of 400 μm, and the electrode pads 5a 'and 5b' shown in FIG. 4C have a square shape with a side of 250 μm. A certain point is different from the first embodiment. In addition, the protection film 7 ′ and the insulating film 8 ′ are formed so as to expose the electrode pad 6 a ′ at φ200 μm and expose the electrode pad 6 b ′ at φ300 μm to cover the ends of the electrode pads 6 a ′ and 6 b ′. This is different from the first embodiment. After the formation of the metal film 10, the internal volume of the hole 9a 'is 3.1 × 10 −12 m 3 , and the internal volume of the hole 9b ′ is 7.1 × 10 −12 m 3 .
[0036]
On the substrate 2 'shown in FIG. 4C, square-shaped electrode pads 5a' and 5b 'each having a thickness of about 5 [mu] m and a side of 250 [mu] m are formed from the lower layer on three layers of Cu, Ni and Au. I have. In addition, since an inner layer electrode 16 'having a thickness of 40 μm and an insulating layer are formed under the electrode pad 5b', the inner layer electrode 16 'is located higher than the electrode pad 5a', and the surface of the electrode pad 5b 'and the electrode pad 5b' The height difference (t1 ′) from the surface of 5a ′ is 40 μm.
[0037]
In the electronic circuit device 11, the description of FIGS. 1-1 (a), 1-1 (b), and FIG. The description will be omitted.
[0038]
Next, a description will be given of the steps after the step of forming the solder bumps 4a 'and 4b' on the electrode pads 6a 'and 6b' via the metal film 10. First, using a solder ball mounting machine, a hole 9a ′ is formed by supporting a solder ball 13 of φ300 μm made of Sn-Ag eutectic solder (melting point: 227 ° C.) on the outer diameter of the holes 9a ′ and 9b ′. 9b '(FIG. 4A). Subsequently, the solder balls 13 arranged on the holes 9a 'and 9b' were heated and melted, and then cooled and solidified. As a result, the holes 9a 'and 9b' are filled without gaps, and the solder bumps 4a 'and 4b' projecting so as to form a part of a sphere are formed on the holes 9a 'and 9b'. At this time, since the internal volumes of the holes 9a 'and 9b' are different, the solder bumps 4a 'and 4b' are projected over the hole 9a 'at a height of 246 .mu.m from the surface of the insulating film 8' and over the hole 9b '. Then, a protrusion height of 206 μm from the surface of the insulating film 8 ′ was formed (FIG. 4B). That is, the height difference (t2 ') between the top of the solder bump 4a' and the top of the solder bump 4b 'is 40 [mu] m.
[0039]
Next, the electrode pads 5a 'and 5b' of the substrate 2 'and the electrode pads 6a' and 6b 'of the circuit element 3' were connected via the solder bumps 4a 'and 4b'. The conditions for heating and melting and cooling and solidifying the solder bumps 4a 'and 4b' in the reflow device were the same as the conditions for heating and melting and cooling and solidifying described above. Here, as described above, the electrode pad 5b 'is formed at a position 40 μm higher than the electrode pad 5a'. However, the projecting height of the solder bump 4b 'is set to be 40 [mu] m lower than the projecting height of the solder bump 4a'. Therefore, the electrode pad 5a 'and the electrode pad 6a' and the electrode pad 5b 'and the electrode pad 6b' can be arranged so as to correspond to each other without any gap.
[0040]
Through the above steps, the electronic circuit device 11 shown in FIG.
[0041]
According to the method of manufacturing the electronic circuit device 11, the same effects as those of the method of manufacturing the electronic circuit device 1 can be obtained.
[0042]
FIG. 5 is a graph showing the protrusion height of the solder bumps 4a 'formed by using the solder balls 13 by setting a plurality of thicknesses of the insulating film 8' in the second embodiment described above. At this time, the bottom surface of each of the holes 9a ′ is set to φ200 μm. From FIG. 5, for example, in the present embodiment in which the thickness of the insulating film 8 ′ is set to 80 μm, the protrusion height of the solder bump 4a ′ is 246 μm. Further, it was found that as the thickness of the insulating film was increased from 50 μm to 150 μm, the protruding height of the solder bump 4a ′ was reduced from 254 μm to 224 μm.
[0043]
As described above, by forming the insulating film thicker, the protruding height of the solder bump can be made lower, and a solder bump having a smaller diameter than the protruding height can be formed. Therefore, it is possible to manufacture an electronic circuit device that realizes high-density mounting.
[0044]
Next, a third embodiment of the electronic circuit device of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view of the electronic circuit device 111.
[0045]
The insulating layer 8 according to the present embodiment is formed on the substrate 2. The holes 9a and 9b are formed on the electrode pads 5a and 5b, respectively, and the metal film 10 is formed on the hole 9a and the electrode pads 5a and on the hole 9b and the electrode pads 5b. In the electronic circuit device 40, the same components as those of the electronic circuit device 1 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0046]
According to the electronic circuit device 111 of the third embodiment, the same effects as those of the first embodiment can be obtained.
[0047]
In the first and second embodiments, the metal film 10 is formed on the inner side walls of the holes 9a and 9b (9a 'and 9b') and on the electrode pads 6a and 6b (6a 'and 6b'). The present invention is not limited to this, and the metal film 10 may not be formed on the electrode pads 6a, 6b (6a ', 6b').
[0048]
In the first and second embodiments, the metal film 10 is formed so as to form a multilayer structure by laminating Ti as the adhesion layer 120, Ni as the diffusion prevention layer 130, and Au as the oxidation prevention layer 140 in order from the bottom. However, the present invention is not limited to this, and Pt may be used as the diffusion prevention layer 130. Further, Au or Cu may be formed as a single layer as the metal film 10.
[0049]
In the first embodiment and the second embodiment, each of the substrates 2 and 2 ′ is formed from a laminated printed wiring board. However, the present invention is not limited to this. May be.
[0050]
In the first and second embodiments, the solder bumps 4a and 4b (4a 'and 4b') are formed from Sn-Ag eutectic solder, but the present invention is not limited to this. The solder bump can be formed as long as it has a solder composition that can be supplied as a solder paste or a solder ball. For example, Sn-Cu solder, Sn-Pb solder, Sn-Sb solder, Sn-Ag-Cu A system solder or the like can be used.
[0051]
In the first embodiment and the second embodiment, the electrode pads 6a and 6b (6a 'and 6b') are composed of three layers of Cu, Ni and Au from the lower layer, but the present invention is not limited to this. Not something. The electrode pad may be made of a metal material that gets wet with solder, and may be made of, for example, Ti, Cu, or the like.
[0052]
In the first and second embodiments, the holes 9a, 9b (9a ', 9b') are circular, but the present invention is not limited to this. Squares, ellipses, triangles, etc. Hole shape.
[0053]
Although the protective film 7, 7 'formed in the SiN film in the first embodiment and the second embodiment may be formed in such a SiO 2 film.
[0054]
In the first embodiment, the cross-sectional area of the holes 9a and 9b is formed smaller than the cross-sectional area of the through-hole of the metal mask 14. However, the present invention is not limited to this. The cross-sectional area may be the same as the cross-sectional area of the through-hole of the metal mask 14.
[0055]
In the second embodiment, the outer diameter of the holes 9a 'and 9b' is smaller than the diameter of the solder ball, but the present invention is not limited to this, and the outer diameter of the holes 9a 'and 9b' is not limited to this. May be larger than the diameter of the solder ball.
[0056]
【The invention's effect】
As described above, according to the electronic circuit device and the method for manufacturing the electronic circuit device of the present invention, at least a part of the electrode pad is exposed on the electrode pad of the circuit element or the substrate, and the holes have different internal volumes. An insulating film is formed, and a metal film is formed on the inner wall of the hole. As a result, solder bumps of a smaller diameter can be reliably formed on the same circuit element or on the same substrate with different protruding heights with good productivity, and the occurrence of defects such as poor conduction can be reduced. It is possible to provide a highly reliable electronic circuit device capable of realizing density mounting.
[Brief description of the drawings]
FIG. 1-1 is a sectional view showing a first embodiment of a method of manufacturing an electronic circuit device according to the present invention.
FIG. 1-2 is a sectional view showing a first embodiment of a method of manufacturing an electronic circuit device according to the present invention.
FIG. 2 is an enlarged sectional view of a hole on a circuit element side in FIG.
FIG. 3 is a graph showing a protrusion height of a solder bump formed by setting a plurality of thicknesses of an insulating film in the method of manufacturing the electronic circuit device shown in FIGS. 1-1 and 1-2.
FIG. 4 is a cross-sectional view showing a second embodiment of the method for manufacturing an electronic circuit device according to the present invention.
FIG. 5 is a graph showing a protrusion height of a solder bump formed by setting a plurality of thicknesses of an insulating film in a second embodiment of the method of manufacturing an electronic circuit device according to the present invention.
FIG. 6 is a sectional view of an electronic circuit device manufactured by a third method of manufacturing an electronic circuit device according to the present invention.
[Explanation of symbols]
1, 11, 111 Electronic circuit device 2, 2 'Substrate 3, 3' Circuit element 4a, 4b, 4a ', 4b' Solder bump 5a, 5b, 6a, 6b, 5a ', 5b', 6a ', 6b' Electrode Pad 7, 7 'Protective film 8, 8' Insulating film 9a, 9b, 9a ', 9b' Hole 10 Metal film 12 Solder paste 13 Solder ball 14 Metal mask 15 Squeegee 16, 16 'Inner layer electrode

Claims (10)

一方主面側に複数の電極パッドが形成された基板と、
一方主面側に複数の電極パッドが形成された回路素子と、
前記回路素子の電極パッド上に形成され、前記基板の電極パッドと前記回路素子の電極パッドとを接続する、突出高さの異なる複数のはんだバンプと、を含む電子回路装置において、
前記回路素子に、前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記回路素子の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成されていることを特徴とする、電子回路装置。On the other hand, a substrate having a plurality of electrode pads formed on the main surface side,
On the other hand, a circuit element having a plurality of electrode pads formed on the main surface side,
An electronic circuit device, comprising: a plurality of solder bumps having different protruding heights formed on the electrode pads of the circuit element and connecting the electrode pads of the substrate and the electrode pads of the circuit element;
An insulating film having holes each having a different internal volume in accordance with the projecting height of the plurality of solder bumps is formed on the circuit element, and the holes expose at least a part of the electrode pads of the circuit element. And a metal film is formed on the inner wall of the hole. 一方主面側に複数の電極パッドが形成された回路素子と、一方主面側に複数の電極パッドが形成された基板と、
前記基板の電極パッド上に形成され、前記基板の電極パッドと前記回路素子の電極パッドとを接続する、突出高さの異なる複数のはんだバンプと、を含む電子回路装置において、
前記基板に、前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記基板の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成されていることを特徴とする、電子回路装置。On the other hand, a circuit element having a plurality of electrode pads formed on the main surface, a substrate having a plurality of electrode pads formed on the one main surface,
An electronic circuit device, comprising: a plurality of solder bumps having different projecting heights, which are formed on the electrode pads of the substrate and connect the electrode pads of the substrate and the electrode pads of the circuit element.
On the substrate, an insulating film having holes each having a different internal volume according to the projecting height of the plurality of solder bumps is formed, and at least a part of the electrode pads of the substrate is exposed by the holes, An electronic circuit device, wherein a metal film is formed on the inner wall of the hole. 前記金属膜は、前記孔内側壁と前記回路素子の電極パッド上とに形成されていることを特徴とする、請求項１記載の電子回路装置。2. The electronic circuit device according to claim 1, wherein the metal film is formed on the inner wall of the hole and on an electrode pad of the circuit element. 前記金属膜は、前記孔内側壁と前記基板の電極パッド上とに形成されていることを特徴とする、請求項２記載の電子回路装置。The electronic circuit device according to claim 2, wherein the metal film is formed on the inner wall of the hole and on the electrode pad of the substrate. 前記金属膜は、下層から順に密着層、拡散防止層、酸化防止層が積層された多層構造をなしていることを特徴とする、請求項１ないし請求項４のいずれかに記載の電子回路装置。5. The electronic circuit device according to claim 1, wherein the metal film has a multilayer structure in which an adhesion layer, a diffusion prevention layer, and an oxidation prevention layer are sequentially stacked from a lower layer. 6. . 一方主面側に形成された基板の電極パッドと一方主面側に形成された回路素子の電極パッドとを、該回路素子の電極パッド上に形成した、突出高さの異なる複数のはんだバンプを介して接続する電子回路装置の製造方法であって、
前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記回路素子の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成された前記回路素子と、前記基板とを用意するステップと、
前記回路素子の電極パッド上に突出高さの異なる複数のはんだバンプを形成するステップと、
前記回路素子と前記基板とを、前記はんだバンプを介して接続するステップと、を有することを特徴とする、電子回路装置の製造方法。On the other hand, a plurality of solder bumps having different protruding heights formed on the electrode pad of the circuit element formed on the electrode pad of the circuit element formed on the electrode pad of the circuit element formed on the one main surface side and the electrode pad of the circuit element formed on the one main surface side. A method for manufacturing an electronic circuit device connected via
An insulating film having holes each having a different internal volume is formed according to the projecting height of the plurality of solder bumps, and at least a part of the electrode pads of the circuit element is exposed by the holes, and Preparing the circuit element having a metal film formed on the inner wall of the hole, and the substrate;
Forming a plurality of solder bumps having different protrusion heights on the electrode pads of the circuit element,
Connecting the circuit element and the substrate via the solder bumps. 一方主面側に形成された基板の電極パッドと一方主面側に形成された回路素子の電極パッドとを、該基板の電極パッド上に形成した、突出高さの異なる複数のはんだバンプを介して接続する電子回路装置の製造方法であって、
前記複数のはんだバンプの突出高さに合わせてそれぞれ内容積を異ならせた孔を有する絶縁膜が形成されるとともに、前記孔によって前記回路素子の電極パッドの少なくとも一部が露出され、かつ、前記孔内側壁に金属膜が形成された前記基板と、前記回路素子とを用意するステップと、
前記基板の電極パッド上に突出高さの異なる複数のはんだバンプを形成するステップと、
前記基板と前記回路素子とを、前記はんだバンプを介して接続するステップと、を有することを特徴とする、電子回路装置の製造方法。On the other hand, the electrode pad of the substrate formed on the one main surface side and the electrode pad of the circuit element formed on the one main surface side are connected via a plurality of solder bumps having different protruding heights formed on the electrode pads of the substrate. A method of manufacturing an electronic circuit device for connecting
An insulating film having holes each having a different internal volume is formed according to the projecting height of the plurality of solder bumps, and at least a part of the electrode pads of the circuit element is exposed by the holes, and Preparing a substrate having a metal film formed on the inner wall of the hole, and preparing the circuit element;
Forming a plurality of solder bumps having different protrusion heights on the electrode pads of the substrate,
Connecting the substrate and the circuit element via the solder bumps. 前記はんだバンプを形成するステップは、前記孔に対応する位置に貫通孔が形成されたメタルマスクを介して前記孔にはんだペーストを充填し、続いて前記はんだペーストを加熱溶融させた後に冷却固化させることを特徴とする、請求項６または請求項７のいずれかに記載の電子回路装置の製造方法。The step of forming the solder bump includes filling the hole with a solder paste through a metal mask having a through-hole formed at a position corresponding to the hole, subsequently heating and melting the solder paste, and then cooling and solidifying the solder paste. The method for manufacturing an electronic circuit device according to claim 6, wherein: 前記孔の断面積は前記メタルマスクの貫通孔の断面積よりも小さく形成されることを特徴とする、請求項８記載の電子回路装置の製造方法。9. The method according to claim 8, wherein a cross-sectional area of the hole is formed smaller than a cross-sectional area of a through-hole of the metal mask. 前記はんだバンプを形成するステップは、はんだボールを該はんだボールの直径よりも外径の小さい前記孔上に配置した後に前記はんだボールを加熱溶融させ、溶融した前記はんだボールを前記孔に充填した後に冷却固化させることを特徴とする、請求項６または請求項７のいずれかに記載の電子回路装置の製造方法。The step of forming the solder bumps is performed by heating and melting the solder ball after disposing the solder ball on the hole having an outer diameter smaller than the diameter of the solder ball, and filling the melted solder ball into the hole. The method for manufacturing an electronic circuit device according to claim 6, wherein the electronic circuit device is cooled and solidified.
JP2003139038A 2003-05-16 2003-05-16 Electronic circuit device and its manufacturing method Pending JP2004342904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003139038A JP2004342904A (en) 2003-05-16 2003-05-16 Electronic circuit device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003139038A JP2004342904A (en) 2003-05-16 2003-05-16 Electronic circuit device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004342904A true JP2004342904A (en) 2004-12-02

Family

ID=33528242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003139038A Pending JP2004342904A (en) 2003-05-16 2003-05-16 Electronic circuit device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004342904A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173460A (en) * 2004-12-17 2006-06-29 Renesas Technology Corp Manufacturing method of semiconductor device
JP2007329451A (en) * 2006-06-07 2007-12-20 Samsung Sdi Co Ltd Chip and flat panel display device having the same
JP2009129951A (en) * 2007-11-20 2009-06-11 Shinko Electric Ind Co Ltd Method of forming conductive bumps
JP2014053597A (en) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd Chip type electronic component and connection structure
CN112885806A (en) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 Substrate and preparation method thereof, chip packaging structure and packaging method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173460A (en) * 2004-12-17 2006-06-29 Renesas Technology Corp Manufacturing method of semiconductor device
JP2007329451A (en) * 2006-06-07 2007-12-20 Samsung Sdi Co Ltd Chip and flat panel display device having the same
JP2009129951A (en) * 2007-11-20 2009-06-11 Shinko Electric Ind Co Ltd Method of forming conductive bumps
JP2014053597A (en) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd Chip type electronic component and connection structure
CN112885806A (en) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 Substrate and preparation method thereof, chip packaging structure and packaging method thereof

Similar Documents

Publication Publication Date Title
JP4660643B2 (en) Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
JP5664392B2 (en) Semiconductor device, method for manufacturing semiconductor device, and method for manufacturing wiring board
TWI549204B (en) Manufacturing method of semiconductor device
JP4219951B2 (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
US6468893B2 (en) Method of forming solder bumps
JPH11145176A (en) Solder bump forming method and preliminary solder forming method
JP2002270718A (en) Wiring board and its manufacturing method, semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2015026822A (en) Printed circuit board, semiconductor device bonding structure, and printed circuit board manufacturing method
JPH08204322A (en) Forming method for bump
JP2002094242A (en) Material for connecting layers of printed multi-layer board and method for manufacturing printed multi-layer board using the material
JP2010177253A (en) Solder ball loading method
JP2004342904A (en) Electronic circuit device and its manufacturing method
JP3315871B2 (en) Wiring board having solder bumps and method of manufacturing the same
JP3631230B2 (en) Method for forming spare solder
JPH07335992A (en) Interconnection board and production process thereof
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4326105B2 (en) Flip chip mounting method
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2001230537A (en) Method for forming solder bump
JP2007059588A (en) Method of manufacturing wiring board, and wiring board
JP3961876B2 (en) Manufacturing method of solder bump for semiconductor device
JP4022100B2 (en) Manufacturing method of electronic component device
JP2013153060A (en) Wiring board, wiring board with solder bump, and semiconductor device
TW201212136A (en) Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball
JP2006313929A (en) Flip chip type IC manufacturing method and flip chip type IC mounting circuit board manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014