JP3226240B2 - Film carrier LSI - Google Patents
Film carrier LSIInfo
- Publication number
- JP3226240B2 JP3226240B2 JP11258493A JP11258493A JP3226240B2 JP 3226240 B2 JP3226240 B2 JP 3226240B2 JP 11258493 A JP11258493 A JP 11258493A JP 11258493 A JP11258493 A JP 11258493A JP 3226240 B2 JP3226240 B2 JP 3226240B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film carrier
- input
- dummy
- input lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明はフイルム基材上にＩＣ
チップ等の半導体素子が実装されたフイルムキャリアＬ
ＳＩに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC on a film substrate.
Film carrier L on which semiconductor elements such as chips are mounted
Regarding SI.
【０００２】[0002]
【従来の技術】例えば、液晶パネルと、駆動回路素子が
実装された印刷配線基板との接続には、近年、半導体素
子を可とう性基材上に実装して成るフイルムキャリアＬ
ＳＩが多用されている。そして、フイルムキャリアＬＳ
Ｉは、表示装置の画面に対する周辺部分の小型化を達成
すべく折り曲げられた形状で配置されるようになってき
た。2. Description of the Related Art For example, in recent years, a liquid crystal panel has been connected to a printed wiring board on which a drive circuit element is mounted by using a film carrier L on which a semiconductor element is mounted on a flexible base material.
SI is frequently used. And the film carrier LS
I has come to be arranged in a bent shape to achieve miniaturization of the peripheral portion with respect to the screen of the display device.
【０００３】図４は従来のフイルムキャリアＬＳＩの概
略正面図であり、これを参照して説明する。このフイル
ムキャリアＬＳＩ(1) は、ポリイミドから成るフイルム
基材(5) 上に、半導体素子(41)の配置孔(7) から両端部
にそれぞれ延長された入力リード(21)と出力リード(31)
とが配置され、それぞれ両端部に接続領域を備えてい
る。配置孔(7) には、半導体素子(41)がボンディングに
よって入力リード(21)と出力リード(31)のそれぞれに接
続されて配置され、図示しないが半導体素子(41)はモー
ルド材によって接着保護されている。FIG. 4 is a schematic front view of a conventional film carrier LSI, which will be described with reference to FIG. The film carrier LSI (1) has an input lead (21) and an output lead (31) extending from a placement hole (7) of a semiconductor element (41) to both ends on a film base (5) made of polyimide. )
Are provided, each having a connection region at both ends. In the arrangement hole (7), the semiconductor element (41) is connected to each of the input lead (21) and the output lead (31) by bonding and arranged, and although not shown, the semiconductor element (41) is bonded and protected by a molding material. Have been.
【０００４】また、フイルム基材(5) の配置孔(7) から
入力リード(21)側には入力リード(21)と直交し入力リー
ド(21)の接続領域(21a) をフイルム基材(5) から露出さ
せるための第１のスリット(9) が形成されている。尚、
図中において点線部分で打ち抜かれてフイルムキャリア
ＬＳＩ(1) が形成されている。A connection area (21a) of the input lead (21) is orthogonal to the input lead (21) from the arrangement hole (7) of the film base (5) to the input lead (21) side. A first slit (9) for exposing from (5) is formed. still,
In the figure, the film carrier LSI (1) is punched out at the dotted line.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上述したフ
イルムキャリアＬＳＩを折り曲げられた形状で配置しよ
うとすると、リード幅の狭い出力リード側に折り曲げ応
力が働き、出力リードの断線などを招いていた。When the above-described film carrier LSI is to be arranged in a bent shape, bending stress acts on the output lead side having a narrow lead width, which leads to disconnection of the output lead.
【０００６】このような、応力集中による出力リードの
断線等を防止すべく、出力リード側にダミーリードを設
け、出力リードの補強を行う技術が例えば特開平１−２
５２９３１号に開示されている。In order to prevent such disconnection of the output lead due to stress concentration, a technique of providing a dummy lead on the output lead side to reinforce the output lead is disclosed in, for example, Japanese Patent Application Laid-Open No. H1-21-2.
No. 5,293,931.
【０００７】しかしながら、近年では一層の小型化を達
成すべく、半導体素子の集積密度は向上して素子は小さ
くなり、これに伴ってフイルムキャリアＬＳＩ自体も小
さくなっている。However, in recent years, in order to achieve further miniaturization, the integration density of semiconductor elements has been increased and the elements have become smaller, and accordingly, the film carrier LSI itself has also become smaller.
【０００８】そして、フイルム基材の弾性あるいはリー
ド密度などにもよるが、フイルムキャリアＬＳＩの接続
端子方向の長さが１５ｍｍ以下ともなってくると、出力
リードよりもむしろ入力リード側に応力集中が生じ、断
線等の問題が発生する。If the length of the film carrier LSI in the connection terminal direction becomes 15 mm or less, stress concentration occurs on the input lead side rather than the output lead, depending on the elasticity of the film base material or the lead density. And problems such as disconnection occur.
【０００９】また、入力リードは回路基板等に直接ハン
ダ付けされる場合が多く、ハンダ付けの際に生じる機械
的な圧力により破断することもあった。本発明は、この
ような技術課題に対処して成されたもので、接続工数の
増加を招くことなく、しかも接続不良の生じにくいフイ
ルムキャリアＬＳＩを提供することを目的としている。In many cases, the input lead is directly soldered to a circuit board or the like, and the input lead may be broken by a mechanical pressure generated at the time of soldering. SUMMARY OF THE INVENTION The present invention has been made in view of such technical problems, and has as its object to provide a film carrier LSI which does not cause an increase in connection man-hours and hardly causes a connection failure.
【００１０】[0010]
【課題を解決するための手段】請求項１に記載される発
明は、フイルムキャリアＬＳＩは、半導体素子と、この
半導体素子を配置するフイルム基材と、一端がフイルム
基材に配置され前記半導体素子に接続されると共に他端
が外部との接続領域を有して導出された入力リード群お
よび出力リード群を備えたフイルムキャリアＬＳＩにお
いて、入力リードの接続領域近傍で接続領域と同一平面
上に配置されたダミーリードとを備えたことを特徴とし
ている。According to a first aspect of the present invention, there is provided a film carrier LSI comprising a semiconductor element, a film substrate on which the semiconductor element is disposed, and one end disposed on the film substrate. In a film carrier LSI having an input lead group and an output lead group led out with the other end having a connection region with the outside, the other end is disposed on the same plane as the connection region near the connection region of the input lead. And a dummy lead provided.
【００１１】請求項２に記載される発明は、請求項１記
載のダミーリードは入力リード群の配列方向に対して両
最外部に配置され、半導体素子のグランドに接続されて
いることを特徴としている。According to a second aspect of the present invention, the dummy lead according to the first aspect is disposed on both outermost sides in the arrangement direction of the input lead group and is connected to the ground of the semiconductor element. I have.
【００１２】[0012]
【作用】本発明のフイルムキャリアＬＳＩによれば、入
力リードの接続領域近傍にダミーリードが形成されてい
るため、折り曲げ配置等しても入力リード群に応力が集
中することがない。According to the film carrier LSI of the present invention, since the dummy leads are formed in the vicinity of the connection area of the input leads, stress is not concentrated on the input lead group even if the bent leads are arranged.
【００１３】また、更にこのダミーリードは入力リード
の接続領域と同一平面上に配置されているため、入力リ
ードと外部との接続工程で同時に行うことができる。従
って、接続工程時に入力リードに働く機械的応力分散す
ることができる。Further, since the dummy lead is arranged on the same plane as the connection area of the input lead, the dummy lead can be simultaneously formed in the step of connecting the input lead to the outside. Therefore, mechanical stress acting on the input lead during the connection step can be dispersed.
【００１４】このような作用により、入力リードの断線
あるいは接続時に生じる入力リードの破断を防止するこ
とができる。また、更にダミーリードと入力リードとを
個別の接続工程で行う必要がないため、生産性の低下を
招くことがない。そして、特に入力リード群の配列方向
に対して両最外部にダミーリードを配置し、しかも半導
体素子のグランドに接続することにより、外部からの電
磁ノイズによる影響を防止することができる。With such an operation, it is possible to prevent breakage of the input lead caused by disconnection or connection of the input lead. Further, since it is not necessary to perform the dummy lead and the input lead in separate connection steps, there is no reduction in productivity. In particular, by arranging the dummy leads on both outermost sides in the arrangement direction of the input lead group and connecting the dummy leads to the ground of the semiconductor element, it is possible to prevent the influence of external electromagnetic noise.
【００１５】[0015]
【実施例】以下、本発明の一実施例のフイルムキャリア
ＬＳＩについて図面を参照して説明する。尚、従来と同
一部分には同一符号を付して説明する。図１はこの実施
例のフイルムキャリアＬＳＩ(1) の概略正面図であり、
ポリイミドから成るフイルム基材(5) 上には、半導体素
子(41)の配置孔(7) から両端部にそれぞれ延長されたＣ
ｕから成る入力リード(21)と出力リード(31)とが配置さ
れ、それぞれ両端部に接続領域(21a),(31a) （図２参
照）を備えている。入力リード(21)は０．５ｍｍピッチ
で４３本配置され、また出力リード(31)は１２０μｍピ
ッチで１９２本配置されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A film carrier LSI according to one embodiment of the present invention will be described below with reference to the drawings. The same parts as those in the related art will be described with the same reference numerals. FIG. 1 is a schematic front view of a film carrier LSI (1) of this embodiment.
On the film substrate (5) made of polyimide, C extending from both ends of the semiconductor element (41) through the arrangement holes (7) are provided.
An input lead (21) and an output lead (31) made of u are arranged, and have connection regions (21a) and (31a) at both ends (see FIG. 2). Forty-three input leads (21) are arranged at a pitch of 0.5 mm, and 192 output leads (31) are arranged at a pitch of 120 μm.
【００１６】この配置孔(7) には、半導体素子(41)がボ
ンディングによって入力リード(21)と出力リード(31)の
それぞれに接続されて配置され、図２に示すように半導
体素子(41)はモールド材(43)によって接着保護されてい
る。A semiconductor element (41) is connected to each of the input lead (21) and the output lead (31) by bonding in the arrangement hole (7), and is arranged as shown in FIG. ) Are adhesively protected by a mold material (43).
【００１７】また、図１に示すようにフイルム基材(5)
の配置孔(7) から入力リード(21)側には入力リード(21)
と直交し入力リード(21)の接続領域(21a) をフイルム基
材(5) から露出させるための第１のスリット(9) が形成
されている。また、フイルム基材(5) の配置孔(7) から
出力リード(31)側には、フイルムキャリアＬＳＩ(1)を
折り曲げ配置した際に出力リード(31)がフイルム基材
(5) から剥離したり、あるいは断線したりすることを防
止するために、出力リード(31)に直交する第２のスリッ
ト(11a) 、第３のスリット(11b) が形成されている。As shown in FIG. 1, a film base (5)
Input lead (21) to the input lead (21) side from the arrangement hole (7)
And a first slit 9 for exposing the connection area 21a of the input lead 21 from the film base 5 is formed. When the film carrier LSI (1) is bent and arranged, the output lead (31) is placed on the output lead (31) side from the arrangement hole (7) of the film base (5).
A second slit (11a) and a third slit (11b) perpendicular to the output lead (31) are formed in order to prevent peeling or disconnection from (5).
【００１８】そして、この実施例においては、複数本の
入力リード(21)の配列方向の最外端部分には入力リード
(21)の形成と同一材料で、しかもフイルム基材(5) 上に
同一工程にて形成された入力リード(21)よりも幅広のダ
ミーリード(23),(25) が配置されている。更に、ダミー
リード(23),(25) にはハンダ付き性を向上させるため
に、中心部分に開口部(23a),(25a) がそれぞれ形成され
ている。In this embodiment, the input leads are arranged at the outermost end in the arrangement direction of the plurality of input leads (21).
Dummy leads (23) and (25), which are made of the same material as that of (21) and are wider than the input leads (21) formed in the same step on the film base (5), are arranged. Further, openings (23a) and (25a) are formed in the center portions of the dummy leads (23) and (25) in order to improve solderability.
【００１９】尚、図中において点線部分で打ち抜かれて
フイルムキャリアＬＳＩ(1) が形成される。次に、図２
を参照して、このフイルムキャリアＬＳＩ(1) を液晶パ
ネルに配置する場合について説明する。The film carrier LSI (1) is formed by punching out at the dotted line in the figure. Next, FIG.
The case where the film carrier LSI (1) is arranged on a liquid crystal panel will be described with reference to FIG.
【００２０】液晶パネル(101) は、一対の電極基板(11
1),(121) 間に液晶層(131) が保持され、周辺部分がシ
ール材(141) によってシールされて成っている。この液
晶パネル(101) の電極リード(151) にフイルムキャリア
ＬＳＩ(1) の各出力リード(31)が異方性導電接着剤(15
5) によって接続されている。また、フイルムキャリア
ＬＳＩ(1) は、第２，３のスリット(11a),(11b) によっ
て一方の電極基板(121) および液晶パネル駆動用の回路
部品が実装された印刷配線基板(201) を包み込むように
折り返され、更に入力リード(21)およびダミーリード(2
3),(25) は、印刷配線基板(201) に一括してハンダ接続
されている。The liquid crystal panel (101) has a pair of electrode substrates (11).
A liquid crystal layer (131) is held between (1) and (121), and the peripheral portion is sealed by a sealing material (141). Each output lead (31) of the film carrier LSI (1) is connected to the electrode lead (151) of the liquid crystal panel (101) by an anisotropic conductive adhesive (15).
5) are connected by The film carrier LSI (1) is connected to one of the electrode substrate (121) and the printed wiring board (201) on which the circuit components for driving the liquid crystal panel are mounted by the second and third slits (11a) and (11b). It is folded back so that it wraps, and furthermore, the input lead (21)
3) and (25) are collectively soldered to the printed wiring board (201).
【００２１】本実施例のフイルムキャリアＬＳＩ(1) に
よれば、入出力リード(21),(31) 方向のサイズが１１ｍ
ｍと非常に短いため、入力リード(21)に応力が集中する
にもかかわらず、ダミーリード(23),(25) によってフイ
ルムキャリアＬＳＩ(1) と印刷配線基板(201) とが強固
に接続されているため、入力リード(21)が断線するとい
ったことがない。特にこの実施例ではダミーリード(2
3),(25) に開口部(23a),(25a) が形成されているため、
ダミーリード(23),(25) は強固に印刷配線基板(201) に
接続される。According to the film carrier LSI (1) of this embodiment, the size in the direction of the input / output leads (21) and (31) is 11 m.
m, the film carrier LSI (1) and the printed circuit board (201) are firmly connected by the dummy leads (23) and (25) even though stress concentrates on the input lead (21). Therefore, the input lead (21) does not break. In particular, in this embodiment, the dummy leads (2
3) and (25) have openings (23a) and (25a),
The dummy leads (23) and (25) are firmly connected to the printed wiring board (201).
【００２２】また、入力リード(21)の接続領域(21a) と
ダミーリード(23),(25) とは同一平面上であるため、一
括してハンダ接続することができる。従って、接続工数
の増加を招くことなく、またハンダ接続時に入力リード
(21)に働く機械的な応力もダミーリード(23),(25) によ
って吸収されるため、接続時に入力リード(21)が破断す
るといったことも防止できる。Further, since the connection area (21a) of the input lead (21) and the dummy leads (23) and (25) are on the same plane, solder connection can be performed at a time. Therefore, there is no increase in the number of connection steps, and the input lead
Since the mechanical stress acting on (21) is also absorbed by the dummy leads (23) and (25), it is possible to prevent the input lead (21) from breaking during connection.
【００２３】ところで、上述した実施例のフイルムキャ
リアＬＳＩ(1) のダミーリード(27),(29) を、図３に示
すように半導体素子(41)の配置孔(7) に延長させ、半導
体素子(41)のグランド端子に接続することにより、外部
からの電磁ノイズによる影響を軽減させることができ
る。また、更にダミーリード(27),(29) を印刷配線基板
(201) のグランド端子に接続することにより、フイルム
キャリアＬＳＩ(1) のグランドレベルと印刷配線基板(2
01) のグランドレベルとを一致させることができるた
め、これによりノイズの発生自体を防止することができ
る。By the way, the dummy leads (27) and (29) of the film carrier LSI (1) of the above-described embodiment are extended to the arrangement holes (7) of the semiconductor element (41) as shown in FIG. By connecting to the ground terminal of the element (41), the influence of external electromagnetic noise can be reduced. In addition, dummy leads (27) and (29) are
(201), the ground level of the film carrier LSI (1) and the printed wiring board (2
01) can be made to coincide with the ground level, so that generation of noise itself can be prevented.
【００２４】上述した実施例では、複数本の入力リード
(21)の配列方向に対して直交する方向の最両端部分にダ
ミーリード(23),(25) を形成した場合を示したが、ダミ
ーリード(23),(25) は複数本であっても良いし、また入
力リード(21)間に設けたものであっても良い。しかし、
ダミーリード(23),(25) は複数本の入力リード(21)の最
端部分に設けることが、入力リード(21)の断線防止、電
磁ノイズによる影響の軽減には良好に作用することから
好ましい。In the above embodiment, a plurality of input leads
Although the case where dummy leads (23) and (25) are formed at the both ends in the direction orthogonal to the arrangement direction of (21) is shown, the number of dummy leads (23) and (25) is plural. Or it may be provided between the input leads (21). But,
Providing the dummy leads (23) and (25) at the extreme ends of the multiple input leads (21) works well to prevent disconnection of the input leads (21) and reduce the effects of electromagnetic noise. preferable.
【００２５】上述した実施例では特に述べなかったが、
出力リード(31)側にもダミーリードを設けて良いことは
言うまでもない。この際、出力リード(31)側に配置され
るダミーリードもフイルムキャリアＬＳＩ(1) のグラン
ドレベルに接続することにより、電磁ノイズによる影響
を一層遮断することができる。Although not specifically described in the above embodiment,
It goes without saying that a dummy lead may be provided also on the output lead (31) side. At this time, by connecting the dummy lead disposed on the output lead (31) side to the ground level of the film carrier LSI (1), the influence of the electromagnetic noise can be further cut off.
【００２６】[0026]
【発明の効果】本発明のフイルムキャリアＬＳＩ(1) に
よれば、入力リード側に配置されたダミーリードを備え
ているため、入力リードの剥離、断線を防止し、信頼性
の高い接続を可能にすることができる。更に、ダミーリ
ードと入力リードの接続領域とは同一平面上に配置され
ているため、接続工数を増加させることなく同時に接続
させることができるため生産性を損なうこともなく、ま
た接続時に入力リードに加わる機械的応力を分散させ入
力リードの破断を防止することができる。According to the film carrier LSI (1) of the present invention, since the dummy lead arranged on the input lead side is provided, the input lead can be prevented from being separated or disconnected, and a highly reliable connection can be achieved. Can be Furthermore, since the connection area of the dummy lead and the input lead is arranged on the same plane, they can be connected at the same time without increasing the number of connection steps, so that the productivity is not impaired. The applied mechanical stress can be dispersed to prevent breakage of the input lead.
【図１】図１は本発明の一実施例のフイルムキャリアＬ
ＳＩの概略断面図である。FIG. 1 is a film carrier L according to an embodiment of the present invention.
It is a schematic sectional drawing of SI.
【図２】図２は図１のフイルムキャリアＬＳＩを液晶パ
ネルに接続した際の概略断面図である。FIG. 2 is a schematic sectional view when the film carrier LSI of FIG. 1 is connected to a liquid crystal panel.
【図３】図３は本発明の他の実施例のフイルムキャリア
ＬＳＩの概略断面図である。FIG. 3 is a schematic sectional view of a film carrier LSI according to another embodiment of the present invention.
【図４】図４は従来のフイルムキャリアＬＳＩの概略断
面図である。FIG. 4 is a schematic sectional view of a conventional film carrier LSI.
(1) …フイルムキャリアＬＳＩ (5) …フイルム基材 (7) …半導体素子 (11)…スリット (21)…入力リード (31)…出力リード (23),(25) …ダミーリード (1) Film carrier LSI (5) Film substrate (7) Semiconductor element (11) Slit (21) Input lead (31) Output lead (23), (25) Dummy lead
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−28621（ＪＰ，Ａ) 特開 平５−21515（ＪＰ，Ａ) 特開 平４−176183（ＪＰ，Ａ) 特開 平１−252931（ＪＰ，Ａ) 特開 平１−237523（ＪＰ，Ａ) 特開 平４−188886（ＪＰ，Ａ) 特開 平４−355434（ＪＰ，Ａ) 特開 平３−45934（ＪＰ，Ａ) 特開 平３−79053（ＪＰ，Ａ) 実開 昭64−13129（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1345 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-28621 (JP, A) JP-A-5-21515 (JP, A) JP-A-4-176183 (JP, A) JP-A-1 252931 (JP, A) JP-A-1-237523 (JP, A) JP-A-4-188886 (JP, A) JP-A-4-355434 (JP, A) JP-A-3-45934 (JP, A) JP-A-3-79053 (JP, A) JP-A 64-13129 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1345
Claims (2)
るフィルム基材と、一端がフィルム基材に配置され前記
半導体素子に接続されると共に他端が外部との接続領域
を有して導出された入力リード群および出力リード群を
備えたフィルムキャリアＬＳＩにおいて、 前記入力リードの前記接続領域近傍で前記接続領域と同
一平面上であって、且つ前記入力リード群の配列方向に
対して両最外部に配置され、外部の配線基板に対してハ
ンダ接続されるダミーリードとを備え、このダミーリー
ドが開口を含むたことを特徴としたフィルムキャリアＬ
ＳＩ。 1. A semiconductor device, a film substrate on which the semiconductor device is disposed, and one end disposed on the film substrate and connected to the semiconductor device, and the other end having a connection region with the outside. A film carrier LSI having an input lead group and an output lead group, wherein the input lead is in the vicinity of the connection region, on the same plane as the connection region , and in the arrangement direction of the input lead group.
To the outermost wiring board, and
And a dummy lead is Sunda connected, this Damiri
Carrier, characterized in that the opening includes an opening
SI.
れ前半導体素子のグランドに接続されていることを特徴
としたフィルムキャリアＬＳＩ。 2. A dummy lead of claim 1, wherein, it
Film carrier LSI which is characterized in that connected before the ground semiconductor element is.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11258493A JP3226240B2 (en) | 1993-05-14 | 1993-05-14 | Film carrier LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11258493A JP3226240B2 (en) | 1993-05-14 | 1993-05-14 | Film carrier LSI |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06324345A JPH06324345A (en) | 1994-11-25 |
| JP3226240B2 true JP3226240B2 (en) | 2001-11-05 |
Family
ID=14590391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11258493A Expired - Lifetime JP3226240B2 (en) | 1993-05-14 | 1993-05-14 | Film carrier LSI |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226240B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008052244A1 (en) * | 2008-10-18 | 2010-04-22 | Carl Freudenberg Kg | Flexible circuit board |
-
1993
- 1993-05-14 JP JP11258493A patent/JP3226240B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06324345A (en) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501316B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6441474B2 (en) | Semiconductor device and liquid crystal module adopting the same | |
| JP2003133677A (en) | Pressure-contacting structure of flexible circuit board | |
| US5572346A (en) | Tape carrier for LCD driver package with anchor holes on either side of and spaced 0.2 mm to 10 mm from the chip mounting site | |
| JP4641141B2 (en) | Semiconductor device, TCP type semiconductor device, TCP tape carrier, printed wiring board | |
| US5763940A (en) | Tape mounted semiconductor apparatus | |
| EP0911678B1 (en) | Display device with terminals connected to a folded film substrate | |
| JP3533519B2 (en) | Manufacturing method of TFT substrate, film carrier and liquid crystal display element | |
| JP2000082868A (en) | Flexible printed wiring board, flexible printed circuit board, and their manufacture | |
| JP2005310905A (en) | Electronic component connection structure | |
| KR100209863B1 (en) | Semiconductor device tape carrier package and display panel module | |
| KR20000034177A (en) | Tape Carrier Package and Liquid Crystal Display Module Using the Same | |
| JP2730536B2 (en) | Liquid crystal display | |
| JP2857492B2 (en) | TAB package | |
| JP3360445B2 (en) | Flexible wiring board connection structure | |
| JP3226240B2 (en) | Film carrier LSI | |
| KR100320309B1 (en) | Liquid-crystal-panel driver ic package and liquid crystal panel module | |
| JPH11176886A (en) | TAB tape with warpage prevention film | |
| KR100196119B1 (en) | Semiconductor device, manufacturing method thereof and electronic device | |
| JPH0766518A (en) | Wiring circuit board connecting flexible substrate | |
| JP3298345B2 (en) | Semiconductor device | |
| JP3769979B2 (en) | Display panel and display device including the same | |
| JP2920843B2 (en) | Liquid crystal display | |
| JP2009016578A (en) | Flexible wiring substrate, semiconductor device using the flexible wiring substrate, and display device including the semiconductor device | |
| JPH0643471A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |