JP3314741B2 - Semiconductor package assembly and method of assembling the same - Google Patents
Semiconductor package assembly and method of assembling the sameInfo
- Publication number
- JP3314741B2 JP3314741B2 JP33785798A JP33785798A JP3314741B2 JP 3314741 B2 JP3314741 B2 JP 3314741B2 JP 33785798 A JP33785798 A JP 33785798A JP 33785798 A JP33785798 A JP 33785798A JP 3314741 B2 JP3314741 B2 JP 3314741B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- columnar core
- interposer
- mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ボールグリッドア
レイ(BGA)やチップサイズパッケージ(CSP)等
の半導体パッケージを、樹脂基板やセラミック基板等の
マザー基板に対し堅固に実装できるようにした半導体パ
ッケージ組立体に開する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package in which a semiconductor package such as a ball grid array (BGA) or a chip size package (CSP) can be firmly mounted on a mother substrate such as a resin substrate or a ceramic substrate. Open to assembly.
【0002】[0002]
【従来の技術】近年、半導体パッケージの多ピン化に伴
い、ボールグリッドアレイ(BGA)やチップサイズパ
ッケージ(CSP)が多方面で活用されるようになって
きている。この種のボールグリッドアレイやチップサイ
ズパッケージは、BTレジン等の樹脂基板やセラミック
基板或いはTABテープ等のインターポーザ基板の表面
にベアチップを搭載し、裏面にBGAボールと呼ばれる
球状半田を固着して半導体製造メーカから出荷されるの
が普通である。2. Description of the Related Art In recent years, with the increase in the number of pins in a semiconductor package, a ball grid array (BGA) and a chip size package (CSP) have been used in various fields. This type of ball grid array or chip size package is manufactured by mounting a bare chip on the surface of a resin substrate such as BT resin or a ceramic substrate or an interposer substrate such as a TAB tape and fixing a spherical solder called a BGA ball on the back surface to manufacture a semiconductor. It is usually shipped from the manufacturer.
【0003】こうした半導体パッケージは、実装工程に
おいて予めクリーム半田を印刷したマザー基板上にマウ
ントされ、リフロー炉を通すことで行われる。図2
(A),(B)は、従来の半導体パッケージ組立体の一
例をそれぞれ実装前と実装後の状態として示す断面図で
ある。同図(B)に示したように、実装状態に組み立て
られた半導体パッケージ組立体1は、下面(裏面)にイ
ンターポーザ側パッド2aを備えたインターポーザ基板
2と、上面(表面)にマザー側パッド3aを備えたマザ
ー基板3との間に、BGAボール4とクリーム半田5と
を介在させて一体化させたものである。本例の場合、パ
ッド2a,3aは、いずれも所定回路パターンが印刷形
成された銅箔すなわちCuパッドである。[0003] Such a semiconductor package is mounted on a mother substrate on which cream solder is printed in advance in a mounting process, and is passed through a reflow furnace. FIG.
(A), (B) is a cross-sectional view showing an example of a conventional semiconductor package assembly before and after mounting, respectively. As shown in FIG. 1B, the semiconductor package assembly 1 assembled in a mounted state has an interposer substrate 2 having an interposer-side pad 2a on a lower surface (back surface) and a mother-side pad 3a on an upper surface (front surface). The BGA ball 4 and the cream solder 5 are interposed between the mother board 3 having the above structure and the mother board 3. In the case of this example, each of the pads 2a and 3a is a copper foil on which a predetermined circuit pattern is printed and formed, that is, a Cu pad.
【0004】上記半導体パッケージ組立体1の製造に際
しては、まず下面に接続用BGAボール4が固着された
インターポーザ基板2を用意する。次に、このインター
ポーザ基板2を組み付けようとするマザー基板3を用意
し、このマザー基板3の上面に形成されたマザー側パッ
ド3a上にクリーム半田5を印刷塗布する。次に、イン
ターポーザ基板2をマウンタに装着し、マザー基板3の
上面にインターポーザ基板2の下面を所定間隔をもって
所定の位置関係に対向保持し、BGAボール4の下端を
マザー側パターン3aの所定位置に当接させた姿勢でリ
フロー炉に通す。所定の位置関係に対向保持されたまま
リフロー炉を通過した基板2,3は、クリーム半田が溶
融凝固し、BGAボール4がウェットバックにより金属
間化合物を形成する。このとき、半導体パッケージの自
重或いは所定加圧による圧縮変形によりBGAボール4
は樽形状に変形し、インターポーザ基板2とマザー基板
3との間の接着ならびに導通を果たす。In manufacturing the semiconductor package assembly 1, first, an interposer substrate 2 having a connection BGA ball 4 fixed to a lower surface is prepared. Next, a mother substrate 3 on which the interposer substrate 2 is to be assembled is prepared, and cream solder 5 is printed and applied on mother-side pads 3a formed on the upper surface of the mother substrate 3. Next, the interposer substrate 2 is mounted on a mounter, the lower surface of the interposer substrate 2 is held on the upper surface of the mother substrate 3 at a predetermined interval in a predetermined positional relationship, and the lower end of the BGA ball 4 is positioned at a predetermined position of the mother-side pattern 3a. Pass through the reflow furnace in the abutted position. On the substrates 2 and 3 which have passed through the reflow furnace while being held opposite to each other in a predetermined positional relationship, the cream solder is melted and solidified, and the BGA balls 4 form an intermetallic compound by wet back. At this time, the BGA ball 4 is compressed by the weight of the semiconductor package or by a compression deformation caused by a predetermined pressure.
Is deformed into a barrel shape, and performs adhesion and conduction between the interposer substrate 2 and the mother substrate 3.
【0005】[0005]
【発明が解決しようとする課題】上記従来の半導体パッ
ケージ組立体1は、マザー基板3とインターポーザ基板
2との間に介在する接続用BGAボール4が、リフロー
炉を通すことにより溶融凝固して樽形状に変形するが、
マザー基板3上のパッド3aとインターポーザ基板2上
のパッド2aが銅箔からなるのに対し、BGAボール4
はSnとPbが例えば重量比5対95で含まれる半田合
金からなるため、パッド2a,3aとBGAボール4と
では、熱膨張係数に差異が存在する。従って、マザー基
板3上のパッド3aとBGAボール4の界面或いはBG
Aボール4とインターポーザ基板2上のパッド2aとの
界面において、熱膨張差に基づく残留熱応力が発生し、
これが界面部分にストレスを与えるといった課題を抱え
るものであった。特に、半導体パッケージ組立体1をエ
ンジンルームのような高温多湿で振動を受けやすい苛酷
な環境で酷使されるECUユニット内に組み込んだよう
な場合、熱膨張差に基づくストレスが原因でパッド2
a,3aとBGAボール4の界面に半田クラックが発生
しやすく、半田クラックを生じた箇所が振動により傷口
を拡大してしまい、界面における剥離が進行する結果、
長期の品質に万全を期し難い等の課題があった。In the conventional semiconductor package assembly 1 described above, the connection BGA balls 4 interposed between the mother substrate 3 and the interposer substrate 2 are melted and solidified by passing through a reflow furnace to form a barrel. It is transformed into a shape,
The pads 3a on the mother board 3 and the pads 2a on the interposer board 2 are made of copper foil, while the BGA balls 4
Is made of a solder alloy containing Sn and Pb in a weight ratio of, for example, 5:95, and therefore, there is a difference in the thermal expansion coefficient between the pads 2a and 3a and the BGA ball 4. Therefore, the interface between the pad 3a on the mother substrate 3 and the BGA ball 4 or the BG
At the interface between the A-ball 4 and the pad 2a on the interposer substrate 2, residual thermal stress is generated based on a difference in thermal expansion,
This has the problem of giving stress to the interface. In particular, when the semiconductor package assembly 1 is incorporated in an ECU unit that is heavily used in a severe environment such as an engine room that is susceptible to vibrations at high temperature and high humidity, the pad 2 due to the stress based on the difference in thermal expansion.
Solder cracks are likely to occur at the interface between the a and 3a and the BGA ball 4, and the locations where the solder cracks occur cause the wound to expand due to vibration, and as a result, peeling at the interface proceeds.
There were issues such as difficulty in ensuring the long-term quality.
【0006】本発明は、上記課題を解決したものであ
り、マザー基板とインターポーザ基板を、BGAボール
に代わる柱状コアをもって堅牢かつ強固に組み付けるこ
とができるようにすることを目的とするものである。An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to enable a mother board and an interposer board to be rigidly and firmly assembled with a columnar core instead of a BGA ball.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体パッケージ組立体は、マザー基板
と、該マザー基板の上面に対し下面を所定距離だけ離間
対向させて保持されるインターポーザ基板と、該インタ
ーポーザ基板の下面に上端面を接合させた状態で該上端
面周縁を高温半田からなる半田フィレットにより半田付
け固定されるとともに、前記マザー基板の上面に下端面
を接合させた状態で該下端面周縁を共晶半田からなる半
田フィレットにより半田付け固定された柱状コアとを具
備してなり、前記柱状コアは、前記マザー基板との上面
部及び前記インターポーザ基板の下面部と熱膨張係数の
近い素材からなることを特徴とする。In order to achieve the above object, a semiconductor package assembly according to the present invention comprises a mother board and an interposer board which is held with its lower surface facing the upper surface of the mother substrate by a predetermined distance. In a state where the upper end surface is joined to the lower surface of the interposer substrate, the periphery of the upper end surface is soldered and fixed by a solder fillet made of high-temperature solder, and the lower end surface is joined to the upper surface of the mother substrate. ingredients and soldered fixed columnar core by a solder fillet formed of a lower end surface periphery from eutectic solder
The columnar core is provided on an upper surface of the mother substrate.
Part and the lower surface part of the interposer substrate and the thermal expansion coefficient.
It is characterized by being made of similar materials .
【0008】また、本発明の半導体パッケージ組立体の
組立方法は、マザー基板の上面に対し下面を所定距離だ
け離間対向させ保持するインターポーザ基板の下面に、
該インターポーザ基板の下面部と熱膨張係数の近い素材
からなる柱状コアの上端面を接合させ、この状態で該上
端面周縁に高温半田からなる半田フィレットを形成し、
柱状コアをインターポーザ基板に半田付け固定する第1
工程と、前記マザー基板の上面にペースト状の共晶半田
を塗布し、前記第1工程においてインターポーザ基板に
一体化された前記柱状コアの下端面を該マザー基板の上
面に接合させ、この状態でリフロー炉に通し、該下端面
周縁に共晶半田からなる半田フィレットを形成し、前記
柱状コアをマザー基板に半田付け固定する第2工程とを
含むことを特徴とするものである。Further, the method of assembling a semiconductor package assembly according to the present invention is characterized in that the lower surface of the interposer substrate which holds the lower surface of the interposer substrate facing the upper surface of the mother substrate by a predetermined distance.
A material having a thermal expansion coefficient close to that of the lower surface of the interposer substrate
The upper end surface of the columnar core made of is joined, and in this state, a solder fillet made of high-temperature solder is formed around the upper end surface,
First to fix the columnar core to the interposer substrate by soldering
And applying a paste-like eutectic solder to the upper surface of the mother substrate, and bonding the lower end surface of the columnar core integrated with the interposer substrate in the first process to the upper surface of the mother substrate. A second step of forming a solder fillet made of eutectic solder on the periphery of the lower end face through a reflow furnace and soldering and fixing the columnar core to a mother substrate.
【0009】[0009]
【発明の実施の形態】以下、本発明の実施形態を図1を
参照して説明する。図1(A),(B)は、本発明の半
導体パッケージ組立体の一実施形態のそれぞれ実装前と
実装後の状態を示す断面図である。An embodiment of the present invention will be described below with reference to FIG. 1A and 1B are cross-sectional views showing states of a semiconductor package assembly according to an embodiment of the present invention before and after mounting, respectively.
【0010】図1(A),(B)に示す半導体パッケー
ジ組立体11は、従来のBGAボール4に代え、柱状コ
ア14を用いてインターポーザ基板12とマザー基板1
3との間の結合を図るようにしたものである。柱状コア
14としては、マザー基板13上のパッド13a或いは
インターポーザ基板12上のパッド12aと同一金属材
が用いられ、ここでは導電パターンを形成する銅箔と同
じ素材である銅を円柱状に加工したものが用いられる。A semiconductor package assembly 11 shown in FIGS. 1A and 1B uses a columnar core 14 in place of a conventional BGA ball 4 and uses an interposer substrate 12 and a mother substrate 1.
3 is intended to be connected. As the columnar core 14, the same metal material as the pad 13a on the mother substrate 13 or the pad 12a on the interposer substrate 12 is used. Here, copper, which is the same material as the copper foil forming the conductive pattern, is processed into a cylindrical shape. Things are used.
【0011】本実施形態に示した半導体パッケージ組立
体11は、マザー基板13と、このマザー基板13の上
面に対し下面を所定距離だけ離間対向させて保持される
インターポーザ基板12と、インターポーザ基板12の
下面に上端面を接合させた状態で上端面周縁を高温半田
からなる半田フィレット(以下、高温半田フィレットと
呼ぶ)16により半田付け固定されるとともに、マザー
基板13の上面に下端面を接合させた状態で下端面周縁
を共晶半田からなる半田フィレット(以下、共晶半田フ
ィレットと呼ぶ)17により半田付け固定された柱状コ
ア14とからなる。The semiconductor package assembly 11 shown in this embodiment includes a mother board 13, an interposer board 12 whose lower face is opposed to the upper face of the mother board 13 by a predetermined distance, and an interposer board 12. With the upper end surface joined to the lower surface, the periphery of the upper end surface is soldered and fixed by a solder fillet (hereinafter, referred to as a high-temperature solder fillet) 16 made of high-temperature solder, and the lower end surface is joined to the upper surface of the motherboard 13. In this state, the lower end surface periphery is formed of a columnar core 14 which is soldered and fixed by a solder fillet 17 made of eutectic solder (hereinafter referred to as a eutectic solder fillet) 17.
【0012】半導体パッケージ組立体11の製造工程
は、第1工程と第2工程からなる。まず第1工程では、
ボールグリッドアレイ或いはチップサイズパッケージの
インターポーザ基板12の下面(裏面)に、所定のグリ
ッドパターンに従って柱状コア14を高温半田を用いて
固着する。この場合、柱状コア14の上端面すなわちイ
ンターポーザ基板12との接合界面の周囲に高温半田フ
ィレット16が形成される。なお、高温半田としては、
Sn,Pb,Cd,Ag,Zn等が適宜組成比で含まれ
る半田合金が用いられるが、その溶融温度は、第2工程
に用いるリフロー炉の炉内温度よりも高いものを用いる
必要がある。また、この高温半田で形成した高温半田フ
ィレット16は、隅肉として接続強度に貢献するよう、
図1(A)に示す所定の鼓形状となるように形成する。The manufacturing process of the semiconductor package assembly 11 includes a first process and a second process. First, in the first step,
The columnar core 14 is fixed to the lower surface (back surface) of the interposer substrate 12 of a ball grid array or a chip size package by using a high-temperature solder according to a predetermined grid pattern. In this case, a high-temperature solder fillet 16 is formed around the upper end surface of the columnar core 14, that is, around the joint interface with the interposer substrate 12. In addition, as high-temperature solder,
A solder alloy containing Sn, Pb, Cd, Ag, Zn, and the like in an appropriate composition ratio is used, and its melting temperature needs to be higher than the furnace temperature of the reflow furnace used in the second step. Also, the high-temperature solder fillet 16 formed of this high-temperature solder serves as a fillet to contribute to the connection strength.
It is formed so as to have a predetermined drum shape shown in FIG.
【0013】第1工程においてインターポーザ基板12
に一体化された柱状コア14は、次の第2工程におい
て、マウンタ(図示)により下端面をマザー基板13の
上面に接合させた状態に組み付けられる。ただし、この
組み付けの前に、マザー基板13の表面に形成されたマ
ザー側パッド13a上にはペースト状の共晶半田からな
るクリーム半田15を印刷塗布しておく。なお、共晶半
田としては、例えば重量比62対32でSnとPbが含
まれる半田合金が用いられ、溶融状態から温度を徐々に
下げていくと、共晶点(183.3℃)に達したときに
瞬間的に凝固する性質を示す。また、常温から温度を上
げていったときに、完全に液化する温度がSn−Pb系
半田のなかでは最も低い温度であることも重要な性質で
ある。従って、インターポーザ基板12をマザー基板1
3に位置合わせし、この状態でリフロー炉に通したとき
に、既に形成された高温半田フィレット16を溶かすこ
となく、クリーム半田15だけが溶融凝固し、一部が柱
状コア14の側面に沿って濡れ上がることで、図1
(B)に示したように、柱状コア14の下端面すなわち
マザー基板13との接合界面の周囲に鼓形状の共晶半田
フィレット17が形成される。In a first step, the interposer substrate 12
The columnar core 14 is assembled in a state where the lower end surface is joined to the upper surface of the mother substrate 13 by a mounter (shown) in the next second step. However, before this assembling, cream solder 15 made of paste-like eutectic solder is printed and applied on the mother-side pads 13a formed on the surface of the mother substrate 13. As the eutectic solder, for example, a solder alloy containing Sn and Pb at a weight ratio of 62:32 is used, and when the temperature is gradually lowered from the molten state, the eutectic point (183.3 ° C.) is reached. It shows the property of solidifying instantaneously when it is used. It is also an important property that when the temperature is raised from room temperature, the temperature at which the liquid is completely liquefied is the lowest temperature among the Sn-Pb-based solders. Therefore, the interposer substrate 12 is
3 and when passed through a reflow furnace in this state, only the cream solder 15 is melted and solidified without melting the already formed high-temperature solder fillet 16, and a portion thereof is formed along the side surface of the columnar core 14. Fig. 1
As shown in (B), a drum-shaped eutectic solder fillet 17 is formed around the lower end surface of the columnar core 14, that is, around the joint interface with the mother substrate 13.
【0014】このように、上記半導体パッケージ組立体
11は、従来のBGAボール4に代えて柱状コア14を
用いてマザー基板13にインターポーザ基板12を組み
付けるようにしたので、柱状コア14がインターポーザ
基板12とマザー基板13との間隔を所定間隔に保つこ
とができ、しかもインターポーザ基板12と柱状コア1
3との界面の周囲に高温半田フィレット16が形成さ
れ、一方またマザー基板13と柱状コア14との界面の
周囲には共晶半田フィレット17が形成されるため、柱
状コア14の両端面はインターポーザ基板12とマザー
基板13に接合しているだけではあるが、接合界面を囲
繞する半田フィレット16,17による十分な接続強度
を得ることができる。As described above, in the semiconductor package assembly 11, the interposer substrate 12 is assembled to the mother substrate 13 by using the columnar core 14 instead of the conventional BGA ball 4, so that the columnar core 14 The distance between the interposer substrate 12 and the columnar core 1 can be maintained at a predetermined distance between the
A high-temperature solder fillet 16 is formed around the interface with the metal substrate 3 and a eutectic solder fillet 17 is formed around the interface between the mother substrate 13 and the columnar core 14, so that both end surfaces of the columnar core 14 are interposers. Although it is only joined to the board 12 and the mother board 13, a sufficient connection strength can be obtained by the solder fillets 16 and 17 surrounding the joining interface.
【0015】また、高温半田によりインターポーザ基板
12に半田付け固定した柱状コア14は、ペースト状の
共晶半田(クリーム半田15)を塗布したマザー基板に
位置合わせしてリフロー炉を通すことにより、高温半田
フィレット16の溶融を心配することなく、マザー基板
13にしっかりと半田付け固定することができ、共晶半
田の十分な濡れ上がりをもって形成した共晶半田フィレ
ット17は十分な接続強度を有し、従来のBGAボール
4のような残留熱応力に起因する半田クラックとも無縁
であるため、長期に亙って堅牢な接続状態を維持するこ
とができる。The columnar core 14 soldered and fixed to the interposer substrate 12 by high-temperature solder is aligned with a mother substrate coated with a paste-like eutectic solder (cream solder 15), and then passed through a reflow furnace to provide a high-temperature solder. The eutectic solder fillet 17 can be firmly soldered and fixed to the mother board 13 without worrying about melting of the solder fillet 16, and the eutectic solder fillet 17 formed with sufficient eutectic solder has sufficient connection strength, Since it is free from solder cracks caused by residual thermal stress as in the conventional BGA ball 4, it is possible to maintain a robust connection state for a long period of time.
【0016】また、柱状コア14を、マザー基板13と
の上面部及びインターポーザ基板12の下面部と同一素
材で構成したから、リフロー炉を通してマザー基板13
とインターポーザ基板12を柱状コア14を介して合体
させたときに、柱状コア14の両端面が同一素材に接合
しているため、熱膨張率の違いに基づく熱膨張差が生ず
ることはなく、残留熱応力によるストレスが緩和される
ため、半田クラックによる接続強度の低下を招く恐れは
少ない。このため、半導体パッケージ組立体11をエン
ジンルームのような高温多湿で振動を受けやすい苛酷な
環境で酷使されるECUユニット内に組み込んだような
場合でも、従来のように熱膨張差に基づくストレスが原
因で半田クラックが発生し、半田クラックを生じた箇所
が振動により傷口を拡大してしまい、界面における剥離
が進行するといったことはなく、長期の品質に万全を期
すことができる。Further, since the columnar core 14 is made of the same material as the upper surface of the mother substrate 13 and the lower surface of the interposer substrate 12, the mother substrate 13 is passed through a reflow furnace.
When the interposer substrate 12 and the interposer substrate 12 are combined via the columnar core 14, both end surfaces of the columnar core 14 are joined to the same material, so that there is no difference in thermal expansion based on the difference in coefficient of thermal expansion. Since the stress due to the thermal stress is reduced, there is little possibility that the connection strength is reduced due to the solder crack. For this reason, even when the semiconductor package assembly 11 is incorporated in an ECU unit that is heavily used in a harsh environment, such as an engine room, which is susceptible to vibration at high temperature and high humidity, the stress based on the difference in thermal expansion as in the past is not affected. Solder cracks are generated due to the cause, and the locations where the solder cracks are generated do not enlarge the wound due to vibration, and peeling at the interface does not progress, so that long-term quality can be ensured.
【0017】なお、上記実施形態では、ボールグリッド
アレイ(BGA)やチップサイズパッケージ(CSP)
に付属のインターポーザ基板12を例に説明したが、イ
ンターポーザ基板12は他の半導体パッケージに使用す
るものであってもよい。また、高温半田や共晶半田は、
実施形態にて説明したもの以外の組成をもつものを用い
ることもできる。さらにまた、上記実施形態において、
柱状コア14は銅に限らず、他の例えば銅に近い熱膨張
係数を有する素材或いは銅に近い物性値を有する素材を
もって構成することもできる。要は、パッド12a,1
3aに近い物性値の素材でもって柱状コア14を構成す
るとよい。In the above embodiment, a ball grid array (BGA) or a chip size package (CSP)
Although the interposer substrate 12 attached to the above has been described as an example, the interposer substrate 12 may be used for another semiconductor package. In addition, high-temperature solder and eutectic solder
Those having compositions other than those described in the embodiment can also be used. Furthermore, in the above embodiment,
The columnar core 14 is not limited to copper, and may be formed of another material having a thermal expansion coefficient close to copper or a material having physical properties close to copper. In short, the pads 12a, 1
The columnar core 14 may be made of a material having physical properties close to 3a.
【0018】[0018]
【発明の効果】以上説明したように、本発明によれば、
従来のBGAボールに代えて柱状コアを用いてマザー基
板にインターポーザ基板を組み付けるようにしたので、
柱状コアがインターポーザ基板とマザー基板との間隔を
所定間隔に保つことができ、しかもインターポーザ基板
と柱状コアとの界面の周囲に高温半田による半田フィレ
ットが形成され、一方またマザー基板と柱状コアとの界
面の周囲には共晶半田による半田フィレットが形成され
るため、柱状コアの両端面はインターポーザ基板とマザ
ー基板に接合しているだけではあるが、接合界面を囲繞
する半田フィレットによる十分な接続強度を得ることが
でき、また高温半田によりインターポーザ基板に半田付
け固定した柱状コアは、ペースト状の共晶半田を塗布し
たマザー基板に位置合わせしてリフロー炉を通すことに
より、高温半田フィレットの溶融を心配することなく、
マザー基板にしっかりと半田付け固定することができ、
共晶半田の十分な濡れ上がりをもって形成した共晶半田
フィレットは十分な接続強度を有し、従来のBGAボー
ルのような残留熱応力に起因する半田クラックとも無縁
であるため、長期に亙って堅牢な接続状態を維持するこ
とができる等の優れた効果を奏する。As described above, according to the present invention,
Since the interposer board was assembled to the mother board using a columnar core instead of the conventional BGA ball,
The columnar core can maintain a predetermined interval between the interposer substrate and the mother substrate, and a solder fillet made of high-temperature solder is formed around the interface between the interposer substrate and the columnar core. Since a solder fillet of eutectic solder is formed around the interface, both end surfaces of the columnar core are only joined to the interposer board and mother board, but sufficient connection strength is provided by the solder fillet surrounding the joint interface The columnar core soldered and fixed to the interposer substrate by high-temperature solder is aligned with the mother substrate coated with paste-like eutectic solder and passed through a reflow furnace to melt the high-temperature solder fillet. Don't worry,
It can be securely soldered and fixed to the motherboard,
The eutectic solder fillet formed with sufficient wetting of the eutectic solder has sufficient connection strength and is free from solder cracks caused by residual thermal stress like conventional BGA balls. It has excellent effects such as being able to maintain a robust connection state.
【0019】また、本発明は、柱状コアを、マザー基板
との上面部及びインターポーザ基板の下面部と同一素材
又は熱膨張係数等の物性値の近い素材で構成したから、
リフロー炉を通してマザー基板とインターポーザ基板を
柱状コアを介して合体させたときに、柱状コアの両端面
が同一素材又は熱膨張係数等の物性値の近い素材に接合
しているため、熱膨張率の違いに基づく熱膨張差が生じ
にくく、残留熱応力によるストレスが緩和されるため、
半田クラックによる接続強度の低下を招く恐れは少な
く、特にエンジンルームのような高温多湿で振動を受け
やすい苛酷な環境で酷使されるECUユニット内に組み
込んだような場合、従来のように熱膨張差に基づくスト
レスが原因で半田クラックが発生し、半田クラックを生
じた箇所が振動により傷口を拡大してしまい、界面にお
ける剥離が進行するといったことはなく、長期の品質に
万全を期すことができる等の効果を奏する。Further, according to the present invention, since the columnar core is made of the same material as the upper surface portion of the mother substrate and the lower surface portion of the interposer substrate or a material having a close physical property such as thermal expansion coefficient,
When the mother substrate and the interposer substrate are combined via a columnar core through a reflow furnace, both end surfaces of the columnar core are bonded to the same material or a material having a close physical property value such as a coefficient of thermal expansion. Because the difference in thermal expansion based on the difference is less likely to occur and the stress due to residual thermal stress is reduced,
It is unlikely that solder cracks will cause a drop in connection strength, especially if it is installed in an ECU unit that is heavily used in a harsh environment that is susceptible to vibrations at high temperatures and humidity, such as the engine room. Cracks occur due to the stress based on the cracks, the places where the solder cracks occur expand the wound due to vibration, the peeling at the interface does not progress, and the long-term quality can be ensured, etc. Has the effect of
【図1】図1(A),(B)は、本発明の半導体パッケ
ージ組立体の一実施形態のそれぞれ実装前と実装後の状
態を示す断面図である。FIGS. 1A and 1B are cross-sectional views showing states of a semiconductor package assembly according to an embodiment of the present invention before and after mounting, respectively.
【図2】図2(A),(B)は、従来の半導体パッケー
ジ組立体の一例のそれぞれ実装前と実装後の状態を示す
断面図である。FIGS. 2A and 2B are cross-sectional views showing an example of a conventional semiconductor package assembly before and after mounting, respectively.
11 半導体パッケージ組立体 12 インターポーザ基板 12a パッド 13 マザー基板 13a パッド 14 柱状コア 15 クリーム半田 16 高温半田フィレット 17 共晶半田フィレット DESCRIPTION OF SYMBOLS 11 Semiconductor package assembly 12 Interposer board 12a pad 13 Mother board 13a pad 14 Columnar core 15 Cream solder 16 High temperature solder fillet 17 Eutectic solder fillet
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−5655(JP,A) 特開 平8−31835(JP,A) 特開 平10−261736(JP,A) 特開 平9−17904(JP,A) 特開 平10−256307(JP,A) 特開 昭63−152136(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/32 H05K 1/18 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-5655 (JP, A) JP-A-8-31835 (JP, A) JP-A-10-261736 (JP, A) JP-A-9-99 17904 (JP, A) JP-A-10-256307 (JP, A) JP-A-63-152136 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/12 H01L 23 / 32 H05K 1/18
Claims (2)
し下面を所定距離だけ離間対向させて保持されるインタ
ーポーザ基板と、該インターポーザ基板の下面に上端面
を接合させた状態で該上端面周縁を高温半田からなる半
田フィレットにより半田付け固定されるとともに、前記
マザー基板の上面に下端面を接合させた状態で該下端面
周縁を共晶半田からなる半田フィレットにより半田付け
固定された柱状コアとを具備してなり、 前記柱状コアは、前記マザー基板との上面部及び前記イ
ンターポーザ基板の下面部と熱膨張係数の近い素材から
なる ことを特徴とする半導体パッケージ組立体。1. An interposer substrate having a lower surface spaced apart from the upper surface of the mother substrate by a predetermined distance, and an upper edge of the interposer substrate having an upper surface joined to the lower surface of the interposer substrate. together with the soldered by solder fillets made of high-temperature solder, and soldering fixed columnar core by a solder fillet formed of a lower end surface periphery from eutectic solder in a state of being joined to the lower end surface to the upper surface of the mother substrate comprising a result, the said columnar core has an upper surface portion and the Yi and the mother board
From a material with a thermal expansion coefficient close to that of the lower part of the interposer substrate
The semiconductor package assembly, characterized by comprising.
だけ離間対向させ保持するインターポーザ基板の下面
に、該インターポーザ基板の下面部と熱膨張係数の近い
素材からなる柱状コアの上端面を接合させ、この状態で
該上端面周縁に高温半田からなる半田フィレットを形成
し、柱状コアをインターポーザ基板に半田付け固定する
第1工程と、前記マザー基板の上面にペースト状の共晶
半田を塗布し、前記第1工程においてインターポーザ基
板に一体化された前記柱状コアの下端面を該マザー基板
の上面に接合させ、この状態でリフロー炉に通し、該下
端面周縁に共晶半田からなる半田フィレットを形成し、
前記柱状コアをマザー基板に半田付け固定する第2工程
とを含むことを特徴とする半導体パッケージ組立体の組
立方法。 2. A predetermined distance between a lower surface and an upper surface of a mother substrate.
The lower surface of the interposer substrate
Has a thermal expansion coefficient close to that of the lower surface of the interposer substrate.
Join the top surface of the columnar core made of the material, and in this state
Form a solder fillet made of high-temperature solder around the top edge
And fix the columnar core to the interposer board by soldering
A first step, a paste-like eutectic on the upper surface of the mother substrate;
Solder is applied, and the interposer base is applied in the first step.
The lower end surface of the columnar core integrated with the plate is
To the upper surface, and pass it through a reflow furnace in this state.
Form a solder fillet made of eutectic solder around the end face,
Second step of soldering and fixing the columnar core to a mother board
A set of semiconductor package assemblies, comprising:
Standing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33785798A JP3314741B2 (en) | 1998-11-27 | 1998-11-27 | Semiconductor package assembly and method of assembling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33785798A JP3314741B2 (en) | 1998-11-27 | 1998-11-27 | Semiconductor package assembly and method of assembling the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164758A JP2000164758A (en) | 2000-06-16 |
| JP3314741B2 true JP3314741B2 (en) | 2002-08-12 |
Family
ID=18312646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33785798A Expired - Fee Related JP3314741B2 (en) | 1998-11-27 | 1998-11-27 | Semiconductor package assembly and method of assembling the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3314741B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351935A (en) * | 2005-06-17 | 2006-12-28 | Shinko Electric Ind Co Ltd | Semiconductor chip mounting substrate and semiconductor device using it |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152136A (en) * | 1986-12-17 | 1988-06-24 | Fuji Electric Co Ltd | Semiconductor chip mounting method |
| JP2748776B2 (en) * | 1992-06-16 | 1998-05-13 | 日本電気株式会社 | LSI package |
| JP3348528B2 (en) * | 1994-07-20 | 2002-11-20 | 富士通株式会社 | Method for manufacturing semiconductor device, method for manufacturing semiconductor device and electronic circuit device, and electronic circuit device |
| JP3193275B2 (en) * | 1995-04-27 | 2001-07-30 | 京セラ株式会社 | Wiring board, semiconductor device storage package using the same, and mounting structure thereof |
| JP3500032B2 (en) * | 1997-03-13 | 2004-02-23 | 日本特殊陶業株式会社 | Wiring board and method of manufacturing the same |
| JPH10261736A (en) * | 1997-03-18 | 1998-09-29 | Ngk Spark Plug Co Ltd | Wiring board with bump |
-
1998
- 1998-11-27 JP JP33785798A patent/JP3314741B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164758A (en) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127151B2 (en) | Solder structure, electronic component assembly, and method of manufacturing electronic component assembly | |
| CA2115553C (en) | Plated compliant lead | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| JP4938980B2 (en) | Non-eutectic solder composition | |
| TWI549204B (en) | Manufacturing method of semiconductor device | |
| JPH10256315A (en) | Semiconductor chip bonding pad and its formation | |
| JPH10173006A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2000223184A (en) | Substrate made of resin | |
| JPH10135613A (en) | Wiring board | |
| JP3425903B2 (en) | BGA mounting method and mounting structure | |
| JP3314741B2 (en) | Semiconductor package assembly and method of assembling the same | |
| JP2003086626A (en) | Electronic component, manufacturing method thereof, mounted body of electronic component, and mounting method | |
| JP2004079891A (en) | Wiring board, and manufacturing method thereof | |
| US20050072834A1 (en) | Connection site coating method and solder joints | |
| JPH10209591A (en) | Wiring board | |
| JP3383518B2 (en) | Method of manufacturing wiring board having solder bumps | |
| JP3719806B2 (en) | Wiring board | |
| JP2692522B2 (en) | Package module board | |
| JP3034231B2 (en) | Relay board | |
| JP3544439B2 (en) | Connection pins and board mounting method | |
| JP2000151086A (en) | Printed circuit unit and method of manufacturing the same | |
| JP2705653B2 (en) | Electronic device assembly and method of manufacturing the same | |
| JP3450838B2 (en) | Manufacturing method of electronic component package | |
| JPH1186930A (en) | Relay substrate and manufacture thereof | |
| JP2002057242A (en) | Area array type semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
| LAPS | Cancellation because of no payment of annual fees |