[go: up one dir, main page]

JP3635757B2 - AlGaInP発光ダイオード - Google Patents

AlGaInP発光ダイオード Download PDF

Info

Publication number
JP3635757B2
JP3635757B2 JP34240995A JP34240995A JP3635757B2 JP 3635757 B2 JP3635757 B2 JP 3635757B2 JP 34240995 A JP34240995 A JP 34240995A JP 34240995 A JP34240995 A JP 34240995A JP 3635757 B2 JP3635757 B2 JP 3635757B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
gaas substrate
double heterojunction
emitting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34240995A
Other languages
English (en)
Other versions
JPH09186360A (ja
Inventor
茂隆 村里
泰之 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP34240995A priority Critical patent/JP3635757B2/ja
Priority to US08/773,348 priority patent/US5744829A/en
Publication of JPH09186360A publication Critical patent/JPH09186360A/ja
Application granted granted Critical
Publication of JP3635757B2 publication Critical patent/JP3635757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/814Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/816Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は化合物半導体発光ダイオードにかかわり、特に発光効率の高い黄色ないし橙色の発光を呈する(Alx Ga1-xy In1-y P4元混晶ダブルヘテロ構造を有する半導体発光ダイオードに関するものである。
【0002】
【従来の技術】
化合物半導体基板上に形成したエピタキシャル成長層を利用した発光ダイオード(Light Emitting Diode:LED)は、低消費電力、長寿命、高発光効率、高信頼性が得られる等の特徴を有しており、各種表示装置用光源として広く利用されている。特に、LEDは近年屋内使用から屋外使用へと利用範囲を拡大してきている。これは、小型高効率といった従来の利点に加え、断線がないこと、発光波長領域が狭いので視認性が高いなどのためである。LEDの使用による安全性の向上という点からも、従来の電球による表示に比べてLEDによる表示の優位性が一般にも理解された結果であろう。しかし、屋外でのLEDの利用を制限するものとして、現状では表示色が少ないこと、赤色よりも短波長領域での輝度の不足が挙げられる。各種の III−V族化合物半導体のうち、GaAs単結晶基板上にエピタキシャル成長させた、これと格子整合する(Alx Ga1-xy In1-y P4元混晶は、直接遷移型でしかも最大のバンドキャップエネルギーを有するため、緑色から赤色の範囲にわたり高輝度の発光が得られるので利用範囲が急速に拡大し、各種のLED発光構造が多数提案されている。
【0003】
図4に従来のAlGaInP4元ダブルヘテロ(DH)構造を有するLEDの一例を示す。図中1はGaAs基板、2はバッファー層、5〜7はAlGaInPDH構造部分、9はコンタクト層、10及び11は電極である。
AlGaInPはキャリアの移動度が小さく、低抵抗の結晶が得難い欠点がある。そこでキャリア濃度を高くすることにより低抵抗化を計ると、良質の結晶が得にくくなる。抵抗の高い結晶を用いると素子の直列抵抗が高くなり、動作電圧が高くなる等の問題点がある。また、このような構造のLEDにおいては、上クラッド層7は活性層6よりもバンドギャップエネルギー差を大きくするため、Al濃度を高くする必要がある。Al濃度が高くなるとキャリア濃度を高くすることができず、電気抵抗が高くなり、上クラッド層7における電流の拡がりが小さく、電極10の直下のみが発光領域となり、結果として発光効率を高めることができない。上記従来のAlGaInPからなる発光構造を有するLEDにおいては、発光部における電流分布が悪く、外部への光の取出し効率は低くなる。
【0004】
電極からの注入電流を拡散させる方法としてダブルヘテロ構造と上部電極との間にGaAlAsからなる電流拡散層を設ける方法が提案されている(特開平3−171679参照)。その構造を図5に示す。電流拡散層は発光波長に対して透明な材料とするため、バンドギャップエネルギーを大きくし、キャリア濃度を5×1017cm-3以上とし、厚さは5〜30μm以上とするのが良いとされている。また、別の電流拡散層としては発光層よりもバンドギャプエネルギ−の大きなAlGaInPで構成することも提案されている(特開平7−15038参照)。AlGaInPの場合は特に580nm以下の短波長領域において光吸収が少なくなり、比抵抗も低下するので外部への光の取出し効率が高くなるとされている。
【0005】
さらに別の電流拡散層としてGaPを使用することも提案されている(USP5,008,718参照)。GaPを使用した場合はバンドギャップエネルギ−は活性層より大きく、従って発光に対して透明であり、比抵抗が小さいので電流拡散層としたときに厚さを厚くでき、従って電流拡散効果が大きくなることが期待できる。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のLEDでは屋外での使用等の高輝度を要求される用途に対して、十分満足のいく輝度は達成されていない。ここで輝度とは発光強度に比例し、視覚による影響を加味した値である。また、ヘテロ接合面の増加により素子抵抗が高くなり高い作動電圧が要求されたり、電流拡散層が高Al濃度であるため素子の劣化が起こる等の問題点を抱えている。
高輝度が得られない原因は、ダブルヘテロ接合発光構造部分の格子整合が得られておらず、しかも多くのヘテロ接合面を抱えているため良質のエピタキシャル成長層が得られていない為であると推察される。従来から(Alx Ga1-xy In1-y P4元混晶は、y=0.5の時GaAs基板と格子整合するとされてきたが、これは常温での場合であって、この組成ではエピタキシャル成長温度では格子整合していない。基板として使用するGaAs結晶の室温での格子定数は0.56533nmであり、エピタキシャル成長温度である例えば780℃では0.56804nmであり、0.48%も変化している。一方クラッド層として使用される(Al0.7 Ga0.30.5 In0.5 Pの室温での格子定数は0.56640nmで、780℃では0.56837nmとなり0.348%増加する。従って基板とクラッド層との格子不整合度は、室温では0.19%、780℃では0.058%となる。このように一見格子整合しているように見える(Alx Ga1-xy In1-y Pエピタキシャル成長層でも、なおかなりの格子不整合度を有している。本発明者らの詳細な検討の結果、常温での格子整合もさることながら、エピタキシャル成長温度で格子整合させることがより重要であることが判明した。エピタキシャル成長時に構成整合していれば良質の成長結晶が得られ、たとえ常温まで降温して結晶格子に歪が発生したとしても輝度に影響を与えるほどではなく、結果として高輝度が達成されることとなる。
【0007】
さらに、良質のエピタキシャル成長層が得られれば、上クラッド層中での電流拡散が良好となり、これに比抵抗の低いGaPを電流拡散層として使用すれば素子抵抗が低くなり、作動電圧(VF特性)も低くて良いこととなる。また、Al濃度の高いエピタキシャル成長層を使用しなければ素子の劣化の問題も解消し、信頼性の高い素子が得られることとなる。
本発明の目的の一つは、高温での格子整合を取ることにより高輝度、低作動電圧、高信頼性のLEDを得ようとするものである。本発明の他の目的は、発光に対して透明でしかも比抵抗の低い電流拡散層を使用することにより、広い発光領域を確保しようとするものである。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明では基板としてp型GaAs単結晶を使用し、この基板の上に(Alx Ga1-xy In1-y Pからなるダブルヘテロ接合発光構造の発光部を有し、該ダブルヘテロ接合発光構造の各層がエピタキシャル成長温度で格子整合しており、かつGaPからなる電流拡散層を具備した構造を採用することとした。この構造とすることにより、波長550〜650nmの領域で高輝度低作動電圧で、寿命が長く高信頼性の発光素子を得ることができる。
【0009】
先ず、本発明の最も重要な要件であるダブルヘテロ(DH)接合発光構造部分の格子整合について説明する。
基板であるGaAs結晶の物性は広く知られているが、ダブルヘテロ接合をする(Alx Ga1-xy In1-y P4元混晶の物性は明らかにされていない、AlGaInPはAlP、GaP、InPの混晶であるから、これらの物性から4元混晶の物性を推計することができる。既知の結晶の物性値は表1に示すとおりである。
【0010】
【表1】
Figure 0003635757
【0011】
これらのデータを基に(Alx Ga1-xy In1-y P4元混晶の格子定数と線膨張係数を推計する。
(Alx Ga1-xy In1-y Pの組成式を変形することにより
(Alx Ga1-xy In1-y P=AlxyGa(1-x)yIn(1-y) P‥‥(1)
となり、この混晶はAlP、GaP、InPをそれぞれxy、(1−x)y、(1−y)ずつ含むことになるから、常温における格子定数aroomはそれぞれの結晶の格子定数を加重平均して、
room=0.54625 xy+ 0.54512(1−x)y+ 0.58688(1−y)[nm]‥‥‥‥‥‥‥‥(2)
線膨張係数βepi はそれぞれの線膨張係数を加重平均して
βepi =4.20xy+5.91(1−x)y+4.56(1−y)[×10-6/K]‥‥‥‥‥‥‥‥(3)
となる。
このようにして混晶比x,yが定まれば、(Alx Ga1-xy In1-y P4元混晶の常温における格子定数aroomと0〜700Kにおける線膨張係数βepi を推計することができる。
【0012】
次にエピタキシャル成長温度をT℃としたとき、成長温度と室温とにおける温度差はΔTとなり、エピタキシャル成長温度における4元混晶の格子定数aT と基板の格子定数sT はそれぞれ
T =aroom(1+βepi ・ΔT) ‥‥‥‥‥‥‥(4)
T =sroom(1+βsub ・ΔT) ‥‥‥‥‥‥‥(5)
となる。ここでβepi は前出の(3)式によるエピタキシャル成長層の線膨張係数、βsub は基板(例えばGaAs)の線膨張係数である。
【0013】
上記の(2)式ないし(5)式を使用すれば、混晶比x,yを有する4元混晶のエピタキシャル成長温度T℃における格子定数aT を推計することができる。T℃における格子定数aT が定まればT℃における格子不整合度Δaを推計することができる。
ここである温度での基板の格子定数をs、4元混晶の格子定数をaとすれば、格子不整合度Δaは次式(6)で定義する。
Δa=(s−a)/s×100(%) ‥‥‥‥‥‥(6)
今、基板としてGaAs結晶、(Alx Ga1-xy In1-y P4元混晶のエピタキシャル成長温度を780℃とした時、公知の4元混晶の室温とエピタキシャル成長温度における格子不整合度Δaroom、Δaepi は以下の表2のとおりになる。
【0014】
【表2】
Figure 0003635757
【0015】
表2に示すとおり、公知のAlGaInP4元混晶は、室温では0.14〜0.19%の格子不整合度を有し、エピタキシャル成長時にもなお0.039〜0.058%の格子不整合度を有している。例えば、電流拡散層として使用されているAl0.5 Ga0.5 PやGa0.5 In0.5 Pでは、格子不整合度は一層拡大したものとなっている。
このようにエピタキシャル成長温度で格子不整合度の大きな結晶のヘテロ接合面を多数用いている公知のAlGaInP4元混晶LEDでは、ヘテロスパイクが大きくなるため、高輝度が達成されない原因になっていると考えられる。エピタキシャル成長時における格子不整合は極力避けねばならない。
【0016】
次に、エピタキシャル成長温度で格子整合させる方法について説明する。
まず、Alの混晶比はAlGaInP4元混晶のバンドギャップエネルギーを決めるので、作成した結晶のフォトルミネッセンス(PL)による発光波長測定から、目的のバンドギャップエネルギーを与える混晶比に調整することができる。GaAs(100)基板を用いた場合について、目標とする発光波長に対する活性層のAl混晶比xとバンドギャップエネルギーEg を表3に示す。
【0017】
【表3】
Figure 0003635757
【0018】
上記に従って目標とする発光波長に対応する活性層のAl混晶比xを選定する。AlGaInP4元混晶のバンドギャップエネルギーはAlの混晶比xと共に増加し、x=0.7以上では間接遷移領域に入るので、x=0.7が上限となる。x=0はGaInP混晶であり、発光波長は650nm(赤)となる。x=0.7では発光波長は550nm(緑)となる。
【0019】
クラッド層のバンドギャップエネルギーは活性層よりも大きくする必要がある。なぜならば、クラッド層のバンドギャップエネルギーが活性層のバンドギャップエネルギーよりも小さいと、キャリアのバンド間の遷移により発光に対して吸収体として作用するようになるからである。クラッド層によるキャリアの閉じ込め効果を考えると、クラッド層のバンドギャップエネルギーは、室温でのLEDの使用を前提とすると、活性層のバンドギャップエネルギーよりも少なくとも0.1eV以上大きくする必要がある。このようにして選定したクラッド層のバンドギャップエネルギーを表3に併記する。
【0020】
次に、Inの量により格子定数が決まるので、以下の手順に従ってInの混晶比(1−y)を決定する。
一般に0.1μm以上の厚さを有するエピタキシャル成長層に対しては、2結晶X線回折法等で室温におけるエピタキシャル成長結晶の格子定数を精密に測定することができる。従って、各種のx,yに対するエピタキシャル成長結晶の格子定数を測定し、これらの値を基にエピタキシャル成長温度(T℃)における格子定数を式(4)に従って推計する。さらに、式(6)からT℃における格子不整合度を求めることができる。このようにして求めた値からエピタキシャル成長温度における格子不整合度が零(完全格子整合)となるような混晶比x,yを選択すれば良い。このようにして室温における所定の格子不整合度を得るようにIn混晶比(1−y)を調整するのである。具体的にはエピタキシャル成長温度における格子整合条件は式(4)及び式(5)から
Figure 0003635757
となる。
式(7)において右辺は成長温度、従ってΔTが決まれば既知である。一方aroom、sroomはそれぞれ式(4)、(5)で与えられ、共にx,yの関数である。ただしxは目的のバンドギャプエネルギーからも制約されるため、結局式(7)はyについての2次方程式となる。yについての条件式0<y≦1を満たす解を求め、再度x,yを式(2)に代入すると室温での格子定数aroomが得られ、つづいて室温での格子不整合度が得られる。表4はこの手順によって得られたエピタキシャル成長温度780℃で厳密に格子整合するAlGaInP4元混晶の室温での格子不整合度を示したものである。
【0021】
【表4】
Figure 0003635757
【0022】
表4に示した混晶比x,yを有する(Alx Ga1-xy In1-y P4元混晶を使用してダブルヘテロ接合発光構造を作れば、GaAs基板とエピタキシャル成長温度で格子整合した良質のエピタキシャル成長結晶が得られ、高輝度で信頼性の高いLEDとすることができる。
表4ではエピタキシャル成長温度を780℃とした場合を示したが、エピタキシャル成長温度を変えた場合にも同様にしてエピタキシャル成長温度で格子整合する4元混晶の結晶組成を選定することが可能である。
4元混晶の良質な結晶を得るにはエピタキシャル成長温度は730〜830℃が適当である。この温度範囲では格子不整合度も僅かに変化するが許容できる範囲である。従ってIn混晶比(1−y)の範囲は0.5045≦(1−y)≦0.5095とする。
【0023】
ダブルヘテロ接合発光構造各層の厚さは、活性層へのキャリアの閉じ込め効果が高く、かつ活性層でのキャリアの再結合が大きくなる(すなわち輝度が高くなる)ように決める。
活性層の厚さは薄くすると内部に注入されたキャリア(電子及びホール)の再結合確立が増加する反面、体積の減少によって存在できるキャリアの数が減少する。一方、あまり厚くすると活性層中のキャリアは増加するものの再結合確立は減少する。従って活性層の厚さは0.1〜1.5μm程度が最適である。
【0024】
ダブルヘテロ接合構造のクラッド層は活性層とのバンドギャップエネルギーによって活性層中にキャリアを閉じ込める作用をもつ。従ってキャリアのトンネリングによるすり抜けを防止するために、クラッド層の厚さは0.5〜2μm程度の厚さが用いられる。
【0025】
n型上クラッド層に使用するn型ドーパントとしてはSi、Ge、Se、Te等がある。これらのうちでSi、Geは両性不純物であり、成長温度によってはp型として作用する。またSiは深い準位の不純物となるため、電気抵抗を低くするために高濃度にドープすると発光の吸収を引き起こすようになる。従って、n型ドーパントとしてはSeまたはTe、特にSeが好ましい。
p型上クラッド層に使用するp型ドーパントとしてはZn、Cd、Mg等が利用できる。
上クラッド層のキャリア濃度としては1×1016cm-3〜1×1018cm-3、好ましくは3×1016cm-3〜1×1017cm-3とする。
【0026】
次に、本発明のLEDに用いるエピタキシャルウエーハの他の構成要件を順を追って説明する。
まず、基板としては発光層であるAlGaInPと格子整合が得られ、良質の結晶が容易に入手可能な材料とし、GaAsを選択する。電気伝導型はp型を用いる。p型基板を用いると基板と反対側は必然的にn型となる。n型AlGaInP結晶の上クラッド層は、不純物濃度を高くしても良質の結晶を得やすく、同じキャリア濃度に対してp型混晶よりも電子移動度が大きく、低抵抗で電流の拡散効果の大きな上クラッド層となるからである。
p型ドーパントとしては一般にZnが用いられ、キャリア濃度は1×1018cm-3以上であることが好ましい。基板結晶の面方位は(100)でも良く、または傾斜方位のものでも良い。
【0027】
基板の上には基板からの不純物の拡散を防止し、結晶欠陥の影響を排除するために、GaAsのバッファー層を載置する。厚さは一般的には0.1〜1.0μm、ドーパントとしてZnを用いる。キャリア濃度は一般的には(1〜6)×1018cm-3である。
【0028】
基板側向かった光を有効に取り出すためにバッファ層とAlGaInPダブルヘテロ構造の間に、AlGaAs多層構造からなるブラッグ反射層(DBR)を使用する。DBRとしては、基本的には従来から提案されてきた互いに屈折率の異なるエピタキシャル成長層を交互に積層したものを用いる。各エピタキシャル成長層の厚さは、目標の発光波長のそれぞれ1/4の光学長(対象とする層の屈折率をn、目標発光波長をλとして、層の厚さはλ/4n)として、10〜25組程度積層する。
本発明のAlGaInP混晶を発光層とするLEDについては、従来から用いられてきたAlGaAsが適当である。ここで半導体多層膜反射層を構成する2種の層をそれぞれAld1Ga1-d1As、Ald2Ga1-d2As(d1<d2)とする。それぞれの構成層の組成は、1)屈折率の差を大きくすること、2)対象波長に対してなるべく吸収が少なくなることから選定されるが、0≦d1≦0.5、 0.75≦d2<1が妥当である。高い反射率を得るため、従来d2=1、即ち反射層の構成要素の一方をAlAsとするものが用いられてきたが、AlAsは作成後の酸化が激しく素子寿命等の問題で好ましくない。少量のGaを添加する事でこの問題を避ける事ができる。本実施例においてはd1=0.4、d2=0.95のAlGaAsを用いた。目標発光波長の素子に使用するDBRの構成は表5に示す。この様なDBRにより、活性層の発光波長範囲にわたり90%以上の反射率が得られる。
【0029】
【表5】
Figure 0003635757
【0030】
キャリア注入に対する抵抗を減少させるために、DBRと下部クラッド層の間にバンドギャップ勾配層を設ける事が効果的である。この抵抗の増加は、DBR最終層と下部クラッド層間のバンドオフセットによりキャリアの下部クラッド層への移動が妨げられるために生じ、特にp型基板を用いDBRや下部クラッド層がp型になった場合に特に顕著である。今回実施したバンドギャップ勾配層は、DBRと下部クラッド層の間に双方の更正元素であるAl,Ga,In,As,Pを含み、その組成をDBR最終膜の組成から下部クラッド組成に向かって連続的に変化する組成勾配層である。基板がp型GaAsでDBRの最終層がAld2Ga1-d2Asでd2=0.95、また下部クラッド層が(AlxGa1-x)yIn1-yPでx=0.7、y=0.5であった場合、この組成勾配層Ala Gab In1-a-b As1-pp においてAl組成aは0.95から0.35まで、Ga組成bは0.05から0.15まで、In組成1−a−bは0から約0.5まで、As組成1−pは1から0まで、P組成pは0から1まで、DBRの上部界面から下部クラッド層界面に向かって変化する。
【0031】
さらに、上部クラッド層とGaP電流拡散層の間にAlGaInPからなる格子不整合緩和層を設ける事も輝度の増加や信頼性の向上にとって効果がある。格子不整合緩和の方法として従来から、組成のステップ状の変化、超格子の採用、組成の直線勾配やそれらの組み合わせが提示されてきた。ダブルヘテロ部分の成長温度での格子整合成長に勝る効果は望めないものの、いずれの方法も効果がある。最も作成し易い線形の組成勾配不整合緩和層について述べる。
上部クラッド層(AlxGa1-x)yIn1-yPがx=1.0、y〜0.5であった場合、即ちクラッド層がAlInPであった場合、この組成勾配層Ala Gab In1-a-b PにおいてAl組成aは約0.5から0まで、Ga組成bは0から1まで、In組成1−a−bは約0.5から0まで、下部クラッド層の上部界面からGaP電流拡散層界面に向かって変化する。不整合緩和層の厚さは、0.5μm以上であれば効果があり、厚いほど従って格子定数の変化の小さいほど効果は高いが、AlGaInP膜の成長方法として現在最も有効なMOCVD法を採用する限り厚さには限界がある。現実的な厚さとして0.5から10μmが適当である。伝導型及び添加不純物は上部クラッド層と同様とする。
【0032】
上部クラッド層の上にはGaPからなる電流拡散層を成長する。電流拡散層の材質としては本素子の発光層であるAlGaInPのいかなる組成よりバンドギャップエネルギーの大きなGaPが光学的には適している。ただし、GaPはGaAsに対して約3.6%の格子ミスマッチを持つ。従来からのダブルヘテロ部分の組成条件では、格子不整合によると見られる素子輝度の劣化が明瞭であったが、ダブルヘテロ部分に成長温度での格子整合条件を厳密に満たす少なくとも0.5μm以上の上部クラッド層を積めば劣化は事実上無視できるレベルに低下する。
【0033】
GaP電流拡散層の厚さは、発光層全面にわたる注入電流の拡散が得られるようにある程度以上の厚さが必要であるが、実施例によれば有効な厚さは30から300μmの範囲であり、これ以上の厚さによる大きな素子輝度の増加は得られない。伝導型は上部クラッド層と同一であり、従って基板とは反対の極性を有する。必要な極性を得る添加不純物種についての限定は無いが、30から300μmの厚さを得るため有効な成長方法としては気相成長法(VPE)があり、n型GaPを得るためにはTeのアルキル化合物または硫化水素を用いるのがよい。一方、p型不純物種として成長時の適当なものはなく、無添加のGaPを成長後に拡散炉中でZnを拡散させ最上層のGaP電流拡散層をp型とする。キャリア濃度は上部クラッド層より高い事が必要であるが、電流拡散層の結晶性を保つためには、5×1017から5×1018cm-3が適当である。
なお、電流拡散効果を高め、かつ上部クラッド層への不純物の拡散を防止するためキャリア濃度を上部クラッド層との界面から上部電極に向かって徐々に増加させる事も有効である。また、GaP成長中にAsを徐々に添加する事により、電流拡散層中でGaAsPの組成勾配層を得る事ができる。これにより、電流拡散層の上部電極側の移動度を高めることによっても電流拡散効果の向上を図る事ができる。
【0034】
以上のようにして載置したGaP電流拡散層の上に(コンタクト層を介して)オーミック電極を形成する。また、GaAs基板の表面にもオーミック電極を形成してLED素子とする。
コンタクト層についてはその上の金属電極とオーム性接触を取り易いことを目安に選ぶ。本発明の構造では最適な物質はGaAsであり、厚さは0.1〜1μmあれば良い。キャリア濃度は1×1018cm-3以上が必要である。
金属電極はn型ではAu/Au−Ge、p型ではAu/Au−Beが用いられる。
このようにLED用ウエーハを構成することにより、上部電極からの注入電流を充分に拡散させ、効果的に高い出力、即ち高い輝度の発光素子を得ることができる。
【0035】
【作用】
本発明は(Alx Ga1-xy In1-y Pダブルヘテロ発光構造を有するLEDにおいて、ダブルヘテロ発光構造をエピタキシャル成長温度において格子整合させ、かつ電流拡散層として比抵抗の小さいGaPを採用することにより大きな電流拡散効果を発揮させるようにしたものである。エピタキシャル成長温度で格子整合させているため良質の成長結晶が得られかつ電流が広く拡散し、輝度を高くすることができる。また、VF 特性は低い発光素子とすることができる。
【0036】
【実施例】
次に本発明の実施例を示す。
(実施例1)
n型GaAs基板上に620nmの発光層を持つAlGaInPダブルヘテロ接合構造を有するLEDを作った。各層の構成を図1に示す。
基板1としてはSiドープのn型GaAs単結晶を使用した。キャリア濃度は2.0×1018cm-3である。面方位は(100)4度offとした。
基板上にMOCVDを利用してエピタキシャル層を成長させた。
先ず、基板1上にGaAsバッファー層2を成長させた。バッファー層2はSiドープでキャリア濃度は1×1018cm-3、厚さは0.5μmとした。
バッファー層2の上に下部反射層3を積載した。下部反射層の構成はSeドープ、厚さ41.9nmのAl0.4 Ga0.6 As層3aと、Seドープ、厚さ49.3nmのAl0.95Ga0.05As層3bとを12層積層して構成した。キャリア濃度は2層の平均で1.5×1018cm-3であった。
【0037】
次に、(Alx Ga1-xy In1-y Pダブルヘテロ接合発光構造を形成した。発光波長を620nmとするため、活性層6のバンドギャップエネルギーを Eg =2.00eVに設定した。また、下クラッド層5及び上クラッド層7ではキャリアの閉じ込め効果と発光に対する透明性を確保するためバンドギャップエネルギーは活性層6よりも0.29eV大きなEg =2.29eVに設定した。この結果、各層のAl混晶比xは活性層6ではx=約0.17、下クラッド層5及び上クラッド層7ではx=約0.7となる。
【0038】
次に、ダブルヘテロ接合発光構造部のエピタキシャル成長を780℃で行なうこととし、この成長温度で格子定数がGaAs基板と完全に整合するようにした。即ち、780℃におけるGaAsの格子定数は5.6804Åであるから、ダブルヘテロ接合部の4元混晶各層の格子定数も5.6804Åとなるように、前述の計算式を用いてx、yを定めた。前述のバンドギャップエネルギーと上記格子定数の条件を満たすx、yを本発明の主旨に従って計算した結果、活性層6の組成は(Al0.1700Ga0.8300)0.4946 In0.5054P、下クラッド層5及び上クラッド層7の結晶組成は(Al0.7000Ga0.30000.4920Ino.5080Pとなった。
上記組成の結晶が得られるようMOCVD工程の原料ガスの混合比を制御することにより、結晶の組成を変化させた。原料ガスとしては、TMAl、TMGa、TMIn、DEZn、アルシン、ホスフィン、セレン化水素を用いた。
各層の伝導型は下クラッド層5はSeドープのn型、活性層6はアンドープ、上クラッド層7はZnドープのp型とした。また、厚さは下クラッド層5は1μm、活性層6は0.5μm、上クラッド層7は1μmとした。
このようにして得られたダブルヘテロ接合構造各層のキャリア濃度を測定した。キャリア濃度は下クラッド層5は1×1017cm-3、活性層6は1×1016cm-3、上クラッド層7は3×1017cm-3であった。
【0039】
さらにダブルヘテロ接合構造の各層の格子定数を測定し、前述の式(6)に従って格子不整合度を測定した。その結果、下クラッド層5ではΔa=0.12%、活性層6ではΔa=0.09%、上クラッド層7ではΔa=0.10%であり、各層とも従来のものと比較して格子整合度は格段に向上していた。
【0040】
更に上記ダブルヘテロ発光構造部の上にGaPからなる電流拡散層を設けた。GaP電流拡散層はZnドープのp型で厚さは100μm、キャリア濃度は7×1017cm-3、比抵抗は0.1Ω・cmであった。
【0041】
最後に電流拡散層上にZnドープのp型GaAsコンタクト層9を厚さ0.3μm成長させた。キャリア濃度は1×1018cm-3とした。この上に(Au−Be)/Auを蒸着し、オーミック電極10を形成した。また、基板裏面には(Au−Ge)/Auでオーミック電極11を形成してLEDとした。
【0042】
このようにして得たLEDの特性を評価したところ、波長620nm、電流20mAでの発光出力は80a.u.(arbitrary unit :任意単位で特定の測定器で測定した値)であり、VF =1.88V、1000時間通電後の劣化試験結果では発光強度の劣化は95%と良好な値を示した。
主な構成要件と素子特性を表6に一覧として示す。
【0043】
【表6】
Figure 0003635757
【0044】
(実施例2)
p型GaAs基板上に620nmの発光層を持つAlGaInPダブルヘテロ接合構造を有するLEDを作った。基板1としてはZnドープのp型GaAs単結晶を使用した。キャリア濃度は5.0×1018cm-3である。面方位は(100)4度offとした。
基板上にMOCVDを利用してエピタキシャル層を成長させた。
先ず、基板1上にGaAsバッファー層2を成長させた。バッファー層2はZnドープでキャリア濃度は1×1018cm-3、厚さは0.5μmとした。
バッファー層2の上にDBR反射層3を積載した。DBR反射層の構成はZnドープ、厚さ41.9nmのAl0.4 Ga0.6 As層3aと、Znドープ、厚さ49.3nmのAl0.95Ga0.05As層3bとを12層積層して構成した。キャリア濃度は2層の平均で1.5×1018cm-3であった。
【0045】
次に、(Alx Ga1-xy In1-y Pダブルヘテロ接合発光構造を形成した。発光波長を620nmとするためダブルヘテロ発光構造は、活性層6、下クラッド層5及び上クラッド層7の導電型を実施例1とは逆にした以外は実施例1と同一である。
【0046】
更に上記ダブルヘテロ発光構造部の上にGaPからなる電流拡散層を設けた。GaP電流拡散層はSeドープのn型で厚さは100μm、キャリア濃度は5×1017cm-3、比抵抗は0.1Ω・cmであった。
最後に上クラッド層7の上にSeドープのn型GaAsコンタクト層9を厚さ0.3μm成長させた。キャリア濃度は1×1018cm-3とした。この上に(Au−Be)/Auを蒸着し、オーミック電極10を形成した。また、基板裏面には(Au−Ge)/Auでオーミック電極11を形成してLEDとした。
【0047】
このようにして得たLEDの特性を評価したところ、波長620nm、電流20mAでの発光出力は100a.u.(arbitrary unit :任意単位で特定の測定器で測定した値)であり、VF =1.95V、1000時間通電後の劣化試験結果では発光強度の劣化は85%と良好な値を示した。
主な構成要件と素子特性を表5に一覧として示す。
【0048】
(実施例3)
実施例2において、DBR反射層とダブルヘテロ構造部との間にバンドギャップ勾配層挿入し、注入抵抗の低下を計った。
バンドギャップ勾配層は、Znドープの5元混晶Ala Gab In1-a-b As1-pp とし、Al組成aは0.95から0.3444まで、Ga組成bは0.05から0.1476まで、In組成1−a−bは0から0.5080まで、As組成1−pは1から0まで、P組成pは0から1まで、DBRの上部界面から下部クラッド層界面に向かって変化させた。厚さは0.1μm、キャリア濃度は3×1017cm-3とした。その他の構成は実施例2と同様とした。
【0049】
このようにして得た発光ダイオードの輝度は95(a.u.) と実施例2よりやや低下したものの、VF 特性は1.85eVと低くなり、使い易い発光ダイオードが得られた。特性を表6に併記する。
【0050】
(実施例4)
実施例3において、さらにダブルヘテロの上クラッド層と電流拡散層との間に、格子不整合の悪影響を緩和するための不整合緩和層を設けた。
不整合緩和層には、Seドープの4元混晶Ala Gab In1-a-b Pを用い、Al組成aは0.3444から0まで、Ga組成bは0.1476から1まで、In組成1−a−bは0.5080から0まで、下部クラッド層の上部界面からGaP電流拡散層界面に向かって変化させた。厚さは、1.0μm、キャリア濃度は3×1017cm-3とした。
【0051】
その他の構成は実施例3と同様とした。
このようにして得られた発光ダイオードはVF 特性も低く、輝度は106(a.u.) と大幅に向上した。特性を表6に併記する。
【0052】
(実施例5)
発光波長を650nmとするため、活性層6のバンドギャップエネルギーを Eg =1.89eVに設定した。また、下クラッド層5及び上クラッド層7ではバンドギャップエネルギーは活性層6よりも0.29eV大きなEg =2.18eVに設定した。この結果、各層のAl混晶比xは活性層6ではx=0.0、下クラッド層5及び上クラッド層7ではx=約0.7となる。エピタキシャル成長を780℃で行なうこととし、この成長温度である780℃で格子定数がGaAs基板と完全に整合するようにした。即ち、前述の計算式を用いて前述のバンドギャップエネルギーと上記格子定数の条件を満たすx、yを本発明の主旨に従って計算した結果、活性層6の組成はGa0.4955In0.5045P、下クラッド層5及び上クラッド層7の結晶組成は(Al0.7000Ga0.3000)0.4920 In0.5080Pとなった。
そのほかの条件は全て実施例2と同様にしてLED素子を作った。
このようにして得たLEDの特性を評価したところ、波長650nm、電流20mAでの発光出力は138a.u.であり、VF =1.80V、1000時間通電後の劣化試験結果では発光強度の劣化は105%と良好な値を示した。特性値を表6に併記する。
【0053】
(実施例6)
発光波長を590nmとするため、活性層6のバンドギャップエネルギーを Eg =2.10eVに設定した。また、下クラッド層5及び上クラッド層7ではバンドギャップエネルギーは活性層6よりも0.25eV大きなEg =2.35eVに設定した。この結果、各層のAl混晶比xは活性層6ではx=0.4800、下クラッド層5及び上クラッド層7ではx=約1.0となる。エピタキシャル成長を780℃で行なうこととし、この成長温度である780℃で格子定数がGaAs基板と完全に整合するようにした。即ち、前述の計算式を用いて前述のバンドギャップエネルギーと上記格子定数の条件を満たすx、yを本発明の主旨に従って計算した結果、活性層6の組成は(Al0.4800Ga0.5200)0.4931 In0.5069P、下クラッド層5及び上クラッド層7の結晶組成はAl0.4905In0.5095Pとなった。そのほかの条件は全て実施例2と同様にしてLED素子を作った。
【0054】
このようにして得たLEDの特性を評価したところ、波長590nm、電流20mAでの発光出力は99a.u.であり、VF =1.90V、1000時間通電後の劣化試験結果では発光強度の劣化は98%と良好な値を示した。特性を表6に併記する。
【0055】
(実施例7)
発光波長を570nmとするため、活性層6のバンドギャップエネルギーを Eg =2.18eVに設定した。また、下クラッド層5及び上クラッド層7ではバンドギャップエネルギーは活性層6よりも0.17eV大きなEg =2.35eVに設定した。この結果、各層のAl混晶比xは活性層6ではx=0.5800、下クラッド層5及び上クラッド層7ではx=1.0となる。エピタキシャル成長を780℃で行なうこととし、この成長温度である780℃で格子定数がGaAs基板と完全に整合するようにした。即ち、前述の計算式を用いて前述のバンドギャップエネルギーと上記格子定数の条件を満たすx、yを本発明の主旨に従って計算した結果、活性層6の組成は(Al0.5800Ga0.42000.4926In0.5074P、下クラッド層5及び上クラッド層7の結晶組成はAl0.4905In0.5095Pとなった。そのほかの条件は全て実施例2と同様にしてLED素子を作った。
【0056】
このようにして得たLEDの特性を評価したところ、波長570nm、電流20mAでの発光出力は89a.u.であり、VF =1.93、1000時間通電後の劣化試験結果では発光強度の劣化は92%と良好な値を示した。特性を表6に併記した。
【0057】
(実施例8)
実施例4において、GaP電流拡散層の層厚を100μmから300μmへと厚くした。
この結果、波長620nm、電流20mAでの発光出力は98a.u.であり、VF =1.98V、1000時間通電後の劣化試験結果での発光強度の劣化は98%であった。特性を表6に併記する。GaPウィンドウ層の厚さを3倍にした事で若干の発光強度増加は見られるが、恐らくは膜厚の増加に伴うと見られる素子抵抗の増加が現れており、ウィンドウ層の厚膜化による発光強度の増加も限界と考えられる。
【0058】
(実施例9)
実施例4において、GaAs基板の角度を(100)面4度offから15度offへと大きくした。
この結果、波長620nm、電流20mAでの発光出力は170a.u.であり、VF =1.90V、1000時間通電後の劣化試験結果での発光強度の劣化は98%であった。特性を表6に併記する。GaAs基板の面方位を(100)から大きく傾斜させた事により実施例4と同様の構造で光出力が約3倍となっている。これは、成長面が高次の面となったことで安定な2次元成長が生じ活性層の結晶性自体が改善されたためと推定している。事実活性層のフォトルミネッセンス強度については著しい増加が見られるため結晶性の向上が得られた事は確実であるが、結晶性向上のメカニズムについての上述の推定に関しては未だ確証は得られていない。ただし、傾斜GaAs基板の採用による活性層のフォトルミネッセンス強度及び素子の発光出力の増加は再現性の高い事実である。
【0059】
(比較例1)
n型基板上に発光波長620nmのAlGaInPダブルヘテロ発光構造を有する従来タイプのLEDを形成した。断面構造は図5と同様である。GaAs基板1はSiドープでキャリア濃度は2.0×1018cm-3、面方位は(100)4度オフであった。この基板上にMOCVD法によるエピタキシャル成長により、成長温度780℃で発光構造を形成した。
まず、基板1上にGaAsバッファー層2を成長させた。厚さは0.5μm、キャリア濃度は1.0×1018cm-3であった。
次に、反射層3を形成した。反射層3の構成はSeドープ、厚さ41.9μmのn型Al0.4 Ga0.6 As層3aと、Seドープ、厚さ49.3μmのn型AlAs層3bとを12層積層させて構成した。キャリア濃度は2層平均で1.5×1018cm-3であった。
【0060】
次に、AlGaInPダブルヘテロ発光構造を形成した。AlGaInPダブルヘテロ発光構造部は発光波長を620nmとするため、活性層6のバンドギャップエネルギーを2.00eV、上下クラッド層5及び7のバンドギャップエネルギーを2.29eVに設定した。さらにエピタキシャル成長温度780℃で格子整合するようにIn混晶比を設定したので、活性層6の結晶組成は(Al0.1700Ga0.83000.4946In0.5054P、上下クラッド層5及び7の結晶組成は(Al0.7000Ga0.30000.4920In0.5080Pとした。この結果、780℃において格子不整合度は零となる
【0061】
下クラッド層5はSeドープのn型でキャリア濃度は1×1018cm-3、厚さは1μmとした。
活性層6はアンドープでキャリア濃度は1×1016cm-3、厚さは0.5μmとした。
上クラッド層7はZnドープのp型でキャリア濃度は1×1017cm-3、厚さは1μmとした。
【0062】
最後にZnドープのp型Ga0.3 Al0.7 As電流拡散層を厚さ100μm形成した後、Znドープのp型GaAsのコンタクト層9を形成した。キャリア濃度は1×1018cm-3、厚さは0.3μmとした。
この上に(Au−Be)/Auを蒸着しオーミック電極10を形成した。また基板1に裏面には(Au−Ge)/Au金属でオーミック電極11を形成した。
【0063】
このようにして得たLEDの特性を評価したところ、発光波長620nm、電流20mAでの発光出力は40a.u.、VF =1.85V、50mAで1000時間通電試験後の輝度は、当初の輝度の60%に低下していた。
【0064】
(比較例2)
比較例1において、電流拡散層8としてGaPを使用した。キャリア濃度は7×1017cm-3、厚さは100μmとした。その他の構成は全て比較例1と同じとした。
このようにして得たLEDの特性を評価したところ、発光波長620nm、電流20mAでの発光出力は40a.u.、VF =1.87V、50mAで1000時間通電試験後の輝度は、当初の輝度の55%に低下していた。
【0065】
【発明の効果】
本発明によれば、赤色から黄緑色まで広範囲の発光領域にわたり高輝度で低作動電圧、高信頼性に富むLEDが得られ、屋外での用途拡大に寄与する点が大である。
【図面の簡単な説明】
【図1】本発明の実施例1の断面構造を示す図である。
【図2】本発明の実施例3の断面構造を示す図である。
【図3】本発明の実施例4の断面構造を示す図である。
【図4】従来のダブルヘテロ構造を有する(AlGa)InP発光ダイオードの断面構造を示す図である。
【図5】従来のGaAlAs電流拡散層を備えた(AlGa)InP発光ダイオードの断面構造を示す図である。
【符号の説明】
1 基板
2 バッファー層
3 反射層
4 組成勾配層
5 下クラッド層
6 活性層
7 上クラッド層
8 電流拡散層
9 コンタクト層
10 電極
11 電極
12 不整合緩和層

Claims (8)

  1. GaAs基板上に(AlGa1−xIn1−y(x=0,1を除く、0.5045≦(1−y)≦0.5095)からなるダブルヘテロ接合発光構造を備えた発光ダイオードであって、GaAs基板とダブルヘテロ接合発光構造との間に多層膜の積層体から成る反射層を備え、該ダブルヘテロ接合を構成する各層がエピタキシャル成長温度においてGaAs基板に対して格子整合しており、該ダブルヘテロ接合発光構造の基板と反対側のクラッド層の上にGaPからなる電流拡散層を有し、GaAs基板上及び電流拡散層上にオーミック電極を備えたことを特徴とするAlGaInP発光ダイオード。
  2. GaAs基板上に(AlGa1−xIn1−y(x=0,1を除く、0.5045≦(1−y)≦0.5095)からなるダブルヘテロ接合発光構造を備えた発光ダイオードであって、GaAs基板上に多層膜の積層体から成る反射層を備え、該反射層の上に組勾配層を介してダブルヘテロ接合発光構造を備え、該ダブルヘテロ接合を構成する各層がエピタキシャル成長温度においてGaAs基板に対して格子整合しており、該ダブルヘテロ接合発光構造の基板と反対側のクラッド層の上にGaPからなる電流拡散層を有し、GaAs基板上及び電流拡散層上にオーミック電極を備えたことを特徴とするAlGaInP発光ダイオード。
  3. GaAs基板上に(AlGa1−xIn1−y(x=0,1を除く、0.5045≦(1−y)≦0.5095)からなるダブルヘテロ接合発光構造を備えた発光ダイオードであって、GaAs基板とダブルヘテロ接合発光構造との間に多層膜の積層体から成る反射層を備え、該ダブルヘテロ接合を構成する各層がエピタキシャル成長温度においてGaAs基板に対して格子整合しており、該ダブルヘテロ接合発光構造の基板と反対側のクラッド層の上に格子不整合緩和層を介してGaPからなる電流拡散層を有し、GaAs基板上及び電流拡散層上にオーミック電極を備えたことを特徴とするAlGaInP発光ダイオード。
  4. 多層の反射層がAl混晶比の異なる2種類のAlGaAsの積層体であって、該AlGaAs層の一方のAl混晶比が0.95〜1であり、他方のAlGaAs層のAl混晶比が0.35〜0.75であることを特徴とする請求項1から請求項3の何れか1項に記載のAlGaInP発光ダイオード。
  5. GaAs基板上に(AlGa1−xIn1−y(x=0,1を除く、0.5045≦(1−y)≦0.5095)からなるダブルヘテロ接合発光構造を形成する発光ダイオードの製造方法であって、GaAs基板とダブルヘテロ接合発光構造との間に多層膜の積層体から成る反射層を形成し、該ダブルヘテロ接合を構成する各層をMOCVD法のエピタキシャル成長温度においてGaAs基板に対して格子整合させ、さらに該ダブルヘテロ接合発光構造の基板と反対側のクラッド層の上にGaPからなる電流拡散層を形成し、その後GaAs基板上及び電流拡散層上にオーミック電極を形成することを特徴とするAlGaInP発光ダイオードの製造方法。
  6. GaAs基板上に(AlGa1−xIn1−y(x=0,1を除く、0.5045≦(1−y)≦0.5095)からなるダブルヘテロ接合発光構造を形成する発光ダイオードの製造方法であって、GaAs基板上に多層膜の積層体から成る反射層を形成し、該反射層の上に組成勾配層を介してダブルヘテロ接合発光構造を形成し、該ダブルヘテロ接合を構成する各層をMOCVD法のエピタキシャル成長温度においてGaAs基板に対して格子整合させ、さらに該ダブルヘテロ接合発光構造の基板と反対側のクラッド層の上にGaPからなる電流拡散層を形成し、その後GaAs基板上及び電流拡散層上にオーミック電極を形成することを特徴とするAlGaInP発光ダイオードの製造方法。
  7. GaAs基板上に(AlGa1−xIn1−y(x=0,1を除く、0.5045≦(1−y)≦0.5095)からなるダブルヘテロ接合発光構造を形成する発光ダイオードの製造方法であって、GaAs基板とダブルヘテロ接合発光構造との間に多層膜の積層体から成る反射層を形成し、該ダブルヘテロ接合を構成する各層をMOCVD法のエピタキシャル成長温度においてGaAs基板に対して格子整合させ、さらに該ダブルヘテロ接合発光構造の基板と反対側のクラッド層の上に格子不整合緩和層を介してGaPからなる電流拡散層を形成し、その後GaAs基板上及び電流拡散層上にオーミック電極を形成することを特徴とするAlGaInP発光ダイオードの製造方法。
  8. 請求項1ないし4の何れか1項に記載のAlGaInP発光ダイオードを用いた表示装置。
JP34240995A 1995-12-28 1995-12-28 AlGaInP発光ダイオード Expired - Fee Related JP3635757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34240995A JP3635757B2 (ja) 1995-12-28 1995-12-28 AlGaInP発光ダイオード
US08/773,348 US5744829A (en) 1995-12-28 1996-12-26 A1GaInP light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34240995A JP3635757B2 (ja) 1995-12-28 1995-12-28 AlGaInP発光ダイオード

Publications (2)

Publication Number Publication Date
JPH09186360A JPH09186360A (ja) 1997-07-15
JP3635757B2 true JP3635757B2 (ja) 2005-04-06

Family

ID=33307833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34240995A Expired - Fee Related JP3635757B2 (ja) 1995-12-28 1995-12-28 AlGaInP発光ダイオード

Country Status (2)

Country Link
US (1) US5744829A (ja)
JP (1) JP3635757B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190272994A1 (en) * 2009-10-14 2019-09-05 Alta Devices, Inc. High growth rate deposition for group iii/v materials

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807638B2 (ja) * 1997-01-29 2006-08-09 シャープ株式会社 半導体発光素子及びその製造方法
JP3797748B2 (ja) * 1997-05-30 2006-07-19 シャープ株式会社 発光ダイオードアレイ
US5917201A (en) * 1997-08-07 1999-06-29 Epistar Co. Light emitting diode with asymmetrical energy band structure
JPH11135834A (ja) 1997-10-27 1999-05-21 Matsushita Electric Ind Co Ltd 発光ダイオード装置及びその製造方法
US6100544A (en) * 1998-05-20 2000-08-08 Visual Photonics Epitaxy Co., Ltd. Light-emitting diode having a layer of AlGaInP graded composition
US20010020703A1 (en) * 1998-07-24 2001-09-13 Nathan F. Gardner Algainp light emitting devices with thin active layers
JP2000208874A (ja) * 1999-01-12 2000-07-28 Sony Corp 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
JP3472714B2 (ja) * 1999-01-25 2003-12-02 シャープ株式会社 半導体発光素子の製造方法
GB9912583D0 (en) * 1999-05-28 1999-07-28 Arima Optoelectronics Corp A light emitting diode having a two well system with asymmetric tunneling
JP2001015798A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体発光素子
US6376864B1 (en) 1999-07-06 2002-04-23 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
US6492661B1 (en) 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP2001189491A (ja) * 2000-01-05 2001-07-10 Showa Denko Kk AlGaInP発光ダイオード
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP3876649B2 (ja) * 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
US6563142B2 (en) * 2001-07-11 2003-05-13 Lumileds Lighting, U.S., Llc Reducing the variation of far-field radiation patterns of flipchip light emitting diodes
US7310757B2 (en) * 2001-10-11 2007-12-18 Altera Corporation Error detection on programmable logic resources
US7329554B2 (en) * 2001-11-08 2008-02-12 Midwest Research Institute Reactive codoping of GaAlInP compound semiconductors
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US6841409B2 (en) * 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
US7112825B2 (en) * 2002-07-11 2006-09-26 Rohm Co., Ltd. Semiconductor light emitting device
JP2004047662A (ja) * 2002-07-11 2004-02-12 Rohm Co Ltd 半導体発光素子
JP2008227539A (ja) * 2002-07-31 2008-09-25 Shin Etsu Handotai Co Ltd 発光素子の製造方法
US20040104395A1 (en) * 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
US20040130263A1 (en) * 2003-01-02 2004-07-08 Ray-Hua Horng High brightness led and method for producing the same
US7528417B2 (en) 2003-02-10 2009-05-05 Showa Denko K.K. Light-emitting diode device and production method thereof
JP2009277999A (ja) * 2008-05-16 2009-11-26 Hitachi Cable Ltd 半導体発光素子
JP5326538B2 (ja) * 2008-12-12 2013-10-30 信越半導体株式会社 化合物半導体基板および発光素子並びに化合物半導体基板の製造方法および発光素子の製造方法
JP5309949B2 (ja) * 2008-12-12 2013-10-09 信越半導体株式会社 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法
JP5408487B2 (ja) * 2009-08-07 2014-02-05 ソニー株式会社 半導体発光素子
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
JP2012084692A (ja) * 2010-10-12 2012-04-26 Hitachi Cable Ltd 発光素子
US9543468B2 (en) 2010-10-12 2017-01-10 Alliance For Sustainable Energy, Llc High bandgap III-V alloys for high efficiency optoelectronics
JP5768879B2 (ja) * 2011-06-02 2015-08-26 信越半導体株式会社 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子
JP6056154B2 (ja) * 2011-07-21 2017-01-11 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US9859470B2 (en) * 2016-03-10 2018-01-02 Epistar Corporation Light-emitting device with adjusting element
CN114447164B (zh) * 2022-04-08 2022-07-19 南昌凯迅光电股份有限公司 一种具有渐变结构的正极性led及其制备方法
CN118173678B (zh) * 2024-05-14 2024-07-12 聚灿光电科技(宿迁)有限公司 一种倒装结构发光二极管及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103759B2 (ja) * 1989-11-29 1994-12-14 株式会社東芝 半導体発光装置
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP3230638B2 (ja) * 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子
US5537433A (en) * 1993-07-22 1996-07-16 Sharp Kabushiki Kaisha Semiconductor light emitter
JPH0766455A (ja) * 1993-08-24 1995-03-10 Shin Etsu Handotai Co Ltd 半導体発光装置
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE19524655A1 (de) * 1995-07-06 1997-01-09 Huang Kuo Hsin LED-Struktur
US5565694A (en) * 1995-07-10 1996-10-15 Huang; Kuo-Hsin Light emitting diode with current blocking layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190272994A1 (en) * 2009-10-14 2019-09-05 Alta Devices, Inc. High growth rate deposition for group iii/v materials

Also Published As

Publication number Publication date
US5744829A (en) 1998-04-28
JPH09186360A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
JP3635757B2 (ja) AlGaInP発光ダイオード
JP3063756B1 (ja) 窒化物半導体素子
JP3063757B1 (ja) 窒化物半導体素子
US5656829A (en) Semiconductor light emitting diode
US5981976A (en) Epitaxial wafer for AlGaInP light-emitting diode
CN100499191C (zh) 发光二极管
JP4629178B2 (ja) 窒化物半導体素子
JPH07254732A (ja) 半導体発光装置
JP2001148507A (ja) 窒化物半導体素子
JP2000307149A (ja) 窒化物半導体素子
JP2000228536A (ja) 発光ダイオード
JP2007096152A (ja) 透明導電膜を備えた半導体発光素子
JP4320653B2 (ja) 半導体発光素子
JP2000286451A (ja) 窒化物半導体素子
US7449720B2 (en) Epitaxial wafer for semiconductor light-emitting devices, and semiconductor light-emitting device
US6831293B2 (en) P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
JP2001298215A (ja) 発光素子
JP4310708B2 (ja) 半導体発光素子
JP2006261219A (ja) 半導体発光素子
JP4320654B2 (ja) 半導体発光素子
JP3788444B2 (ja) 発光ダイオード及びその製造方法
JP2006135215A (ja) 半導体発光素子の製造方法
JP3635727B2 (ja) 半導体発光ダイオード
JP2007096157A (ja) 半導体発光素子
JP2004356600A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees