JP4751150B2 - 窒化物系半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特に窒化物系半導体装置に関するものである。

スイッチング素子などの電力用半導体装置または高周波パワー半導体装置などには、高い臨界電界を有する材料を用いるのが有効であるため、高い臨界電界強度を有する窒化物系半導体材料が用いられる。

従来の窒化物系半導体材料を用いた窒化物系半導体装置として、Ａｌ_XＧａ_1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層と、Ａｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層とが順に積層され、同一厚さの障壁層の表面上の中央部付近にゲート電極が形成され、このゲート電極を挟んでほぼ対称的な位置にソース電極／ドレイン電極が形成される構造を有する第１の従来技術が知られている。

ここで、ＡｌＮ膜はＧａＮ膜より格子定数が小さいので、障壁層のＡｌ組成比がキャリア走行層のＡｌ組成比より大きいときに、キャリア走行層と比べ障壁層の格子定数が小さくなり、障壁層に歪みが生じる。窒化物系半導体においては、障壁層の歪に伴うピエゾ効果により、障壁層にピエゾ電荷が発生する。そして、このとき発生したピエゾ電荷により、キャリア走行層と障壁層との界面に二次元電子ガスが形成される。

たとえば、キャリア走行層としてＡｌ組成がＸ＝０であるＧａＮ膜を用い、障壁層としてＡｌ_YＧａ_1-YＮ膜を用いたとき、障壁層の膜厚ｄ₁に対して、二次元電子系のキャリア密度ｎ_Sは、次式（１）で与えられる（たとえば、非特許文献１参照）。

ｎ_S＝σ_PZ／ε×（１−Ｔ_C／ｄ₁）［ｃｍ^-2］ ・・・（１）

ここで、σ_PZは障壁層に生じるピエゾ電荷の電荷密度であり、εは障壁層の誘電率であり、ｄ₁はゲート電極の下の障壁層の膜厚である。また、Ｔ_Cは、キャリアが発生する障壁層の臨界膜厚であり、この臨界膜厚Ｔ_Cは次式（２）で与えられ、Ａｌ組成に対して依存性を示す。

Ｔ_C＝１６．４×（１−１．２７×Ｙ）／Ｙ［Å］ ・・・（２）

また、窒化物系半導体装置または砒化ガリウム半導体装置において、ソース電極／ドレイン電極における接触抵抗を下げるために、障壁層の一部を除去したリセス構造を形成する第２の従来技術が知られている（たとえば、特許文献１，２参照）。特許文献１に示されるヘテロ接合電界効果トランジスタ（以下、ＨＪＦＥＴという）は、サファイア基板上にアンドープ・窒化アルミニウム（ＡｌＮ）バッファ層、アンドープＧａＮチャネル層、ｎ形ＡｌＧａＮ電子供給層、Ｓｉ単原子層、およびｎ形ＧａＮキャップ層が順に積層され、ゲート電極が形成される位置におけるｎ形ＧａＮキャップ層とＳｉ単原子層の全部とｎ形ＡｌＧａＮ電子供給層の一部を除去したリセス構造が形成され、このリセス構造にゲート電極が形成され、このゲート電極を挟んだｎ形ＧａＮキャップ層上に、ソース電極／ドレイン電極が形成される構造を有する。この窒化物系半導体装置では、ソース電極／ドレイン電極と障壁層との間にｎ形ＧａＮキャップ層を設けることによって、ソース電極／ドレイン電極の接触抵抗を下げている。

また、特許文献２に示されるＨＪＦＥＴは、サファイアなどの基板上に、半導体層からなるバッファ層、ＧａＮチャネル層、ＡｌＧａＮ電子供給層、ｎ型ＧａＮ層、ＡｌＧａＮ層が順に積層され、このうちのゲート電極が形成される位置におけるＡｌＧａＮ層とｎ型ＧａＮ層のすべてと、ＡｌＧａＮ電子供給層の一部を除去したリセス構造が形成され、このリセス構造のＡｌＧａＮ電子供給層上にゲート電極が形成され、このゲート電極を挟んだ最上層のＡｌＧａＮ層にソース電極／ドレイン電極が形成される構造を有する。この窒化物系半導体装置では、ソース電極／ドレイン電極と障壁層との間にＡｌＧａＮ層とｎ型ＧａＮ層とを設けることによって、ソース電極／ドレイン電極の接触抵抗を下げている。

これらの特許文献１，２に記載の窒化物系半導体装置において、ＡｌＧａＮ電子供給層は障壁層に対応し、その下層のＧａＮチャネル層はキャリア走行層に対応している。そのため、第１の従来技術で説明したように、障壁層にピエゾ電荷が発生し、キャリア走行層と障壁層との界面に二次元電子ガスが形成される。ただし、リセス構造を有する窒化物系半導体装置におけるゲート電極の下の二次元電子系のキャリア密度は、障壁層のＡｌ組成比Ｙとゲート電極の下の障壁層の膜厚に依存することになる。

J. P. Ibbetson et al., "Polarization effects, surface states, and the source of electrons in AlGaN/GaN heterostructure field effect transistors", Applied Physics Letters, 10 July 2000, Vol.77, No.2, P.250-252 特開２００１−２７４３７５号公報 特開２００４−２２７７４号公報

第１の従来技術に示されるように、同じ厚さの障壁層上にゲート電極とソース電極／ドレイン電極とが形成される窒化物系半導体装置の場合、障壁層の膜厚が（２）式で示される臨界膜厚Ｔ_C以上であるとき、キャリア走行層と障壁層との界面にキャリア密度が一様な二次元電子系が形成される。このため、ソース電極とゲート電極との間と、ドレイン電極とゲート電極との間のキャリア走行層と障壁層との界面にも二次元電子系が形成されるので、オン抵抗は低くなる。しかし、ゲート電極の下にも二次元電子系のキャリア密度が有限で存在するため、ノーマリーオン型の窒化物系半導体装置となってしまう。

一方、障壁層の膜厚が（２）式で示される臨界膜厚Ｔ_C以下であるとき、ゲート電極の下の二次元電子系のキャリア密度は零になるため、ノーマリーオフ型の窒化物系半導体装置となる。しかし、ゲート電極の下以外のゲート電極とドレイン電極との間と、ゲート電極とソース電極との間のキャリア走行層と障壁層の界面でも、二次元電子ガスのキャリアが零になるため、ドレイン電極とソース電極との間の抵抗が大きくなり、オン抵抗も高くなってしまう。つまり、第１の従来技術に示されるような窒化物系半導体装置においては、低いオン抵抗を有するノーマリーオフ型窒化物系半導体装置を歩留まりよく作製するのは困難であった。

一方、第２の従来技術に示されるように、障壁層の一部を除去したリセス構造を形成し、ゲート電極下の障壁層の膜厚を減らしている窒化物系半導体装置の場合、ソース電極とゲート電極との間と、ドレイン電極とゲート電極との間の障壁層の膜厚が臨界膜厚Ｔ_C以上であるとき、ソース電極とゲート電極との間と、ドレイン電極とゲート電極との間のキャリア走行層と障壁層との界面には、二次元電子系が形成されるため、オン抵抗は低くなる。また、ゲート電極下の障壁層の膜厚が臨界膜厚Ｔ_C以下であれば、ゲート電極下の二次元電子系のキャリア密度は零になる。これにより、第２の従来技術に示される窒化物系半導体装置はノーマリーオフ型の窒化物系半導体装置とすることができる。

ところで、二次元電子系の実現に必要なキャリア走行層と障壁層の伝導帯のエネルギの差を考慮すると、障壁層のＡｌ組成Ｙは０．２以上が望ましく、このとき、ゲート電極下のキャリア密度が零になるための障壁層の膜厚は、（２）式より約６０［Å］以下であることが必要である。このため、リセス構造を用いて、ノーマリーオフ型半導体装置を実現するためには、エピタキシャル結晶成長装置を用いて、キャリア走行層と障壁層とコンタクト層を順次形成した後、障壁層の一部の膜厚を６０［Å］以下に精度よく制御して除去する加工が必要となる。しかし、加工精度の問題から、歩留まりよくノーマリーオフ型半導体装置を作製することは困難であるという問題点があった。

また、第２の従来技術に示される窒化物系半導体装置における閾値電圧は、（ゲート電極下の二次元電子系のキャリア密度）／（単位面積当たりのゲート容量）となるので、閾値電圧Ｖ_thは次式（３）で与えられる。

Ｖ_th＝σ_PZ／ε×（ｄ₁−Ｔ_C） ・・・（３）

つまり、（３）式と（２）式に示されるように閾値電圧Ｖ_thは障壁層のＡｌ組成比と膜厚に対して依存性をもつ。たとえば、障壁層のＡｌ組成比Ｙが０．３であるとき、リセス構造を形成する際のエッチングによりゲート下の障壁層の膜厚のばらつきが１０［Å］という比較的小さな精度で加工したとしても、このときの閾値電圧のばらつきは０．３［Ｖ］という大きな値になってしまう。このため、歩留まりよく閾値電圧を制御して窒化物系半導体装置を作製することが困難であるという問題点もあった。

本発明は、上記に鑑みてなされたものであって、閾値電圧を容易に制御することができるとともに低いオン抵抗を有する窒化物系半導体装置を歩留まりよく提供することを目的とする。また、本発明は、低いオン抵抗を有するノーマリーオフ型窒化物系半導体装置を歩留まりよく提供することも目的とする。

上述した課題を解決し、目的を達成するために、本発明は、ノンドープのＡｌ_xＧａ_1-XＮ（０≦Ｘ＜１）からなるキャリア走行層と、前記キャリア走行層上に形成され、前記キャリア走行層よりも格子定数の小さいノンドープまたはｎ型のＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層と、前記障壁層上に形成され、前記キャリア走行層と格子定数の等しいノンドープの窒化物半導体からなる閾値制御層と、前記閾値制御層上に形成され、前記キャリア走行層よりも格子定数の小さいノンドープまたはｎ型の窒化物半導体からなるキャリア誘起層と、ゲート電極形成領域における前記キャリア誘起層の全部と前記閾値制御層の一部を除去したリセス構造中に形成したゲート電極と、前記ゲート電極を挟んだ前記障壁層、前記閾値制御層および前記キャリア誘起層のいずれかに形成されるソース電極およびドレイン電極と、を備えることを特徴とする。

本発明によれば、原子層制御で結晶成長が可能な障壁層の上に閾値制御層とキャリア誘起層を設け、リセス構造を形成する際にはその底部が閾値制御層に位置するようにしたので、閾値電圧を精度良く制御することができる。また、リセス構造が形成されないゲート電極とソース電極との間およびゲート電極とドレイン電極との間では、ピエゾ電荷が発生するキャリア誘起層を設けたので、障壁層で生じるピエゾ電荷と合わさって、キャリア走行層と障壁層との界面で生じる二次元電子ガスの濃度が高くなり、低いオン抵抗を実現することができる。その結果、所望の閾値電圧を有し、オン抵抗が低い窒化物系半導体装置を歩留まりよく提供することができるという効果を奏する。

以下に添付図面を参照して、本発明にかかる窒化物系半導体装置の好適な実施の形態を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる窒化物系半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。

図１は、本発明にかかる窒化物系半導体装置の実施の形態の構造を模式的に示す断面図である。この窒化物系半導体装置は、ノンドープの窒化物系半導体であるＡｌ_XＧａ_1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の窒化物系半導体であるＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、キャリア走行層１と等しい格子定数を有するノンドープの半導体からなる閾値制御層３と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の半導体からなるキャリア誘起層４とが、順に積層された構成を有する。また、ゲート電極５が形成される位置では、キャリア誘起層４の全部と閾値制御層３の一部が除去されたリセス構造３０が形成され、そして、このリセス構造３０の底部、すなわち閾値制御層３上にゲート電極５が形成され、このゲート電極５を挟んでほぼ対称的なキャリア誘起層４上の位置にソース電極６とドレイン電極７が形成される。なお、図１では、リセス構造３０は、ゲート電極５の形成領域におけるキャリア誘起層４の全部と閾値制御層３の一部を除去する構造となっているが、障壁層２にリセス構造が形成されないとともにキャリア誘起層４が除去されていればよく、キャリア誘起層４のみを除去した構造であってもよい。ここで、キャリア走行層１は、特許請求の範囲における第１窒化物系半導体層に対応し、障壁層２は、同じく第２窒化物系半導体層に対応し、閾値制御層３は、同じく第１半導体層に対応し、キャリア誘起層４は、同じく第２半導体層に対応している。

なお、上述したように、閾値制御層３は、キャリア走行層１と同じ格子定数を有する半導体材料であればよいが、図１に示されるように閾値制御層３とキャリア走行層１が同じ材料であれば、一種類の結晶成長装置により作製可能であるので、異なる材料であるが格子定数が同じ材料を用いる場合に比して優位である。同様に、キャリア誘起層４は、キャリア走行層１より小さい格子定数を有する半導体材料であればよいが、図１に示されるようにＡｌ_ZＧａ_1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）膜を用いることにより、キャリア走行層１や障壁層２と同じ原料で結晶成長が作製可能であるので優位である。

ここで、障壁層２の厚さは、キャリア走行層１との格子定数の違いによる歪によって転位が発生する膜厚以下の膜厚であり、実際には数十ｎｍ程度の厚さを有するものとする。そのため、障壁層２の格子定数は実質的にキャリア走行層１の格子定数と同じになり、障壁層２の結晶構造は基板面方向に引き伸ばされた構造を有することになる。さらに、これにより障壁層２上に形成される閾値制御層３は、キャリア走行層１の格子定数と同じ格子定数を有するので、閾値制御層３と障壁層２との間で新たな歪は生じない。なお、以下の説明において、障壁層２の厚さをｄ₁とし、リセス構造３０が形成された位置における閾値制御層３の厚さをｄ₂とし、キャリア誘起層４の厚さをｄ₃とする。

この実施の形態では、従来例のように、リセス構造を窒化物系半導体装置の表面から障壁層の一部に至るように形成するのではなく、窒化物系半導体装置の表面から障壁層２の上層の閾値制御層３に至るように形成し、また、ゲート電極５とソース電極６との間と、ゲート電極５とドレイン電極７との間に、キャリア走行層１よりも格子定数の小さいキャリア誘起層４を設けたことを特徴とする。

つぎに、この実施の形態の窒化物系半導体装置のキャリア走行層１と障壁層２との界面におけるリセス構造３０に形成されたゲート電極５下と、リセス構造３０が形成されていないソース電極６／ドレイン電極７下のそれぞれの位置での電子状態について説明する。

まず、ゲート電極５下におけるキャリア走行層１と障壁層２との界面の電子状態について説明する。図２は、窒化物系半導体装置における障壁層の膜厚とキャリア密度の関係を示す図であり、図３は、図１のゲート電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図であり、図４は、キャリア走行層をＧａＮ膜とし、障壁層をＡｌ_0.3Ｇａ_0.7Ｎ膜としたときのゲート下のキャリア密度を表す図であり、図５は、図４のキャリア密度の障壁層と閾値制御層の膜厚の合計の逆数に対する依存性を示す図である。

背景技術で説明した従来の窒化物系半導体装置では、ゲート電極５は障壁層２上に形成されるため、ピエゾ電荷はゲート電極５の下の障壁層２の膜厚に依存する。その結果、図２に示されるようにゲート電極５の下の障壁層２の膜厚が増加するほど、キャリア密度が増大する。

一方、この実施の形態の窒化物系半導体装置では、ゲート電極５は閾値制御層３上に形成されるため、ゲート電極５が形成された位置では、図３に示されるように、ピエゾ電荷は障壁層２にのみ発生し、閾値制御層３には発生しないので、ピエゾ電荷濃度は閾値制御層３のゲート下の膜厚ｄ₂に依存しない。ピエゾ電荷濃度が変化しないので、図４に示されるように、閾値制御層３の膜厚の増加に対してキャリア密度が減少する。この場合、図５に示されるように、キャリア密度は障壁層２と閾値制御層３の膜厚の合計に反比例する。ところで、単位面積当たりのゲート容量も、障壁層２と閾値制御層３の膜厚の合計に反比例するので、これらの関係から、（ゲート電極の下の二次元電子系のキャリア密度）／（単位面積あたりのゲート容量）で表される閾値電圧は、障壁層２と閾値制御層３の膜厚の合計に対して変動しないことになる。

つまり、図１に示される窒化物系半導体装置では、リセス構造を形成する際のエッチング深さのばらつきに対して、より具体的には、閾値制御層３で残される膜厚ｄ₂がばらついたとしても、閾値電圧が変動しないので、また、後述するようにリセス構造の形成時に除去されない障壁層２は、原子層制御で結晶成長可能な成膜技術で形成することで厳密な膜厚制御を行うことができるので、高い歩留まりで均一の閾値電圧を有する窒化物系半導体装置を提供することが可能となる。

つぎに、リセス構造３０が形成されていない位置（ソース電極６／ドレイン電極７）におけるキャリア走行層１と障壁層２との界面の電子状態について説明する。図６は、図１のソース電極／ドレイン電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図である。図１に示される窒化物系半導体装置では、ソース電極６とゲート電極５との間と、ドレイン電極７とゲート電極５との間にキャリア誘起層４が形成されている。キャリア誘起層４は、キャリア走行層１と閾値制御層３よりも格子定数が小さいために、キャリア誘起層４には、図６に示されるように閾値制御層３側が正となるピエゾ電荷が生じている。このピエゾ電荷により、キャリア誘起層４における伝導帯の電位は、傾きをもちキャリア走行層１側が低くなる。また、図３の場合と同様にキャリア走行層１と障壁層２との界面にもピエゾ効果による二次元電子ガスが生じているので、キャリア誘起層４が形成されている領域の下のキャリア走行層１と障壁層２との界面に生じる二次元電子系のキャリア濃度は高くなる。つまり、キャリア誘起層４が形成されている領域の下の二次元電子系の抵抗値は低くなる。この結果、ソース電極６とゲート電極５との間と、ドレイン電極７とゲート電極５との間とにキャリア誘起層４が形成されている図１の窒化物系半導体装置では、ソース電極６とゲート電極５との間と、ドレイン電極７とゲート電極５との間の抵抗値が低減され、オン抵抗の低減が実現される。

なお、キャリア誘起層４には、Ｓｉなどをドーピングすることにより、二次元電子系のキャリア密度を上げることで、またはソース電極６とドレイン電極７とにおける接触抵抗を下げることで、さらに低い抵抗を実現することも可能である。

以上のように、Ａｌ_XＧａ_1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１と、Ａｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２と、キャリア走行層１と等しい格子定数を有する半導体からなる閾値制御層３と、キャリア走行層１より格子定数が小さい半導体からなるキャリア誘起層４とが順に積層された半導体装置において、ゲート電極５を形成する領域のキャリア誘起層４の全部と閾値制御層３の一部を除去し、ゲート電極５を閾値制御層３上に形成することより、閾値電圧を歩留まりよく制御可能であり、オン抵抗が低い窒化物系半導体装置を提供することが可能となる。

つぎに、本発明にかかる窒化物系半導体装置の製造方法について説明する。図７−１〜図７−６は、本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、図７−１に示されるように、必要に応じて所定の膜が形成された図示しない基板上に、２μｍ程度のノンドープのＡｌ_XＧａ_1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層、１０ｎｍ程度のノンドープまたはｎ型のＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２、１０ｎｍ程度のノンドープのＡｌ_XＧａ_1-XＮ（０≦Ｘ＜１）膜からなる閾値制御層３、および１０ｎｍ程度のノンドープまたはｎ型のＡｌ_ZＧａ_1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）膜からなるキャリア誘起層４を、順次成長させる。なお、これらのキャリア走行層１、障壁層２、閾値制御層３およびキャリア誘起層４は、原子層レベルで膜厚が制御可能なＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition，有機金属ＣＶＤ）法などのエピタキシャル結晶成長技術によって形成される。

ここで、障壁層２のＡｌ組成Ｙは、キャリア走行層１のＡｌ組成Ｘよりも大きい（Ｘ＜Ｙ）ことから、障壁層２の格子定数の方がキャリア走行層１の格子定数よりも小さくなる。同様に、キャリア誘起層４のＡｌ組成ＺもＸより大きい（Ｘ＜Ｚ）であることから、キャリア誘起層４の格子定数の方が閾値制御層３（キャリア走行層１）の格子定数よりも小さくなる。また、エピタキシャル成長させており、障壁層２とキャリア誘起層４の膜厚は転移が発生する膜厚よりも薄いので、障壁層２とキャリア誘起層４を構成する半導体膜の結晶は、下層の結晶構造に合わせて成長し、成長面の面内方向に引き伸ばされ、歪を有する構造となる。

ついで、図７−２に示されるように、キャリア誘起層４上にフォトレジスト膜２１を塗布し、フォトリソグラフィ技術によりフォトレジスト膜２１を露光現像して、リセス構造３０を形成する位置のフォトレジスト膜２１を除去したエッチングマスクを形成する。

ついで、図７−３に示されるように、このエッチングマスクを用いて、反応性イオンエッチング（ＲＩＥ， Reactive Ion Etching）法などのエッチング技術によって、選択的に閾値制御層３内の所定の深さまでキャリア誘起層４と閾値制御層３を除去し、リセス構造３０を形成する。このとき、閾値制御層３は一部のみが除去される。そして、使用したエッチングマスクが除去される。

ついで、図７−４に示されるように、リセス構造３０を形成した側の表面に新たなフォトレジスト膜２２を塗布した後、フォトリソグラフィ技術によって露光現像して、キャリア誘起層４上のドレイン電極７とソース電極６の各形成領域のフォトレジスト膜を除去する。

その後、図７−５に示されるように、電極用金属膜１２を全面に蒸着することで、フォトレジスト膜２２が除去されたソース／ドレイン領域には電極用金属膜１２が形成される。そして、フォトレジスト膜２２を除去するリフトオフ法を用いてソース電極６、ドレイン電極７を形成する。

ついで、図７−６に示されるように、ソース電極６とドレイン電極７を形成した側の表面に新たなフォトレジスト膜２３を塗布し、フォトリソグラフィ技術によって露光現像して、閾値制御層３上のゲート電極５の形成領域のフォトレジスト膜を除去する。その後、電極用金属膜１３を全面に蒸着することで、フォトレジスト膜が除去された閾値制御層３上のゲート電極５の形成領域に電極用金属膜１３が形成される。そして、リフトオフ法でフォトレジスト膜２３を除去して、ゲート電極５を形成することで、図１に示される窒化物系半導体装置が製造される。

この窒化物系半導体装置の製造方法によれば、閾値電圧の変動に影響を与える障壁層２の膜厚を原子層単位で制御することが可能であるので、またリセス構造３０の下の閾値制御層３と障壁層２の膜厚の合計値は閾値電圧に影響を与えないことからリセス構造３０形成時の閾値制御層３のエッチングに高い精度が要求されないので、閾値電圧を容易に制御可能であり、オン抵抗が低い窒化物系半導体装置を歩留まりよく提供することが可能となる。

ここで、この実施の形態の窒化物系半導体装置において、ノーマリーオフ型の構造を実現するための条件について説明する。図１に示される窒化物系半導体装置において、障壁層２に発生するピエゾ電荷の量は、リセス構造３０中のゲート電極５が形成される位置とソース電極６／ドレイン電極７が形成される位置とのように閾値制御層３の有無によって依存しない。そのため、ゲート電極５の下部におけるキャリアが発生する障壁層２の臨界膜厚Ｔ_cは、下記（４）式で表される。

Ｔ_c＝１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］ ・・・（４）

ここで、Ｙは障壁層２のＡｌ組成であり、Ｘはキャリア走行層１のＡｌ組成である。この（４）式で臨界膜厚Ｔ_cがＹ−Ｘの関数となっているのは、キャリア走行層１と障壁層２の格子定数の差は両者の組成比の差として表すことができるからである。図８は、キャリア走行層と障壁層の組成比の差と臨界膜厚との関係を示す図である。この図８は、（４）式をグラフ化したものであり、臨界膜厚Ｔ_cがＡｌ組成に依存している状態が示されている。このため、障壁層２の膜厚ｄ₁を臨界膜厚Ｔ_c以下にすることにより、ゲート電極５の下部に形成される二次元電子系のキャリア濃度を零にして、ノーマリーオフ型の窒化物系半導体装置を実現することできる。ただし、この場合、（４）式において、臨界膜厚Ｔ_cは正である必要がある条件を考慮すると、Ｙ−Ｘ＜１／１．２７（＝０．７８７）となる条件を満たす必要がある。

リセス構造によりノーマリーオフ型の窒化物系半導体装置を実現しようとする場合、背景技術で説明した従来の半導体装置では、ゲート電極５下の障壁層２が臨界膜厚以下となるようにエッチングしていた。図９は障壁層の膜厚と閾値電圧との関係を示す図である。この図９には、障壁層２とキャリア走行層１のＡｌの組成比の差（Ｙ−Ｘ）を０．１〜０．３に変化させた場合の障壁層２の膜厚に対する閾値電圧の関係が示されている。この図９に示されるように、各直線の傾きが大きいためにエッチング深さに対して閾値電圧が大きく依存する。そのために、たとえばＹ−Ｘ＝０．３の場合には、エッチング深さのばらつきが１０［Å］の違いという比較的小さなものであっても、閾値電圧のばらつきは０．３［Ｖ］と大きくなる。

そこで、この実施の形態では、原子層レベルで膜厚が制御可能なエピタキシャル結晶成長装置を用いて膜厚を制御した障壁層２を形成し、この障壁層２上のその膜厚が閾値電圧に影響を及ぼさない閾値制御層３の一部を除去してリセス構造を形成するようにしたので、原子層レベルで膜厚が制御された障壁層２によって閾値電圧が決定される。その結果、閾値電圧のばらつきの小さいノーマリーオフ型の窒化物系半導体装置が得られる。

また、図１に示される窒化物系半導体装置において、ゲート電極５とソース電極６との間、ゲート電極５とドレイン電極７との間には、膜厚がｄ₃のキャリア誘起層４が形成されている。このため、キャリア走行層１よりも格子定数の小さいキャリア誘起層４には、歪の発生によるピエゾ電荷が生じるため、キャリア走行層１と障壁層２との界面に二次元電子系が生じる。つまり、障壁層２とキャリア走行層１との界面に発生する二次元電子ガスは、障壁層２とキャリア誘起層４の膜厚の合計に依存する。その結果、ゲート電極５とソース電極６との間、ゲート電極５とドレイン電極７との間の抵抗を低減することができる。

このような状態を実現するためには、障壁層２とキャリア誘起層４の膜厚の合計ｄ₁＋ｄ₃が、（４）式で示される臨界膜厚Ｔ_c以上であることが必要である。ただし、この場合にも、（４）式において、臨界膜厚Ｔ_cは正である必要がある条件を考慮すると、Ｙ−Ｘ＜１／１．２７（＝０．７８７）となる条件を満たす必要がある。このように障壁層２とキャリア誘起層４の膜厚を制御することにより、オン抵抗が低いノーマリーオフ型の窒化物系半導体装置が得られる。

なお、図１に示される窒化物系半導体装置は一例であり、他の構造を有していてもよい。図１０〜図１５は、本発明にかかる窒化物系半導体装置の構造の変形例を示す図である。以下におけるこれらの図の説明において、図１と同一の構成要素には同一の符号を付してその説明を省略している。図１０は、本発明にかかる窒化物系半導体装置の構造の他の例を示す断面図である。この図１０に示される窒化物系半導体装置は、図１と同様に、所定の位置におけるキャリア誘起層４の全部と閾値制御層３の一部を除去したリセス構造３０にゲート電極５が形成されているが、ゲート電極５の端部がキャリア誘起層４と接触している点が図１の場合と異なる。リセス構造の下では、二次元電子系のキャリア密度が低くなるため、ゲート電極５とキャリア誘起層４との間に隙間があると、この部分の抵抗が大きくなりオン抵抗の増加を招いてしまう。このため、図１０に示されるように、ゲート電極５の端部をキャリア誘起層４と接触させることで、オン抵抗を低くすることができる。

また、図１１と図１２は、本発明にかかる窒化物系半導体装置の構造の他の例を示す断面図である。これらの例においては、ソース電極６とドレイン電極７がキャリア誘起層４上に形成されていないことが図１と異なっている。具体的には、図１１の窒化物系半導体装置では、ソース電極６とドレイン電極７が閾値制御層３上に形成され、図１２の窒化物系半導体装置では、ソース電極６とドレイン電極７が障壁層２上に形成されている。上述したように、閾値制御層３は、ゲート電極５の閾値電圧の制御を目的とし、キャリア誘起層４は、ゲート電極５とソース電極６との間、ゲート電極５とドレイン電極７との間の抵抗の低減を目的としているため、ソース電極６とドレイン電極７の下に閾値制御層３とキャリア誘起層４は必ずしも必要としない。このため、ソース電極６とドレイン電極７の下のキャリア誘起層４またはキャリア誘起層４と閾値制御層３を除去して、キャリア走行層１と障壁層２との界面に発生する二次元電子系に近い所にソース電極６とドレイン電極７を形成することによって、オーミック接触抵抗を低くすることができ、さらにオン抵抗を低くすることが可能となる。

図１３は、本発明にかかる窒化物系半導体装置の構造の他の例を示す断面図である。この図１３に示される窒化物系半導体装置は、図１の窒化物系半導体装置上に絶縁膜８が形成され、その絶縁膜８上にフィールドプレート電極９が形成されている。このフィールドプレート電極９は、絶縁膜８上のソース電極６が形成されている側の端部から、ゲート電極５のドレイン電極７側（図では右側）の端部Ｂよりもドレイン電極７側に一方の端部Ａが位置するように形成される。なお、この図１３では、フィールドプレート電極９の一端は、絶縁膜８上のソース電極６が形成されている端部に形成されているが、フィールドプレート電極９のもう一方の端部Ａがゲート電極５のドレイン電極７側の端部Ｂとドレイン電極７との間に位置するように形成されていれば、一方の端部は、ソース電極６とドレイン電極７との間で自由に形成することができる。

このように、フィールドプレート電極９を設けることで、ソース電極６とドレイン電極７との間に高電圧を印加したとき、ゲート電極５近傍の電界集中を緩和することができ、高耐圧な窒化物系半導体装置を実現することができる。フィールドプレート電極９は、ゲート電極５またはソース電極６に接続するのが望ましい。これにより、高耐圧を実現しながら、閾値電圧を容易に制御可能であり、オン抵抗が低い窒化物系半導体装置を歩留まりよく提供することが可能となる。

図１４は、本発明にかかる窒化物系半導体装置の構造の他の例を示す断面図である。この図１４に示される窒化物系半導体装置は、図１の窒化物系半導体装置において、キャリア誘起層４上とリセス構造３０内にゲート絶縁膜１０が形成され、リセス構造３０のゲート絶縁膜１０上にゲート電極５が形成される構造を有している。このゲート絶縁膜１０として、ＡｌＧａＮ膜と界面準位が少ないと報告されているＳｉＮ膜を用いるのが望ましい。

このように、ゲート電極５と閾値制御層３との間にゲート絶縁膜１０を設けることで、ゲートリーク電流を低減することができる。その結果、低いリーク電流を実現しながら、閾値電圧を容易に制御することができ、オン抵抗が低い窒化物系半導体装置を歩留まりよく提供することが可能となる。

図１５は、本発明にかかる窒化物系半導体装置の構造の他の例を示す断面図である。この図１５に示される窒化物系半導体装置は、図１４において、ゲート絶縁膜１０を二層構成とし、下層のゲート絶縁膜１０ａには、図１４のゲート絶縁膜１０と同様の閾値制御層３との界面準位の少ない材料を用い、上層のゲート絶縁膜１０ｂには、破壊臨界電界強度の大きい材料を用いている。たとえば、閾値制御層３にＧａＮ膜を用い、ゲート絶縁膜１０ａにＳｉＮ膜を用い、ゲート絶縁膜１０ｂにＳｉＯ₂膜、Ａｌ₂Ｏ₃膜、ＡｌＮ膜のいずれかを用いることで、図１５に示される構造の窒化物系半導体装置を作製することができる。このように、ゲート電極５と閾値制御層３との間に二層のゲート絶縁膜１０ａ，１０ｂを設けることで、キャリア密度の高い制御性を有しながら、高耐圧なゲートを形成することができる。

この実施の形態によれば、Ａｌ_XＧａ_1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１と、Ａｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２と、キャリア走行層１と等しい格子定数を有する半導体からなる閾値制御層３と、キャリア走行層１より格子定数が小さい半導体からなるキャリア誘起層４とが順に積層され、ゲート電極５の形成位置におけるキャリア誘起層４のすべてまたはキャリア誘起層４のすべてと閾値制御層３の一部を除去したリセス構造中にゲート電極５を形成したので、閾値電圧を歩留まりよく制御することができ、オン抵抗が低い窒化物系半導体装置を提供することが可能となる。

また、障壁層２の膜厚を１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］以下に制御するとともに、障壁層２とキャリア誘起層４の膜厚の合計を１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］以上に制御することによって、ゲート電極５の下では、キャリアが存在せず、ゲート電極５とソース電極６の間と、ゲート電極５とドレイン電極７の間に、キャリアが存在する構成とすることができ、ノーマリーオフ型の窒化物系半導体装置を実現することができる。

以上のように、本発明にかかる窒化物系半導体装置は、スイッチング素子などの電力用半導体装置または高周波パワー半導体装置に有用である。

本発明による窒化物系半導体装置の実施の形態の構造を模式的に示す断面図である。 窒化物系半導体装置における障壁層の膜厚とキャリア密度の関係を示す図である。 図１のゲート電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図である。 キャリア走行層をＧａＮ膜とし、障壁層をＡｌ_0.3Ｇａ_0.7Ｎ膜としたときのゲート下のキャリア密度を表す図である。 図４のキャリア密度の障壁層と閾値制御層の膜厚の合計の逆数に対する依存性を示す図である。 図１のソース電極／ドレイン電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図である。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その１）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その２）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その３）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その４）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その５）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その６）。 キャリア走行層と障壁層の組成比の差と臨界膜厚との関係を示す図である。 障壁層の膜厚と閾値電圧との関係を示す図である。 本発明による窒化物系半導体装置の構造の他の例を示す断面図である。 本発明による窒化物系半導体装置の構造の他の例を示す断面図である。 本発明による窒化物系半導体装置の構造の他の例を示す断面図である。 本発明による窒化物系半導体装置の構造の他の例を示す断面図である。 本発明による窒化物系半導体装置の構造の他の例を示す断面図である。 本発明による窒化物系半導体装置の構造の他の例を示す断面図である。

符号の説明

１ キャリア走行層
２ 障壁層
３ 閾値制御層
４ キャリア誘起層
５ ゲート電極
６ ソース電極
７ ドレイン電極
８ 絶縁膜
９ フィールドプレート電極
１０，１０ａ，１０ｂ ゲート絶縁膜

Claims (4)

1. ノンドープのＡｌ_xＧａ_1-XＮ（０≦Ｘ＜１）からなるキャリア走行層と、
   前記キャリア走行層上に形成され、前記キャリア走行層よりも格子定数の小さいノンドープまたはｎ型のＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層と、
   前記障壁層上に形成され、前記キャリア走行層と格子定数の等しいノンドープの窒化物半導体からなる閾値制御層と、
   前記閾値制御層上に形成され、前記キャリア走行層よりも格子定数の小さいノンドープまたはｎ型の窒化物半導体からなるキャリア誘起層と、
   ゲート電極形成領域における前記キャリア誘起層の全部と前記閾値制御層の一部を除去したリセス構造中に形成したゲート電極と、
   前記ゲート電極を挟んだ前記障壁層、前記閾値制御層および前記キャリア誘起層のいずれかに形成されるソース電極およびドレイン電極と、
   を備えることを特徴とする窒化物系半導体装置。
2. 前記障壁層の厚さが、１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］以下（ただし、Ｙ−Ｘ＜１／１．２７）であることを特徴とする請求項１に記載の窒化物系半導体装置。
3. 前記障壁層と前記キャリア誘起層の膜厚の合計が、１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］以上（ただし、Ｙ−Ｘ＜１／１．２７）であることを特徴とする請求項１または２に記載の窒化物系半導体装置。
4. 前記ゲート電極、前記ソース電極および前記ドレイン電極を覆って形成される絶縁膜と、
   少なくとも一方の端部は前記ゲート電極の前記ドレイン電極側の端部と前記ドレイン電極との間の前記絶縁膜上に位置し、前記ゲート電極または前記ソース電極に接続されるフィールドプレート電極と、
   をさらに備えることを特徴とする請求項１〜３のいずれか１つに記載の窒化物系半導体装置。

Images