[go: up one dir, main page]

JP5595685B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5595685B2
JP5595685B2 JP2009175621A JP2009175621A JP5595685B2 JP 5595685 B2 JP5595685 B2 JP 5595685B2 JP 2009175621 A JP2009175621 A JP 2009175621A JP 2009175621 A JP2009175621 A JP 2009175621A JP 5595685 B2 JP5595685 B2 JP 5595685B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor device
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009175621A
Other languages
English (en)
Other versions
JP2011029506A (ja
Inventor
英和 梅田
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009175621A priority Critical patent/JP5595685B2/ja
Priority to PCT/JP2010/004515 priority patent/WO2011013306A1/ja
Publication of JP2011029506A publication Critical patent/JP2011029506A/ja
Priority to US13/356,156 priority patent/US8692292B2/en
Application granted granted Critical
Publication of JP5595685B2 publication Critical patent/JP5595685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関し、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いたトランジスタを備えた半導体装置に関する。
III族窒化物半導体は、例えば、窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の室温での禁止帯幅がそれぞれ、３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体である。III族窒化物半導体は、絶縁破壊電界が大きく、且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）等の砒素系半導体及びシリコン（Ｓｉ）等の半導体に比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の窒化物半導体を用いた電界効果トランジスタ（Ｆield Ｅffect Ｔransistor：ＦＥＴ）の研究開発が活発に行われている。
ＧａＮ系の窒化物半導体は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶が得られるため、従来のＧａＡｓ等の砒素系半導体と同様に、ヘテロ接合を形成することが可能である。ＧａＮ系の窒化物半導体を用いたヘテロ構造、例えばＡｌＧａＮ／ＧａＮヘテロ構造では、不純物がドーピングされていない状態でも、自発分極及びピエゾ分極によって、ヘテロ界面に高濃度のキャリアが発生するという特徴がある。このため、ＧａＮ系の窒化物半導体を用いたＦＥＴの場合、デプレッション型（ノーマリオン型）のＦＥＴになり易く、エンハンスメント型（ノーマリオフ型）のＦＥＴにはなり難い。しかしながら、現在のパワーエレクトロニクス分野で使用されているデバイスの多くは、ノーマリオフ型のデバイスであり、ＧａＮ系の窒化物半導体を用いたデバイスにおいても、ノーマリオフ型のデバイスが強く求められている。
ノーマリオフ型のトランジスタを実現する構造として、次に示す構造が報告されている。第１に例えば、ＡｌＧａＮ／ＧａＮヘテロ構造において、ＡｌＧａＮ層におけるゲート電極の下に位置する部分のみを薄膜化する、所謂、リセス構造とし、２次元電子ガス（２ＤＥＧ）の濃度を減少させて、トランジスタの閾値電圧を正の値にシフトさせる。これにより、ノーマリオフ型のトランジスタの実現を図る。第２に例えば、主面の面方位が｛１０−１２｝面のサファイア基板の主面上に、面方位が｛１１−２０｝面のＧａＮ層を成長し、サファイア基板の主面に対して垂直な方向に分極電界が生じないようにする。これにより、ノーマリオフ型のトランジスタの実現を図る。ここで、面方位のミラー指数に付した負符号は、該負符号に続く一の指数の反転を便宜的に表している。
ノーマリオフ型のＦＥＴを実現する有望な構造として、ゲート電極形成部にｐ型ＡｌＧａＮ層を設けた接合型電界効果トランジスタ（Ｊunction Ｆield Ｅffect Ｔransistor：ＪＦＥＴ）が提案されている。このＪＦＥＴでは、ｐ型ＡｌＧａＮ層を、ＡｌＧａＮからなるバリア層と接続することにより、ＡｌＧａＮバリア層及びＧａＮチャネル層のポテンシャルエネルギーが引き上げられる。これにより、ゲート電極形成部の下に形成される２次元電子ガスの濃度を減少させることができるため、ＪＦＥＴはノーマリオフ動作が可能となる。
特開２００６−３３９５６１号公報
しかしながら、従来の窒化物半導体を用いたＪＦＥＴでは、ゲート領域のｐｎ接合に大きな電圧を印加すると、ゲート電流が大きくなるという問題がある。一方、ゲート電流を低減するために、ゲート領域の半導体層上に絶縁膜を形成し、金属―絶縁体―半導体（Ｍetal-Ｉnsulator-Ｓemiconductor：ＭＩＳ）構造を設けた場合、絶縁体と半導体との界面に存在する界面準位により、キャリアの捕獲・放出が生じ、トランジスタの過渡応答特性が不安定になるという問題がある。
前記従来の問題に鑑み、本発明の目的は、窒化物半導体を用いたノーマリオフ型のトランジスタを備えた半導体装置において、駆動時のゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させることである。
前記の目的を達成するため、本発明は、半導体装置に、金属−絶縁体−金属−半導体、又は金属−絶縁体−高キャリア濃度半導体−半導体の構造を設ける構成とする。
具体的には、前記の目的を達成するため、本発明に係る第１の半導体装置は、基板と、基板の上に積層された複数の窒化物半導体層からなり、且つチャネル領域を含む第１の窒化物半導体層と、第１の窒化物半導体層の上に選択的に形成され、且つ第１の窒化物半導体層からみて突起となる、チャネル領域と逆導電型の第２の半導体層と、第２の半導体層に接するように形成され、キャリア濃度が１×１０18ｃｍ-3以上の高キャリア濃度半導体層からなる導電層と、導電層の上に形成された絶縁体層と、絶縁体層の上で且つ前記第２の半導体層の上方に形成されたゲート電極と、第２の半導体層の両側方に形成されたソース電極及びドレイン電極とを備えていることを特徴とする。
本発明に係る第１の半導体装置によると、第２の半導体層上に、導電層、絶縁体層及びゲート電極が順次形成され、本発明に係る第１の半導体装置は、金属−絶縁体−金属（導電層が金属層からなる場合）−半導体の構造、又は金属−絶縁体−高キャリア濃度半導体（導電層が高キャリア濃度半導体層からなる場合）−半導体の構造を含む。第２の半導体層と絶縁体層との間に設けた導電層により、半導体と絶縁体との界面に存在する界面準位によるキャリアの捕獲・放出が生じることを低減することが可能であり、ゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させることが可能となる。
加えて、第２の半導体層が、チャネル領域と逆導電型であるため、トランジスタのノーマリオフ動作が可能となる。さらに、第１の窒化物半導体層に含まれるキャリア走行層とキャリア供給層との界面に、高濃度の２次元キャリアガスを発生させることが可能であり、トランジスタの大電流駆動化が可能となる。
従って、ゲート電流を低減しつつ、低オン抵抗・大電流駆動・ノーマリオフ動作が可能となる。
本発明に係る第２の半導体装置によると、第２の半導体層上に、導電層、絶縁体層及びゲート電極が順次形成され、本発明に係る第２の半導体装置は、金属−絶縁体−金属（導電層が金属層からなる場合）−半導体の構造、又は金属−絶縁体−高キャリア濃度半導体（導電層が高キャリア濃度半導体層からなる場合）−半導体の構造を含む。第２の半導体層と絶縁体層との間に設けた導電層により、半導体と絶縁体との界面に存在する界面準位によるキャリアの捕獲・放出が生じることを低減することが可能であり、ゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させることが可能となる。
加えて、トランジスタのノーマリオフ動作が可能となる。さらに、第１の窒化物半導体層に含まれるキャリア走行層とキャリア供給層との界面に、高濃度の２次元キャリアガスを発生させることが可能であり、トランジスタの大電流駆動化が可能となる。
従って、ゲート電流を低減しつつ、低オン抵抗・大電流駆動・ノーマリオフ動作が可能となる。
本発明に係る第１又は第２の半導体装置において、絶縁体層の上に形成されたフィールドプレート電極をさらに備えていることが好ましい。
このようにすると、ゲート電極端に集中する電界の強度を低減し、耐圧を向上させることが可能となる。
本発明に係る第１又は第２の半導体装置において、フィールドプレート電極は、ゲート電極及びソース電極のうち少なくとも一方の電極に電気的に接続されていることが好ましい。
このようにすると、フィールドプレート電極の電位を、ゲート電極又はソース電極の電位に一致させることが可能となる。
本発明に係る第１又は第２の半導体装置において、ゲート電極は、絶縁体層における導電層の上に形成された部分の上に形成されており、フィールドプレート電極は、ゲート電極におけるドレイン電極側の側面に接するように形成されていることが好ましい。
本発明に係る第１又は第２の半導体装置において、ゲート電極は、絶縁体層における導電層の上に形成された部分の上から、絶縁体層における第２の半導体層とドレイン電極との間に形成された部分の上まで延設するように形成されていることが好ましい。
このようにすると、ゲート電極は、ゲート領域からドレイン領域まで延設するように形成されているため、ゲート電極は、ゲート電極の役割だけでなく、フィールドプレート電極の役割も担うことが可能となる。このため、フィールドプレート電極の形成工程を削減することが可能となる。
本発明に係る第１又は第２の半導体装置において、ソース電極、ドレイン電極及びゲート電極は、互いに同一の材料により形成されていることが好ましい。
本発明に係る第１の半導体装置において、チャネル領域におけるキャリアは、電子であり、第２の半導体層は、ｐ型半導体により形成されていることが好ましい。
このようにすると、第２の半導体層の導電型が、キャリアとして電子が使われるｎ型のチャネル領域と逆導電型（即ち、ｐ型）であるため、トランジスタのノーマリオフ動作が可能となる。
本発明に係る第１又は第２の半導体装置において、キャリア走行層は、キャリア供給層よりもバンドギャップが小さいことが好ましい。
このようにすると、キャリア走行層とキャリア供給層との界面に高濃度の２次元キャリアガスを発生させることが可能であり、トランジスタの大電流駆動化が可能となる。
本発明に係る半導体装置によると、第２の半導体層上に、導電層、絶縁体層及びゲート電極が順次形成されている。これにより、ゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させることが可能となる。さらに、ゲート電流を低減しつつ、低オン抵抗・大電流駆動・ノーマリオフ動作が可能となる。
本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。 (a) 〜(b) は、本発明の第１の実施形態に係る半導体装置の製造方法における第１の方法を工程順に示す断面図である。 (a) 〜(b) は、本発明の第１の実施形態に係る半導体装置の製造方法における第１の方法を工程順に示す断面図である。 (a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造方法における第２の方法を工程順に示す断面図である。 (a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造方法における第２の方法を工程順に示す断面図である。 (a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造方法における第３の方法を工程順に示す断面図である。 (a) 〜(c) は、本発明の第１の実施形態に係る半導体装置の製造方法における第３の方法を工程順に示す断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の構成を示す断面図である。 (a) 〜(b) は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法を工程順に示す断面図である。 (a) 〜(b) は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
以下に、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の構成について、図１を参照しながら説明する。図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
図１に示すように、例えば主面の面方位が（０００１）面のサファイアからなる基板１０１の主面上には、例えば厚さが１００ｎｍの窒化アルミニウム（ＡｌＮ）層からなるバッファ層１０２と、例えば厚さが２μｍのアンドープの窒化ガリウム（ＧａＮ）層１０３と、例えば厚さが２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４と、例えば厚さが１５０ｎｍのｐ型ＡｌＧａＮ層１０５とが、エピタキシャル成長により順次形成されている。ここで、本明細書における「アンドープ」とは、不純物が意図的に導入されていないことを意味する。
アンドープＧａＮ層１０３の材料として、ＡｌxＧａ1-xＮ（但し、ｘは、０≦ｘ≦１である）を用い、アンドープＡｌＧａＮ層１０４の材料として、ＡｌyＧａ1-yＮ（但し、ｙは、０＜ｙ≦１，ｙ＞ｘである）を用い、ｐ型ＡｌＧａＮ層１０５の材料として、ＡｌzＧａ1-zＮ（但し、ｚは、０≦ｚ≦１である）を用いればよい。本実施形態では、アンドープＧａＮ層１０３の材料として、例えばＧａＮ（即ち、ｘ＝０である）を用い、アンドープＡｌＧａＮ層１０４の材料として、例えばＡｌ0.2Ｇａ0.8Ｎ（即ち、ｙ＝０．２である）を用い、ｐ型ＡｌＧａＮ層１０５の材料として、例えばＡｌ0.2Ｇａ0.8Ｎ（即ち、ｚ＝０．２である）を用いる。
ｐ型ＡｌＧａＮ層１０５上には、例えば厚さが２０ｎｍのパラジウム（Ｐｄ）、又は例えば厚さが２０ｎｍのタングステンシリサイド（ＷＳｉ）からなる金属層１０７が形成されている。
ｐ型ＡｌＧａＮ層１０５の両側方には、アンドープＡｌＧａＮ層１０４に接するように、例えばチタン(Ｔｉ)／アルミニウム（Ａｌ）からなるソース電極１０８及びドレイン電極１０９が形成されている。
アンドープＡｌＧａＮ層１０４上には、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ｐ型ＡｌＧａＮ層１０５及び金属層１０７を覆うように、例えば厚さが２０ｎｍの窒化シリコン（ＳｉＮ）からなる絶縁体層１１０が形成されている。
絶縁体層１１０における金属層１０７上に形成された部分上には、例えばニッケル(Ｎｉ)／金（Ａｕ）からなるゲート電極１１１が形成されている。絶縁体層１１０上には、ゲート電極１１１におけるドレイン電極側の側面に接するように、例えばＡｕからなるフィールドプレート電極１１２が形成されている。フィールドプレート電極１１２は、ゲート電極１１１に電気的に接続されている。
絶縁体層１１０上には、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ゲート電極１１１及びフィールドプレート電極１１２を覆うように、例えば厚さが２００ｎｍのＳｉＮからなる保護膜１１３が形成されている。
ソース電極１０８、ドレイン電極１０９及びゲート電極１１１を含む領域よりも外側の領域には、例えばアルゴン（Ａｒ）等の非導電型不純物が、アンドープＡｌＧａＮ層１０４を突き抜けてアンドープＧａＮ層１０３の上部に到達するようにイオン注入され、高抵抗化（つまり、絶縁体化又は非導電化）されたイオン注入領域１０６、言い換えれば、非導電型不純物を含有する非導電型不純物含有領域が形成されている。
このように、基板１０１上には、ＡｌＮバッファ層１０２、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４が順次積層されてなる第１の窒化物半導体層１０４Ｓが形成されている。第１の窒化物半導体層１０４Ｓは、ｐ型ＡｌＧａＮ層１０５の下に位置し、且つキャリアとして電子が使われるｎ型のチャネル領域（二次元電子ガス層）を含む。第１の窒化物半導体層１０４Ｓ上には、ｎ型のチャネル領域と逆導電型のｐ型ＡｌＧａＮ層（第２の半導体層）１０５が形成されている。
ｐ型ＡｌＧａＮ層１０５上には、金属層１０７からなる導電層が形成され、導電層の上には、絶縁体層１１０が形成されている。絶縁体層１１０における金属層１０７上に形成された部分上には、ゲート電極１１１が形成されている。このように、ゲート電極１１１、絶縁体層１１０、金属層１０７、及びｐ型ＡｌＧａＮ層１０５が順次形成され、本実施形態に係る半導体装置は、金属−絶縁体−金属−半導体の構造を含む。
第１の窒化物半導体層１０４Ｓは、キャリア走行層（即ち、アンドープＧａＮ層１０３）及びキャリア供給層（即ち、アンドープＡｌＧａＮ層１０４）を含む。アンドープＧａＮ層１０３は、アンドープＡｌＧａＮ層１０４よりもバンドギャップが小さい。
本実施形態によると、ｐ型ＡｌＧａＮ層１０５と絶縁体層１１０との間に設けた金属層１０７により、半導体と絶縁体との界面に存在する界面準位によるキャリアの捕獲・放出が生じることを低減することが可能であり、トランジスタの過渡応答特性を安定させることが可能となる。
加えて、ｐ型ＡｌＧａＮ層１０５が、チャネル領域と逆導電型であるため、トランジスタのノーマリオフ動作が可能となる。さらに、第１の窒化物半導体層１０４Ｓに含まれるアンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面に、高濃度の２次元電子ガスを発生させることが可能であり、トランジスタの大電流駆動化が可能となる。
従って、ゲート電流を低減しつつ、低オン抵抗・大電流駆動・ノーマリオフ動作が可能となる。
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。本実施形態に係る半導体装置の製造方法として、第１〜第３の方法を具体例に挙げて順次説明する。なお、後述の通り、第１の方法は、例えばＰｄからなる金属層１０７Ｘを備えた半導体装置の製造方法であり、第２，第３の方法は、例えばＷＳｉからなる金属層１０７Ｙを備えた半導体装置の製造方法である。
＜第１の方法＞
本発明の第１の実施形態に係る半導体装置の製造方法における第１の方法について、図２(a) 〜(b) 及び図３(a) 〜(b) を参照しながら説明する。図２(a) 〜図３(b) は、本発明の第１の実施形態に係る半導体装置の製造方法における第１の方法を工程順に示す断面図である。
まず、図２(a) に示すように、例えば有機金属気相成長（Ｍetal Ｏrganic Ｃhemical Ｖapor Ｄeposition：ＭＯＣＶＤ）法により、例えばサファイアからなる基板１０１の（０００１）面上に、例えば厚さが１００ｎｍのＡｌＮバッファ層１０２、例えば厚さが２μｍのアンドープＧａＮ層１０３、例えば厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、及び例えば厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順次形成する。
次に、図２(b) に示すように、例えばＩＣＰ（Ｉnductive-Ｃoupled Ｐlasma）エッチング等のドライエッチングにより、ｐ型ＡｌＧａＮ層１０５におけるゲート領域以外の領域を選択的に除去する。
続いて、アンドープＡｌＧａＮ層１０４上に、所定領域（即ち、後工程に形成されるソース電極、ドレイン電極及びゲート電極を含む領域）を覆うように、フォトレジスト（図示せず）を形成する。続いて、フォトレジストをマスクとして、アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３に、例えばＡｒ等の非導電型不純物をイオン注入して、イオン注入領域１０６を形成する。このとき、アンドープＡｌＧａＮ層１０４を突き抜けてアンドープＧａＮ層１０３の上部に注入されたイオンが存在するように、イオン注入条件における加速エネルギー及びドーズ量を制御する。このようにして、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４におけるイオンが注入された領域を高抵抗化させてなるイオン注入領域１０６を形成する。続いて、フォトレジストを除去する。
続いて、例えば電子線蒸着法により、ｐ型ＡｌＧａＮ層１０５上に、例えば厚さが２０ｎｍのパラジウム（Ｐｄ）からなる金属層１０７Ｘを形成する。続いて、ｐ型ＡｌＧａＮ層１０５及び金属層１０７Ｘの両側方に、アンドープＡｌＧａＮ層１０４と接するように、例えばＴｉ／Ａｌからなるソース電極１０８及びドレイン電極１０９を形成する。
次に、図３(a) に示すように、例えばプラズマＣＶＤ法により、アンドープＡｌＧａＮ層１０４上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ｐ型ＡｌＧａＮ層１０５及び金属層１０７Ｘを覆うように、例えば厚さが２０ｎｍのＳｉＮからなる絶縁体層１１０を形成する。
次に、図３(b) に示すように、絶縁体層１１０における金属層１０７Ｘ上に形成された部分上に、例えばＮｉ／Ａｕからなるゲート電極１１１を形成する。それと共に、絶縁体層１１０上に、ゲート電極１１１におけるドレイン電極側の側面に接するように、例えばＡｕからなるフィールドプレート電極１１２を形成する。
続いて、例えばプラズマＣＶＤ法により、絶縁体層１１０上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ゲート電極１１１及びフィールドプレート電極１１２を覆うように、例えば厚さが２００ｎｍのＳｉＮからなる保護膜１１３を形成する。
以上のようにして、Ｐｄからなる金属層１０７Ｘを備えた半導体装置を製造することができる。
＜第２の方法＞
以下に、本発明の第１の実施形態に係る半導体装置の製造方法における第２の方法について、図４(a) 〜(c) 及び図５(a) 〜(c) を参照しながら説明する。図４(a) 〜図５(c) は、本発明の第１の実施形態に係る半導体装置の製造方法における第２の方法を工程順に示す断面図である。
まず、図４(a) に示すように、例えばＭＯＣＶＤ法により、例えばサファイアからなる基板１０１の（０００１）面上に、例えば厚さが１００ｎｍのＡｌＮバッファ層１０２、例えば厚さが２μｍのアンドープＧａＮ層１０３、例えば厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、及び例えば厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順次形成する。
続いて、例えばスパッタにより、ｐ型ＡｌＧａＮ層１０５上に、例えば厚さが２０ｎｍのＷＳｉからなる金属層１０７Ｙを形成する。
次に、図４(b) に示すように、ドライエッチングにより、金属層１０７Ｙにおけるゲート領域以外の領域を選択的に除去し、ｐ型ＡｌＧａＮ層１０５におけるゲート領域以外の領域を露出させる。
次に、図４(c) に示すように、金属層１０７Ｙをマスクとして、例えばＩＣＰエッチング等のドライエッチングにより、ｐ型ＡｌＧａＮ層１０５におけるゲート領域以外の領域を選択的に除去する。
次に、図５(a) に示すように、アンドープＡｌＧａＮ層１０４上に、所定領域（即ち、後工程に形成されるソース電極、ドレイン電極及びゲート電極を含む領域）を覆うように、フォトレジスト（図示せず）を形成する。続いて、フォトレジストをマスクとして、アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３に、例えばＡｒ等の非導電型不純物をイオン注入して、イオン注入領域１０６を形成する。このようにして、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４におけるイオンが注入された領域を高抵抗化させてなるイオン注入領域１０６を形成する。続いて、フォトレジストを除去する。
続いて、ｐ型ＡｌＧａＮ層１０５及び金属層１０７Ｙの両側方に、アンドープＡｌＧａＮ層１０４と接するように、例えばＴｉ／Ａｌからなるソース電極１０８及びドレイン電極１０９を形成する。
次に、図５(b) に示すように、例えばプラズマＣＶＤ法により、アンドープＡｌＧａＮ層１０４上に、ソース電極１０７及びドレイン電極１０８の上面を露出する一方、ｐ型ＡｌＧａＮ層１０５及び金属層１０７Ｙを覆うように、例えば厚さが２０ｎｍのＳｉＮからなる絶縁体層１１０を形成する。
次に、図５(c) に示すように、絶縁体層１１０における金属層１０７Ｙ上に形成された部分上に、例えばＮｉ／Ａｕからなるゲート電極１１１を形成する。それと共に、絶縁体層１１０上に、ゲート電極１１１におけるドレイン電極側の側面に接するように、例えばＡｕからなるフィールドプレート電極１１２を形成する。
続いて、例えばプラズマＣＶＤ法により、絶縁体層１１０上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ゲート電極１１１及びフィールドプレート電極１１２を覆うように、例えば厚さが２００ｎｍのＳｉＮ膜からなる保護膜１１３を形成する。
以上のようにして、ＷＳｉからなる金属層１０７Ｙを備えた半導体装置を製造することができる。
＜第３の方法＞
本発明の第１の実施形態に係る半導体装置の製造方法における第３の方法について、図６(a) 〜(c) 及び図７(a) 〜(c) を参照しながら説明する。図６(a) 〜図７(c) は、本発明の第１の実施形態に係る半導体装置の製造方法における第３の方法を工程順に示す断面図である。
まず、図６(a) に示すように、例えばＭＯＣＶＤ法により、例えばサファイアからなる基板１０１の（０００１）面上に、例えば厚さが１００ｎｍのＡｌＮバッファ層１０２、例えば厚さが２μｍのアンドープＧａＮ層１０３、例えば厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、及び例えば厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順次形成する。
続いて、例えばスパッタにより、ｐ型ＡｌＧａＮ層１０５上に、例えば厚さが２０ｎｍのＷＳｉからなる金属層１０７Ｙを形成する。続いて、例えばプラズマＣＶＤ法により、金属層１０７Ｙ上に、例えば厚さが２０ｎｍのＳｉＮからなる絶縁体層１１０ａを形成する。
次に、図６(b) に示すように、例えばＩＣＰエッチング等のドライエッチングにより、絶縁体層１１０ａ、金属層１０７Ｙ及びｐ型ＡｌＧａＮ層１０５におけるゲート領域以外の領域を選択的に除去する。
次に、図６(c) に示すように、アンドープＡｌＧａＮ層１０４上に、所定領域（即ち、後工程に形成されるソース電極、ドレイン電極及びゲート電極を含む領域）を覆うように、フォトレジスト（図示せず）を形成する。続いて、フォトレジストをマスクにして、アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３に、例えばＡｒ等の非導電型不純物をイオン注入して、イオン注入領域１０６を形成する。このようにして、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４におけるイオンが注入された領域を高抵抗化させてなるイオン注入領域１０６を形成する。続いて、フォトレジストを除去する。
続いて、ｐ型ＡｌＧａＮ層１０５、金属層１０７Ｙ及び絶縁体層１１０ａの両側方に、アンドープＡｌＧａＮ層１０４と接するように、例えばＴｉ／Ａｌからなるソース電極１０８及びドレイン電極１０９を形成する。
次に、図７(a) に示すように、例えばプラズマＣＶＤ法により、アンドープＡｌＧａＮ層１０４上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ｐ型ＡｌＧａＮ層１０５、金属層１０７Ｙ及び絶縁体層１１０ａを覆うように、例えば厚さが２０ｎｍのＳｉＮからなる絶縁体層１１０ｂを形成する。
次に、図７(b) に示すように、絶縁体層１１０ｂにおける絶縁体層１１０ａ上に形成された部分上に、例えばＮｉ／Ａｕからなるゲート電極１１１を形成する。それと共に、絶縁体層１１０ｂ上に、ゲート電極１１１におけるドレイン電極側の側面に接するように、例えばＡｕからなるフィールドプレート電極１１２を形成する。
次に、図７(c) に示すように、例えばプラズマＣＶＤ法により、絶縁体層１１０ｂ上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ゲート電極１１１及びフィールドプレート電極１１２を覆うように、例えば厚さが２００ｎｍのＳｉＮからなる保護膜１１３を形成する。
以上のようにして、ＷＳｉからなる金属層１０７Ｙを備えた半導体装置を製造することができる。
ここで、第１〜第３の方法の特徴点は、以下に示す点である。
第１の方法では、エッチングにより、ｐ型ＡｌＧａＮ層１０５をパターニングした後に、パターニングされたｐ型ＡｌＧａＮ層１０５上に、Ｐｄからなる金属層１０７Ｘを形成する。
第２の方法では、エッチングにより、ｐ型ＡｌＧａＮ層１０５をパターニングする前に、ｐ型ＡｌＧａＮ層１０５上に、ＷＳｉからなる金属層１０７Ｙを形成し、続いて、エッチングにより、金属層１０７Ｙをパターニングし、パターニングされた金属層１０７Ｙをマスクにして、エッチングにより、ｐ型ＡｌＧａＮ層１０５をパターニングする。
第３の方法では、エッチングにより、ｐ型ＡｌＧａＮ層１０５をパターニングする前に、ｐ型ＡｌＧａＮ層１０５上に、ＷＳｉからなる金属層１０７Ｙ、及びＳｉＮからなる絶縁体層１１０ａを順次形成し、続いて、エッチングにより、絶縁体層１１０ａ、金属層１０７Ｙ及びｐ型ＡｌＧａＮ層１０５を順次パターニングする。
（第１の実施形態の変形例）
本発明の第１の実施形態の変形例に係る半導体装置の構成ついて、図８を参照しながら説明する。図８は、本発明の第１の実施形態の変形例に係る半導体装置の構成を示す断面図である。図８において、第１の実施形態における構成要素と同一の構成要素には、図１に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と同様の説明を適宜省略する。
本変形例の特徴点は、次に示す点である。本変形例では、図８に示すように、アンドープＡｌＧａＮ層１０４のゲート領域に凹部１１４が形成され、凹部１１４を埋め込むようにｐ型ＡｌＧａＮ層２０５が形成されている。
本変形例によると、第１の実施形態と同様の効果を得ることができる。
さらに、アンドープＡｌＧａＮ層１０４のゲート領域に凹部１１４を設けることにより、アンドープＡｌＧａＮ層１０４におけるゲート領域以外の領域の厚さを大きくすることが可能となる。このため、アンドープＡｌＧａＮ層１０４におけるゲート領域以外の領域の上面と、アンドープＡｌＧａＮ層１０４の直下に位置する二次元電子ガス層（言い換えれば、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面に位置する二次元電子ガス層）との距離を大きくすることができるので、電流コラプス（ここで、「電流コプラス」とは、ゲート−ソース間又はゲート−ドレイン間の表面準位に電子が捕獲されることに起因して、電流が減少する現象をいう）が起こることを抑制することが可能となる。
以下に、本発明の第１の実施形態の変形例に係る半導体装置の製造方法について、図９(a) 〜(b) 及び図１０(a) 〜(b) を参照しながら説明する。図９(a) 〜図１０(b) は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法を工程順に示す断面図である。
まず、図９(a) に示すように、例えばＭＯＣＶＤ法により、例えばサファイアからなる基板１０１の（０００１）面上に、例えば厚さが１００ｎｍのＡｌＮバッファ層１０２、例えば厚さが２μｍのアンドープＧａＮ層１０３、及び例えば厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４を順次形成する。
続いて、例えばＩＣＰエッチング等のドライエッチングにより、アンドープＡｌＧａＮ層１０４のゲート領域に、凹部１１４を形成する。
次に、図９(b) に示すように、例えばＭＯＣＶＤ法により、アンドープＡｌＧａＮ層１０４のゲート領域上に、凹部１１４を埋め込むように、例えば厚さが１００ｎｍのｐ型ＡｌＧａＮ層２０５を選択的に形成する。
続いて、アンドープＡｌＧａＮ層１０４上に、所定領域（即ち、後工程において形成されるソース電極、ドレイン電極及びゲート電極を含む領域）を覆うように、フォトレジスト（図示せず）を形成する。続いて、フォトレジストをマスクとして、アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３に、例えばＡｒ等の非導電型不純物をイオン注入して、イオン注入領域１０６を形成する。このとき、アンドープＡｌＧａＮ層１０４を突き抜けてアンドープＧａＮ層１０３の上部に注入されたイオンが存在するように、イオン注入条件における加速エネルギー及びドーズ量を制御する。このようにして、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４におけるイオンが注入された領域を高抵抗化させてなるイオン注入領域１０６を形成する。続いて、フォトレジストを除去する。
続いて、例えば電子線蒸着法により、ｐ型ＡｌＧａＮ層２０５上に、例えば厚さが２０ｎｍのＰｄからなる金属層１０７Ｘを形成する。
続いて、ｐ型ＡｌＧａＮ層２０５及び金属層１０７Ｘの両側方に、アンドープＡｌＧａＮ層１０４と接するように、例えばＴｉ／Ａｌからなるソース電極１０８及びドレイン電極１０９を形成する。
次に、図１０(a) に示すように、例えばプラズマＣＶＤ法により、アンドープＡｌＧａＮ層１０４上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ｐ型ＡｌＧａＮ層２０５及び金属層１０７Ｘを覆うように、例えば厚さ２０ｎｍのＳｉＮからなる絶縁体層１１０を形成する。
次に、図１０(b) に示すように、絶縁体層１１０における金属層１０７Ｘ上に形成された部分上に、例えばＮｉ／Ａｕからなるゲート電極１１１を形成する。それと共に、絶縁体層１１０上に、ゲート電極１１１におけるドレイン電極側の側面に接するように、例えばＡｕからなるフィールドプレート電極１１２を形成する。
続いて、例えばプラズマＣＶＤ法により、絶縁体層１１０上に、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ゲート電極１１１及びフィールドプレート電極１１２を覆うように、例えば厚さが２００ｎｍのＳｉＮからなる保護膜１１３を形成する。
以上のようにして、本変形例に係る半導体装置を製造することができる。
なお、第１の実施形態及びその変形例では、図１及び図８に示すように、フィールドプレート電極１１２が、ゲート電極１１１に電気的に接続されている場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。第１に例えば、フィールドプレート電極が、ゲート電極ではなく、ソース電極に電気的に接続されている、又は第２に例えば、フィールドプレート電極が、ゲート電極及びソース電極の双方に電気的に接続されていてもよい。即ち、フィールドプレート電極は、ゲート電極及びソース電極のうち少なくとも一方の電極に電気的に接続されていればよい。
また、本変形例では、図９(a) に示すように、アンドープＡｌＧａＮ層１０４に凹部１１４を形成し、図９(b) に示すように、凹部１１４を埋め込むようにｐ型ＡｌＧａＮ層２０５を形成した後、第１の方法における図２(b) 〜図３(b) に示す工程と同様の工程を順次行う場合（即ち、第１の実施形態における第１の方法を用いて、半導体装置を製造する場合）を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第１の実施形態における第２の方法又は第３の方法を用いて、半導体装置を製造してもよい。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の構成について、図１１を参照しながら説明する。図１１は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。図１１において、第１の実施形態における構成要素と同一の構成要素には、図１に示す符号と同一の符号を付す。従って、第２の実施形態では、第１の実施形態と同様の説明を適宜省略する。
図１１に示すように、例えば主面の面方位が（０００１）面のサファイアからなる基板１０１の主面上には、例えば厚さが１００ｎｍのＡｌＮバッファ層１０２と、例えば厚さが２μｍのアンドープＧａＮ層１０３と、例えば厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４とが、エピタキシャル成長により順次形成されている。
アンドープＧａＮ層１０３の材料として、ＡｌxＧａ1-xＮ（但し、ｘは、０≦ｘ≦１である）を用い、アンドープＡｌＧａＮ層１０４の材料として、ＡｌyＧａ1-yＮ（但し、ｙは、０＜ｙ≦１，ｙ＞ｘである）を用いればよい。本実施形態では、アンドープＧａＮ層１０３の材料として、例えばＧａＮ（即ち、ｘ＝０である）を用い、アンドープＡｌＧａＮ層１０４の材料として、例えばＡｌ0.2Ｇａ0.8Ｎ（即ち、ｙ＝０．２である）を用いる。
アンドープＡｌＧａＮ層１０４のゲート領域上には、例えば厚さが１００ｎｍのｐ型酸化ニッケル（ＮｉＯ）層３０５が選択的に形成されている。
ｐ型ＮｉＯ層３０５上には、例えば厚さが２０ｎｍのＰｄ、又は厚さが２０ｎｍのＷＳｉからなる金属層１０７が形成されている。
ｐ型ＮｉＯ層３０５の両側方には、アンドープＡｌＧａＮ層１０４に接するように、例えばＴｉ／Ａｌからなるソース電極１０８及びドレイン電極１０９が形成されている。
アンドープＡｌＧａＮ層１０４上には、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ｐ型ＮｉＯ層３０５及び金属層１０７を覆うように、例えば厚さが２０ｎｍの酸化アルミニウム（Ａｌ2Ｏ3）からなる絶縁体層３１０が形成されている。
絶縁体層３１０における金属層１０７上に形成された部分上から、絶縁体層３１０におけるｐ型ＮｉＯ層３０５とドレイン電極１０９との間に形成された部分上まで延設するように（即ち、ゲート領域からドレイン領域まで延設するように）、例えばＴｉ／Ａｌからなるゲート電極３１１が形成されている。
絶縁体層３１０上には、ソース電極１０８及びドレイン電極１０９の上面を露出する一方、ゲート電極３１１を覆うように、例えば厚さが２００ｎｍのＳｉＮからなる保護膜１１３が形成されている。
ソース電極１０８、ドレイン電極１０９及びゲート電極３１１を含む領域よりも外側の領域には、アンドープＡｌＧａＮ層１０４を突き抜けてアンドープＧａＮ層１０３の上部に到達するように、例えばＡｒ等の非導電型不純物がイオン注入され、高抵抗化されたイオン注入領域１０６が形成されている。
このように、基板１０１上には、ＡｌＮバッファ層１０２、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４が順次積層されてなる第１の窒化物半導体層１０４Ｓが形成されている。第１の窒化物半導体層１０４Ｓは、ｐ型ＮｉＯ層３０５の下に位置し、且つキャリアとして電子が使われるｎ型のチャネル領域（二次元電子ガス層）を含む。第１の窒化物半導体層１０４Ｓ上には、ｎ型のチャネル領域と逆導電型のｐ型ＮｉＯ層（第２の半導体層）３０５が形成されている。
ｐ型ＮｉＯ層３０５上には、金属層１０７からなる導電層が形成され、導電層の上には、絶縁体層３１０が形成されている。絶縁体層３１０における金属層１０７上に形成された部分上から、絶縁体層３１０におけるｐ型ＮｉＯ層３０５とドレイン電極１０９との間に形成された部分上まで延設するように、ゲート電極３１１が形成されている。このように、ゲート電極３１１、絶縁体層３１０、金属層１０７、及びｐ型ＮｉＯ層３０５が順次形成され、本実施形態に係る半導体装置は、金属−絶縁体−金属−半導体の構造を含む。
第１の窒化物半導体層１０４Ｓは、キャリア走行層（即ち、アンドープＧａＮ層１０３）及びキャリア供給層（即ち、アンドープＡｌＧａＮ層１０４）を含む。アンドープＧａＮ層１０３は、アンドープＡｌＧａＮ層１０４よりもバンドギャップが小さい。
ソース電極１０８、ドレイン電極１０９及びゲート電極３１１は、互いに同一の材料（具体的には例えば、Ｔｉ／Ａｌ）からなる。
本実施形態と第１の実施形態との相違点は、以下に示す点である。
第１に、本実施形態では、第１の実施形態におけるｐ型ＡｌＧａＮ層１０５の代わりに、ｐ型ＮｉＯ層３０５を用いる。第２に、本実施形態では、第１の実施形態におけるＳｉＮからなる絶縁体層１１０の代わりに、Ａｌ2Ｏ3からなる絶縁体層３１０を用いる。第３に、本実施形態では、第１の実施形態におけるＮｉ／Ａｕからなるゲート電極１１１及びＡｕからなるフィールドプレート電極１１２の代わりに、Ｔｉ／Ａｌからなるゲート電極３１１を用いる。
本実施形態によると、第１の実施形態と同様の効果を得ることができる。
加えて、ソース電極１０８、ドレイン電極１０９及びゲート電極３１１が、互いに同一の材料（具体的には例えば、Ｔｉ／Ａｌ）からなるため、半導体プロセス工程数を削減することが可能となる。詳細には、ソース電極１０８、ドレイン電極１０９及びゲート電極３１１が、互いに同一の材料からなるため、下記の通り、半導体装置を製造することができるので、半導体プロセス工程数の削減が可能となる。
まず、基板１０１上に、ＡｌＮバッファ層１０２、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４を順次形成する。その後、アンドープＡｌＧａＮ層１０４のゲート領域上に、ｐ型ＮｉＯ層３０５を形成する。その後、ｐ型ＮｉＯ層３０５上に、金属層１０７を形成する。
次に、アンドープＡｌＧａＮ層１０４上に、ｐ型ＮｉＯ層３０５及び金属層１０７を覆うように、絶縁体層３１０を形成する。その後、例えばミリング等により、絶縁体層３１０におけるソース部（後工程にてソース電極が形成される部分）及びドレイン部（後工程にてドレイン電極が形成される部分）に形成された部分を除去する。これにより、アンドープＡｌＧａＮ層１０４のソース部及びドレイン部を露出する。
次に、アンドープＡｌＧａＮ層１０４のソース部上に、ソース電極１０８を形成すると共に、アンドープＡｌＧａＮ層１０４のドレイン部上に、ドレイン電極１０９を形成する。それと共に、絶縁体層３１０における金属層１０７上に形成された部分上から、絶縁体層３１０におけるｐ型ＮｉＯ層３０５とドレイン電極１０９との間に形成された部分上まで延設するように、ゲート電極３１１を形成する。このように、ソース電極１０８、ドレイン電極１０９及びゲート電極３１１が、互いに同一の材料からなる場合、ソース電極１０８、ドレイン電極１０９及びゲート電極３１１を、互いに同一の工程で形成することができるため、半導体プロセス工程数の削減が可能となる。
さらに、ゲート電極３１１が、ゲート領域からドレイン領域まで延設するように形成されているため、ゲート電極３１１が、ゲート電極の役割だけでなく、フィールドプレート電極の役割も担うことが可能となり、フィールドプレート電極の形成工程を削減することが可能となる。
なお、本実施形態では、半導体装置の製造方法の説明を省略するが、本実施形態に係る半導体装置は、第１の実施形態における第１〜第３の方法と同様の方法により、製造することができる。即ち、本実施形態では、第１の実施形態におけるゲート電極及びフィールドプレート電極の形成工程において、フィールドプレート電極を形成せずに、ゲート領域からドレイン領域まで延設するゲート電極を形成すればよい。
また、本実施形態では、図１１に示すように、アンドープＡｌＧａＮ層１０４に凹部を設けない場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第１の実施形態の変形例のように、アンドープＡｌＧａＮ層に凹部を形成し、凹部を埋め込むようにｐ型ＮｉＯ層を形成してもよい。このようにすると、第１の実施形態の変形例と同様の効果を得ることができる。
なお、第１の実施形態及びその変形例、並びに第２の実施形態において、サファイア基板１０１の代わりに、例えば、Ｓｉ基板、ＳｉＣ基板又はＧａＮ基板等を用いてもよい。
また、第１の実施形態及びその変形例、並びに第２の実施形態では、金属層１０７を、ｐ型半導体層（具体的には、第１の実施形態及びその変形例：ｐ型ＡｌＧａＮ層１０５，２０５，第２の実施形態：ｐ型ＮｉＯ層３０５）の上面にのみ接するように形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、金属層を、ｐ型半導体層の上面からｐ型半導体層の側面まで延設するように形成する、又は金属層を、ｐ型半導体層の上面からアンドープＡｌＧａＮ層の上面まで延設するように形成してもよい。
また、第１の実施形態及びその変形例、並びに第２の実施形態では、導電層として、金属層からなる導電層を用い、金属層を構成する金属として、Ｐｄ又はＷＳｉを用いた場合を具体例に挙げて説明したが、Ｐｄ又はＷＳｉの代わりに、例えば、Ｎｉ、Ｔｉ又はＡｌ等の金属を用いてもよい。また、金属層からなる導電層の代わりに、高キャリア濃度半導体層からなる導電層を用いてもよい。高キャリア濃度半導体層を構成する半導体としては、例えば、ｎ型ＧａＮ、ｎ型ＺｎＯ、ｎ型Ｓｉ、ｐ型ＧａＮ、ｐ型ＮｉＯ又はｐ型Ｓｉ等が挙げられる。高キャリア濃度半導体層のキャリア濃度は、１×１０18ｃｍ-3以上であることが好ましい。
また、第１の実施形態及びその変形例、並びに第２の実施形態では、第２の半導体層として、チャネル領域と逆導電型の第２の半導体層（具体的には、ｐ型半導体層）を用いる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第１の窒化物半導体層の最表層（言い換えれば、第１の窒化物半導体層のうち第２の半導体層と接する層）よりもバンドギャップが小さいアンドープの第２の半導体層を用いてもよい。
本発明は、窒化物半導体を用いたノーマリオフ型のトランジスタを備えた半導体装置において、ゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させることが可能となるので、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能なトランジスタを備えた半導体装置に有用である。
１０１ 基板
１０２ ＡｌＮバッファ層
１０３ アンドープＧａＮ層
１０４ アンドープＡｌＧａＮ層
１０４Ｓ 第１の窒化物半導体層
１０５，２０５ ｐ型ＡｌＧａＮ層（第２の半導体層）
３０５ ｐ型ＮｉＯ層（第２の半導体層）
１０６ イオン注入領域
１０７，１０７Ｘ，１０７Ｙ 金属層（導電層）
１０８ ソース電極
１０９ ドレイン電極
１１０，１１０ａ，１１０ｂ，３１０ 絶縁体層
１１１，３１１ ゲート電極
１１２ フィールドプレート電極
１１３ 保護膜
１１４ 凹部

Claims (8)

  1. 基板と、
    前記基板の上に積層された複数の窒化物半導体層からなり、且つチャネル領域を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に選択的に形成され、且つ前記第１の窒化物半導体層からみて突起となる、前記チャネル領域と逆導電型の第２の半導体層と、
    前記第２の半導体層に接するように形成され、キャリア濃度が１×１０18ｃｍ-3以上の高キャリア濃度半導体層からなる導電層と、
    前記導電層の上に形成された絶縁体層と、
    前記絶縁体層の上で且つ前記第２の半導体層の上方に形成されたゲート電極と、
    前記第２の半導体層の両側方に形成されたソース電極及びドレイン電極とを備えていることを特徴とする半導体装置。
  2. 前記絶縁体層の上に形成されたフィールドプレート電極をさらに備えていることを特徴とする請求項１に記載の半導体装置。
  3. 前記フィールドプレート電極は、前記ゲート電極及び前記ソース電極のうち少なくとも一方の電極に電気的に接続されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記ゲート電極は、前記絶縁体層における前記導電層の上に形成された部分の上に形成されており、
    前記フィールドプレート電極は、前記ゲート電極における前記ドレイン電極側の側面に接するように形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記ゲート電極は、前記絶縁体層における前記導電層の上に形成された部分の上から、前記絶縁体層における前記第２の半導体層と前記ドレイン電極との間に形成された部分の上まで延設するように形成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記ソース電極、前記ドレイン電極及び前記ゲート電極は、互いに同一の材料により形成されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記チャネル領域におけるキャリアは、電子であり、
    前記第２の半導体層は、ｐ型半導体により形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記第１の窒化物半導体層は、キャリア走行層及びキャリア供給層を含み、
    前記キャリア走行層は、前記キャリア供給層よりもバンドギャップが小さいことを特徴とする請求項１〜７のうちいずれか１項に記載の半導体装置。
JP2009175621A 2009-07-28 2009-07-28 半導体装置 Expired - Fee Related JP5595685B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009175621A JP5595685B2 (ja) 2009-07-28 2009-07-28 半導体装置
PCT/JP2010/004515 WO2011013306A1 (ja) 2009-07-28 2010-07-12 半導体装置
US13/356,156 US8692292B2 (en) 2009-07-28 2012-01-23 Semiconductor device including separated gate electrode and conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009175621A JP5595685B2 (ja) 2009-07-28 2009-07-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2011029506A JP2011029506A (ja) 2011-02-10
JP5595685B2 true JP5595685B2 (ja) 2014-09-24

Family

ID=43528980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175621A Expired - Fee Related JP5595685B2 (ja) 2009-07-28 2009-07-28 半導体装置

Country Status (3)

Country Link
US (1) US8692292B2 (ja)
JP (1) JP5595685B2 (ja)
WO (1) WO2011013306A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5757746B2 (ja) * 2011-02-14 2015-07-29 新日本無線株式会社 窒化物半導体装置
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
WO2013011617A1 (ja) 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP6014984B2 (ja) * 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6004319B2 (ja) * 2012-04-06 2016-10-05 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
KR101963227B1 (ko) * 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
KR101946009B1 (ko) * 2012-10-11 2019-02-08 삼성전자주식회사 고전자이동도 트랜지스터 및 그 구동방법
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
WO2018089851A2 (en) 2016-11-11 2018-05-17 Modernatx, Inc. Influenza vaccine
US11576961B2 (en) 2017-03-15 2023-02-14 Modernatx, Inc. Broad spectrum influenza virus vaccine
WO2018170347A1 (en) 2017-03-17 2018-09-20 Modernatx, Inc. Zoonotic disease rna vaccines
JP2018182247A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP7398885B2 (ja) * 2019-05-30 2023-12-15 ローム株式会社 窒化物半導体装置およびその製造方法
CN112447838A (zh) * 2019-09-03 2021-03-05 中国科学院上海硅酸盐研究所 一种基于p型Ni1-xLixO盖帽层的HEMT器件异质结构及其制备方法和应用
WO2021217651A1 (en) 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法
US20230207640A1 (en) * 2021-12-29 2023-06-29 Nxp Usa, Inc. Transistor gate structure with insulating layer and method of fabrication therefor
CN115219578B (zh) * 2022-07-20 2023-11-17 江南大学 一种用于检测新冠病毒的GaN传感器及检测方法
CN117410327B (zh) * 2023-01-13 2024-06-07 北京大学 一种高动态稳定性的GaN器件
WO2024203285A1 (ja) * 2023-03-30 2024-10-03 ローム株式会社 窒化物半導体装置
CN119364800A (zh) * 2024-12-18 2025-01-24 西安电子科技大学广州研究院 p-GaN栅HEMT器件、制备方法、芯片及电子设备

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP2001102565A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 半導体装置及びその製造方法
JP2001217257A (ja) * 2000-01-31 2001-08-10 Sony Corp 半導体装置およびその製造方法
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
US6933544B2 (en) 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
KR100573720B1 (ko) 2003-01-29 2006-04-26 가부시끼가이샤 도시바 전력 반도체소자
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7098490B2 (en) * 2003-06-02 2006-08-29 Hrl Laboratories, Llc GaN DHFET
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4790607B2 (ja) * 2004-04-27 2011-10-12 パナソニック株式会社 Ｉｉｉ族元素窒化物結晶製造装置およびｉｉｉ族元素窒化物結晶製造方法
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
EP1901341A4 (en) * 2005-06-10 2009-07-15 Nec Corp FIELD EFFECT TRANSISTOR
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
US7728355B2 (en) * 2005-12-30 2010-06-01 International Rectifier Corporation Nitrogen polar III-nitride heterojunction JFET
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7629627B2 (en) * 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008053312A (ja) * 2006-08-22 2008-03-06 Toyota Motor Corp 半導体装置
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
US7838904B2 (en) 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2008305894A (ja) * 2007-06-06 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5534661B2 (ja) * 2008-09-11 2014-07-02 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2011013306A1 (ja) 2011-02-03
US8692292B2 (en) 2014-04-08
JP2011029506A (ja) 2011-02-10
US20120119261A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5595685B2 (ja) 半導体装置
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5469098B2 (ja) 電界効果トランジスタ及びその製造方法
US8129748B2 (en) Nitride semiconductor device and method for fabricating the same
JP5179023B2 (ja) 電界効果トランジスタ
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US8716756B2 (en) Semiconductor device
JP4940557B2 (ja) 電界効果トランジスタ及びその製造方法
US7465968B2 (en) Semiconductor device and method for fabricating the same
US9680001B2 (en) Nitride semiconductor device
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
CN103972284A (zh) 半导体器件
WO2010064383A1 (ja) 電界効果トランジスタ及びその製造方法
JP5779284B2 (ja) スイッチング素子
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP2011029507A (ja) 半導体装置
US20190237551A1 (en) Nitride semiconductor device
JP2011066464A (ja) 電界効果トランジスタ
JP2011142358A (ja) 窒化物半導体装置
JP2013239735A (ja) 電界効果トランジスタ
JP2010267881A (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140806

R151 Written notification of patent or utility model registration

Ref document number: 5595685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees