[go: up one dir, main page]

JP4816647B2 - 回路モジュールの製造方法および回路モジュール - Google Patents

回路モジュールの製造方法および回路モジュール Download PDF

Info

Publication number
JP4816647B2
JP4816647B2 JP2007546373A JP2007546373A JP4816647B2 JP 4816647 B2 JP4816647 B2 JP 4816647B2 JP 2007546373 A JP2007546373 A JP 2007546373A JP 2007546373 A JP2007546373 A JP 2007546373A JP 4816647 B2 JP4816647 B2 JP 4816647B2
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
shield layer
hole
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007546373A
Other languages
English (en)
Other versions
JPWO2007060784A1 (ja
Inventor
誠 河岸
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007546373A priority Critical patent/JP4816647B2/ja
Publication of JPWO2007060784A1 publication Critical patent/JPWO2007060784A1/ja
Application granted granted Critical
Publication of JP4816647B2 publication Critical patent/JP4816647B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、部品内蔵基板を用いた回路モジュール、特に電磁シールド機能を備えた回路モジュールおよびその製造方法に関するものである。
従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に用いられる電圧制御発振器（ＶＣＯ）やアンテナスイッチなどの回路モジュールにおいて、モジュール基板の上に搭載された回路部品から発生する電磁波の漏洩を防止し、あるいは外部から侵入する電磁波を遮蔽するために、周囲をシールド電極で覆った構造の回路モジュールが知られている。
図１２は電磁シールド機能を持つ回路モジュールの一例であり、配線基板６０の表面にグランド電極６１や入出力電極６２が形成され、裏面に端子電極６３が形成されている。配線基板６０の内部にはインナービア６４や内部配線６５が形成されている。回路部品６６をグランド電極６１や入出力電極６２にはんだまたは導電性接着剤などの導電性接合材６７で接合した後、回路部品６６を包み込むように配線基板６０の上を絶縁樹脂層６８で覆い、絶縁樹脂層６８の外表面および配線基板６０の周面を電磁シールド層６９で覆ったものである。
このような構造の回路モジュールを量産性よく製造するには、集合基板状態の配線基板６０を準備し、その配線基板６０に回路部品６６を搭載し、絶縁樹脂層６８で封止した後、子基板に分割し、その後で電磁シールド層６９を設けることになる。絶縁樹脂層６８の上面については、集合基板状態でシールド層６９を形成することが可能であるが、絶縁樹脂層６８と配線基板６０の側面については、子基板に分割した後で形成しなければならない。その結果、生産性が悪く、品質ばらつきも発生しやすいという問題がある。
特許文献１には、部品搭載面の四方を覆うシールド層が形成され、かつ生産性に優れた回路モジュールが提案されている。
図１３は特許文献１に示された回路モジュールの製造工程の一例である。
まず集合基板状態の多層配線基板７０を準備し（ａ）、この配線基板７０に対してはんだまたは導電性接着剤７１を印刷し（ｂ）、回路部品７２を実装し（ｃ）、絶縁樹脂層７３を形成し（ｄ）、上面にシールド層７４を形成した後、熱処理にて絶縁樹脂層７３を硬化させ（ｅ）、隣接する子基板との境界部において配線基板７０上のグランド電極７５が露出する高さまで絶縁樹脂層７３に切断溝７６を設け（ｆ）、切断溝７６に導電性物質７７を充填して熱硬化させ（ｇ）、その後で切断溝７６にそって切断溝７６の幅より薄いブレードで切断することで、個片化するものである。
ところが、上記構造の回路モジュールの場合、シールド用の導電性物質を充填するための切断溝の深さは、配線基板の表面に形成されたグランド電極が露出する面までである。配線基板７０を掘り込むような深さにすることも可能だが、導電性物質の充填時における集合基板の機械的強度を確保するため、切断溝の深さをあまり深くできない。そのため、配線基板の厚みをあまり薄くできず、配線基板の側面にシールド層が形成されない部分が発生する。そのため、十分なシールド性が得られないという問題がある。
また、特許文献１の場合のように切断溝の深さを配線基板の表面に形成されたグランド電極が露出する高さに正確に一致させるのは容易ではなく、グランド電極を傷つけたり、切断してしまう可能性があり、生産性を低下させる原因となる。
特開２００５−１５９２２７号公報
そこで、本発明の好ましい実施形態の目的は、製造が容易で、かつ良好なシールド性を得ることができる回路モジュールの製造方法および回路モジュールを提供することにある。
本発明の好ましい実施形態にかかる回路モジュールの第１の製造方法として、子基板を集合してなる集合基板状態のモジュール基板を準備する工程と、上記モジュール基板上に回路部品を実装する工程と、上記回路部品を包み込むように上記モジュール基板の上面全面に絶縁樹脂層を形成する工程と、絶縁樹脂層の上面に第１シールド層を形成する工程と、上記モジュール基板および絶縁樹脂層の子基板境界線の一部に、厚み方向に延びる第１の貫通穴を形成する工程と、上記第１の貫通穴の内面に第１シールド層と接続された第１電極膜を形成する工程と、上記第１の貫通穴に充填材を充填する工程と、上記モジュール基板および絶縁樹脂層の子基板境界線の残部に、厚み方向に延びる第２の貫通穴を形成する工程と、上記第２の貫通穴の内面に第１シールド層および上記第１電極膜と接続された第２電極膜を形成する工程と、上記第１の貫通穴に充填された充填材を子基板境界線に沿って切断し、子基板に分割する工程と、を含む方法を提案する。
本発明の好ましい実施形態にかかる回路モジュールの第２の製造方法として、子基板を集合してなる集合基板状態のモジュール基板を準備する工程と、上記モジュール基板上に回路部品を実装する工程と、上記回路部品を包み込むように上記モジュール基板の上面全面に絶縁樹脂層を形成する工程と、絶縁樹脂層の上面に第１シールド層を形成する工程と、上記モジュール基板および絶縁樹脂層の子基板境界線の一部に、厚み方向に延びる第１の貫通穴を形成する工程と、上記第１の貫通穴に導電性の充填材を充填する工程と、上記モジュール基板および絶縁樹脂層の子基板境界線の残部に、厚み方向に延びる第２の貫通穴を形成する工程と、上記第２の貫通穴の内面に第１シールド層および上記導電性の充填材と接続された電極膜を形成する工程と、上記第１の貫通穴に充填された導電性の充填材を子基板境界線に沿って切断し、子基板に分割する工程と、を含む方法を提案する。
ここで、第１の製造方法について説明する。まず集合基板状態のモジュール基板を準備し、モジュール基板上に回路部品を実装する。次に、回路部品を包み込むようにモジュール基板の上面全面に絶縁樹脂層を形成し、絶縁樹脂層の上面に第１シールド層を形成する。絶縁樹脂層および第１シールド層の形成方法としては、例えばＢステージ（半硬化）状態の絶縁樹脂層を、その上面に第１シールド層となる金属箔を配してモジュール基板上に圧着し、硬化させてもよいし、モジュール基板上に絶縁樹脂をモールドし、硬化させた後で、絶縁樹脂層の上面に第１シールド層となる電極を無電解めっき等によって形成してもよい。そのほか、絶縁樹脂層および第１シールド層の形成方法は任意である。
次に、一体的に固着されたモジュール基板および絶縁樹脂層の子基板境界線の一部に、厚み方向に延びる第１の貫通穴を形成する。この貫通穴は、パンチング、ドリル、レーザーなどによって簡単に形成できる。貫通穴の位置および形状は任意であるが、例えば子基板の４つのコーナー部に相当する位置に穴を形成してもよいし、対向する２辺に相当する位置に長孔を形成してもよい。次に、貫通穴の内面に第１シールド層と接続された第１電極膜を形成する。この電極膜は、無電解めっき等の公知の方法で少なくとも第１シールド層の縁部に重なるように形成すればよい。次に、第１の貫通穴に充填材を充填する。この充填材は子基板間の架橋材としての役割を有するものであり、硬化状態で所定の固定強度を有し、かつ後でカットしやすいものがよく、例えば樹脂材料やはんだなどを用いることができる。
次に、モジュール基板および絶縁樹脂層の子基板境界線の残部に、厚み方向に延びる第２の貫通穴を形成する。第１の貫通穴が子基板のコーナー部に相当する位置に形成された穴である場合には、第２の貫通穴は子基板の４辺に相当する位置に形成された長孔とすればよく、第１の貫通穴が子基板の対向する２辺に相当する位置に形成された長穴である場合には、第２の貫通穴は子基板の他の２辺に相当する位置に形成された長孔とすればよい。第２の貫通穴の形成によって、集合基板が子基板に分離する恐れが生じるが、上記のように子基板同士が第１の貫通穴に充填された充填材で連結されているので、分離することがない。この状態で、第２の貫通穴の内面に第１シールド層および第１電極膜と接続された第２電極膜を形成する。この第２電極膜も、第１電極膜と同様の方法で形成すればよい。最後に、子基板同士を連結している第１の貫通穴に充填された充填材を子基板境界線に沿って切断することによって、子基板に分割する。
上記のように、子基板に分割した状態において、その上面（絶縁樹脂層の上面）は第１シールド層によって覆われており、側面は第１シールド層に電気的に接続された第２シールド層（第１電極膜および第２電極膜）によって全面が覆われている。そのため、従来のように集合基板状態ではモジュール基板の周面にシールド層を形成できないという問題を解消でき、シールド性に優れた回路モジュールを得ることができる。また、子基板に分割する前の段階で第１シールド層および第２シールド層が既に完成しているので、子基板に分割した後でシールド層を形成する必要がなく、子基板状態での後加工が不要になる。さらに、集合基板状態で加工される側面シールド形成用の穴はいずれも貫通穴であるから、特許文献１の切断溝のように、深さを厳密に管理する必要がなく、電極を傷つけることもない。
次に、第２の製造方法について説明する。第１の製造方法では、第１の貫通穴の内面に第１電極膜を形成した後、第１の貫通穴に架橋材として充填材を充填する方法を用いているのに対し、第２の製造方法では、第１の貫通穴に電極膜を形成せずに導電性の充填材を充填している点で相違する。つまり、導電性の充填材が、第２シールド層の一部を構成するとともに、第２の貫通穴を形成しその内面に電極膜を形成するまでの間、子基板を連結状態で保持する架橋材としての役割を有するものである。導電性の充填材としては、例えば導電性樹脂組成物を用いることができる。この場合は、第１の貫通穴に充填された導電性の充填材と第２の貫通穴の内面に形成された電極膜とで第２シールド層が構成されることになる。
第２の製造方法では、第１の製造方法における第１電極膜の形成と充填材の充填という２段階の工程を、導電性の充填材の充填という１段階の工程に削減できるという利点がある。
第１の貫通穴を子基板のコーナー部に相当する位置に形成し、第２の貫通穴を子基板の４辺に相当する位置に形成し、第１の製造方法を用いて回路モジュールを製造した場合には、モジュール基板および絶縁樹脂層の４つのコーナー部に厚み方向に延びる凹溝が形成され、凹溝の内面に第２シールド層の一部を構成する電極膜が形成され、凹溝には、電極膜を被覆するように充填材が充填された構造となる。同様に、第２の製造方法を用いて回路モジュールを製造した場合には、モジュール基板および絶縁樹脂層の４つのコーナー部には厚み方向に延びる凹溝が形成され、凹溝に第２シールド層の一部を構成する導電性の充填材が充填された構造となる。なお、逆に第１の貫通穴を子基板の４辺に相当する位置に形成し、第２の貫通穴を４つのコーナー部に形成する方法でも構わない。
一方、第１の貫通穴を子基板の対向する２辺に相当する位置に形成し、第２の貫通穴を子基板の他の２辺に相当する位置に形成し、第１の製造方法を用いて回路モジュールを製造した場合には、モジュール基板および絶縁樹脂層の対向する２辺の側面に第２シールド層の一部を構成する電極膜が露出し、上記２辺以外の２辺の側面には第２シールド層の他部を構成する電極膜が形成され、上記電極膜は充填材によって被覆された構造となる。同様に、第２の製造方法を用いて回路モジュールを製造した場合には、モジュール基板および絶縁樹脂層の対向する２辺の側面に第２シールド層の一部を構成する電極膜が露出し、上記２辺以外の２辺の側面は第２シールド層の他部を構成する導電性の充填材によって被覆された構造となる。
モジュール基板の下面にグランド端子電極を形成し、第２シールド層の下端部をグランド端子電極と接続してもよい。これにより、回路モジュールをマザーボード等の実装基板に実装したとき、回路モジュールのシールド層を容易にグランド電位に接続することができる。
電極膜は無電解めっきにより形成するのがよい。めっきにより、複数の集合基板に対して同時に処理を行うことができ、かつほぼ均一な厚みの電極膜を形成できる利点がある。
充填材は熱硬化性樹脂を含むものであるのが好ましい。エポキシ樹脂などの熱硬化性樹脂は、硬化状態において高い強度を有するので、子基板同士を連結する架橋材として好ましい。
 発明の好ましい実施形態の効果
以上のように、本発明に係る回路モジュールの製造方法によれば、子基板に分割する前の段階で第１シールド層および第２シールド層が既に完成しているので、子基板に分割した後でシールド層を形成する必要がなく、生産性を大幅に向上させることができる。さらに、集合基板状態で加工される側面シールド形成用の穴はいずれも貫通穴であるから、従来の切断溝のように、深さを厳密に管理する必要がなく、電極を傷つけることもない。そのため、生産性がさらに向上するという効果を有する。
また、本発明に係る回路モジュールによれば、裏面以外の全面にシールド層を形成できるため、回路部品や内部配線等からの輻射及び外来ノイズに対して完全なるシールド効果が得られ、不具合の発生を最小限に抑えることが可能となる。
本発明にかかる回路モジュールの第１実施例の断面図である。 図１のII−II線断面図である。 図１に示す回路モジュールのモジュール基板の底面図である。 図１に示す回路モジュールの製造工程の前半を示す平面図である。 図１に示す回路モジュールの製造工程の後半を示す平面図である。 図１に示す回路モジュールの製造工程を示す断面図である。 本発明にかかる回路モジュールの第２実施例の断面図である。 図６のVII −VII 線断面図である。 図６に示す回路モジュールのモジュール基板の底面図である。 図６に示す回路モジュールの製造工程の前半を示す平面図である。 図６に示す回路モジュールの製造工程の後半を示す平面図である。 本発明にかかる回路モジュールの第３実施例の断面図である。 本発明にかかる回路モジュールの第４実施例の断面図である。 従来の回路モジュールの一例の断面図である。 従来の回路モジュールの他の例の製造工程図である。
以下に、本発明の実施の形態を、実施例を参照して説明する。
図１〜図３は本発明にかかる回路モジュールの第１実施例を示す。図１は図２の階段状切断線（Ｉ−Ｉ線）に沿った断面図であり、図２は図１のII−II線に沿った断面図であり、図３は底面図である。
回路モジュールＡは、樹脂多層基板などの絶縁性基板よりなる四角形のモジュール基板１を備えている。モジュール基板１の上面には入出力用などの配線電極２とグランド電極３とが形成され、これら電極２，３に対してパワーアンプ用トランジスタのような能動部品やコンデンサのような受動部品などの回路部品４が接続されている。図２に示す配線電極２およびグランド電極３のパターン形状は一例に過ぎず、電極２，３に接続される回路部品４も図示のものに限るものではない。また、モジュール基板１は単層構造であってもよい。
グランド電極３は、ビアホール導体５を介してモジュール基板１の裏面中央部に形成されたシールド電極６に接続されている。シールド電極６はモジュール基板１の裏面に形成されたソルダレジスト膜７によって覆われている。モジュール基板１の裏面外周部には、シールド電極６を取り囲むように端子電極８が環状に配列されており、端子電極８はビアホール導体９ａ，９ｂおよび、内部電極１０を介してモジュール基板１の上面に形成された配線電極２と接続されている。なお、すべての端子電極８が配線電極２と接続されている必要はなく、一部がグランド電極３や他の電極と接続されていてもよい。モジュール基板１の裏面コーナー部にはグランド端子電極１１が形成されており、これらグランド端子電極１１は、側面シールド層（第２シールド層）１２を介して後述する絶縁樹脂層２０の上面に形成された上面シールド層２１と接続されている。モジュール基板１の裏面に露出する側面シールド層１２の下端は、枠状に形成されたソルダレジスト膜１３によって覆われている。
モジュール基板１の上面には、回路部品４を包み込むように絶縁樹脂層２０が形成されている。絶縁樹脂層２０は例えば熱硬化性樹脂または熱硬化性樹脂と無機フィラーとの混合物よりなる樹脂組成物であり、絶縁樹脂層２０の厚みは回路部品４の最大高さより厚く、上面は平坦面に形成されている。絶縁樹脂層２０の上面には、銅箔などよりなる上面シールド層（第１シールド層）２１が形成されている。
モジュール基板１の側面および絶縁樹脂層２０の側面は面一状に形成されており、これら側面には連続的に電極膜１２ａが形成されている。この電極膜１２ａはめっきなどにより形成される。また、モジュール基板１および絶縁樹脂層２０のコーナー部には、１／４円弧状の凹溝１４が厚さ方向に連続的に形成されており、この凹溝１４の内面には電極膜１２ｂがめっき等により形成されている。この電極膜１２ｂは電極膜１２ａと接続されており、両電極膜１２ａ，１２ｂは側面シールド層１２を構成している。側面シールド層１２は回路モジュールＡの側面全周（全面）を覆っており、かつ絶縁樹脂層２０の上面に形成された上面シールド層２０とも全周に渡って接続されている。
上記凹溝１４には充填材１５が充填されており、電極膜１２ｂを覆っている。充填材１５としては、熱硬化性樹脂、常温硬化性樹脂、はんだ等を用いることができ、好ましくはモジュール基板１または絶縁樹脂層２０と同種の樹脂がよい。
上記のように、回路モジュールＡの裏面を除く全面がシールド層１２，２１によって覆われているため、回路部品４や内部配線等からの輻射及び外来ノイズに対して十分なシールド効果が得られる。さらに、回路モジュールＡの裏面中央部にもシールド電極６が形成されているので、さらにシールド性が良好となる。
ここで、上記構成よりなる回路モジュールの製造方法の一例を、図４Ａ，図４Ｂおよび図５を参照して説明する。図４Ａ，図４Ｂは平面図であり、図５は図１と同様の階段状切断線に沿った断面図である。
図４Ａの（ａ）および図５の（ａ）は、予め上面に回路部品４を搭載したモジュール基板１を準備した状態を示す。このモジュール基板１は境界線ＢＬにそって分割される子基板を複数個集合した集合基板である。なお、回路部品４の実装方法は、はんだ付けに限らず、バンプを用いてフェースダウン実装してもよいし、回路部品４を固定した後、ワイヤボンディングしてもよい。
図４Ａの（ｂ）および図５の（ｂ）は、モジュール基板１の上面全面に回路基板４を包み込むように絶縁樹脂層２０を形成し、その上面に上面シールド層２１を形成した状態を示す。絶縁樹脂層２０および上面シールド層２１の形成方法としては、例えばＢステージ（半硬化）状態の絶縁樹脂層２０を、その上面に上面シールド層２１となる金属箔を配してモジュール基板１上に圧着し、硬化させてもよいし、モジュール基板１上に絶縁樹脂をモールドし、硬化させた後で、この絶縁樹脂層２０の上面に上面シールド層２１を無電解めっき等によって形成してもよい。そのほか、絶縁樹脂層２０および上面シールド層２１の形成方法は任意である。
図４Ａの（ｃ）および図５の（ｃ）は、モジュール基板１および絶縁樹脂層２０に対して、子基板のコーナー部に対応する位置に厚み方向に貫通する第１貫通穴１６を形成した状態を示す。ここでは、第１貫通穴１６を丸穴としたが、角穴や十字状の穴であってもよい。第１貫通穴１６は、パンチング、ドリル、レーザーなどによって形成される。次に、第１貫通穴１６の内面に電極膜１２ｂを無電解めっき等によって形成し、上面シールド層２１と接続する。
図４Ｂの（ｄ）および図５の（ｄ）は、第１貫通穴１６の中に充填材１５を充填した状態を示す。充填材１５を充填した後、これを硬化させる。
図４Ｂの（ｅ）および図５の（ｅ）は、モジュール基板１および絶縁樹脂層２０に対して、境界線ＢＬに沿って、換言すると子基板の４辺に対応する位置に、厚み方向に貫通する第２貫通穴１７を形成した状態を示す。第２貫通穴１７は、第１貫通穴１６の直径より幅狭な長孔形状であり、第２貫通穴１７の両端部はそれぞれ第１貫通穴１６に充填された充填材１５まで達している。つまり、第１貫通穴１６の内面に形成された電極膜１２ｂを切断した位置まで延びている。但し、子基板同士が連結状態を維持できるように、第２貫通穴１７の端部が第１貫通穴１６の中心部まで達しない位置で終端とする必要がある。第１貫通穴１６は、パンチング、スライシング、レーザーなどによって形成される。
第１貫通穴１６を形成した後、第２貫通穴１７の内面に上面シールド層２１および電極膜１２ｂと接続される電極膜１２ａを無電解めっき等によって形成する。電極膜１２ａを形成する際、子基板は充填材１５によって連結状態で維持されるので、集合基板状態で電極膜１２ａを形成できる。なお、電極膜１２ａを形成した後、図５の（ｅ）に示すように、必要に応じてモジュール基板１の裏面にソルダレジスト膜７，１３を形成する。
図４Ｂの（ｆ）および図５の（ｆ）は、モジュール基板１および絶縁樹脂層２０を、子基板（回路モジュールＡ）に分割した状態を示す。分割に際して、子基板Ａを連結している充填材１５だけをカットすればよいので、レーザー等によって簡単に分離できる。
上記のように、集合基板状態（子基板に分割する前の段階）で、上面シールド層２１および側面シールド層１２（電極膜１２ａおよび１２ｂ）が既に完成しているので、子基板に分割した後でシールド層を形成する必要がなく、生産性を大幅に向上させることができる。しかも、集合基板状態で加工される穴はいずれも貫通穴１６，１７であるから、従来の切断溝のように深さを厳密に管理する必要がなく、電極を傷つけることもない。
図６〜図８は回路モジュールの第２実施例を示す。なお、第１実施例と同一部分あるいは対応部分には同一符号を付して重複説明を省略する。図６は図７の階段状切断線（VI−VI線）に沿った断面図であり、図７は図６のVII −VII 線に沿った断面図であり、図８は底面図である。
この回路モジュールＢでは、対向する２辺に電極膜１２ｃが形成され、他の２辺に電極膜１２ｄが形成され、これら電極膜１２ｃ，１２ｄで側面シールド層１２が形成されている点で、第１実施例の回路モジュールＡと相違している。電極膜１２ｃは外部に露出しているが、電極膜１２ｄは充填材３０によって覆われている。
図９Ａ，図９Ｂに第２実施例における回路モジュールＢの製造方法を示す。図９Ａの（ａ）および（ｂ）は、図４Ａの（ａ）および（ｂ）と同様である。
図９Ａの（ｃ）は、モジュール基板１および絶縁樹脂層２０に対して、子基板の対向する２辺に沿って、厚み方向に貫通する第１貫通穴３１を複数本平行に形成した状態を示す。第１貫通穴３１は連続したスリット状の長孔であり、その両端が余白部（マージン部）にかかるように形成するのがよい。第１貫通穴３１は、パンチング、ブレードを用いたスライシング、レーザーなどによって形成される。次に、第１貫通穴３１の内面に電極膜１２ｄを無電解めっき等によって形成し、上面シールド層２１と接続する。
図９Ｂの（ｄ）は、第１貫通穴３１の中に充填材３０を充填し、硬化させた状態を示す。
図９Ｂの（ｅ）は、モジュール基板１および絶縁樹脂層２０に対して、第１貫通穴３１に対して直交方向に、つまり子基板の他の２辺に沿って、厚み方向に貫通する第２貫通穴３２を形成した状態を示す。第２貫通穴３２の両端は、両側の第１貫通穴３１に充填された充填材３０まで達している。つまり、第１貫通穴３１の内面に形成された電極膜１２ｄを切断した位置まで延びている。但し、集合基板を分断しないように、第２貫通穴３２の端部が余白部（マージン部）の途中または手前で終端とする必要がある。第２貫通穴３２も第１貫通穴３１と同様の方法で形成される。
第２貫通穴３２の内面に上面シールド層２１および電極膜１２ｄと接続される電極膜１２ｃを無電解めっき等によって形成する。電極膜１２ｃを形成する際、子基板は充填材３０によって連結状態で維持されるので、集合基板状態で電極膜１２ｃを形成できる。なお、電極膜１２ｃを形成した後、必要に応じてモジュール基板１の裏面にソルダレジスト膜７，１３を形成する。
図９Ｂの（ｆ）は、モジュール基板１および絶縁樹脂層２０を、子基板（回路モジュールＢ）に分割した状態を示す。すなわち、第１貫通穴３１に充填された充填材３０を分断するように、第１貫通穴３１に沿って切断することで、回路モジュールＢに分割できる。このとき切断する溝は、第１貫通穴３１内面の電極膜１２ｄを傷付けないように、第１貫通穴３１より幅狭な溝とする必要がある。
第２実施例では、第２貫通穴３２を形成した時、子基板は第１貫通穴３１に充填された充填材３０によって連結状態で維持される。つまり、子基板は対向する２辺で連結状態に保持されるので、保持強度が大きく、電極膜１２ｃを形成する際に子基板が誤って分離する恐れを解消できる。
図１０は回路モジュールの第３実施例を示す。なお、第１実施例と同一部分あるいは対応部分には同一符号を付して重複説明を省略する。第１実施例では、第１貫通穴１６の内面に電極膜１２ｂを形成した後、充填材１５を充填したが、第３実施例では、導電性接着剤よりなる充填材４０を使用することで、両者の機能を兼ねるものである。
回路モジュールＣのコーナー部には凹溝１４が形成され、凹溝１４には導電性接着剤よりなる充填材４０が充填されている。充填材４０の上下端部はそれぞれ上面シールド層２１および裏面のグランド端子電極１１と接続されるとともに、両側部が残りの側面に形成された電極膜１２ａとも接続されている。その結果、充填材４０と電極膜１２ａとで側面シールド層が形成される。
導電性の充填材４０の使用方法は、第１実施例における第１貫通穴１６を形成した後、電極膜１２ｂの形成および充填材１５の充填に代えて、導電性の充填材４０を充填するだけである。したがって、第１実施例に比べて工程を削減できる。
図示していないが、第３実施例は第２実施例の構造にも同様に適用できる。この場合には、充填材４０が電極膜１２ｄおよび充填材３０を兼ねることができる。充填材４０の上下端部はそれぞれ上面シールド層２１および裏面のグランド端子電極１１と接続されるとともに、両側部が残りの側面に形成された電極膜１２ｃとも接続される。
図１１は回路モジュールの第４実施例を示す。なお、第１実施例と同一部分あるいは対応部分には同一符号を付して重複説明を省略する。
この実施例の回路モジュールＤでは、第１実施例における部品内蔵層を２段に積層したものである。中間のシールド層５０は側面シールド層１２と接続されている。このように多段に構成することで、回路部品４を高密度に集積できるため、製品を小型化することができる。また、上段の部品内蔵層以外の部品内蔵層に対してもシールド（電磁遮蔽）効果が得られるため、信号漏洩および外部ノイズによる影響をより低減させることが可能となる。

Claims (13)

  1. 子基板を集合してなる集合基板状態のモジュール基板を準備する工程と、
    上記モジュール基板上に回路部品を実装する工程と、
    上記回路部品を包み込むように上記モジュール基板の上面全面に絶縁樹脂層を形成する工程と、
    絶縁樹脂層の上面に第１シールド層を形成する工程と、
    上記モジュール基板および絶縁樹脂層の子基板境界線の一部に、厚み方向に延びる第１の貫通穴を形成する工程と、
    上記第１の貫通穴の内面に第１シールド層と接続された第１電極膜を形成する工程と、
    上記第１の貫通穴に充填材を充填する工程と、
    上記モジュール基板および絶縁樹脂層の子基板境界線の残部に、厚み方向に延びる第２の貫通穴を形成する工程と、
    上記第２の貫通穴の内面に第１シールド層および上記第１電極膜と接続された第２電極膜を形成する工程と、
    上記第１の貫通穴に充填された充填材を子基板境界線に沿って切断し、子基板に分割する工程と、を含む回路モジュールの製造方法。
  2. 子基板を集合してなる集合基板状態のモジュール基板を準備する工程と、
    上記モジュール基板上に回路部品を実装する工程と、
    上記回路部品を包み込むように上記モジュール基板の上面全面に絶縁樹脂層を形成する工程と、
    絶縁樹脂層の上面に第１シールド層を形成する工程と、
    上記モジュール基板および絶縁樹脂層の子基板境界線の一部に、厚み方向に延びる第１の貫通穴を形成する工程と、
    上記第１の貫通穴に導電性の充填材を充填する工程と、
    上記モジュール基板および絶縁樹脂層の子基板境界線の残部に、厚み方向に延びる第２の貫通穴を形成する工程と、
    上記第２の貫通穴の内面に第１シールド層および上記導電性の充填材と接続された電極膜を形成する工程と、
    上記第１の貫通穴に充填された導電性の充填材を子基板境界線に沿って切断し、子基板に分割する工程と、を含む回路モジュールの製造方法。
  3. 上記第１の貫通穴は上記子基板の４つのコーナー部に相当する箇所に形成され、
    上記第２の貫通穴は、上記子基板の４つの辺に相当する箇所に形成される請求項１または２に記載の回路モジュールの製造方法。
  4. 上記第１の貫通穴は上記子基板の対向する２辺に相当する箇所に形成され、
    上記第２の貫通穴は、上記子基板の他の２辺に相当する箇所に形成される請求項１または２に記載の回路モジュールの製造方法。
  5. 上記電極膜はめっきにより形成されたものである請求項１ないし４のいずれか１項に記載の回路モジュールの製造方法。
  6. 上記充填材は熱硬化性樹脂を含むものである請求項１ないし５のいずれか１項に記載の回路モジュールの製造方法。
  7. 表面に回路部品を搭載したモジュール基板と、
    上記回路部品を包み込むように上記モジュール基板の上面全面に形成された絶縁樹脂層と、
    上記絶縁樹脂層の上面に形成された第１シールド層と、
    上記モジュール基板の側面全面および上記絶縁樹脂層の側面全面に連続的に形成され、上端部が上記第１シールド層と接続された第２シールド層と、
    上記モジュール基板および絶縁樹脂層の４つのコーナー部に形成され、厚み方向に延びる凹溝と、
    上記凹溝の内面に形成され、上記第２シールド層の一部を構成する電極膜と、
    上記凹溝に充填され、上記電極膜を被覆する充填材と、を備えることを特徴とする回路モジュール。
  8. 表面に回路部品を搭載したモジュール基板と、
    上記回路部品を包み込むように上記モジュール基板の上面全面に形成された絶縁樹脂層と、
    上記絶縁樹脂層の上面に形成された第１シールド層と、
    上記モジュール基板の側面全面および上記絶縁樹脂層の側面全面に連続的に形成され、上端部が上記第１シールド層と接続された第２シールド層と、
    上記モジュール基板および絶縁樹脂層の対向する２辺の側面に露出し、上記第２シールド層の一部を構成する電極膜と、
    上記２辺以外の２辺の側面に形成され、上記第２シールド層の他部を構成する電極膜と、
    該電極膜を被覆する充填材と、を備えることを特徴とする回路モジュール。
  9. 表面に回路部品を搭載したモジュール基板と、
    上記回路部品を包み込むように上記モジュール基板の上面全面に形成された絶縁樹脂層と、
    上記絶縁樹脂層の上面に形成された第１シールド層と、
    上記モジュール基板の側面全面および上記絶縁樹脂層の側面全面に連続的に形成され、上端部が上記第１シールド層と接続された第２シールド層と、
    上記モジュール基板および絶縁樹脂層の４つのコーナー部に形成され、厚み方向に延びる凹溝と、
    上記凹溝に充填され、上記第２シールド層の一部を構成する導電性の充填材と、を備えることを特徴とする回路モジュール。
  10. 表面に回路部品を搭載したモジュール基板と、
    上記回路部品を包み込むように上記モジュール基板の上面全面に形成された絶縁樹脂層と、
    上記絶縁樹脂層の上面に形成された第１シールド層と、
    上記モジュール基板の側面全面および上記絶縁樹脂層の側面全面に連続的に形成され、上端部が上記第１シールド層と接続された第２シールド層と、
    上記モジュール基板および絶縁樹脂層の対向する２辺の側面に露出し、上記第２シールド層の一部を構成する電極膜と、
    上記２辺以外の２辺の側面に被覆され、上記第２シールド層の他部を構成する導電性の充填材と、を備えることを特徴とする回路モジュール。
  11. 上記モジュール基板の下面にグランド端子電極が形成され、
    上記第２シールド層の下端部が上記グランド端子電極と接続されていることを特徴とする請求項７ないし１０のいずれか１項に記載の回路モジュール。
  12. 上記電極膜はめっきにより形成されたものである請求項７ないし１１のいずれか１項に記載の回路モジュール。
  13. 上記充填材は熱硬化性樹脂を含むものである請求項７ないし１２のいずれか１項に記載の回路モジュール。
JP2007546373A 2005-11-28 2006-09-19 回路モジュールの製造方法および回路モジュール Expired - Fee Related JP4816647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007546373A JP4816647B2 (ja) 2005-11-28 2006-09-19 回路モジュールの製造方法および回路モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005342012 2005-11-28
JP2005342012 2005-11-28
JP2007546373A JP4816647B2 (ja) 2005-11-28 2006-09-19 回路モジュールの製造方法および回路モジュール
PCT/JP2006/318495 WO2007060784A1 (ja) 2005-11-28 2006-09-19 回路モジュールの製造方法および回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2007060784A1 JPWO2007060784A1 (ja) 2009-05-07
JP4816647B2 true JP4816647B2 (ja) 2011-11-16

Family

ID=38067021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546373A Expired - Fee Related JP4816647B2 (ja) 2005-11-28 2006-09-19 回路モジュールの製造方法および回路モジュール

Country Status (4)

Country Link
US (1) US7488903B2 (ja)
JP (1) JP4816647B2 (ja)
CN (1) CN101300911B (ja)
WO (1) WO2007060784A1 (ja)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090000815A1 (en) 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
JP5127315B2 (ja) * 2007-06-22 2013-01-23 パナソニック株式会社 部品内蔵モジュール
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102008031231B4 (de) * 2008-07-02 2012-12-27 Siemens Aktiengesellschaft Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP4525866B2 (ja) * 2008-08-19 2010-08-18 株式会社村田製作所 回路モジュール及びその製造方法
CN101685764B (zh) * 2008-09-23 2011-11-30 海华科技股份有限公司 系统级封装模块结构的制造方法
US8110441B2 (en) 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100139967A1 (en) * 2008-12-08 2010-06-10 Ibiden Co., Ltd. Wiring board and fabrication method therefor
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JP5565548B2 (ja) * 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
JP5387831B2 (ja) * 2009-06-04 2014-01-15 ブラザー工業株式会社 電子機器
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
EP2478530B1 (de) 2009-09-14 2013-06-19 MEAS Deutschland GmbH Verfahren zur herstellung eines elektrischen bauteils und elektrisches bauteil
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2011108929A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 回路基板および回路基板の製造方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN102082980B (zh) * 2009-12-01 2015-04-15 昆山华扬电子有限公司 数字麦克风内嵌屏蔽印制板及其制作工艺
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI491009B (zh) * 2010-10-08 2015-07-01 晶片級電磁干擾屏蔽結構及製造方法
US8520399B2 (en) * 2010-10-29 2013-08-27 Palo Alto Research Center Incorporated Stretchable electronics modules and circuits
KR20120045893A (ko) * 2010-11-01 2012-05-09 삼성전기주식회사 반도체 패키지 모듈
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US8279625B2 (en) 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP5691573B2 (ja) * 2011-02-02 2015-04-01 日本電気株式会社 モジュール部品の製造方法
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP5294353B2 (ja) * 2011-04-15 2013-09-18 Ｎｅｃアクセステクニカ株式会社 電磁波シールド構造
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
US9179538B2 (en) * 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
JP5830291B2 (ja) * 2011-07-22 2015-12-09 Fdk株式会社 電子回路モジュールおよび電子回路モジュールの製造方法
US9155188B2 (en) * 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法
KR20130111780A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
JP6136152B2 (ja) * 2012-09-11 2017-05-31 日本電気株式会社 モジュール部品の製造方法
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
KR101994714B1 (ko) * 2013-05-21 2019-07-01 삼성전기주식회사 고주파 모듈
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
US9433090B2 (en) 2014-03-25 2016-08-30 Microsoft Technology Licensing, Llc Edge plated printed circuit board
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
JP5890073B1 (ja) * 2014-12-12 2016-03-22 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
JP6443458B2 (ja) * 2015-01-30 2018-12-26 株式会社村田製作所 電子回路モジュール
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9997468B2 (en) 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
CN107924877B (zh) * 2015-08-11 2020-08-28 株式会社村田制作所 高频模块及其制造方法
US9974181B2 (en) * 2016-03-24 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with external shield and back-spill barrier for protecting contact pads
JP6728917B2 (ja) 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
JP2017199764A (ja) * 2016-04-26 2017-11-02 京セラ株式会社 モジュール印刷配線板およびその製造方法
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US9922937B2 (en) * 2016-07-30 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Self-shielded die having electromagnetic shielding on die surfaces
US11357105B2 (en) * 2016-08-19 2022-06-07 Nextgin Technology Bv Method for producing a printed circuit board
KR102634389B1 (ko) * 2016-09-07 2024-02-06 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP6711228B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 基板の製造方法
CN108093554A (zh) * 2016-11-21 2018-05-29 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法
JP6900660B2 (ja) * 2016-11-28 2021-07-07 株式会社村田製作所 シールド層を有するモジュール
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
US10937707B2 (en) * 2017-02-22 2021-03-02 Kyocera Corporation Wiring substrate, electronic device, and electronic module
CN111386751B (zh) * 2017-11-02 2023-05-16 株式会社村田制作所 电路模块
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US10985109B2 (en) * 2018-12-27 2021-04-20 STATS ChipPAC Pte. Ltd. Shielded semiconductor packages with open terminals and methods of making via two-step process
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
CN110148681B (zh) * 2019-04-30 2020-06-16 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板及其制造方法、显示器
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
US11935799B2 (en) * 2019-06-25 2024-03-19 Intel Corporation Integrated circuit package lids with polymer features
CN110364444B (zh) * 2019-08-01 2025-01-24 合肥矽迈微电子科技有限公司 三面附金属包封封装结构及其制备方法
WO2021176871A1 (ja) * 2020-03-06 2021-09-10 株式会社村田製作所 モジュール
CN113496990B (zh) * 2020-04-01 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
WO2021205930A1 (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 モジュール
CN113692143B (zh) * 2020-05-19 2023-01-17 鹏鼎控股(深圳)股份有限公司 具有内埋元件的线路板的制作方法
JP7089192B2 (ja) * 2020-05-28 2022-06-22 日亜化学工業株式会社 基板の製造方法
TWI774008B (zh) 2020-06-19 2022-08-11 啟碁科技股份有限公司 封裝結構及其製造方法
CN113838813A (zh) * 2020-06-23 2021-12-24 启碁科技股份有限公司 封装结构及其制造方法
KR102736599B1 (ko) 2020-06-26 2024-12-02 삼성전자주식회사 반도체 모듈
WO2022168478A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 モジュール
CN113691230B (zh) * 2021-08-25 2023-11-28 北京超材信息科技有限公司 声学装置封装结构
CN117133754A (zh) * 2022-05-18 2023-11-28 星科金朋私人有限公司 半导体器件及其制造方法
US12137545B2 (en) * 2022-09-16 2024-11-05 Hewlett Packard Enterprise Development Lp Electromagnetic shield of an integrated circuit package
TWI840976B (zh) * 2022-09-29 2024-05-01 海華科技股份有限公司 電磁屏蔽封裝結構與其製造方法、及電子組件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242526A (ja) * 1997-02-21 1998-09-11 Citizen Electron Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2001313450A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2002094204A (ja) * 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
JP2007043327A (ja) * 2005-08-01 2007-02-15 Star Micronics Co Ltd コンデンサマイクロホン

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567039U (ja) * 1992-02-21 1993-09-03 安藤電気株式会社 上面と下面の外周側面をめっきで導通させた両面プリント板
JP2707996B2 (ja) * 1995-02-24 1998-02-04 日本電気株式会社 混成集積回路装置およびその製造方法
JP4159636B2 (ja) * 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
US6998532B2 (en) 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
JP2005072095A (ja) 2003-08-20 2005-03-17 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
JP2005109306A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP2005159227A (ja) 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2005276980A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
CN1774965A (zh) 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242526A (ja) * 1997-02-21 1998-09-11 Citizen Electron Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2001313450A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2002094204A (ja) * 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
JP2007043327A (ja) * 2005-08-01 2007-02-15 Star Micronics Co Ltd コンデンサマイクロホン

Also Published As

Publication number Publication date
WO2007060784A1 (ja) 2007-05-31
US7488903B2 (en) 2009-02-10
CN101300911B (zh) 2010-10-27
JPWO2007060784A1 (ja) 2009-05-07
CN101300911A (zh) 2008-11-05
US20080210462A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4816647B2 (ja) 回路モジュールの製造方法および回路モジュール
JP4650244B2 (ja) 回路モジュールおよびその製造方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US20050039946A1 (en) Electronic circuit unit and method of manufacturing same
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
WO2012023332A1 (ja) 電子部品及びその製造方法
JP2018046297A (ja) 回路基板
JP2003347741A (ja) 複合多層基板およびそれを用いたモジュール
CN102686053A (zh) 多层布线基板的制造方法
KR102080663B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JPWO2006011508A1 (ja) 複合型電子部品及びその製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP4692152B2 (ja) 回路モジュール及びその製造方法
JP2018201248A (ja) 無線モジュール
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
JP7573040B2 (ja) 配線基体および電子装置
JP2013098529A (ja) 電子部品埋込み型印刷回路基板及びその製造方法
CN115942609A (zh) 具有嵌入其中的电子组件的基板
JP6725378B2 (ja) アンテナモジュール
WO2011024469A1 (ja) 基板製造方法および樹脂基板
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
JP2001291817A (ja) 電子回路装置および多層プリント配線板
WO2017141597A1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6068167B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees