[go: up one dir, main page]

JP5012022B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5012022B2
JP5012022B2 JP2006528605A JP2006528605A JP5012022B2 JP 5012022 B2 JP5012022 B2 JP 5012022B2 JP 2006528605 A JP2006528605 A JP 2006528605A JP 2006528605 A JP2006528605 A JP 2006528605A JP 5012022 B2 JP5012022 B2 JP 5012022B2
Authority
JP
Japan
Prior art keywords
wiring
film
alloy
protective film
alloy wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006528605A
Other languages
English (en)
Other versions
JPWO2006001356A1 (ja
Inventor
真理 天野
宗弘 多田
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006528605A priority Critical patent/JP5012022B2/ja
Publication of JPWO2006001356A1 publication Critical patent/JPWO2006001356A1/ja
Application granted granted Critical
Publication of JP5012022B2 publication Critical patent/JP5012022B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線構造を有する半導体装置に関し、特に、銅を主成分とする溝配線（ダマシン配線）構造を有する半導体装置及びその製造方法に関する。
シリコン半導体集積回路（ＬＳＩ）において、従来、導電性配線材料としては、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金が広く用いられてきたが、近年のＬＳＩにおける配線寸法の微細化に伴い、配線における配線抵抗の低減と信頼性の向上のために、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金に代えて、導電性配線材料として銅（Ｃｕ）が使用されるようになってきた。
しかしながら、近年のＬＳＩの微細化の進展に伴って、配線寸法の微細化が更に進み、銅配線のマイグレーションが容易に発生しやすくなった。特に、エレクトロマイグレーションやストレス誘起ボイドなどの問題、すなわち、ビアと配線との接続部においてボイドが発生する現象が深刻な問題となっている。
エレクトロマイグレーションは二つの態様に大別される。
エレクトロマイグレーションの第一の態様は、下層配線と上層配線とをビアで接続する構造において、下層配線内において、下層配線とビアとの接続部の近傍にボイドが形成される態様である。
図２２はエレクトロマイグレーションによって不良が発生した配線の断面図であり、図２２（ａ）は第一の態様を示す断面図である。
図２２（ａ）に示すように、下層配線１００と配線保護膜１０１と上層配線１０２と配線保護膜１０３とがこの順に積層されて形成されており、下層配線１００と上層配線１０２とはビア１０４を介して接続されている。下層配線１００の内部において、下層配線１００とビア１０４との接続部の近傍にはボイド１０５が発生している。
エレクトロマイグレーションの第二の態様は、下層配線と上層配線とをビアで接続する構造において、上層配線内において、上層配線と配線保護膜との界面においてボイドが形成される態様である。
図２２（ｂ）は第二の態様を示す断面図である。
図２２（ｂ）に示すように、ボイド１０６は、上層配線１０２の内部において、上層配線１０２と配線保護膜１０３との界面において、発生している。
第一の態様のエレクトロマイグレーションは、図２２（ａ）に示すように、電子１１０が上層配線１０２から下層配線１００に流れ込む場合に発生し、ボイド１０５の発生箇所は電子が流れ込む、下層配線１００とビア１０４との接続部の近傍の下層配線１００の内部及び下層配線１００と配線保護膜１０１との間の界面である。
第二の態様のエレクトロマイグレーションは、図２２（ｂ）に示すように、電子１１０が下層配線１００から上層配線１０２に流れ込む場合に発生し、ボイド１０５は、上層配線１０２の内部において、上層配線１０２と配線保護膜１０３との界面において形成される。
これは、配線保護膜１０１、１０３と、下層配線１００または上層配線１０２を形成する銅との界面において、銅のマイグレーションが発生しやすいためである。
図２３は、ダマシン配線におけるストレス誘起ボイドの発生状況を示す断面図である。
図２３に示すように、下層配線１２０、配線保護膜１２１、層間絶縁膜１２２、配線保護膜１２３、上層配線１２４、配線保護膜１２５がこの順に積層されて形成されており、下層配線１２０と上層配線１２３とは、層間絶縁膜１２２を貫通して形成されたビア１２２を介して、接続されている。
図２３に示すように、ダマシン配線におけるストレス誘起ボイド１２６は、ビア１２５の底面が接触する下層配線１２０の内部の比較的幅の広い領域において発生する場合がある。
このようなストレス誘起ボイド１２６の発生のメカニズムは、銅からなる上層配線１２３または下層配線１２０中に含まれる空孔が、これらの配線の内部で最も応力が集中するビア１２５と下層配線１２０との接続部に、下層配線１２０と配線保護膜１２１との界面や粒界を拡散経路として集まり、ボイド１２６を形成して応力を緩和するというモデルによって説明されている（非特許文献１、ｐ．３１８，Ｆｉｇ．９）。
エレクトロマイグレーションやストレス誘起ボイドの原因となる、配線と配線保護膜との界面における銅の拡散や銅内部の空孔の拡散を防ぐ方法として、以下に示すような技術が開示されている。
第一は、配線に接続するビアの個数を増やすこと（マルチビア）である。
配線に接続するビアの個数を増やすことにより、各ビア内の電流密度を低減することができ、その結果として、エレクトロマイグレーション耐性を向上させることができる。
また、ストレス誘起ボイドに関しても、マルチビアとすることにより、応力を緩和し、耐性を向上させることができることが報告されている。詳しくは、例えば、非特許文献２に記載されている。
第二は、配線材料の銅を合金化することにより、銅自身のマイグレーション耐性を向上させるという方法である。
特許文献１においては、銅合金として、銅に対して銀などを添加したものが用いられている。銀などを添加した銅合金膜の形成方法としては、銀が添加され合金となっているターゲットを用いたスパッタリング法や、錫もしくはクロムと銅とのメッキにより合金を形成する方法や、ＣＶＤ（Chemical Vapor Deposition）法により形成する方法が挙げられている。
第三は、配線と配線保護膜との界面の密着性を向上させる方法である。
特許文献２においては、配線保護膜として導電性膜を用いる技術、すなわち、配線上にタングステンなどの導電性配線保護膜を選択成長もしくは優先成長させることにより、エレクトロマイグレーションやストレスマイグレーションの発生を抑える技術が開示されている。
特開平９‐２８９２１４号公報 特開２００１‐３１９９２８号公報 E. T.Ogawa, et al., IEEE International Reliability Physics Symposium Proceedings,2002, pp. 312-321. K.YOSHIDA, et al., IEEE International Electron Device Meeting, 2002, pp. 753-756.
しかしながら、上述の従来の技術は以下に示すような問題を有していた。
配線パターンの変更や、マルチビアによってビア内部の電流密度や配線内部の応力勾配を低減する方法（上記の第一の従来技術）においては、レイアウトにおける設計制限が必要であり、微細化によるチップ面積の縮小を行うことができず、配線に対する信頼性の確保とチップの微細化との両立が非常に困難であるという問題点があった。このため、微細化の効果を最大限に活用できる、レイアウトによる設計制限を必要としない半導体構造が望まれていた。
上記の第二の従来技術のように、銅配線に対して他の金属元素を添加して銅合金配線とすると、配線の信頼性を向上させることができるが、添加する金属元素の量が多いと配線の抵抗が増大し、回路の高速性が損なわれるという問題点が発生する。
配線抵抗の増大を抑制するために添加する金属元素の量を低減すると、逆に、所望の配線信頼性を確保できない場合があった。そこで、銅配線あるいは銅合金配線に対して用いることができ、さらに、配線抵抗の増大のない技術が望まれていた。
従来の配線及び配線保護膜を用いた場合、銅と配線保護膜との界面における密着性が低いため、その界面での銅原子あるいは銅中の空孔の拡散が起こりやすくなる。このため、高信頼性の配線を得ることが困難であった。
特許文献２に開示されているように、配線保護膜に銅との密着性に優れる導電性膜を用いることにより、銅原子の拡散を抑制する方法（上記の第三の従来技術）があるが、導電性膜を配線上のみに選択成長あるいは優先成長させることは非常に困難であり、さらに、配線層間膜上への導電性膜のわずかな成長による配線間リーク電流の増大が問題となっていた。このため、配線間のリーク電流を増加させることなく、銅と配線保護膜との間の密着性を向上させ、銅と配線保護膜との界面におけるボイドの発生を抑制し、信頼性を向上させることができる技術が望まれていた。
本発明の目的は、配線保護膜と銅との界面における密着性を向上させ、界面における銅拡散を抑制してエレクトロマイグレーションやストレス誘起ボイドの発生を防止し、信頼性の高い配線を有する半導体装置及びその製造方法を提供することにある。
上記の目的を達成するため、本発明は、合金配線と、該合金配線の上面を被覆する第一配線保護膜とを有し、前記第一配線保護膜は、前記合金配線中に含有される金属元素のうち少なくとも一つの金属元素を含むことを特徴とする半導体装置を提供する。
本発明は、さらに、合金配線と、該合金配線の上面を被覆する第一配線保護膜と、前記第一配線保護膜上に形成される第二配線保護膜と、を有し、前記第一配線保護膜は、前記合金配線中に含有される金属元素のうち少なくとも一つの金属元素を含み、かつ、前記第二配線保護膜は前記少なくとも一つの金属元素を含まないことを特徴とする半導体装置を提供する。
本発明は、さらに、合金配線と、該合金配線の上面を被覆する第一配線保護膜とを有し、前記合金配線の主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍において高いことを特徴とする半導体装置を提供する。
前記合金配線中に含有される金属元素としては、例えば、アルミニウム、銅、錫、チタン、タングステン、銀、ジルコニウム、インジウム及びマグネシウムのうちのいずれか一つまたは二つ以上を選択することができる。
本発明は、さらに、合金配線と、該合金配線上面を被覆する第一配線保護膜とを有し、前記第一配線保護膜は、前記合金配線中に含有される金属元素のうち少なくとも一つの金属元素を含み、前記合金配線の主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍において高く、前記合金配線中に含有される金属元素は、アルミニウム、銅、錫、チタン、タングステン、銀、ジルコニウム、インジウム及びマグネシウムのうちの少なくとも一つであることを特徴とする半導体装置を提供する。
本発明に係る半導体装置は、前記第一配線保護膜上に形成される第二配線保護膜をさらに備えることが好ましい。この第二配線保護膜は、前記第一配線保護膜に含まれる前記少なくとも一つの金属元素を含んでいない。
前記合金配線は、例えば、銅を主成分とする銅合金配線として形成される。
本発明に係る半導体装置は、前記合金配線を被覆するバリアメタル膜を有するものとして形成することができる。この場合、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍において高くなるようにされる。
前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であることが好ましい。
また、バリアメタル膜を形成する場合には、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては、０．１ａｔ．％以上かつ１．５ａｔ．％以下であることが好ましい。
前記第一配線保護膜としては、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、及び、有機物を主成分とする膜にＳｉＯを含む膜のいずれか一つを選択することができる。
同様に、前記第二配線保護膜としては、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜のいずれか一つを選択することができる。
前記第一配線保護膜において、前記金属元素濃度は前記合金配線に近いほど高いことが好ましい。
例えば、前記合金配線は、銅を主成分とし、アルミニウムを含有する銅アルミニウム合金配線として、前記第一配線保護膜は、銅及びアルミニウムを含むＳｉＣＮ膜として形成することができる。
例えば、前記合金配線は、銅を主成分とし、アルミニウムを含有する銅アルミニウム合金配線として形成し、前記合金配線中のアルミニウムの濃度は、前記合金配線の中央部においては０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であるようにすることが好ましい。
本発明は、さらに、合金配線を形成する工程と、前記合金配線に含有される金属元素のうち少なくとも一つの金属元素を含有し、前記合金配線の上面を被覆する第一配線保護膜を形成する工程と、を少なくとも有する半導体装置の製造方法を提供する。
本発明に係る半導体装置の製造方法は、前記少なくとも一つの金属元素を含まない第二配線保護膜を前記第一配線保護膜上に形成する工程をさらに備えることが好ましい。
本発明は、さらに、合金配線を形成する第一の工程と、前記合金配線の上面を被覆する第一配線保護膜を形成する第二の工程と、を備え、前記第一の工程においては、前記合金配線の主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍において高くなるように、前記合金配線が形成されることを特徴とする半導体装置の製造方法を提供する。
本発明に係る半導体装置の製造方法は、前記合金配線を被覆するバリアメタル膜を形成する工程を備えることが好ましく、この場合には、前記合金配線は、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍において高くなるように、形成されることが好ましい。
前記合金配線は、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であるように形成されることが好ましい。
バリアメタル膜を形成する場合には、前記合金配線は、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては、０．１ａｔ．％以上かつ１．５ａｔ．％以下であるように形成されることが好ましい。
前記第一配線保護膜は、前記第一配線保護膜における前記金属元素の濃度が前記合金配線に近いほど高くなるように形成されることが好ましい。
前記合金配線が、銅を主成分とし、アルミニウムを含有する銅アルミニウム合金配線として形成される場合には、前記合金配線は、前記合金配線中のアルミニウムの濃度が、前記合金配線の中央部においては０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であるように形成されることが好ましい。
発明者は、以下のいずれかの条件を満足させることにより、合金配線と配線保護膜との密着性を向上させ、合金配線の金属及びその内部の空孔の拡散が抑制され、合金配線の信頼性を向上できることを見出した。
（１）合金配線中に含まれる金属元素のうちの少なくとも一つの金属元素を配線保護膜中に含有させる、
（２）合金配線と配線保護膜との間に、合金配線中に含まれる金属元素のうちの少なくとも一つの金属元素と配線保護膜とからなる密着層を形成する、
（３）合金配線内部の主成分以外の金属元素の濃度が合金配線の中央部よりも配線保護膜の近傍で高くする。
本発明は、この発見に基づいて、なされたものである。
本発明により、半導体装置における配線と配線保護膜との間の密着性を向上させ、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることが可能となる。
本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置の断面図である。 従来方法による配線構造と第１の実施形態に係る半導体装置とにおけるエレクトロマイグレーション寿命の測定結果を示すグラフである。 従来方法による配線構造と第１の実施形態に係る半導体装置とにおけるストレス誘起ボイド耐性の測定結果を示すグラフである。 第１の実施の形態に係る半導体装置の構造を応用した半導体装置の製造方法における各工程を示す断面図である。 図７に示した半導体装置の製造方法により製造された半導体装置の第一の変形例の断面図である。 図７に示した半導体装置の製造方法により製造された半導体装置の第二の変形例の断面図である。 図７に示した半導体装置の製造方法により製造された半導体装置の第四の変形例の断面図である。 図７に示した半導体装置の製造方法により製造された半導体装置の第五の変形例の断面図である。 図７に示した半導体装置の製造方法により製造された半導体装置の第六の変形例の断面図である。 図７に示した半導体装置の製造方法により製造された半導体装置の第七の変形例の断面図である。 第３の実施の形態に係る半導体装置の構造を応用した半導体装置の製造方法における各工程を示す断面図である。 図１４に示した半導体装置の製造方法により製造された半導体装置の第一の変形例の断面図である。 図１４に示した半導体装置の製造方法により製造された半導体装置の第二の変形例の断面図である。 図１４に示した半導体装置の製造方法により製造された半導体装置の第三の変形例の断面図である。 第１の実施の形態に係る半導体装置の構造を応用した半導体装置の製造方法における各工程を示す断面図である。 図１９（ａ）は、第５の実施の形態に係る製造方法により製造された半導体装置の深さ方向におけるアルミニウム濃度の分布を示すグラフであり、図１９（ｂ）は、アルミニウムを添加しない場合の、同様のアルミニウム濃度の分布を示すグラフである。 図２０（ａ）は、第５の実施の形態に係る製造方法により製造された半導体装置の深さ方向における酸素濃度の分布を示すグラフであり、図２０（ｂ）は、第一合金配線内のアルミニウム濃度に深さ方向に対する依存性がない場合における酸素濃度の分布を示すグラフである。 配線保護膜に金属元素が含まれないが、合金配線内部の濃度プロファイルのコントロールによって信頼性を向上させた半導体装置の製造方法における各工程を示す断面図である。 エレクトロマイグレーションによって不良が発生した配線の断面図である。 ダマシン配線におけるストレス誘起ボイドの発生状況を示す断面図である。 合金配線の中央部の領域、配線保護膜の近傍の領域及びバリアメタル膜の近傍の領域を示す断面図である。
符号の説明
１ 半導体基板
２ 層間絶縁膜
３ａ 第一エッチングストップ膜
３ｂ 第二エッチングストップ膜
４ａ 第一バリアメタル膜
４ｂ 第二バリアメタル膜
４ｃ 第三バリアメタル膜
５ａ 第一合金配線
５ｂ 第二合金配線
５ｃ 合金ビア
６ａ、１５ａ 第一配線保護膜
６ｂ、１５ｂ 第二配線保護膜
７ ビア層間絶縁膜
８ａ 第三配線保護膜
８ｂ 第四配線保護膜
９ ビア層ハードマスク
１０ａ 第一配線層間絶縁膜
１０ｂ 第二配線層間絶縁膜
１１ａ・１１ｂ 配線溝
１１ｃ ビアホール
１２ 銅合金シード膜
１３ 銅膜
１４ 銅合金膜
１６ａ・１６ｂ・１６ｃ 側壁保護膜
１７ａ・１７ｂ 配線層ハードマスク
本発明に係る実施形態を説明する前に、本明細書において使用する用語の意味を説明する。
本明細書において、合金とは、主成分と主成分以外の金属元素からなる金属を意図する。この場合、合金は、主成分に対して意図的に他の金属元素を添加したもののみを指し、プロセス上、不可避的に不純物を含んだものは合金には該当しない。
例えば、「銅合金」と表現した場合には、主成分は銅であり、銅以外の金属元素が銅に含まれていることを示す。
また、「銅アルミニウム合金」と表現した場合には、主成分は銅であり、アルミニウムが銅に含まれていることを示す。
バリアメタル膜とは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面及び底面を被覆する、バリア性を有する導電性膜を示す。
例えば、配線が銅を主成分とする金属元素からなる場合には、バリアメタル膜としては、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物からなる膜またはそれらの積層膜が使用される。
半導体基板とは、半導体装置が構成された基板であり、特に、単結晶シリコン基板上に作られたものだけでなく、ＳＯＩ（Siliconon Insulator）基板やＴＦＴ（Thin film transistor）液晶製造用基板などの基板も含む。
層間絶縁膜とは、配線層を相互に電気的に絶縁分離する膜である。配線間の容量を低減するため、膜内に空孔を含む膜などであっても良い。
層間絶縁膜としては、例えば、ＳｉＯ２、ＨＳＱ（ハイドロゲンシルセスキオキサン：HydrogenSilsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：MethylSilsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、もしくは、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）もしくはそれらに有機物を含んだ絶縁薄膜、をその典型例として挙げることができる。
スパッタ法としては、通常のスパッタリング法の他に、埋め込み特性の向上、膜質の向上、ウェハ面内における膜厚の均一性を図るためには、例えば、ロングスロースパッタリング法、コリメートスパッタリング法、イオナイズドスパッタリング法などの指向性の高いスパッタリング法を用いることもできる。合金をスパッタする場合には、あらかじめ金属ターゲット内に主成分以外の金属を固溶限以下の比率で含有させることにより、成膜された金属膜を合金膜とすることができる。
ＣＭＰ（Chemical Mechanical Polishing）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって、平坦化する方法である。ダマシン法による配線形成においては、ＣＭＰは、特に、配線溝あるいはビアホールに対して金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いられる。
ハードマスクとは、層間絶縁膜の低誘電率化による強度低下により、ＣＭＰを直接的に行うことが困難である場合に、層間絶縁膜上に積層し、層間絶縁膜を保護する役割を有する絶縁膜を指す。
ＥＭ（Electromigration）寿命とは、電子風による配線の抵抗上昇変化あるいは断線変化を加速試験によって見積もり、実使用領域における破壊確率を予測した場合のその破壊確率を指す。
例えば、所定の配線及びビアからなるＴＥＧ（Test Element Group）に対して、所定の加速温度（例えば、３００℃）において、所定の加速電流（例えば、６．４ＭＡ/ｃｍ２）を印加し、試験時間とＴＥＧの抵抗変化から破壊時間を算出して、ＥＭ寿命の優劣を比較することができる。
ＳＩＶ（Stress Induced Voiding）寿命またはストレス誘起ボイド寿命とは、配線応力による配線の抵抗上昇変化あるいは断線変化を、長期間恒温保管することによって予測した場合のその予測値を指す。
例えば、所定の配線及びビアからなるＴＥＧ（Test Element Group）に対して、所定の加速温度（例えば、１５０℃）において、５００時間程度恒温保管し、保管時間とＴＥＧの抵抗変化から破壊時間を算出して、ＳＩＶ寿命の優劣を比較することができる。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。以下、本実施形態に係る半導体装置の配線構造について図１を用いて説明する。
本発明の第１の実施の形態は、本発明をデュアルダマシン配線構造に適用した形態である。
図１に示すように、本発明の第１の実施形態に係る半導体装置は、半導体素子（図示せず）が形成された半導体基板１と、半導体基板１上に形成された層間絶縁膜２と、層間絶縁膜２上に形成された第一エッチングストップ膜３ａと、第一エッチングストップ膜３ａ上に形成された第一バリアメタル膜４ａと、第一バリアメタル膜４ａ上にダマシン法により形成された第一合金配線５ａと、第一合金配線５ａ上に部分的に形成された第一配線保護膜６ａと、第一配線保護膜６ａ上に形成されたビア層間絶縁膜７と、ビア層間絶縁膜７上に形成された第二エッチングストップ膜３ｂと、第二エッチングストップ膜３ｂの上面を覆い、かつ、第二エッチングストップ膜３ｂ、ビア層間絶縁膜７及び第一配線保護膜６ａを貫通して形成されたビア孔の側壁ならびに第一合金配線５ａの上面を覆う第二バリアメタル膜４ｂと、第二バリアメタル膜４ｂを覆って形成された第二合金配線５ｂと、第二合金配線５ｂ上に形成された第二配線保護膜６ｂと、を備えている。
バリアメタル膜４ｂに囲まれた第二合金配線５ｂはビア及び配線の双方を形成している。
第一合金配線５ａの上面を被覆する第一配線保護膜６ａ中には、第一合金配線５ａ中に含まれる金属元素のうちの少なくとも一つの金属元素が含まれている。
第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂ中には、第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素が含まれている。
第一エッチングストップ膜３ａ及び第二エッチングストップ膜３ｂは、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の中のいずれか一つまたは二つ以上の組み合わせを用いることができる。
第一エッチングストップ膜３ａ及び第二エッチングストップ膜３ｂはデュアルダマシン形状の配線溝及びビアホールの加工性を向上するために設けられた膜であり、加工する材料に応じて、変更することが可能である。特に好ましい材質は、ＳｉＯ２またはプラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）である。
ビア層間絶縁膜７としては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂは、スパッタ法、ＣＶＤ法またはＡＬＣＶＤ（Atomiclayer chemical vapor deposition）法などを用いて形成することができる。
第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂとしては、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物からなる膜またはそれらの積層膜が使用される。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
第一合金配線５ａ及び第二合金配線５ｂは、合金ターゲットを用いたスパッタ法、ＣＶＤ法、あるいは、それらの方法で形成した膜を電極として用いる電解めっき法などにより形成することができる。
第一合金配線５ａ及び第二合金配線５ｂに含まれる金属元素としては、主成分である金属に固溶する金属元素であって、次の何れかの条件を満たすものが選択される。
（１）その金属の添加により合金の拡散が抑制される金属、すなわち、主成分たる金属の粒界を安定化させる効果がある金属
（２）主成分たる金属よりも優先的にマイグレーションし、主成分たる金属のマイグレーションの発生を遅らせる効果がある金属
（３）合金配線の主成分たる金属の酸化を防止する金属、すなわち、主成分たる金属よりも酸化しやすい金属
（４）酸化により安定な酸化被膜を配線表面に形成し、合金配線内部への酸素の侵入を防ぐ効果がある金属
第一合金配線５ａ及び第二合金配線５ｂに含まれる金属元素としては、具体的には、アルミニウム、銅、錫、チタン、タングステン、銀、ジルコニウム、インジウム、及びマグネシウムの中から少なくとも一つを選択することができる。
特に、銅ターゲット中にアルミニウムを０．５乃至２．０ａｔ．％含む銅アルミニウム合金ターゲットを用いたイオナイズドスパッタリング法により、銅アルミニウム合金シード層を形成し、この銅アルミニウム合金シード層を電極として、電解めっき法により、銅を埋め込んで作製することが好ましい。
合金シード層と電解めっき法とを組み合わせる場合には、第一合金配線５ａ及び第二合金配線５ｂ中の金属元素の濃度は合金ターゲット中の濃度以下となる。
第一合金配線５ａ及び第二合金配線５ｂの上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂとしては、第一合金配線５ａ及び第二合金配線５ｂ中に含有される金属元素のうち少なくとも一つを含む膜であって、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の中の少なくとも一つを用いることができる。
第一配線保護膜６ａ及び第二配線保護膜６ｂとしては、例えば、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜や、ＤＶＳ−ＢＣＢ化合物からなる膜を用いることができる。ＢＣＢ化合物とはＢＣＢと複数の気体原料とを混合して成膜することにより形成された化合物を意味する。ＢＣＢ膜またはＢＣＢ化合物膜を用いることにより、配線間の比誘電率を低減することが可能となる。
第一配線保護膜６ａ及び第二配線保護膜６ｂへの金属の添加は、金属を添加しても膜の絶縁性が保たれる範囲で行う必要がある。発明者らが検討した結果、第一配線保護膜６ａ及び第二配線保護膜６ｂ中の金属濃度を１ａｔ．％以下とすることにより、第一配線保護膜６ａ及び第二配線保護膜６ｂの絶縁性の確保と、本発明の効果であるエレクトロマイグレーション及びストレス誘起ボイドの抑制とを両立できることが判明した。
第一配線保護膜６ａ及び第二配線保護膜６ｂに金属を添加する方法としては、例えば、２００℃乃至３５０℃の温度範囲で１乃至３０分熱処理することにより、第一合金配線５ａ及び第二合金配線５ｂ中からの熱拡散によって第一配線保護膜６ａ及び第二配線保護膜６ｂ中に金属元素を拡散させる方法、第一合金配線５ａ及び第二合金配線５ｂ上に選択的に金属元素を含む第一配線保護膜６ａ及び第二配線保護膜６ｂを成長させる方法、第一合金配線５ａ及び第二合金配線５ｂ上及び絶縁膜上の双方に金属元素を含む元素を拡散させる方法、第一合金配線５ａ及び第二合金配線５ｂ上に選択的に金属元素を含む第一配線保護膜６ａ及び第二配線保護膜６ｂを成長させる方法などがある。
第一配線保護膜６ａ及び第二配線保護膜６ｂ内における金属元素の分布を第一合金配線５ａ及び第二合金配線５ｂに近い領域ほど高くすることにより、更に本発明の効果を高めることが可能である。
また、第一合金配線５ａ及び第二合金配線５ｂ中の主成分以外の金属元素であって、第一配線保護膜６ａ及び第二配線保護膜６ｂ中に含有される金属元素の濃度を、第一配線保護膜６ａ及び第二配線保護膜６ｂの近傍及び第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂの近傍で高くすることによって、更に本発明の効果を高めることが可能である。
以上の配線構造を用いると、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させ、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることが可能となる。
すなわち、第一合金配線５ａ及び第二合金配線５ｂ中に含まれる少なくとも一つの金属元素を、第一合金配線５ａ及び第二合金配線５ｂの上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂ中に含有させることにより、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間に、中間的な組成をもつ密着層を形成することとなり、第一合金配線５ａ及び第二合金配線５ｂの表面と第一配線保護膜６ａ及び第二配線保護膜６ｂの表面との間の密着性が向上するため、エレクトロマイグレーションの原因となる、両界面における合金配線金属の拡散、及び、ストレス誘起ボイドの原因となる合金配線中の空孔の拡散を抑制することができ、配線信頼性の著しい向上を得ることができる。
さらに、第一合金配線５ａ及び第二合金配線５ｂと、その上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂ中に共通に含有される金属元素の第一合金配線５ａ及び第二合金配線５ｂ内部での濃度を、第一合金配線５ａ及び第二合金配線５ｂの中央部の領域よりも、第一配線保護膜６ａ及び第二配線保護膜６ｂの近傍の領域において、高くすることにより、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの界面の密着性の改善と、配線抵抗上昇の抑制を両立することができる。
図２４は、合金配線の中央部の領域、配線保護膜の近傍の領域及びバリアメタル膜の近傍の領域を示す断面図である。
合金配線の中央部の領域１３０とは、例えば、合金配線の中心１３１から、合金配線の高さ方向に高さの１０％の距離内、かつ、合金配線の幅方向に幅の１０％の距離内に位置する領域を示す。
また、配線保護膜の近傍の領域１３２とは、例えば、配線保護膜６から合金配線の高さの１０％の距離内に位置する領域を示す。
例えば、第一合金配線５ａが、銅を主成分とし、金属元素として１ａｔ．％以下のアルミニウムを含有した銅アルミニウム合金からなり、第一配線保護膜６ａがＳｉＣＮ膜からなり、第一合金配線５ａの高さが２００ｎｍである場合、第一配線保護膜６ａ（ＳｉＣＮ膜）から１０ｎｍの距離内に存在する第一合金配線５ａ内のアルミニウムの濃度は１ａｔ．％であり、１００ｎｍの距離に存在する第一合金配線５ａ内のアルミニウムの濃度は０．０８ａｔ．％とすることにより、第一合金配線５ａの抵抗上昇を抑制し、かつ、第一合金配線５ａの信頼性を向上させることができるようになる。
さらに、第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂの近傍における第一合金配線５ａ及び第二合金配線５ｂ中の主成分以外の金属元素濃度を高くすることによって、第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂの表面の酸化が抑制されるため、第一合金配線５ａ及び第二合金配線５ｂと第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂとの界面の密着性が向上する。第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させる技術と本技術とを同時に用いることにより、第一合金配線５ａ及び第二合金配線５ｂを囲む全ての界面における密着性の向上が達成され、合金配線に対する信頼性のさらなる向上を達成することができる。
また、バリアメタル膜の近傍の領域１３３とは、例えば、底面のバリアメタル膜４から合金配線の高さの１０％の距離内に位置する領域及び側面のバリアメタル膜４から合金配線の幅の１０％の距離内に位置する領域を示す。
例えば、第一合金配線５ａが銅を主成分とし、金属元素として１ａｔ．％以下のアルミニウムを含有した銅アルミニウム合金からなり、バリアメタル膜４がＴａ／ＴａＮからなり、合金配線の高さ及び幅が２００ｎｍである場合、バリアメタル膜（Ｔａ／ＴａＮ膜）４から２０ｎｍの距離内にある第一合金配線５ａ内のアルミニウムの濃度は１ａｔ．％であり、１００ｎｍの距離にある第一合金配線５ａ内のアルミニウムの濃度は０．０８ａｔ．％とすることにより、バリアメタル膜４の表面の酸化を抑制し、第一合金配線５ａの信頼性を更に向上させることができるようになる。
また、第一合金配線５ａ及び第二合金配線５ｂ中に含有させた主成分以外の金属元素によって、本来、配線保護膜に含有しにくい第一合金配線５ａ及び第二合金配線５ｂの主成分である金属元素を含有させ、密着性を向上させることも可能である。
例えば、第一合金配線５ａが銅を主成分とし、金属元素として１ａｔ．％以下のアルミニウムを含有した銅アルミニウム合金からなり、第一配線保護膜６ａがＳｉＣＮ膜からなる場合、３５０℃の熱処理による熱拡散によって第一配線保護膜６ａ中にアルミニウムを含有させると、アルミニウムの固溶に伴って、銅も第一配線保護膜６ａ中に拡散し、更に密着性を向上させ、第一合金配線５ａに対する信頼性を向上させることができることが確認できた。
このようにして作製した銅合金からなる第一合金配線５ａについて、第一配線保護膜６ａ（ＳｉＣＮ膜）と第一合金配線５ａ（銅合金）の密着性を、例えば、４点曲げ法などの薄膜の密着性試験法により評価したところ、密着性が向上したことが確認できた。
実際、従来方法では、例えば、配線として銅または銅アルミニウム合金、第一配線保護膜６ａとしてＳｉＣＮ膜を用いるのに対して、本実施形態においては、配線として銅アルミニウム合金、第一配線保護膜６ａとして銅あるいはアルミニウムを含有するＳｉＣＮ膜を用いることにより、１００ｎｍのビアに接続する合金配線と配線保護膜との界面におけるボイドの発生を抑制することができることを発明者らは実験的に確認している。
図５は、上記の従来方法による配線構造と本実施形態による配線構造とにおけるエレクトロマイグレーション寿命を測定した結果を示す。
エレクトロマイグレーション寿命の試験条件は、３００℃、６．４ＭＡ/ｍ２である。図中、αが従来方法による配線構造の測定結果、βが本発明による配線構造の測定結果を示している。図５は、横軸に故障発生までの時間をとり、縦軸に故障分布をプロットした対数正規分布である。
図５に示した測定結果によると、本実施形態による配線構造を用いることにより、エレクトロマイグレーション寿命を従来方法よりも大幅に伸ばすことができた。例えば、Ｆ５０％においては、１０倍以上の改善が確認できる。
また、図６は、上記の従来方法による配線構造と本実施形態による配線構造とにおけるストレス誘起ボイド耐性を測定した結果を示す。
図６の横軸には評価ＴＥＧの配線幅（Ｌｉｎｅ Ｗｉｄｔｈ：μｍ）をとり、縦軸には故障率（Ｆａｉｌｕｒｅ Ｒａｔｅ：％）をプロットした。
１５０℃の温度において５００時間までの恒温保管試験を行ったところ、従来方法による配線構造の故障率（α）は２７乃至１００％であったが、本実施形態による配線構造の故障率（β）はほぼゼロであった。このように、従来方法による配線構造（α）と比較して、本実施形態による配線構造（β）を用いることにより、大幅に故障率を低減することができることが判明した。
さらに、本実施形態による配線構造について、合金配線間のリーク電流を測定したところ。従来方法による配線構造と同一のリーク電流値を示すことが確認された。
本実施形態による配線構造においては、絶縁膜である配線保護膜中に、その配線保護膜の絶縁性を損なわない範囲で、銅合金配線中に含まれる金属元素と共通の金属元素を添加するため、リーク電流の増大を招くことなく、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることが可能である。これにより、配線保護膜として、合金配線中に含まれる金属元素を含まない絶縁膜を用いる場合よりも、銅合金と高い密着性を得ることが可能となり、エレクトロマイグレーションやストレス誘起ボイドの発生を抑制することができる。
本実施形態による配線構造は、製造物からも容易に確認することができる。ＤＲＡＭ（Dynamic RandomAccess Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（MagneticRandom Access Memory）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、それらを同時に掲載した混載型の半導体製品、あるいは、それらの半導体装置を複数積層したＳＩＰ（Silicon in package）などにおいて、少なくとも一部に（多層）配線を有する場合、金属配線及び配線保護膜中の金属濃度を測定することにより、本実施形態による配線構造が適用されているか否かを確認することができる。
具体的には、半導体製品を断面方向に切り出したＴＥＭの観察像のコントラストにより、金属配線と配線保護膜とを比較することができ、ＴＥＭに加えＥＥＬＳ（Electron Energy-Loss Spectroscopy）及びＥＤＸ（Energy-DispersiveX-ray Spectroscopy）などの元素分析により、金属配線中及び配線保護膜中の金属濃度を確認することができる。
特に、ＴＥＭ像のコントラストから金属配線内の粒界を特定し、粒界近傍の元素分析を行うことより、金属配線及び配線保護膜中の金属精密に濃度を検出することができる。
また、水平方向に切り出した試料について、所定の箇所を選んでＳＩＭＳ（Second Ion MassSpectroscopy）などの元素分析をすることにより、金属元素の確認をすることができる。
なお、デュアルダマシン溝の加工方法は任意であり、特に限定されない。
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る半導体装置の断面図である。以下、本実施形態に係る半導体装置の配線構造について図２を用いて説明する。
本実施形態に係る半導体装置においては、第１の実施形態に係る半導体装置と比較して、配線保護膜の構造が変更されている。
すなわち、第１の実施形態に係る半導体装置においては第一配線保護膜６ａ及び第二配線保護膜６ｂはいずれも単層構造を有しているが、本実施形態に係る半導体装置においては、第一配線保護膜６ａの単層構造に代えて、第一配線保護膜６ａ及び第三配線保護膜８ａの二層構造を有しており、さらに、第二配線保護膜６ｂの単層構造に代えて、第二配線保護膜６ｂ及び第四配線保護膜８ｂの二層構造を有している。配線保護膜の構造が変更されている点を除いて、本実施形態に係る半導体装置は第１の実施形態に係る半導体装置と同様の構造を有している。
第三配線保護膜８ａ及び第四配線保護膜８ｂは、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜又はこれらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の何れか一つ、あるいは、いずれか二つ以上の積層膜から構成することができる。
本実施形態に係る半導体装置によれば、第１の実施の形態に係る半導体装置と同様に、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの密着性を向上させ、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性の高いデュアルダマシン配線を得ることができる。
さらに、第一配線保護膜６ａ及び第二配線保護膜６ｂの上面に、金属元素を含まない膜からなる第三配線保護膜８ａ及び第四配線保護膜８ｂが形成されているため、第三配線保護膜８ａ及び第四配線保護膜８ｂとその上層の層間絶縁膜との間の密着性の高い配線構造を得ることができる。
なお、本実施形態においては、配線保護膜を二層構造として形成したが、三層または四層以上の積層構造を有する膜として形成することも可能である。
（第３の実施の形態）
図３は、本発明の第３の実施の形態に係る半導体装置の断面図である。以下、本実施形態に係る半導体装置の配線構造について図３を用いて説明する。
本発明の第３の実施の形態は、本発明をシングルダマシン配線構造に適用した形態である。
図３に示すように、本発明の第３の実施形態に係る半導体装置は、半導体素子（図示せず）が形成された半導体基板１と、半導体基板１上に形成された層間絶縁膜２と、層間絶縁膜２上に形成された第一エッチングストップ膜３ａと、第一エッチングストップ膜３ａ上に形成された第一バリアメタル膜４ａと、第一バリアメタル膜４ａ上にシングルダマシン法により形成された第一合金配線５ａと、第一合金配線５ａ上に部分的に形成された第一配線保護膜６ａと、第一配線保護膜６ａ上に形成されたビア層間絶縁膜７と、ビア層間絶縁膜７上に形成されたビア層ハードマスク９と、ビア層ハードマスク９とビア層間絶縁膜７と第一配線保護膜６ａとを貫通して形成されたビアホールの側壁と、第一合金配線５ａの露出した表面とを覆うように形成された第三バリアメタル膜４ｃと、第三バリアメタル膜４ｃに覆われたビアホール内にシングルダマシン法により形成されたビアコンタクト５ｃと、ビア層ハードマスク９と第三バリアメタル膜４ｃと合金ビア５ｃとを覆って形成された第二バリアメタル膜４ｂと、第二バリアメタル膜４ｂ上にシングルダマシン法により形成された第二合金配線５ｂと、第二合金配線５ｂ上に形成された第二配線保護膜６ｂと、を備えている。
第一合金配線５ａの上面を被覆する第一配線保護膜６ａ中には、第一合金配線５ａ中に含まれる金属元素のうちの少なくとも一つの金属元素が含まれている。
第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂ中には、第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素が含まれている。
なお、本実施形態においては、ビアコンタクト５ｃは合金でつくられている。ただし、ビアコンタクト５ｃは必ずしも合金である必要はなく、所望する配線の特性に応じて、十分な配線の信頼性が得られる場合には、単一の金属から構成することもできる。
第一エッチングストップ膜３ａ及びビア層ハードマスク９は、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の中のいずれか一つまたは二つ以上の組み合わせを用いることができる。
ビア層間絶縁膜７としては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂは、スパッタ法、ＣＶＤ法またはＡＬＣＶＤ（Atomiclayer chemical vapor deposition）法などを用いて形成することができる。
第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂとしては、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物からなる膜またはそれらの積層膜が使用される。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
第一合金配線５ａ、第二合金配線５ｂ及びビアコンタクト５ｃは、合金ターゲットを用いたスパッタ法、ＣＶＤ法、あるいは、それらの方法で形成した膜を電極として用いる電解めっき法などにより形成することができる。
第一合金配線５ａ、第二合金配線５ｂ及びビアコンタクト５ｃに含まれる金属元素としては、主成分である金属に固溶する金属元素であって、次の何れかの条件を満たすものが選択される。
（１）その金属の添加により合金の拡散が抑制される金属、すなわち、主成分たる金属の粒界を安定化させる効果がある金属
（２）主成分たる金属よりも優先的にマイグレーションし、主成分たる金属のマイグレーションの発生を遅らせる効果がある金属
（３）合金配線の主成分たる金属の酸化を防止する金属、すなわち、主成分たる金属よりも酸化しやすい金属
（４）酸化により安定な酸化被膜を配線表面に形成し、合金配線内部への酸素の侵入を防ぐ効果がある金属
第一合金配線５ａ、第二合金配線５ｂ及びビアコンタクト５ｃに含まれる金属元素としては、具体的には、アルミニウム、銅、錫、チタン、タングステン、銀、ジルコニウム、インジウム、及びマグネシウムの中から少なくとも一つを選択することができる。
特に、銅ターゲット中にアルミニウムを０．５乃至２．０ａｔ．％含む銅アルミニウム合金ターゲットを用いたイオナイズドスパッタリング法により、銅アルミニウム合金シード層を形成し、この銅アルミニウム合金シード層を電極として、電解めっき法により、銅を埋め込んで作製することが好ましい。
合金シード層と電解めっき法とを組み合わせる場合には、第一合金配線５ａ、第二合金配線５ｂ及びビアコンタクト５ｃ中の金属元素の濃度は合金ターゲット中の濃度以下となる。
第一合金配線５ａ及び第二合金配線５ｂの上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂとしては、第一合金配線５ａ及び第二合金配線５ｂ中に含有される金属元素のうち少なくとも一つを含む膜であって、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の中の少なくとも一つを用いることができる。
第一配線保護膜６ａ及び第二配線保護膜６ｂとしては、例えば、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜や、ＤＶＳ−ＢＣＢ化合物からなる膜を用いることができる。ＢＣＢ化合物とはＢＣＢと複数の気体原料とを混合して成膜することにより形成された化合物を意味する。ＢＣＢ膜またはＢＣＢ化合物膜を用いることにより、配線間の比誘電率を低減することが可能となる。
第一配線保護膜６ａ及び第二配線保護膜６ｂへの金属の添加は、金属を添加しても膜の絶縁性が保たれる範囲で行う必要がある。発明者らが検討した結果、第一配線保護膜６ａ及び第二配線保護膜６ｂ中の金属濃度を１ａｔ．％以下とすることにより、第一配線保護膜６ａ及び第二配線保護膜６ｂの絶縁性の確保と、本発明の効果であるエレクトロマイグレーション及びストレス誘起ボイドの抑制とを両立できることが判明した。
第一配線保護膜６ａ及び第二配線保護膜６ｂに金属を添加する方法としては、例えば、２００℃乃至３５０℃の温度範囲で１乃至３０分熱処理することにより、第一合金配線５ａ及び第二合金配線５ｂ中からの熱拡散によって第一配線保護膜６ａ及び第二配線保護膜６ｂ中に金属元素を拡散させる方法、第一合金配線５ａ及び第二合金配線５ｂ上に選択的に金属元素を含む第一配線保護膜６ａ及び第二配線保護膜６ｂを成長させる方法、第一合金配線５ａ及び第二合金配線５ｂ上及び絶縁膜上の双方に金属元素を含む元素を拡散させる方法、第一合金配線５ａ及び第二合金配線５ｂ上に選択的に金属元素を含む第一配線保護膜６ａ及び第二配線保護膜６ｂを成長させる方法などがある。
第一配線保護膜６ａ及び第二配線保護膜６ｂ内における金属元素の分布を第一合金配線５ａ及び第二合金配線５ｂに近い領域ほど高くすることにより、更に本発明の効果を高めることが可能である。
また、第一合金配線５ａ及び第二合金配線５ｂ中の主成分以外の金属元素であって、第一配線保護膜６ａ及び第二配線保護膜６ｂ中に含有される金属元素の濃度を、第一合金配線５ａ及び第二合金配線５ｂの近傍及び第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂの近傍で高くすることによって、更に本発明の効果を高めることが可能である。
以上の配線構造を用いると、第１の実施の形態の場合と同様に、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させ、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることが可能となる。
すなわち、第一合金配線５ａ及び第二合金配線５ｂ中に含まれる少なくとも一つの金属元素を、第一合金配線５ａ及び第二合金配線５ｂの上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂ中に含有させることにより、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間に、中間的な組成をもつ密着層を形成することとなり、第一合金配線５ａ及び第二合金配線５ｂの表面と第一配線保護膜６ａ及び第二配線保護膜６ｂの表面との間の密着性が向上するため、エレクトロマイグレーションの原因となる、両界面における合金配線金属の拡散、及び、ストレス誘起ボイドの原因となる合金配線中の空孔の拡散を抑制することができ、配線信頼性の著しい向上を得ることができる。
さらに、第一合金配線５ａ及び第二合金配線５ｂと、その上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂ中に共通に含有される金属元素の第一合金配線５ａ及び第二合金配線５ｂ内部での濃度を、第一合金配線５ａ及び第二合金配線５ｂの中央部の領域よりも、第一配線保護膜６ａ及び第二配線保護膜６ｂの近傍の領域において、高くすることにより、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの界面の密着性の改善と、配線抵抗上昇の抑制を両立することができる。
例えば、第一合金配線５ａが、銅を主成分とし、金属元素として１ａｔ．％以下のアルミニウムを含有した銅アルミニウム合金からなり、第一配線保護膜６ａがＳｉＣＮ膜からなり、第一合金配線５ａの高さが２００ｎｍである場合、第一配線保護膜６ａ（ＳｉＣＮ膜）から１０ｎｍの距離内に存在する第一合金配線５ａ内のアルミニウムの濃度は１ａｔ．％であり、１００ｎｍの距離に存在する第一合金配線５ａ内のアルミニウムの濃度は０．０８ａｔ．％とすることにより、第一合金配線５ａの抵抗上昇を抑制し、かつ、第一合金配線５ａの信頼性を向上させることができるようになる。
さらに、第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂの近傍における第一合金配線５ａ及び第二合金配線５ｂ中の主成分以外の金属元素濃度を高くすることによって、第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂの表面の酸化が抑制されるため、第一合金配線５ａ及び第二合金配線５ｂと第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂとの界面の密着性が向上する。第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させる技術と本技術とを同時に用いることにより、第一合金配線５ａ及び第二合金配線５ｂを囲む全ての界面における密着性の向上が達成され、合金配線に対する信頼性のさらなる向上を達成することができる。
例えば、第一合金配線５ａが銅を主成分とし、金属元素として１ａｔ．％以下のアルミニウムを含有した銅アルミニウム合金からなり、バリアメタル膜４ａがＴａ／ＴａＮからなり、合金配線の高さ及び幅が２００ｎｍである場合、バリアメタル膜（Ｔａ／ＴａＮ膜）４ａから２０ｎｍの距離内にある第一合金配線５ａ内のアルミニウムの濃度は１ａｔ．％であり、１００ｎｍの距離にある第一合金配線５ａ内のアルミニウムの濃度は０．０８ａｔ．％とすることにより、バリアメタル膜４ａの表面の酸化を抑制し、第一合金配線５ａの信頼性を更に向上させることができるようになる。
また、第一合金配線５ａ及び第二合金配線５ｂ中に含有させた主成分以外の金属元素によって、本来、配線保護膜に含有しにくい第一合金配線５ａ及び第二合金配線５ｂの主成分である金属元素を含有させ、密着性を向上させることも可能である。
例えば、第一合金配線５ａが銅を主成分とし、金属元素として１ａｔ．％以下のアルミニウムを含有した銅アルミニウム合金からなり、第一配線保護膜６ａがＳｉＣＮ膜からなる場合、３５０℃の熱処理による熱拡散によって第一配線保護膜６ａ中にアルミニウムを含有させると、アルミニウムの固溶に伴って、銅も第一配線保護膜６ａ中に拡散し、更に密着性を向上させ、第一合金配線５ａに対する信頼性を向上させることができることが確認できた。
このようにして作製した銅合金からなる第一合金配線５ａについて、第一配線保護膜６ａ（ＳｉＣＮ膜）と第一合金配線５ａ（銅合金）の密着性を、例えば、４点曲げ法などの薄膜の密着性試験法により評価したところ、密着性が向上したことが確認できた。
本実施形態による配線構造は、製造物からも容易に確認することができる。ＤＲＡＭ（Dynamic RandomAccess Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（MagneticRandom Access Memory）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、それらを同時に掲載した混載型の半導体製品、あるいは、それらの半導体装置を複数積層したＳＩＰ（Silicon in package）などにおいて、少なくとも一部に（多層）配線を有する場合、金属配線及び配線保護膜中の金属濃度を測定することにより、本実施形態による配線構造が適用されているか否かを確認することができる。
具体的には、半導体製品を断面方向に切り出したＴＥＭの観察像のコントラストにより、金属配線と配線保護膜とを比較することができ、ＴＥＭに加えＥＥＬＳ（Electron Energy-Loss Spectroscopy）及びＥＤＸ（Energy-DispersiveX-ray Spectroscopy）などの元素分析により、金属配線中及び配線保護膜中の金属濃度を確認することができる。
特に、ＴＥＭ像のコントラストから金属配線内の粒界を特定し、粒界近傍の元素分析を行うことより、金属配線及び配線保護膜中の金属精密に濃度を検出することができる。
また、水平方向に切り出した試料について、所定の箇所を選んでＳＩＭＳ（Second Ion MassSpectroscopy）などの元素分析をすることにより、金属元素の確認をすることができる。
なお、シングルダマシン溝の加工方法は任意であり、特に限定されない。
（第４の実施の形態）
図４は、本発明の第４の実施の形態に係る半導体装置の断面図である。以下、本実施形態に係る半導体装置の配線構造について図４を用いて説明する。
本実施形態に係る半導体装置においては、第３の実施形態に係る半導体装置と比較して、配線保護膜の構造が変更されている。
すなわち、第３の実施形態に係る半導体装置においては第一配線保護膜６ａ及び第二配線保護膜６ｂはいずれも単層構造を有しているが、本実施形態に係る半導体装置においては、第一配線保護膜６ａの単層構造に代えて、第一配線保護膜６ａ及び第三配線保護膜８ａの二層構造を有しており、さらに、第二配線保護膜６ｂの単層構造に代えて、第二配線保護膜６ｂ及び第四配線保護膜８ｂの二層構造を有している。配線保護膜の構造が変更されている点を除いて、本実施形態に係る半導体装置は第３の実施形態に係る半導体装置と同様の構造を有している。
第三配線保護膜８ａ及び第四配線保護膜８ｂは、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜又はこれらの膜に有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の何れか一つ、あるいは、いずれか二つ以上の積層膜から構成することができる。
本実施形態に係る半導体装置によれば、第３の実施の形態に係る半導体装置と同様に、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの密着性を向上させ、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性の高いシングルダマシン配線を得ることができる。
さらに、第一配線保護膜６ａ及び第二配線保護膜６ｂの上面に、金属元素を含まない膜からなる第三配線保護膜８ａ及び第四配線保護膜８ｂが形成されているため、第三配線保護膜８ａ及び第四配線保護膜８ｂとその上層の層間絶縁膜との間の密着性の高い配線構造を得ることができる。
なお、本実施形態においては、配線保護膜を二層構造として形成したが、三層または四層以上の積層構造を有する膜として形成することも可能である。
（第５の実施の形態）
図７は、図１に示した第１の実施の形態に係る半導体装置の構造を応用した半導体装置の製造方法における各工程を示す断面図である。以下、図７を参照して、本半導体装置の製造方法を説明する。
まず、図７（ａ）に示すように、半導体素子（図示せず）が形成された半導体基板１上にＳｉＯ２からなる層間絶縁膜２、ＳｉＣＮからなる第一エッチングストップ膜３ａ、ＳｉＯ２からなる第一配線層間絶縁膜１０ａをこの順に積層して形成する。
次いで、ダマシン法により、第一配線層間絶縁膜１０ａ中に配線溝１１ａを形成する。
第一配線層間絶縁膜１０ａとしては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
複数積層した膜（積層構造）の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ（＝上層／下層）からなる２層構造とし、ＳｉＯ２膜をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用する構造や、配線間容量を低減するため、Ｂｌａｃｋ Ｄｉａｍｏｎｄ／ＡｕｒｏｒａＵＬＫ（＝上層／下層）を使用する構造がある。あるいは、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ／ＳｉＯ２（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
その後、図７（ｂ）に示すように、スパッタ法を用いて、第一配線層間絶縁膜１０ａの露出面及び配線溝１１ａの側壁及び底面（層間絶縁膜２の露出面）を覆って、Ｔａ／ＴａＮ（＝上層／下層）の積層膜からなる第一バリアメタル膜４ａを形成する。
次に、図７（ｃ）に示すように、第一バリアメタル膜４ａ上に銅合金シード膜１２を形成する。
銅合金シード膜１２としては、銅ターゲット中にアルミニウムを１．２ａｔ.％含む銅アルミニウム合金ターゲットを用いた、イオナイズドスパッタリング法により形成した銅アルミニウム合金を用いる。
その後、銅合金シード膜１２を電極として、電解めっき法により、銅膜１３を銅合金シード膜１２上に形成する。これにより、配線溝１１ａは銅膜１３により埋められる。
次に、３５０℃の温度で３０分熱処理することにより、銅アルミニウム合金からなる銅合金シード膜１２から銅膜１３にアルミニウムを熱拡散させ、図７（ｄ）に示すように、銅アルミニウム合金からなる合金膜１４が第一バリアメタル膜４ａ上に形成される。
この時、銅合金シード膜１２中に含有されているアルミニウムは銅膜１３中に均一に拡散せず、形成される合金膜１４中のアルミニウム濃度は第一バリアメタル膜４ａの近傍の領域ほど高くなっている。
但し、アルミニウム濃度は、最も高い第一バリアメタル膜４ａの近傍でも、１．０ａｔ．％以下になっている。
その後、図７（ｅ）に示すように、ＣＭＰ（化学機械研磨）法により合金膜１４を第一配線層間絶縁膜１０ａが露出するまで除去し、第一合金配線５ａを形成する。
次いで、第一合金配線５ａの上面をＳｉＣＮからなる第一配線保護膜１５ａにより被覆する。
次に、３５０℃の温度で３０分熱処理することによって、銅アルミニウム合金からなる第一合金配線５ａ中に含有される銅及びアルミニウムを第一配線保護膜１５ａ中に拡散させる。この結果、図７（ｆ）に示すように、第一合金配線５ａの上面を被覆する第一配線保護膜６ａは、第一合金配線５ａ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有するようになる。
このとき、第一合金配線５ａの上面を被覆する第一配線保護膜６ａ中の金属元素濃度は１ａｔ.％以下の範囲であり、第一合金配線５ａの表面に近いほど高くなっている。
さらに、第一合金配線５ａ中に含有されるアルミニウムは、この熱処理により界面に偏析し、第一配線保護膜６ａと第一合金配線５ａの界面近傍におけるアルミニウム濃度は、第一合金配線５ａの内部よりも上昇している。
次に、第一配線保護膜６ａ及び１５ａの上面に、ＳｉＯ２からなるビア層間絶縁膜７、ＳｉＣＮからなる第二エッチングストップ膜３ｂ、ＳｉＯ２からなる第二配線層間絶縁膜１０ｂをこの順に形成する。
第二配線層間絶縁膜１０ｂは第一配線層間絶縁膜１０ａと同様の構成を有している。
ビア層間絶縁膜７としては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
次に、図７（ｇ）に示すように、デュアルダマシン法により、第二配線層間絶縁膜１０ｂ、第二エッチングストップ膜３ｂ、ビア層間絶縁膜７及び第一配線保護膜６ａを貫通するビアホール１１ｃと、第二配線層間絶縁膜１０ｂを貫通する配線溝１１ｂとを形成する。配線溝１１ｂはビアホール１１ｃよりも大径である。
その後、図７（ｈ）に示すように、スパッタ法を用いて、ビアホール１１ｃ及び配線溝１１ｂを覆うようにＴａ／ＴａＮ（＝上層／下層）の積層膜からなる第二バリアメタル膜４ｂを形成する。
次いで、配線溝１１ａ内に形成された第一合金配線５ａと同様にして、ビアホール１１ｃ及び配線溝１１ｂの内部に第二合金配線５ｂを形成する。
次いで、第二合金配線５ｂ及び第二配線層間絶縁膜１０ｂの上面をＳｉＣＮからなる第二配線保護膜１５ｂにより被覆する。
次いで、３５０℃の温度で３０分熱処理することにより、銅アルミニウム合金からなる第二合金配線５ｂ中に含有される銅及びアルミニウムが第二配線保護膜１５ｂ中に拡散する。この結果として、図７（ｉ）に示すように、第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂは、第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有するようになる。
このとき、第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂ中の金属元素濃度は１ａｔ.％以下の範囲であり、第二合金配線５ｂの表面に近いほど高くなっている。
さらに、第一合金配線５ａと同様、第二合金配線５ｂ中に含有されるアルミニウムの濃度は第二バリアメタル膜４ｂの近傍ほど高い。
また、第二配線保護膜６ｂと第二合金配線５ｂとの界面近傍におけるアルミニウムの濃度が第二合金配線５ｂの内部よりも高くなっている。
但し、第二合金配線５ｂ中のアルミニウム濃度は、最も高い第二バリアメタル膜４ｂの近傍でも１．０ａｔ．％以下となっている。
以上の工程により形成された半導体装置においては、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させることができ、このため、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができた。
（第６の実施の形態）
図８は、図７に示した半導体装置の製造方法により製造された半導体装置の第一の変形例の断面図である。
本変形例に係る半導体装置においては、図７（ｆ）及び（ｉ）に示す工程、すなわち、銅アルミニウム合金からなる第一合金配線５ａ及び第二合金配線５ｂ中に含有される銅及びアルミニウムを第一配線保護膜１５ａ及び第二配線保護膜１５ｂ中に拡散させる工程において、金属元素の拡散領域を第一配線保護膜１５ａ及び第二配線保護膜１５ｂよりも短くする。
これにより、図８に示すように、第一合金配線５ａ及び第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有した第一配線保護膜６ａ及び第二配線保護膜６ｂ上に、金属元素を含まない第三配線保護膜８ａ及び第四配線保護膜８ｂが存在することとなる。この結果、第三配線保護膜８ａ及び第四配線保護膜８ｂの上面に形成される層間絶縁膜と、第一合金配線５ａ及び第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有した第一配線保護膜６ａ及び第二配線保護膜６ｂとが直接に接触しない構造を得ることができた。
あるいは、銅アルミニウム合金からなる第一合金配線５ａ及び第二合金配線５ｂ中に含有される銅及びアルミニウムを第一配線保護膜１５ａ及び第二配線保護膜１５ｂ中に拡散させる工程の後に、第一配線保護膜６ａ及び第二配線保護膜６ｂの上面に、第一配線保護膜１５ａ及び第二配線保護膜１５ｂと同種の第三配線保護膜８ａ及び第四配線保護膜８ｂを形成することによっても同様の構造を得ることができた。
本変形例に係る半導体装置によれば、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させることができ、その結果、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができた。
加えて、本変形例に係る半導体装置においては、金属元素を含む第一合金配線５ａ及び第二合金配線５ｂの上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂの上面に、金属元素を含まない膜からなる第三配線保護膜８ａ及び第四配線保護膜８ｂが形成されているため、第三配線保護膜８ａ及び第四配線保護膜８ｂとその上層の層間絶縁膜との間の密着性の高い配線構造を得ることができた。
（第７の実施の形態）
図９は、図７に示した半導体装置の製造方法により製造された半導体装置の第二の変形例の断面図である。
本変形例に係る半導体装置においては、図７（ｇ）に示した工程、すなわち、ビアホール１１ｃ及び配線溝１１ｂをデュアルダマシン法により加工する工程において、第二エッチングストップ膜３ｂを用いずに加工することによって、図９に示す構造の半導体装置を得ることができた。
本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
（第８の実施の形態）
本実施形態に係る半導体装置は図７に示した半導体装置の製造方法により製造された半導体装置の第三の変形例である。
本変形例に係る半導体装置は図７（ｉ）に示した断面を有する半導体装置と同様の構造を有しているが、第一配線保護膜１５ａ及び第二配線保護膜１５ｂとして、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜を用いた。
これにより、本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
（第９の実施の形態）
図１０は、図７に示した半導体装置の製造方法により製造された半導体装置の第四の変形例の断面図である。
本変形例に係る半導体装置においては、図７（ａ）及び（ｇ）に示した工程、すなわち、配線溝１１ａ、ビアホール１１ｃ及び配線溝１１ｂをダマシン法により加工する工程において、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜をそれらの側壁を保護する側壁保護膜１６ａ、１６ｃ、１６ｂとしてそれぞれ形成した。
この結果、図１０に示す構造の半導体装置を得ることができた。
本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、層間絶縁膜の側壁の保護による配線間リーク低減の効果を得ることができた。特に、第一配線層間膜１０ａ、第二配線層間膜１０ｂまたはビア層間膜７の少なくとも一部として、ＡｕｒｏｒａＵＬＫのようなポーラス膜を用いる場合に、顕著な効果を得ることができた。
（第１０の実施の形態）
図１１は、図７に示した半導体装置の製造方法により製造された半導体装置の第五の変形例の断面図である。
本変形例に係る半導体装置は図７（ｉ）に示した断面を有する半導体装置と同様の構造を有しているが、第一配線層間絶縁膜１０ａ及び第二配線層間絶縁膜１０ｂとして、ポーラス膜であるＡｕｒｏｒａＵＬＫと、配線層ハードマスクのＳｉＯ２との積層構造（図１１中では配線層ハードマスクを１７ａ及び１７ｂで示す）を用い、ビア層間絶縁膜７には、Ｂｌａｃｋ Ｄｉａｍｏｎｄからなる膜を用いた。
これにより、本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、ＳｉＯ２膜よりも比誘電率の低いＡｕｒｏｒａＵＬＫ膜及びＢｌａｃｋ Ｄｉａｍｏｎｄ膜を用いることにより、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
（第１１の実施の形態）
本実施形態においては、第１０の実施の形態として示した第五の変形例において、配線層ハードマスク１７ａ及び１７ｂとしてＢｌａｃｋ Ｄｉａｍｏｎｄ膜を用い、ビア層間絶縁膜７としてＡｕｒｏｒａＵＬＫ膜を用いた。
これにより、本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
（第１２の実施の形態）
図１２は、図７に示した半導体装置の製造方法により製造された半導体装置の第六の変形例の断面図である。
本実施形態に係る半導体装置は、図９に示した第７の実施の形態の変形例である。
本実施形態に係る半導体装置においては、図９に示した第７の実施の形態における第一配線層間絶縁膜４ａ及び第二配線層間絶縁膜４ｂとして、ポーラス膜であるＡｕｒｏｒａＵＬＫと、配線層ハードマスクのＳｉＯ２との積層構造（図１２中では配線層ハードマスクを１７ａ及び１７ｂで示す）を用い、ビア層間絶縁膜７として、ＡｕｒｏｒａＵＬＫ膜を用いた。
これにより、本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
（第１３の実施の形態）
図１３は、図７に示した半導体装置の製造方法により製造された半導体装置の第七の変形例の断面図である。
本実施形態に係る半導体装置は、図１１に示した第１０の実施の形態の変形例である。
本実施形態に係る半導体装置においては、図１１に示した第１０の実施の形態における配線やビアの側壁に対して、側壁保護膜１６ａ、１６ｃ、１６ｂとして、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜を形成した。
これにより、本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、層間絶縁膜の側壁の保護、ならびに、配線層間絶縁膜とハードマスクとの界面の保護による配線間リークの低減の効果を得ることができた。
（第１４の実施の形態）
図１４は、図３に示した第３の実施の形態に係る半導体装置の構造を応用した半導体装置の製造方法における各工程を示す断面図である。以下、図１４を参照して、本半導体装置の製造方法を説明する。
まず、図１４（ａ）に示すように、半導体素子（図示せず）が形成された半導体基板１上にＳｉＯ２からなる層間絶縁膜２、ＳｉＣＮからなる第一エッチングストップ膜３ａ、ＳｉＯ２からなる第一配線層間絶縁膜１０ａをこの順に積層して形成する。
次いで、第一配線層間絶縁膜１０ａ中にダマシン法により配線溝１１ａを形成する。
第一配線層間絶縁膜１０ａとしては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
複数積層した膜（積層構造）の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ（＝上層／下層）からなる２層構造とし、ＳｉＯ２膜をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用する構造や、配線間容量を低減するため、Ｂｌａｃｋ Ｄｉａｍｏｎｄ／ＡｕｒｏｒａＵＬＫ（＝上層／下層）を使用する構造がある。あるいは、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ／ＳｉＯ２（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
その後、図１４（ｂ）に示すように、スパッタ法を用いて、第一配線層間絶縁膜１０ａの露出面及び配線溝１１ａの側壁及び底面（層間絶縁膜２の露出面）を覆って、Ｔａ／ＴａＮ（＝上層／下層）の積層膜からなる第一バリアメタル膜４ａを形成する。
次に、図１４（ｃ）に示すように、第一バリアメタル膜４ａ上に銅合金シード膜１２を形成する。
銅合金シード膜１２としては、銅ターゲット中にアルミニウムを１．２ａｔ.％含む銅アルミニウム合金ターゲットを用いた、イオナイズドスパッタリング法により形成した銅アルミニウム合金を用いる。
その後、銅合金シード膜１２を電極として、電解めっき法により、銅膜１３を銅合金シード膜１２上に形成する。これにより、配線溝１１ａは銅膜１３により埋められる。
次に、３５０℃の温度で３０分熱処理することにより、銅アルミニウム合金からなる銅合金シード膜１２から銅膜１３にアルミニウムを熱拡散させ、図１４（ｄ）に示すように、銅アルミニウム合金からなる合金膜１４が第一バリアメタル膜４ａ上に形成される。
この時、銅合金シード膜１２中に含有されているアルミニウムは銅膜１３中に均一に拡散せず、形成される合金膜１４中のアルミニウム濃度は第一バリアメタル膜４ａの近傍の領域ほど高くなっている。
但し、アルミニウム濃度は、最も高い第一バリアメタル膜４ａの近傍でも、１．０ａｔ．％以下になっている。
その後、図１４（ｅ）に示すように、ＣＭＰ（化学機械研磨）法により合金膜１４を第一配線層間絶縁膜１０ａが露出するまで除去し、第一合金配線５ａを形成する。
次いで、第一合金配線５ａの上面をＳｉＣＮからなる第一配線保護膜１５ａにより被覆する。
次に、３５０℃の温度で３０分熱処理することによって、銅アルミニウム合金からなる第一合金配線５ａ中に含有される銅及びアルミニウムを第一配線保護膜１５ａ中に拡散させる。この結果、図１４（ｆ）に示すように、第一合金配線５ａの上面を被覆する第一配線保護膜６ａは、第一合金配線５ａ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有するようになる。
このとき、第一合金配線５ａの上面を被覆する第一配線保護膜６ａ中の金属元素濃度は１ａｔ.％以下の範囲であり、第一合金配線５ａの表面に近いほど高くなっている。
さらに、第一合金配線５ａ中に含有されるアルミニウムは、この熱処理により界面に偏析し、第一配線保護膜６ａと第一合金配線５ａの界面近傍におけるアルミニウム濃度は、第一合金配線５ａの内部よりも上昇している。
次に、第一配線保護膜６ａ及び１５ａの上面に、ＳｉＯ２からなるビア層間絶縁膜７を形成する。
ビア層間絶縁膜７としては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
次いで、図１４（ｇ）に示すように、ビア層間絶縁膜７及び第一配線保護膜６ａを貫通し、第一合金配線５ａに到達するビアホール１１ｃを形成する。
次いで、図１４（ｈ）に示すように、ビアホール１１ｃの内壁上にＴａ／ＴａＮ（＝上層／下層）の積層膜からなる第三バリアメタル膜４ｃを形成する。
次いで、ビアホール１１ｃの内部に第三バリアメタル膜４ｃに囲まれた状態の合金ビア５ｃを形成する。
合金ビア５ｃの形成の手順は、配線溝１１ａ中に第一合金配線５ａを形成した手順と同様である。
次いで、図１４（ｈ）に示すように、合金ビア５ｃ及びビア層間絶縁膜７上に第二エッチングストップ膜３ｂ、第二配線層間絶縁膜１０ｂをこの順に形成する。
次いで、第二エッチングストップ膜３ｂ及び第二配線層間絶縁膜１０ｂを貫通し、合金ビア５ｃ及びビア層間絶縁膜７に到達するビアホール（図示せず）を形成する。
次いで、このビアホールの内壁上にＴａ／ＴａＮ（＝上層／下層）の積層膜からなる第二バリアメタル膜４ｂを形成する。
次いで、ビアホールの内部に第二バリアメタル膜４ｂに囲まれた状態の第二合金配線５ｂを形成する。第二合金配線５ｂの形成の手順は、配線溝１１ａ中に第一合金配線５ａを形成した手順と同様である。
第二配線層間絶縁膜１０ｂは第一配線層間絶縁膜１０ａと同様の構成を有している。
次いで、第二合金配線５ｂの上面をＳｉＣＮからなる第二配線保護膜１５ｂにより被覆する。
次に、３５０℃の温度で３０分熱処理することによって、銅アルミニウム合金からなる第二合金配線５ｂ中に含有される銅及びアルミニウムを第二配線保護膜１５ｂ中に拡散させる。この結果、図１４（ｉ）に示すように、第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂは、第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有するようになる。
このとき、第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂ中の金属元素濃度は１ａｔ.％以下の範囲であり、第二合金配線５ｂの表面に近いほど高くなっている。
さらに、第一合金配線５ａと同様に、第二合金配線５ｂ中に含有されるアルミニウムの濃度は、第二バリアメタル膜４ｂの近傍ほど高い。
また、第二配線保護膜６ｂと第二合金配線５ｂとの界面の近傍におけるアルミニウムの濃度は第二合金配線５の内部よりも高くなっている。
但し、第二合金配線５ｂ中のアルミニウム濃度は、最も高い第二バリアメタル膜４ｂの近傍でも１．０ａｔ．％以下となっている。
以上の工程により形成された半導体装置においては、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させることができ、このため、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができた。
（第１５の実施の形態）
図１５は、図１４に示した半導体装置の製造方法により製造された半導体装置の第一の変形例の断面図である。
本変形例に係る半導体装置においては、図１４（ｆ）及び（ｉ）に示す工程、すなわち、銅アルミニウム合金からなる第一合金配線５ａ及び第二合金配線５ｂ中に含有される銅及びアルミニウムを第一配線保護膜１５ａ及び第二配線保護膜１５ｂ中に拡散させる工程において、金属元素の拡散領域を第一配線保護膜１５ａ及び第二配線保護膜１５ｂよりも短くする。
これにより、図１５に示すように、第一合金配線５ａ及び第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有した第一配線保護膜６ａ及び第二配線保護膜６ｂ上に、金属元素を含まない第三配線保護膜８ａ及び第四配線保護膜８ｂが存在することとなる。この結果、第三配線保護膜８ａ及び第四配線保護膜８ｂの上面に形成される層間絶縁膜と、第一合金配線５ａ及び第二合金配線５ｂ中に含まれる金属元素のうちの少なくとも一つの金属元素を含有した第一配線保護膜６ａ及び第二配線保護膜６ｂとが直接に接触しない構造を得ることができた。
あるいは、銅アルミニウム合金からなる第一合金配線５ａ及び第二合金配線５ｂ中に含有される銅及びアルミニウムを第一配線保護膜１５ａ及び第二配線保護膜１５ｂ中に拡散させる工程の後に、第一配線保護膜６ａ及び第二配線保護膜６ｂの上面に、第一配線保護膜１５ａ及び第二配線保護膜１５ｂと同種の第三配線保護膜８ａ及び第四配線保護膜８ｂを形成することによっても同様の構造を得ることができた。
本変形例に係る半導体装置によれば、第１４の実施の形態と同様に、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させることができ、その結果、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができた。
加えて、本変形例に係る半導体装置においては、金属元素を含む第一合金配線５ａ及び第二合金配線５ｂの上面を被覆する第一配線保護膜６ａ及び第二配線保護膜６ｂの上面に、金属元素を含まない膜からなる第三配線保護膜８ａ及び第四配線保護膜８ｂが形成されているため、第三配線保護膜８ａ及び第四配線保護膜８ｂとその上層の層間絶縁膜との間の密着性の高い配線構造を得ることができた。
（第１６の実施の形態）
図１６は、図１４に示した半導体装置の製造方法により製造された半導体装置の第二の変形例の断面図である。
本変形例に係る半導体装置は図１４（ｉ）に示した断面を有する半導体装置と同様の構造を有しているが、第一配線層間絶縁膜１０ａ及び第二配線層間絶縁膜１０ｂとして、ポーラス膜であるＡｕｒｏｒａＵＬＫと、配線層ハードマスクのＳｉＯ２との積層構造（図１６中では配線層ハードマスクを１７ａ及び１７ｂで示す）を用い、ビア層間絶縁膜７には、Ｂｌａｃｋ Ｄｉａｍｏｎｄからなる膜を用いた。
これにより、本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、ＳｉＯ２膜よりも比誘電率の低いＡｕｒｏｒａＵＬＫ膜及びＢｌａｃｋ Ｄｉａｍｏｎｄ膜を用いることにより、配線の実効的な誘電率を低減し、配線間の寄生容量を低減することができた。
（第１７の実施の形態）
図１７は、図１４に示した半導体装置の製造方法により製造された半導体装置の第三の変形例の断面図である。
本変形例に係る半導体装置においては、図１６に示した半導体装置の第一合金配線５ａ及び第二合金配線５ｂの側壁上に、プラズマ重合法により作成したＤＶＳ−ＢＣＢ（ジビニルシロキサン−ベンゾシクロブテン）膜をそれらの側壁を保護する側壁保護膜１６ａ、１６ｃ、１６ｂとしてそれぞれ形成した。
本変形例に係る半導体装置によれば、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができるとともに、層間絶縁膜の側壁の保護及び配線層間絶縁膜とハードマスク界面の保護による配線間リーク低減の効果を得ることができた。
（第１８の実施の形態）
図１８は、図１に示した第１の実施の形態に係る半導体装置の構造を応用した半導体装置の製造方法における各工程を示す断面図である。以下、図１８を参照して、本半導体装置の製造方法を説明する。
まず、図１８（ａ）に示すように、半導体素子（図示せず）が形成された半導体基板１上にＳｉＯ２からなる層間絶縁膜２、ＳｉＣＮからなる第一エッチングストップ膜３ａ、ＳｉＯ２からなる第一配線層間絶縁膜１０ａをこの順に積層して形成する。
次いで、ダマシン法により、第一配線層間絶縁膜１０ａ中に配線溝１１ａを形成する。
第一配線層間絶縁膜１０ａとしては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
複数積層した膜（積層構造）の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ（＝上層／下層）からなる２層構造とし、ＳｉＯ２膜をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用する構造や、配線間容量を低減するため、Ｂｌａｃｋ Ｄｉａｍｏｎｄ／ＡｕｒｏｒａＵＬＫ（＝上層／下層）を使用する構造がある。あるいは、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ／ＳｉＯ２（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造が
その後、図１８（ｂ）に示すように、スパッタ法を用いて、第一配線層間絶縁膜１０ａの露出面及び配線溝１１ａの側壁及び底面（層間絶縁膜２の露出面）を覆って、Ｔａ／ＴａＮ（＝上層／下層）の積層膜からなる第一バリアメタル膜４ａを形成する。
次に、図１８（ｃ）に示すように、第一バリアメタル膜４ａ上に銅合金シード膜１２を形成する。
銅合金シード膜１２としては、銅ターゲット中にアルミニウムを１．２ａｔ.％含む銅アルミニウム合金ターゲットを用いた、イオナイズドスパッタリング法により形成した銅アルミニウム合金を用いる。
その後、銅合金シード膜１２を電極として、電解めっき法により、銅膜１３を銅合金シード膜１２上に形成する。これにより、配線溝１１ａは銅膜１３により埋められる。
次に、３５０℃の温度で３０分熱処理することにより、銅アルミニウム合金からなる銅合金シード膜１２から銅膜１３にアルミニウムを熱拡散させ、図１８（ｄ）に示すように、銅アルミニウム合金からなる合金膜１４が第一バリアメタル膜４ａ上に形成される。
この時、銅合金シード膜１２中に含有されているアルミニウムは銅膜１３中に均一に拡散せず、形成される合金膜１４中のアルミニウム濃度は第一バリアメタル膜４ａの近傍の領域ほど高くなっている。
但し、合金膜１４中のアルミニウム濃度は、最も高い第一バリアメタル膜４ａの近傍でも、１．０ａｔ．％以下になっている。
その後、図１８（ｅ）に示すように、ＣＭＰ（化学機械研磨）法により合金膜１４を第一配線層間絶縁膜１０ａが露出するまで除去し、第一合金配線５ａを形成する。
次いで、第一合金配線５ａの上面を、プラズマＣＶＤ法により形成したアルミニウムを含有するＳｉＣＮからなる第一配線保護膜６ａにより被覆する。
このとき、第一合金配線５ａの上面を被覆する第一配線保護膜６ａ中の金属元素濃度が１ａｔ.％以下の範囲になるように、アルミニウムの添加量を調整する。
第一合金配線５ａ中に含有されるアルミニウムは、第一配線保護膜６ａの成膜時の熱により、第一配線保護膜６ａと第一合金配線５ａとの界面に偏析し、この界面の近傍におけるアルミニウムの濃度が第一合金配線５ａの内部よりも上昇している。
次に、第一配線保護膜６ａ及び１５ａの上面に、ＳｉＯ２からなるビア層間絶縁膜７、ＳｉＣＮからなる第二エッチングストップ膜３ｂ、ＳｉＯ２からなる第二配線層間絶縁膜１０ｂをこの順に形成する。
第二配線層間絶縁膜１０ｂは第一配線層間絶縁膜１０ａと同様の構成を有している。
ビア層間絶縁膜７としては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
次に、図１８（ｇ）に示すように、デュアルダマシン法により、第二配線層間絶縁膜１０ｂ、第二エッチングストップ膜３ｂ、ビア層間絶縁膜７及び第一配線保護膜６ａを貫通するビアホール１１ｃと、第二配線層間絶縁膜１０ｂを貫通する配線溝１１ｂとを形成する。配線溝１１ｂはビアホール１１ｃよりも大径である。
その後、図１８（ｈ）に示すように、スパッタ法を用いて、ビアホール１１ｃ及び配線溝１１ｂを覆うようにＴａ／ＴａＮ（＝上層／下層）の積層膜からなる第二バリアメタル膜４ｂを形成する。
次いで、配線溝１１ａ内に形成された第一合金配線５ａと同様にして、ビアホール１１ｃ及び配線溝１１ｂの内部に第二合金配線５ｂを形成する。
次いで、第二合金配線５ｂ及び第二配線層間絶縁膜１０ｂの上面を、プラズマＣＶＤ法により形成したアルミニウムを含有するＳｉＣＮからなる第二配線保護膜６ｂにより被覆する。
このとき、第二合金配線５ｂの上面を被覆する第二配線保護膜６ｂ中の金属元素濃度が１ａｔ.％以下の範囲になるように、アルミニウムの添加量を調整する。
さらに、第一合金配線５ａと同様に、第二合金配線５ｂ中に含有されるアルミニウムの濃度は第二バリアメタル膜４ｂの近傍ほど高い。
また、第二配線保護膜６ｂと第二合金配線５ｂとの界面近傍におけるアルミニウムの濃度が第二合金配線５ｂの内部よりも高くなっている。
但し、第二合金配線５ｂ中のアルミニウム濃度は、最も高い第二バリアメタル膜４ｂの近傍でも１．０ａｔ．％以下となっている。
以上の工程により形成された半導体装置においては、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜６ａ及び第二配線保護膜６ｂとの間の密着性を向上させることができ、このため、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができた。
（第１９の実施の形態）
図１９（ａ）は、第５の実施の形態に係る製造方法により製造された半導体装置（図７（ｉ））における第一バリアメタル膜４ａ、第一合金配線５ａ及び第一配線保護膜６ａ中の深さ方向におけるアルミニウム濃度の分布を示すグラフであり、図１９（ｂ）は、アルミニウムを添加しない場合の、同様のアルミニウム濃度の分布を示すグラフである。
また、図２０（ａ）は、第５の実施の形態に係る製造方法により製造された半導体装置（図７（ｉ））における第一バリアメタル膜４ａ、第一合金配線５ａ及び第一配線保護膜６ａ中の深さ方向における酸素濃度の分布を示すグラフであり、図２０（ｂ）は、第一合金配線５ａ内のアルミニウム濃度に深さ方向に対する依存性がない場合における酸素濃度の分布を示すグラフである。
図１９（ａ）に示すように、第一合金配線５ａ中の第一バリアメタル膜４ａ側と第一合金配線５ａの表面側とでアルミニウム濃度が高くなるようにアルミニウム濃度を制御することにより、同程度の抵抗を有するアルミニウムを均一に含有した合金配線よりも、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を高めることができた。
図中に示すアルミニウム濃度は、第一配線保護膜６ａ（ＳｉＣＮ膜）の表面側からのＳＩＭＳ分析により、第一合金配線５ａ（ＣｕＡｌ膜）中で定量されている。
また、第一配線保護膜６ａと第一合金配線５ａと界面部分はマトリクス効果の影響を受けているが、第一配線保護膜６ａ（ＳｉＣＮ膜）中にＣｕ及びＡｌが存在していることを示している。
これは、図１９（ｂ）に示したアルミニウムを添加しない場合のアルミニウム濃度プロファイルと比較すると、明らかである。
このとき、第一配線保護膜６ａ（ＳｉＣＮ膜）を形成する前の第一合金配線５ａの表面に、シリコンを添加する方法を併用することによって、信頼性をさらに向上させる効果が得られることも確認している。
但し、この場合のシリコンの添加範囲は第一配線保護膜６ａ（ＳｉＣＮ膜）の近傍に限ることが望ましい。これは、第一バリアメタル膜４ａ側と第一合金配線５ａの表面側とでアルミニウム濃度が高くなるようコントロールした効果を保存するためである。
アルミニウム濃度プロファイルのコントロール方法としては、第五の実施形態のように合金シードを用いる方法、アルミニウムが銅よりも原子半径が大きく、粒界や表面などの引張応力場に引き寄せられることを利用し、熱処理により界面（表面）に析出させる方法、第一合金配線５ａの表面側からアルミニウムを拡散させる方法、などを用いることができる。
第５の実施の形態に係る製造方法により製造された半導体装置の信頼性が向上するのは、第一合金配線５ａと第一配線保護膜６ａとの間の密着性の向上に加え、第一バリアメタル膜４ａの表面の酸化が抑制され、第一合金配線５ａと第一バリアメタル膜４ａとの間の密着性も向上するためである。
これは、図２０（ａ）、すなわち、深さ方向における酸素濃度プロファイルに示すように、第一合金配線５ａ（ＣｕＡｌ膜）中には酸素濃度のピークが存在しており、図７（ｃ）に示す工程、すなわち、合金シード膜１２を形成する工程において、アルミニウムの酸化により合金シード膜１２の表面に安定な酸化被膜（酸素濃度のピークが存在する領域において、銅の信号強度に変化がないため、膜厚は極薄と考えられる）が形成され、第一バリアメタル膜４ａの表面の酸化が抑制されるためである。
図２０（ｂ）、すなわち、第一合金配線４ａ内のアルミニウム濃度に深さ方向依存性がない場合における酸素濃度プロファイルと比較して、図２０（ａ）においては、第一バリアメタル膜４ａの表面の酸素濃度ピークが減少している。
（第２０の実施の形態）
図２１は、配線保護膜に金属元素が含まれないが、合金配線内部の濃度プロファイルのコントロールによって信頼性を向上させた半導体装置の製造方法における各工程を示す断面図である。以下、図２１を参照して、本半導体装置の製造方法を説明する。
まず、図２１（ａ）に示すように、半導体素子（図示せず）が形成された半導体基板１上にＳｉＯ２からなる層間絶縁膜２、ＳｉＣＮからなる第一エッチングストップ膜３ａ、ＳｉＯ２からなる第一配線層間絶縁膜１０ａをこの順に積層して形成する。
次いで、ダマシン法により、第一配線層間絶縁膜１０ａ中に配線溝１１ａを形成する。
第一配線層間絶縁膜１０ａとしては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
複数積層した膜（積層構造）の例としては、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ（＝上層／下層）からなる２層構造とし、ＳｉＯ２膜をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用する構造や、配線間容量を低減するため、Ｂｌａｃｋ Ｄｉａｍｏｎｄ／ＡｕｒｏｒａＵＬＫ（＝上層／下層）を使用する構造がある。あるいは、ＳｉＯ２／ＡｕｒｏｒａＵＬＫ／ＳｉＯ２（＝上層／中層／下層）からなる３層構造とし、上層ＳｉＯ２をＣｕのＣＭＰ時におけるＡｕｒｏｒａＵＬＫ膜の保護膜として使用し、下層のＳｉＯ２を密着層として使用する構造がある。
その後、図２１（ｂ）に示すように、スパッタ法を用いて、第一配線層間絶縁膜１０ａの露出面及び配線溝１１ａの側壁及び底面（層間絶縁膜２の露出面）を覆って、Ｔａ／ＴａＮ（＝上層／下層）の積層膜からなる第一バリアメタル膜４ａを形成する。
次に、図２１（ｃ）に示すように、第一バリアメタル膜４ａ上に銅合金シード膜１２を形成する。
銅合金シード膜１２としては、銅ターゲット中にアルミニウムを１．２ａｔ.％含む銅アルミニウム合金ターゲットを用いた、イオナイズドスパッタリング法により形成した銅アルミニウム合金を用いる。
その後、銅合金シード膜１２を電極として、電解めっき法により、銅膜１３を銅合金シード膜１２上に形成する。これにより、配線溝１１ａは銅膜１３により埋められる。
次に、２００℃の温度で３０分熱処理することにより、銅アルミニウム合金からなる銅合金シード膜１２と銅膜１３とを一体化させる。
次いで、図２１（ｄ）に示すように、銅アルミニウム合金からなる合金膜１４を第一バリアメタル膜４ａ上に形成する。ここで行う熱処理は、この後のＣＭＰ法による平坦化の際に、欠陥や剥離の発生を防止するためのものである。
その後、図２１（ｅ）に示すように、ＣＭＰ（化学機械研磨）法により合金膜１４を第一配線層間絶縁膜１０ａが露出するまで除去し、第一合金配線５ａを形成する。
次いで、３５０℃の温度で３０分熱処理することによって、銅アルミニウム合金からなる第一合金配線５ａ中の第一バリアメタル膜４ａ側に比較的高い濃度で含有されているアルミニウムの一部を第一合金配線５ａ中に拡散させ、さらに、表面に析出させる。これにより、第一バリアメタル膜４ａ側及び第一合金配線５ａの表面側でのアルミニウム濃度を第一合金配線５ａの中央部よりも高くする。
次いで、図２１（ｆ）に示すように、第一合金配線５ａの上面をＳｉＣＮからなる第一配線保護膜１５ａにより被覆する。
次いで、第一配線保護膜１５ａ上に、ＳｉＯ２からなるビア層間絶縁膜７、ＳｉＣＮからなる第二エッチングストップ膜３ｂ、ＳｉＯ２からなる第二配線層間絶縁膜１０ｂをこの順に形成する。
このとき、第一合金配線５ａ中に含有されるアルミニウムの濃度は、第一バリアメタル膜４ａの近傍ほど高い。
また、第一配線保護膜１５ａと第一合金配線５ａとの界面の近傍におけるアルミニウム濃度が第一合金配線５ａの内部よりも高くなっている。
但し、第一合金配線５ａのアルミニウム濃度は、最も高い第一バリアメタル膜４ａ近傍でも１．０ａｔ．％以下となっている。
第二配線層間絶縁膜１０ｂは第一配線層間絶縁膜１０ａと同様の構成を有している。
ビア層間絶縁膜７としては、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン：Hydrogen Silsesquioxane）膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesquioxane）膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、ＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、これらに有機物を含んだ絶縁薄膜、これらのいずれかを複数積層した膜、または、それらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などを用いることができる。
次に、図２１（ｇ）に示すように、デュアルダマシン法により、第二配線層間絶縁膜１０ｂ、第二エッチングストップ膜３ｂ、ビア層間絶縁膜７及び第一配線保護膜１５ａを貫通するビアホール１１ｃと、第二配線層間絶縁膜１０ｂを貫通する配線溝１１ｂとを形成する。配線溝１１ｂはビアホール１１ｃよりも大径である。
その後、図２１（ｈ）に示すように、スパッタ法を用いて、ビアホール１１ｃ及び配線溝１１ｂを覆うようにＴａ／ＴａＮ（＝上層／下層）の積層膜からなる第二バリアメタル膜４ｂを形成する。
次いで、ビアホール１１ｃ及び配線溝１１ｂの内部に第二合金配線５ｂを形成する。第二合金配線５ｂの形成の手順は、配線溝１１ａ内に形成された第一合金配線５ａを形成した手順と同様である。
次いで、３５０℃の温度で３０分熱処理することにより、銅アルミニウム合金からなる第二合金配線５ｂ中の第二バリアメタル膜４ｂ側に比較的高い濃度で含有されているアルミニウムの一部を第二合金配線５ｂ中に拡散させ、さらに、表面に析出させる。これにより、第二バリアメタル膜４ｂ側及び第二合金配線５ｂの表面側でのアルミニウム濃度を第二合金配線５ｂの中央部よりも高くする。
次いで、図２１（ｉ）に示すように、第二合金配線５ｂ及び第二配線層間絶縁膜１０ｂの上面をＳｉＣＮからなる第二配線保護膜１５ｂにより被覆する。
第一合金配線５ａと同様に、第二合金配線５ｂ中に含有されるアルミニウムの濃度は、第二バリアメタル膜４ｂの近傍ほど高い。
また、第二配線保護膜１５ｂと第二合金配線５ｂとの界面の近傍におけるアルミニウム濃度が第二合金配線５ｂの内部よりも高くなっている。
但し、第二合金配線５ｂのアルミニウム濃度は、最も高い第二バリアメタル膜４ｂ近傍でも１．０ａｔ．％以下となっている。
以上の工程により形成された半導体装置においては、第一合金配線５ａ及び第二合金配線５ｂと第一配線保護膜１５ａ及び第二配線保護膜１５ｂとの間の密着性を向上させることができ、さらに、第一合金配線５ａ及び第二合金配線５ｂと第一バリアメタル膜４ａ及び第二バリアメタル膜４ｂとの界面における密着性を向上させることもできる。このため、エレクトロマイグレーション耐性及びストレス誘起ボイド耐性を向上させることができた。
更に、第一合金配線５ａ及び第二合金配線５ｂの中央部の付近では、アルミニウム濃度が低くなっているため、信頼性を向上させつつ、第一合金配線５ａ及び第二合金配線５ｂの抵抗の上昇を抑制することもできる。
なお、図２１（ｉ）に示す第一合金配線５ａ及び第二合金配線５ｂを形成した後に、第一合金配線５ａ及び第二合金配線５ｂ中の金属元素を第一配線保護膜１５ａ及び第二配線保護膜１５ｂ中に含有させることによっても、さらなる信頼性の向上を達成することができる。
なお、本発明は、銅を主成分とする銅合金を配線材に用いた配線構造で構成される（多層）配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能である。
幾つかの好適な実施の形態に関連付けて本発明を説明したが、これら実施の形態は単に実例を挙げて発明を説明するためのものであって、本発明の範囲を何ら限定するものではない。
例えば、本発明の背景となったＣＭＯＳ回路を有する半導体装置に関して詳述したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（StaticRandom Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro ElectricRandom Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいは、それらを同時に掲載した混載型の半導体製品にも適用することができる。
また、本発明は、少なくとも一部に埋め込み型合金配線構造を有する半導体装置、電子回路装置、光回路装置、量子回路装置、マイクロマシンなどにも適用することができる。

Claims (14)

  1. 銅を主成分とする合金配線と、該合金配線の上面を被覆する第一配線保護膜とを有し、
    前記第一配線保護膜は、前記合金配線中に含有される金属元素のうち少なくとも一つの金属元素を含み、
    前記合金配線の主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍において高く、
    前記合金配線を被覆するバリアメタル膜を有し、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍において高く、
    前記第一配線保護膜は二層構造であって、前記合金配線側の層は、前記合金配線中に含有される金属元素のうち少なくとも一つの金属元素を含み、前記合金配線と反対側の層は、該金属元素を含まない
    ことを特徴とする半導体装置。
  2. 前記合金配線中に含有される金属元素は、アルミニウム、銅、錫、チタン、タングステン、銀、ジルコニウム、インジウム及びマグネシウムのうちの少なくとも一つであることを特徴とする請求項１に記載の半導体装置。
  3. 前記合金配線は、銅を主成分とする銅合金配線であることを特徴とする請求項１または２のいずれか一項に記載の半導体装置。
  4. 前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては、０．１ａｔ．％以上かつ１．５ａｔ．％以下であることを特徴とする請求項１に記載の半導体装置。
  6. 前記第一配線保護膜は、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、これらの膜に有機物を含んだ膜、有機物を主成分とする膜、及び、有機物を主成分とする膜にＳｉＯを含む膜のいずれか一つであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記第一配線保護膜において、前記金属元素濃度は前記合金配線に近いほど高いことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記合金配線は、銅を主成分とし、アルミニウムを含有する銅アルミニウム合金配線であり、前記第一配線保護膜は、銅及びアルミニウムを含むＳｉＣＮ膜であることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 前記合金配線は、銅を主成分とし、アルミニウムを含有する銅アルミニウム合金配線であり、前記合金配線中のアルミニウムの濃度は、前記合金配線の中央部においては０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 銅を主成分とする合金配線を形成する第一の工程と、
    前記合金配線の上面を被覆する第一配線保護膜を形成する第二の工程と、
    を備え、
    前記第一の工程においては、前記合金配線の主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍において高くなるように、前記合金配線が形成され、
    前記合金配線を被覆するバリアメタル膜を形成する工程を備え、
    前記合金配線は、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部よりも前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍において高くなるように、形成され、
    前記第一配線保護膜は二層構造であって、前記合金配線側の層は、前記合金配線中に含有される金属元素のうち少なくとも一つの金属元素を含み、前記合金配線と反対側の層は、該金属元素を含まない
    ことを特徴とする半導体装置の製造方法。
  11. 前記合金配線は、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であるように形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記合金配線は、前記合金配線における主成分以外の金属元素の濃度が前記合金配線の中央部において０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては、０．１ａｔ．％以上かつ１．５ａｔ．％以下であるように形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記第一配線保護膜は、前記第一配線保護膜における前記金属元素の濃度が前記合金配線に近いほど高くなるように形成されることを特徴とする請求項１０乃至１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記合金配線は、銅を主成分とし、アルミニウムを含有する銅アルミニウム合金配線として形成され、
    前記合金配線は、前記合金配線中のアルミニウムの濃度が、前記合金配線の中央部においては０．１ａｔ．％未満であり、前記第一配線保護膜の近傍及び前記バリアメタル膜の近傍においては０．１ａｔ．％以上かつ１．５ａｔ．％以下であるように形成されることを特徴とする請求項１０乃至１３のいずれか一項に記載の半導体装置の製造方法。
JP2006528605A 2004-06-24 2005-06-24 半導体装置及びその製造方法 Expired - Lifetime JP5012022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006528605A JP5012022B2 (ja) 2004-06-24 2005-06-24 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004187044 2004-06-24
JP2004187044 2004-06-24
PCT/JP2005/011578 WO2006001356A1 (ja) 2004-06-24 2005-06-24 半導体装置及びその製造方法
JP2006528605A JP5012022B2 (ja) 2004-06-24 2005-06-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006001356A1 JPWO2006001356A1 (ja) 2008-04-17
JP5012022B2 true JP5012022B2 (ja) 2012-08-29

Family

ID=35781806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006528605A Expired - Lifetime JP5012022B2 (ja) 2004-06-24 2005-06-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8188600B2 (ja)
JP (1) JP5012022B2 (ja)
WO (1) WO2006001356A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014632B2 (ja) * 2006-01-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2010502841A (ja) * 2006-09-08 2010-01-28 トーソー エスエムディー，インク． 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
JP2008135569A (ja) * 2006-11-28 2008-06-12 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2008147252A (ja) * 2006-12-06 2008-06-26 Renesas Technology Corp 半導体装置とその製造方法
JP2008198659A (ja) * 2007-02-08 2008-08-28 Tokyo Electron Ltd プラズマエッチング方法
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法
JP2011009439A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
JP5485333B2 (ja) * 2012-05-10 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
JP6527420B2 (ja) * 2015-07-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP7116619B2 (ja) 2018-08-02 2022-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10658233B2 (en) * 2018-10-17 2020-05-19 International Business Machines Corporation Dielectric damage-free dual damascene Cu interconnects without barrier at via bottom

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177128A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp 半導体装置とその製造方法
JPH09289214A (ja) * 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH11204524A (ja) * 1998-01-12 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601509A1 (en) * 1992-12-07 1994-06-15 Nikko Kyodo Co., Ltd. Semiconductor devices and method of manufacturing the same
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
JP2001319928A (ja) 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6309959B1 (en) * 2000-08-03 2001-10-30 Advanced Micro Devices, Inc. Formation of self-aligned passivation for interconnect to minimize electromigration
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability
JP2002134610A (ja) 2000-10-24 2002-05-10 Toshiba Corp 半導体装置の製造方法
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4152619B2 (ja) 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2003257979A (ja) * 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6764951B1 (en) * 2002-02-28 2004-07-20 Advanced Micro Devices, Inc. Method for forming nitride capped Cu lines with reduced hillock formation
US6693356B2 (en) 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
US6664185B1 (en) * 2002-04-25 2003-12-16 Advanced Micro Devices, Inc. Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect
JP3556206B2 (ja) 2002-07-15 2004-08-18 沖電気工業株式会社 金属配線の形成方法
JP2004095865A (ja) 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
JP3715626B2 (ja) * 2003-01-17 2005-11-09 株式会社東芝 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177128A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp 半導体装置とその製造方法
JPH09289214A (ja) * 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH11204524A (ja) * 1998-01-12 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2006001356A1 (ja) 2006-01-05
US8188600B2 (en) 2012-05-29
US20080054470A1 (en) 2008-03-06
JPWO2006001356A1 (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
JP5012022B2 (ja) 半導体装置及びその製造方法
JP5380838B2 (ja) 半導体装置の製造方法
JP4819501B2 (ja) 配線構造およびその製造方法
US9257390B2 (en) Semiconductor device with dual damascene wirings
JP5014632B2 (ja) 半導体装置および半導体装置の製造方法
KR20000076806A (ko) 반도체 장치 및 그 제조 방법
JP2011009439A (ja) 半導体装置の製造方法および半導体装置
JP5180598B2 (ja) 半導体装置およびその製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
EP1610376B1 (en) Semiconductor device
US8390135B2 (en) Semiconductor device
JP5613272B2 (ja) 半導体装置
US20100123249A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5412738B2 (ja) 半導体装置の製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
JP5485333B2 (ja) 半導体装置の製造方法
JPWO2006126536A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080825

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090701

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5012022

Country of ref document: JP

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term