[go: up one dir, main page]

JP5584103B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5584103B2
JP5584103B2 JP2010264030A JP2010264030A JP5584103B2 JP 5584103 B2 JP5584103 B2 JP 5584103B2 JP 2010264030 A JP2010264030 A JP 2010264030A JP 2010264030 A JP2010264030 A JP 2010264030A JP 5584103 B2 JP5584103 B2 JP 5584103B2
Authority
JP
Japan
Prior art keywords
transistor
layer
oxide semiconductor
semiconductor film
ultraviolet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010264030A
Other languages
English (en)
Other versions
JP2011139045A5 (ja
JP2011139045A (ja
Inventor
利彦 齋藤
勇太 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010264030A priority Critical patent/JP5584103B2/ja
Publication of JP2011139045A publication Critical patent/JP2011139045A/ja
Publication of JP2011139045A5 publication Critical patent/JP2011139045A5/ja
Application granted granted Critical
Publication of JP5584103B2 publication Critical patent/JP5584103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/28—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors
    • H10F30/282—Insulated-gate field-effect transistors [IGFET], e.g. MISFET [metal-insulator-semiconductor field-effect transistor] phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明の一形態は、紫外線センサを有する半導体装置に関する。また、その半導体装置を用いた電子機器に関する。
近年、紫外線が及ぼす人間の健康への悪影響が広く知られるようになり、安価かつ簡便に紫外線を検出できるセンサの需要が高まっている。紫外線センサとしては、酸化物半導体からなる半導体層を用いたＭＯＳ型の光センサ素子（特許文献１）、ダイヤモンド半導体を用いるセンサ（特許文献２）、ＺｎＯの単結晶半導体を用いるセンサ（特許文献３）、紫外線が照射されることで色が変わるシート状のセンサ（特許文献４）などが知られている。
特開２００９−１８２１９４号公報 特開２００７−０６６９７６号公報 特開２００６−２７８４８７号公報 特開平０８−０４３１９７号公報
特許文献１では、酸化物半導体層を有するＭＯＳ型素子が受光することにより、ゲート電圧に対するドレイン電流値が変化することを利用して、受光量を検出している。しかしながら、酸化物半導体層が吸収する全ての波長を受光量として検出するため、吸収された波長を分離することが困難である。
特許文献２では、ダイヤモンドで受光した紫外線によって発生した、受光部材料の電気抵抗の変化又は光電流の変化を検出することを提案している。しかしながら、ダイヤモンド半導体は、（１００）面或いは（１１１）面を有する単結晶Ｓｉウエハ上にエピタキシャル成長によって作製されるため、コストが増大する恐れがある。また、単結晶Ｓｉウエハを用いるため、フレキシブルな基板上に形成することが困難である。
特許文献３では、単結晶ＺｎＯに紫外線が照射されることによって、単結晶ＺｎＯの抵抗値が変化することを利用した紫外線センサを提案している。しかしながら、ＺｎＯもまた単結晶であるため、特許文献１と同様の課題がある。
特許文献４では、紫外線が当たることで色が変化するシート状の紫外線センサを提案している。これを用いることによって、フレキシブルな基板上に紫外線センサを具備することが可能になる。しかしながら、シート状の紫外線センサは紫外線の検出精度に難があり、また、本特許文献では繰り返し使えないといった課題がある。
本発明では上述した問題を鑑みて、フレキシブルな基板上に安価に形成できる高精度な紫外線センサを提供することを課題の一とする。また、紫外線センサを周辺回路と一体形成することで半導体装置の工程を簡略化することを課題の一とする。
本発明の一形態は、紫外線センサに酸化物半導体（以下ＯＳとも表記する）を用い、ＯＳの性質を利用することを要旨とする。
ＯＳを用いたトランジスタ（以下ＯＳ＿Ｔｒとも表記する）は、紫外線を照射している間、しきい値が負方向にシフトする性質（マイナスシフト）を有する。そのため、紫外線を照射しないときはＯＳ＿Ｔｒがオフの状態に、紫外線を照射しているときにはオンの状態になるようにゲート電極に印加する電圧を調整し、出力をモニターすることによって紫外線を検出するセンサを形成することができる。
また、ＯＳ＿Ｔｒは紫外線の照射によってリーク電流（オフ電流）が増大する性質を有する。そのため、オフ状態での電流の違いを検出することによって紫外線を検出するセンサを形成することができる。
さらに、ＯＳ＿Ｔｒは照射される紫外線の波長によって、しきい値のマイナスシフトやリーク電流の変化が異なる性質を有する。具体的には、長波長であるＵＶ−Ａ（３８０ｎｍ未満３１５ｎｍ以上）よりも短波長であるＵＶ−Ｂ（３１５ｎｍ未満２８０ｎｍ以上）あるいはＵＶ−Ｃ（２８０ｎｍ未満２００ｎｍ以上）を照射した方が、ＯＳ＿Ｔｒのしきい値のマイナスシフトやリーク電流の増大が顕著になる。そのため、ＯＳ＿Ｔｒのゲートに印加する電圧を調整することによって、紫外線の中に含まれる波長領域を検出するセンサを形成することができる。
尚、ＯＳ＿Ｔｒに紫外線を照射した後、一定時間照射しないことによってシフトしたＯＳ＿Ｔｒのしきい値が元に戻る傾向にあり、またリーク電流も減少するため、該紫外線センサは繰り返し用いることが可能である。
また、ＯＳ＿Ｔｒに用いる酸化物半導体膜としてアモルファス酸化物半導体膜（一部に微結晶や結晶粒等を有するものを含む）を用いることができる。これを用いることによって、単結晶で作製された半導体膜よりも半導体膜の形成が簡便となるためコストの低減が実現でき、また、フレキシブルな基板上に形成することが可能となる。
本発明の一態様は、酸化物半導体膜を有するトランジスタと、前記トランジスタのゲートに電気的に接続する電圧源を有し、前記トランジスタのしきい値電圧は前記酸化物半導体膜に紫外線を照射することによって変化し、前記トランジスタのしきい値電圧の変化は前記酸化物半導体膜に照射される紫外線の波長に依存し、前記電圧源は前記トランジスタのゲートに出力する電圧を調整する半導体装置である。
本発明の一態様は、酸化物半導体膜を有するトランジスタと、前記トランジスタのゲートに電気的に接続する電圧源を有し、前記トランジスタのオフ電流は前記酸化物半導体膜に紫外線を照射することによって変化し、前記トランジスタのオフ電流の変化は前記酸化物半導体膜に照射される紫外線の波長に依存し、前記電圧源は前記トランジスタのゲートに出力する電圧を調整する半導体装置である。
本発明の一態様は、第１の酸化物半導体膜を含む第１のトランジスタを有する画素部と、第２の酸化物半導体膜を含む第２のトランジスタ及び前記第２のトランジスタのゲートに電気的に接続する配線を含むセンサ部と、前記配線に電気的に接続する電圧源を有し、前記第２のトランジスタのしきい値電圧は前記第２の酸化物半導体膜に紫外線を照射することによって変化し、前記第２のトランジスタのしきい値電圧の変化は前記第２の酸化物半導体膜に照射される紫外線の波長に依存し、前記電圧源は前記配線を介して前記第２のトランジスタのゲートに出力する電圧を調整する半導体装置である。
本発明の一態様は、第１の酸化物半導体膜を含む第１のトランジスタを有する画素部と、第２の酸化物半導体膜を含む第２のトランジスタ及び前記第２のトランジスタのゲートに電気的に接続する配線を含むセンサ部と、前記配線に電気的に接続する電圧源を有し、前記第２のトランジスタのオフ電流は前記第２の酸化物半導体膜に紫外線を照射することによって変化し、前記第２のトランジスタのオフ電流の変化は前記第２の酸化物半導体膜に照射される紫外線の波長に依存し、前記電圧源は前記配線を介して前記第２のトランジスタのゲートに出力する電圧を調整する半導体装置である。
本発明の一態様により、フレキシブルな基板上に用いることができ、安価にかつ繰り返し使用できる高精度な紫外線センサを提供することができる。
本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置を説明する図。 本発明の一態様に係る半導体装置の作製工程を説明する図。 本発明の一態様に係る半導体装置の剥離工程を説明する図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を説明する等価回路図。 本発明の一態様に係る半導体装置を用いた電子機器の一例を示す外観図。 紫外線受光素子となるトランジスタの導電率を測定した結果を表すグラフ。 紫外線受光素子となるトランジスタの導電率を測定した結果を表すグラフ。 紫外線受光素子となるトランジスタの導電率を測定した結果を表すグラフ。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
本実施の形態では、本発明の一態様である紫外線センサの基本的な回路構成を、図１（Ａ）を基にして説明する。
図１（Ａ）に示す紫外線センサは、トランジスタ１０１及び増幅回路１０２を有する。
また、本明細書において、トランジスタは、ゲート、ソース、及びドレインを少なくとも有する。トランジスタとしては、例えばトップゲート型、又はボトムゲート型のトランジスタを用いることができる。
なお、ゲートとは、ゲート電極及びゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
ソースとは、ソース電極、及びソース配線の一部または全部のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
ドレインとは、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書において、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲または図面など）においては、ソース及びドレインのいずれか一方をソース及びドレインの一方と表記し、他方をソース及びドレインの他方と表記する。
本明細書において、接続するとは電気的あるいは物理的に接続することをいう。
本明細書において、増幅回路１０２は第１の入力端子、第２の入力端子、及び出力端子を有している。しかしながら、本発明の増幅回路はこれに限定されず、更に入力端子、出力端子を有していてもよいし、その他の構成であっても同等の動作を行うことができるのであれば適用することができる。
トランジスタ１０１のソース及びドレインのどちらか一方は電圧源に接続されており、もう一方は増幅回路１０２の第１の入力端子に接続されている。また、増幅回路１０２の第２の入力端子は参照電圧源と接続されている。
トランジスタ１０１は少なくともチャネル形成領域に酸化物半導体膜を用いている。本実施の形態において、酸化物半導体膜はＩｎ、Ｇａ、Ｚｎを含む半導体（略称：ＩＧＺＯ）を用いている。しかしながら、本発明に用いる酸化物半導体膜はこれに限定されず、例えばＩｎ、Ａｌ、Ｚｎを含む酸化物半導体（略称：ＩＡＺＯ）やＩｎ、Ｓｉ、Ｚｎを含む酸化物半導体を用いることも可能である。
本実施の形態において、酸化物半導体膜はＩＧＺＯを用いているため、トランジスタ１０１はｎ型の導電型を有するが、本発明に係るトランジスタはこれに限定されず、ｉ型の導電型やｐ型の導電型を有していても良い。また、酸化物半導体膜の酸素濃度等によってキャリア密度が変化する。尚、キャリア密度は、５．０×１０１４／ｃｍ３以下、好ましくは５．０×１０１２／ｃｍ３以下、更に好ましくはキャリア密度６．０×１０１０／ｃｍ３以下（又は未満）である。
本実施の形態において、トランジスタ１０１のゲートは負の任意の電位である第１の電位に保たれている。よって、トランジスタ１０１はノーマリーオフになっている。
トランジスタ１０１のしきい値は、酸化物半導体膜に紫外線が照射されることによって、マイナスシフトする。すなわち、図１（Ａ）においてトランジスタ１０１が紫外線受光素子となる。
上記紫外線照射によって、トランジスタ１０１のしきい値が第１の電位よりもマイナスシフトしたとき、トランジスタ１０１はオン状態となり、電圧源と増幅回路１０２の第１の入力端子が電気的に接続されるようになる。ここでオン状態とは、トランジスタ１０１を介して流れる電流値が一定の値以上になった時と定義する。また、流れる電流値が一定の値未満の場合はオフ状態と定義する。
本実施の形態においては、増幅回路１０２としてオペアンプを用いている。よって、トランジスタ１０１がオン状態のとき、第１の入力端子である非反転入力端子には電圧源からＶＤＤが入力され、第２の入力端子である反転入力端子には参照電圧源からＶｒｅｆが入力される。また、トランジスタ１０１がオフ状態の場合は、非反転入力端子にはＧＮＤが入力される。
本実施の形態において、各電位は、ＶＤＤ＞Ｖｒｅｆ＞ＧＮＤとなるように設定する。これによって、トランジスタ１０１がオン状態の時、増幅回路１０２の出力端子から増幅された正電位が出力され、オフ状態の時は負電位が出力される。
このようにして、増幅回路１０２の出力が正電位であるときトランジスタ１０１には紫外線が照射されていることが判別できる。
尚、トランジスタ１０１に紫外線を照射した後、一定期間照射しないことでマイナスシフトしたしきい値が元に戻っていく。この現象は、本発明の一態様である紫外線センサは繰り返し用いることが可能であることを示している。
本実施の形態ではトランジスタ１０１及び増幅回路１０２を一つずつ有する紫外線センサを開示しているが、本発明の紫外線センサはこれに限定されず、更にトランジスタや増幅回路を有してもよい。それによって、紫外線感度の向上や紫外線センサ全体としての信頼性向上が実現できる。また、トランジスタを複数並列にして一つの増幅回路と接続することによって、該トランジスタ内のどれかに欠陥があっても、紫外線センサを動作させることが可能である。
また、図には示さないが、上記構成以外にノイズを低減するバッファや、増幅回路１０２の入力端子または出力端子にスイッチ等を用いてもよい。それによって、紫外線以外の原因によってトランジスタのしきい値がシフトした場合、紫外線センサが誤動作するのを防ぐことができる。
以上によって、簡便な回路構成でありながら繰り返し用いることが可能な紫外線センサを提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である紫外線センサについて図１（Ｂ）を基にして説明する。
紫外線、特に近紫外線と呼ばれるものは、ＵＶ−Ａ（３８０ｎｍ未満３１５ｎｍ以上）、ＵＶ−Ｂ（３１５ｎｍ未満２８０ｎｍ以上）、あるいはＵＶ−Ｃ（２８０ｎｍ未満２００ｎｍ以上）が存在する。ＵＶ−Ａよりも短波長であるＵＶ−ＢあるいはＵＶ−Ｃの方が、エネルギーが高く人体への影響が大きいとされている。よって、短波長であるＵＶ−ＢもしくはＵＶ−Ｃが紫外線に含まれるかを検出することは非常に重要である。
トランジスタ１０１は照射される紫外線の波長によってしきい値の変化量が異なる性質を有する。具体的には、紫外線が短波長であるほどトランジスタ１０１のしきい値のマイナスシフトが顕著となる。この性質を利用して紫外線だけでなく、それに含まれる波長の範囲を簡便にかつ高精度に検出することができる紫外線センサを図１（Ｂ）に示す。
尚、図１（Ｂ）に示すように実施の形態１とトランジスタ及び増幅回路の構造は同一であるため、図１（Ａ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略することとする。
図１（Ｂ）では、図１（Ａ）に示した回路構成に加えて、可変電圧源１０３をトランジスタ１０１のゲートに接続するように構成されている。また、１０４はトランジスタ１０１に照射される紫外線を示している。
可変電圧源１０３は、トランジスタ１０１のゲートに出力する電圧を調整する機能を有するものであればよい。よって、本明細書において、可変電圧源１０３は電圧増幅回路等の電源回路も含まれる。
紫外線１０４は、紫外線を含んでいれば何でもよく、例えば太陽光などの紫外線を含む光も含まれる。
また、予め照射する紫外線の波長とそれによってシフトした時のしきい値の関係を記録しておくことが好ましい。尚、下記に示す第２の電位は第１の電位よりも低い任意の電位であり、第３の電位は第１の電位よりも高い任意の電位であることとする。
まず、紫外線１０４をゲート電位が第１の電位に設定されているトランジスタ１０１に照射したとき、オン状態になった場合を考察する。
紫外線１０４照射中に、可変電圧源１０３を用いて、第１の電位よりも低い電位をトランジスタ１０１のゲートに印加していく。そこで、例えば第２の電位になった時にトランジスタ１０１がオフ状態になったとする。この時の第２の電位を検出し、紫外線の波長との関係とを比較することによって、紫外線１０４が有する波長領域を検出することができる。
次に、紫外線１０４をゲート電位が第１の電位に設定されているトランジスタ１０１に照射したとき、オフ状態である場合を考察する。
紫外線１０４照射中に、可変電圧源１０３を用いて、第１の電位よりも高い電位をトランジスタ１０１のゲートに印加していく。そこで、例えば第３の電位になった時にトランジスタ１０１がオン状態になったとする。この時の第３の電位を検出し、紫外線の波長との関係とを比較することによって、紫外線１０４が有する波長領域を検出することができる。
以上のようにして、トランジスタ１０１のゲート電位を可変電圧源１０３によって調整することで、紫外線１０４に含まれる短波長、また波長領域を精度よく検出することができる。
本実施の形態では、可変電圧源１０３を開示しているが、本発明の紫外線センサはこれに限定されず、更に複数のトランジスタと各々のトランジスタのゲートに接続している、異なる電圧を出力する複数の電圧源を有していても良い。それによって、紫外線が照射されたとき、複数のトランジスタの内オン状態になっているものを判別することによって、紫外線に含まれる波長領域を一度に検出することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である紫外線センサについて図２を基にして説明する。
尚、図２（Ａ）及び図２（Ｂ）に示すように実施の形態１及び実施の形態２とトランジスタ及び増幅回路の構造に関して、図１（Ａ）及び図１（Ｂ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略することとする。
図２（Ａ）では、図１（Ａ）に示した回路構成に加えて、トランジスタ１０５のゲートがトランジスタ１０１のゲートに接続するように構成されており、トランジスタ１０５のソース及びドレインのどちらか一方はＧＮＤに接続されており、もう一方は増幅回路１０２の第２の入力端子に接続されている。
またトランジスタ１０５に紫外線が照射されないように、遮光膜１０６が形成されている。よって、本実施の形態においては、トランジスタ１０１が紫外線受光素子となる。
トランジスタ１０５はトランジスタ１０１に対して、チャネル幅を長く、もしくはチャネル長を短く、あるいはその両方が適用されるように作製する。これによって、紫外線受光素子に紫外線が照射されないときは遮光されているトランジスタ１０５がトランジスタ１０１に対して優先的にオン状態になり、増幅回路１０２の第２の入力端子にはＧＮＤが出力され、出力端子からは負電位が出力される。
紫外線受光素子に紫外線が照射されると、トランジスタ１０１がオン状態になり増幅回路の第１の入力端子にはＶＤＤが入力され、出力端子からは増幅された正電位が出力される。
また、図２（Ｂ）に示すように、トランジスタ１０１及びトランジスタ１０５のゲートに可変電圧源１０３を接続しても良い。これによって、実施の形態２と同様に紫外線に含まれる複数の波長を精度良く検出することができる。
トランジスタ１０１及びトランジスタ１０５は同一のプロセスで作製してもよい。それによって、プロセスの簡略化が実現できる。
遮光膜１０６は、紫外線を吸収または反射するものであればよく、例えば、紫外線を遮断するフィルムや反射する金属材料などを用いて作製することができる。この場合、可視光については特に考慮しなくても良い。なぜなら、トランジスタに可視光が照射しても紫外線ほど顕著なしきい値のシフトが発生しないからである。
遮光膜１０６は、紫外線が照射される方向にのみ設けることが好ましい。例えば、トランジスタ１０５が形成される基板が紫外線を通さない素材であれば、トランジスタ１０５を覆うように遮光膜１０６が形成される。また、基板を通してトランジスタ１０１に紫外線を照射する場合は、基板とトランジスタ１０５の間に遮光膜１０６が形成される。
増幅回路１０２及び可変電圧源１０３に含まれるトランジスタの全部、または一部を、トランジスタ１０１及びトランジスタ１０５と同一のプロセスで作製してもよい。これによって、プロセスの簡略化に伴うコストの削減が実現できる。
この場合、増幅回路１０２及び可変電圧源１０３にも遮光膜１０６を設けることによって、紫外線照射による誤作動や劣化の促進などを防止することができるため好ましい。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様である紫外線センサについて図３を基にして説明する。
尚、図３に示すように実施の形態１乃至実施の形態３に示されたトランジスタ等の構造の内、図１（Ａ）乃至図２（Ｂ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略することとする。
図３では、図２（Ａ）に示した回路構成と異なり、増幅回路１０２の代わりにインバータ１０７を設けており、トランジスタ１０１のソース及びドレインのいずれか一方が、またトランジスタ１０５のソース及びドレインのいずれか一方が抵抗素子１０８を介してインバータ１０７の入力端子に接続されている。
トランジスタ１０５に紫外線が照射されないように、遮光膜１０６が形成されている。よって、本実施の形態においてトランジスタ１０１が紫外線受光素子となる。
紫外線センサに紫外線が照射されると、トランジスタ１０１がオン状態になりインバータ１０７の入力端子にＶＤＤが入力され、インバータ１０７からＧＮＤが出力される。
この際、トランジスタ１０５はトランジスタ１０１に対して、チャネル幅を長く、もしくはチャネル長を短く、あるいはその両方が適用されるように作製する。これによって、紫外線センサに紫外線が照射されないときは遮光されているトランジスタ１０５が優先的にオン状態になり、インバータ１０７の入力端子にはＧＮＤが出力される。
また、トランジスタ１０１のソース及びドレインの他方はＧＮＤが接続され、トランジスタ１０５のソース及びドレインの他方にはＶＤＤが接続されていてもよい。これによって、紫外線照射によってインバータ１０７からＶＤＤが出力されるようになる。
以上のようにインバータを用いることで、増幅回路よりも電力損失が低減されうる紫外線センサを提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である紫外線センサの受光素子部となるトランジスタについて図４及び図５を基にして説明する。
尚、図５においては、図４と同じ部分には同じ符号を用いることとする。
図４ではトップゲート型のトランジスタ２００及び２０１を示している。ここで２０２、２０３は酸化物半導体膜、２０４は絶縁膜、２０５、２０６、２０７、２０８、２０９、２１０はそれぞれ導電膜を示している。
本発明の紫外線センサは、紫外線受光素子となるトランジスタ２００において、酸化物半導体膜２０２のチャネル形成領域となりうる部分に紫外線を照射し、トランジスタ２００のしきい値の変化を検出する。
トランジスタに用いられる導電膜は、例えばチタンやアルミニウム、モリブデンなどの紫外線が透過しにくい性質を有する材料を用いることが多い。そのため、トップゲート型のトランジスタを紫外線受光素子として用いるときには、紫外線を透過する性質を有する基板上に作製し、該基板のトランジスタが形成されていない側から紫外線を照射することが好ましい。
また、実施の形態２などのように遮光膜を用いる場合は、紫外線受光素子とならないトランジスタ２０１と基板との間に遮光膜２１１が作製される。遮光膜２１１が金属材料からなる場合、他の配線（例えば、共通配線や引き回し配線）を形成する際に同時に作製してもよい。尚、図４では酸化物半導体膜２０３と遮光膜２１１は接しているが、必ずしも接する必要はなく、間に他の絶縁膜などを挟む構成としてもよい。
図５ではボトムゲート型のトランジスタ３００及び３０１を示している。ボトムゲート型のトランジスタ３００を紫外線受光素子として用いるときに基板を通して紫外線を照射すると、導電膜２０５が存在することによって酸化物半導体膜２０２に紫外線が届きにくい。このため、ボトムゲート型のトランジスタを紫外線受光素子として用いるときには、トランジスタが形成されている側から紫外線が照射される。この際、紫外線を透過しない基板を用いてもよい。
図４と同様に遮光膜２１１をトランジスタ３０１上に作製してもよい。また、図には示さないが、遮光膜２１１が金属材料からなる場合、短絡しないように層間絶縁膜など（図示せず）の上に遮光膜２１１を設ける。また、遮光膜２１１は他の配線（例えば、共通配線や引き回し配線）を形成する際に同時に作製してもよい。尚、図５では酸化物半導体膜２０３と遮光膜２１１は接しているが、必ずしも接する必要はなく、間に他の絶縁膜などを挟む構成としてもよい。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態は、本発明の一態様である紫外線センサの受光素子部となるトランジスタの作製方法について図６（Ａ）乃至（Ｅ）を基にして説明する。
以下、図６を用い、基板４００上にトランジスタ４１１を作製する工程を説明する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
ガラス基板として、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。上記ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０１を形成する。酸化物半導体層と接する絶縁層４０１は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０１の形成方法としては、プラズマＣＶＤ法又はスパッタリング法等を用いることができるが、絶縁層４０１中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層４０１を成膜することが好ましい。
本実施の形態では、絶縁層４０１として、スパッタリング法により酸化シリコン層を形成する。基板４００を処理室へ搬送し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、基板４００に絶縁層４０１として、酸化シリコン層を成膜する。また基板４００は室温でもよいし、加熱されていてもよい。
例えば、石英（好ましくは合成石英）をターゲットとして用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを、酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ絶縁層４０１を成膜することが好ましい。絶縁層４０１に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜し絶縁層４０１に含まれる不純物の濃度を低減できる。
絶縁層４０１を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
スパッタリング法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、直接電源を用いるＤＣスパッタリング法、又はパルス的にバイアスを与えるパルスＤＣスパッタリング法などがある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
また、絶縁層４０１は積層構造でもよく、例えば、基板４００側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンターゲットを用いて、酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。
窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
絶縁層４０１として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン層を形成し、次に窒素を含むエッチングガスを、酸素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。
次いで、絶縁層４０１上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０１が形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート絶縁層４０５の成膜前の基板４００に行ってもよいし、後に形成するソース電極層又はドレイン電極層４０３及びソース電極層又はドレイン電極層４０４まで形成した基板４００にも同様に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させて逆スパッタを行い、絶縁層４０１の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加してプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜はスパッタリング法により成膜する。酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％以下である。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
減圧状態に設定された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層４０２に加工する（図６（Ａ）参照。）。また、島状の酸化物半導体層４０２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層４０２に加工する。
本実施の形態では、酸化物半導体層４０２に、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４０２の脱水化または脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
次いで、絶縁層４０１及び酸化物半導体層４０２上に、導電膜を形成する。例えば導電膜をスパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた膜、該元素を複数含む合金膜、もしくは窒化膜を用いてもよい。
第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４０３、ソース電極層又はドレイン電極層４０４を形成した後、レジストマスクを除去する（図６（Ｂ）参照。）。なお、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
本実施の形態ではソース電極層又はドレイン電極層４０３、ソース電極層又はドレイン電極層４０４としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
なお、導電膜のエッチングの際に、酸化物半導体層４０２が除去されて、その下の絶縁層４０１が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４０２にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとして過水アンモニア水（アンモニア、水、過酸化水素水の混合液）を用いる。
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４０２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層４０３、ソース電極層又はドレイン電極層４０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層４０２上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができるため、低消費電力化も図ることができる。
次いで、絶縁層４０１、酸化物半導体層４０２、ソース電極層又はドレイン電極層４０３、ソース電極層又はドレイン電極層４０４上にゲート絶縁層４０５を形成する（図６（Ｃ）参照。）。
ゲート絶縁層４０５は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４０５中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４０５を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
ゲート絶縁層４０５は、ソース電極層又はドレイン電極層４０３、ソース電極層又はドレイン電極層４０４側から酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ）雰囲気下でＲＦスパッタリング法によりスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４０５の一部を除去して、ソース電極層又はドレイン電極層４０３、ソース電極層又はドレイン電極層４０４に達する開口４０６、４０７を形成する（図６（Ｄ）参照。）。
次に、ゲート絶縁層４０５、及び開口４０６、４０７上に導電膜を形成した後、第４のフォトリソグラフィ工程によりゲート電極層４１０、配線層４０８、４０９を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４１０、配線層４０８、４０９の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層４１０、配線層４０８、４０９の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金の層と、窒化チタンまたはチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
本実施の形態ではゲート電極層４１０、配線層４０８、４０９としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、トランジスタ４１１上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４０２を有するトランジスタ４１１を形成することができる（図６（Ｅ）参照。）。
また、トランジスタ４１１上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
また、本実施の形態に示すトランジスタと同一工程で、実施の形態３又は４の紫外線センサに含まれるトランジスタや、その他周辺回路等に用いるトランジスタを一括で形成することもできる。複数のトランジスタを同一工程で形成することにより、工程数の増加を低減することができる。
本実施の形態においては、トップゲートのトランジスタの作製方法を示したが、プロセスの順番及び用いるマスクを変更することで、異なる形状トランジスタを形成することは可能である。このため、周辺回路等を一括に形成する際に最も適切なトランジスタの形状を用いることが望ましい。
以上のように、酸化物半導体層を用いるトランジスタを有する紫外線センサにおいて、安定な電気特性を有し信頼性の高い紫外線センサを提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様である紫外線センサをフレキシブル基板上に作製する方法の一例を図７（Ａ）乃至図７（Ｄ）を基にして説明する。
まず、絶縁表面を有する基板５００上に剥離層５０１を介して、紫外線センサ部、または紫外線センサ部及び周辺回路等を含む被剥離層５０２を形成する。（図７（Ａ）参照）。
作製基板５００としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板など、良質な保護膜を形成することができる程度に耐熱性の高い基板を用いることができる。
基板は、通常のディスプレイ作製に用いられるような可撓性の小さい基板を用いていることから、高精細にトランジスタなどを設けることができる。
剥離層５０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法、ノズルプリンティング法、スロットダイコーティング法を含む。
剥離層５０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層５０１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を含む層を形成する。
剥離層５０１として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素単体、あるいは前記ガスとその他のガスとの混合気体雰囲気下で行ってもよい。
続いて、剥離層５０１上に、被剥離層５０２を形成する。被剥離層５０２は実施の形態６で作製されるトランジスタや層間絶縁膜などを含む層である。後述する実施の形態８のようにセンサ部及び画素部を同一形成するトランジスタで作り込む場合は、画素電極まで作製したものであってもよい。
続いて、被剥離層５０２と仮支持基板５０３とを剥離用接着剤５０４を用いて接着し、剥離層５０１を用いて被剥離層５０２を基板５００より剥離する。これにより被剥離層５０２は、仮支持基板５０３側に設けられる（図７（Ｂ）参照）。
仮支持基板５０３は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。
また、ここで用いる剥離用接着剤５０４は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板５０３と被剥離層５０２とを化学的もしくは物理的に分離することが可能な接着剤を用いる。
なお、仮支持基板への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層として、被剥離層と接する側に金属酸化膜を含む膜を形成した場合は、当該金属酸化膜を結晶化により脆弱化して、被剥離層を作成基板から剥離することができる。また、耐熱性の高い作製基板と被剥離層の間に、剥離層として水素を含む非晶質珪素膜を形成した場合はレーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、被剥離層を作成基板から剥離することができる。また、剥離層として、被剥離層と接する側に金属酸化膜を含む膜を形成し、当該金属酸化膜を結晶化により脆弱化し、さらに剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離することができる。さらには、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ被剥離層と基板との剥離を促進する方法を用いてもよい。
または、被剥離層が形成された作製基板を機械的に削除又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによるエッチングで除去する方法等を用いることができる。この場合、剥離層を設けなくとも良い。
また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と被剥離層とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行うこともできる。
また、剥離層と被剥離層との界面に液体を浸透させて作製基板から被剥離層を剥離してもよい。また、剥離を行う際に水などの液体をかけながら剥離してもよい。
その他の剥離方法としては、剥離層５０１をタングステンで形成した場合は、アンモニア水と過酸化水素水の混合溶液により剥離層５０１をエッチングしながら剥離を行うと良い。
つづいて、基板５００から剥離され、剥離層５０１が露出した被剥離層５０２に剥離用接着剤５０４とは異なる接着剤による接着剤層５０６を用いてフレキシブル基板５０５を接着する（図７（Ｃ）参照）。
接着剤層５０６の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。
フレキシブル基板５０５としては、可撓性及び可視光に対する透光性を有する各種基板を用いることができ、有機樹脂のフィルムなどを好適に使用できる。有機樹脂としては、例えばポリエチレンテレフタレート（ＰＥＴ）又はポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、アクリル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等を用いることが出来る。
フレキシブル基板５０５には予め窒化ケイ素や酸化窒化ケイ素等の窒素とケイ素を含む膜や窒化アルミニウム等の窒素とアルミニウムを含む膜や酸化アルミニウム膜のような透水性の低い保護膜１２５を成膜しておいても良い。
その後、剥離用接着剤５０４を溶解若しくは可塑化させて、仮支持基板５０３を取り除く。仮支持基板５０３を取り除いた後に、剥離用接着剤５０４を水や溶媒などで除去する（図７（Ｄ）参照）。
以上により、トランジスタ等を含む被剥離層５０２をフレキシブル基板５０５上に作製することができる。また、この方法を用いてフレキシブル基板上に紫外線センサを作製することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、本発明の一態様である紫外線センサを搭載した電子機器の一例を示す構成を図８乃至図１３を基にして説明する。
図８では、紫外線センサを搭載した液晶ディスプレイの回路構成の一例を示している。６００は画素領域を、６０１はソース線駆動回路を、６０２はゲート線駆動回路を、６０３はセンサ処理部をそれぞれ示す。また、６０４は画素部を、６０５は紫外線センサ部をそれぞれ示している。
センサ処理部６０３には、実施の形態１乃至実施の形態３で示した増幅回路１０２や、実施の形態４で示したインバータ１０７が含まれる。しかし、それだけに限定されることはなく、例えば、紫外線センサ部６０５と接続する配線にスイッチを設けたり、ソース線駆動回路６０１や光源に検出した結果をフィードバックする構成としてもよい。
図９では、画素部６０４及び紫外線センサ部６０５の具体例の一つを示す。ここで、６０６を第１の配線、６０７を第２の配線、６０８を第３の配線、６０９を第４の配線、６１０を第５の配線、６１１を第６の配線とし、６１２乃至６１４をトランジスタ、６１５を容量素子、６１６を液晶素子と定義する。
図８と図９を対応させると、第１の配線６０６はソース線駆動回路６０１に接続しており、第２の配線６０７はゲート線駆動回路６０２に接続している。第３の配線６０８は電圧源あるいは実施の形態２で示した可変電圧源１０３と接続しており、第４の配線６０９は正の電位（ＶＤＤ）を供給する。第５の配線６１０は接地されており、また第６の配線６１１はセンサ処理部６０３に接続している。
トランジスタ６１２は画素部６０４に含まれている。トランジスタ６１２のゲートは第２の配線に接続されており、ソース及びドレインの一方は第１の配線６０６に、もう一方は容量素子６１５及び液晶素子６１６に含まれる画素電極に接続されている。
トランジスタ６１３及びトランジスタ６１４は紫外線センサ部６０５に含まれている。トランジスタ６１３のゲートは第３の配線６０８に接続されており、ソース及びドレインの一方は第４の配線６０９に、もう一方はトランジスタ６１４のソース及びドレインの一方に接続されている。トランジスタ６１４のゲートは第２の配線６０７に接続されており、ソース及びドレインのもう一方は第６の配線６１１に接続されている。
紫外線センサ部６０５は、トランジスタ６１３を紫外線受光素子としている。実施の形態１乃至４で述べたように、トランジスタ６１３に照射された紫外線の波長に応じたしきい値のマイナスシフトによって、トランジスタ６１３のドレイン電流の変化が読み出される構成となっている。トランジスタ６１４は第２の配線６０７から供給される信号によって、センサ処理部６０３に該ドレイン電流を出力する構成となっている。
尚、図１０に示すようにトランジスタ６１４のゲートは、トランジスタ６１２に接続する第２の配線６０７と異なる行の第２の配線６０７に接続してもよい。また、トランジスタ６１４のゲートは第２の配線６０７に接続せずに、新しい配線を作製してもよいが、第２の配線６０７に接続することで配線数の低減が可能となり、画素の開口率の向上や画素サイズの微細化が可能となる。
図１１に示すように、紫外線センサ部６０５にトランジスタ６１７及び容量素子６１８を加えた構成を用いても良い。この場合、トランジスタ６１７のゲートはトランジスタ６１３のソース及びドレインのもう一方に接続されており、ソース及びドレインのいずれか一方は第４の配線６０９に接続されており、もう一方はトランジスタ６１４のソース及びドレインのいずれか一方に接続されている。容量素子６１８に含まれる一方の電極はトランジスタ６１７のゲートに接続されており、もう一方の電極は第５の配線６１０に接続されている。
トランジスタ６１３から供給されたドレイン電流を容量素子６１８によって電荷として蓄積され、トランジスタ６１７のゲートに係る電位を保持する。その後にトランジスタ６１４は第２の配線６０７から供給される信号によって、センサ処理部６０３に出力する構成となっている。
図１２では、紫外線センサを搭載したＥＬディスプレイの回路構成の一例を示している。画素部６０４には、トランジスタ６１９、トランジスタ６２０、発光素子６２１、容量素子６２２、容量素子６２３が含まれており、第７の配線６２４が形成されている。紫外線センサ部６０５については図９で開示されている構成を取っているが、図１０及び図１１の構成でも構わない。
トランジスタ６１９のゲートは第２の配線６０７に接続されており、ソース及びドレインのいずれか一方は第１の配線６０６に接続されており、もう一方はトランジスタ６２０のゲート及び容量素子６２２に含まれる一方の電極に接続されている。トランジスタ６２０のソース及びドレインのいずれか一方は第７の配線６２４に接続されており、もう一方は発光素子に接続する画素電極及び容量素子６２３に含まれる一方の電極に接続されている。また、第７の配線６２４は電源線として機能する。
発光素子６２１は、陽極、陰極及び発光物質を含む層を有する。発光物質を含む層は、電子輸送層、ホールブロッキング層、発光層、ホール輸送層およびホール注入層の内、最低一層が含まれている。発光素子において、発光物質を含む層におけるキャリアの再結合により生じる光は、陽極及び陰極の一方、または両方から外部に射出される。
容量素子６２２及び６２３は必ずしも必要でなく、省略しても構わない。また、容量素子６２３の大きさを画素ごとに適宜変更しても構わない。例えば、青色を発光させる画素に含まれる容量素子６２３を、赤色を発光させる画素に含まれる容量素子６２３よりも大きくしてもよい。このように、画素毎に用いられる発光物質の性質に併せて容量素子の大きさを変更することによって、各色の発光の制御や劣化の抑制が可能になる。
尚、トランジスタ６１２乃至６１４、６１７、６１９及び６２０は同一の構成でも良い。また、容量素子６１５、６１８、６２２及び６２３も同一の材料から構成されていてもよい。この場合、画素部６０４及び紫外線センサ部６０５の作製プロセスを同一にすることができるため、工程数の削減となり好ましい。しかし、トランジスタ６１３以外のトランジスタに紫外線が照射されることでしきい値がマイナスシフトし、誤作動する可能性がある。これを防ぐため、トランジスタ６１２、６１４、６１７、６１９及び６２０を遮光膜で覆うことが望ましい。遮光膜は実施の形態３及び４で述べたものであれば良い。
このような回路構成を用いることによって、画素領域で画像を表示しながら、画素領域にて紫外線を検出することができる電子機器を提供することが出来る。この場合、画素領域の一部で画像を表示しつつ、画像を表示しない領域でセンサを駆動しても良いし、画素領域全体で画像を表示しつつ、センサを駆動しても良い。
また、上記回路構成を有する画素領域を搭載した電子機器の具体例について図１３を用いて説明する。図１３は、本実施の形態における電子機器の構成を示す図である。
図１３（Ａ）はディスプレイ装置であり、筐体７０１、支持台７０２、表示部７０３、スピーカー部７０４、ビデオ入力端子７０５などを含む。上記表示装置は、表示部７０３に用いることができる。なお、ディスプレイ装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全てのディスプレイ装置が含まれる。
図１３（Ｂ）はデジタルスチルカメラであり、本体７１１、表示部７１２、受像部７１３、操作キー７１４、外部接続ポート７１５、シャッターボタン７１６などを含む。上記表示装置は、表示部７１２に用いることができる。
図１３（Ｃ）はノート型パーソナルコンピュータであり、本体７２１、筐体７２２、表示部７２３、キーボード７２４、外部接続ポート７２５、ポインティングデバイス７２６などを含む。上記表示装置は、表示部７２３に用いることができる。
図１３（Ｄ）はモバイルコンピュータであり、本体７３１、表示部７３２、スイッチ７３３、操作キー７３４、赤外線ポート７３５などを含む。上記表示装置は、表示部７３２に用いることができる。
図１３（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体７４１、筐体７４２、表示部Ａ７４３、表示部Ｂ７４４、記録媒体（ＤＶＤなど）読込部７４５、操作キー７４６、スピーカー部７４７などを含む。表示部Ａ７４３は主として画像情報を表示し、表示部Ｂ７４４は主として文字情報を表示するが、上記表示装置は、これら表示部Ａ７４３、表示部Ｂ７４４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図１３（Ｆ）はビデオカメラであり、本体７５１、表示部７５２、筐体７５３、外部接続ポート７５４、リモコン受信部７５５、受像部７５６、バッテリー７５７、音声入力部７５８、操作キー７５９、及び接眼部７６０などを含む。上記表示装置は、表示部７５２に用いることができる。
図１３（Ｇ）は携帯電話であり、本体７６１、筐体７６２、表示部７６３、音声入力部７６４、音声出力部７６５、操作キー７６６、外部接続ポート７６７、アンテナ７６８などを含む。上記表示装置は、表示部７６３に用いることができる。なお、表示部７６３は黒色の背景に白色の文字を表示することにより携帯電話の消費電流を抑えることができる。
以上のように、上記表示装置は、上記のような様々な電子機器の表示部として適用することができる。本発明の一態様により設計した回路を備えた画素領域を表示部として用いることにより、紫外線センサ部を表示部内に有する電子機器を提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本実施例では、紫外線受光素子となる酸化物半導体膜を有するトランジスタに、紫外線を照射したことによるしきい値のシフトの結果について図１４乃至１６を用いて説明する。
本実施例では、酸化物半導体膜を有するトランジスタを作製し、紫外線の照射前後及び照射中においてのトランジスタの特性を測定した。また、可視光の照射前後のトランジスタの特性についても測定した。
測定したトランジスタの酸化物半導体膜厚は５０ｎｍ、ゲート絶縁膜は１００ｎｍ、チャネル長は３μｍ、チャネル幅は１００００μｍとした。紫外線の光源はアズワン製「ハンディーＵＶランプ ＳＬＵＶ―６」を用い、３６５ｎｍ又は２５４ｎｍの波長で照射した。
紫外線の強度については、紫外線強度測定器としてウシオ電機製「ＵＮＩＭＥＴＥＲ ＵＩＴ−１５０−Ａ」を用い、センサ部はＵＶＤ−Ｓ３６５を用いた。紫外線の強度は光源から５ｃｍ又は２０ｃｍ離れた位置での強度を測定した。本実施例では、光源から２０ｃｍ離れた位置にて測定し、３６５ｎｍにおいては０．０７ｍＷ／ｃｍ２、２５４ｎｍにおいては０．０６ｍＷ／ｃｍ２であった。因みに、ＵＮＩＭＥＴＥＲ ＵＩＴ−１５０−Ａでは２５４ｎｍの強度は測定できなかったので、３６５ｎｍの結果から換算している。
トランジスタの特性についてはＡｇｉｌｅｎｔ社製半導体パラメータアナライザ４１５６Ｃを用いた。ゲートに印加する電圧（ＶＧ）の範囲は−２０Ｖ〜＋２０Ｖとし、ソース−ドレイン電圧（ＶＤＳ）の範囲は３Ｖ〜１５Ｖとし、各パラメータにおけるドレイン電流（ＩＤ）を測定した。
図１４（Ａ）では可視光及び紫外線を照射する前においての、トランジスタのＶＧ−ＩＤ曲線を示している。しきい値は−０．５４Ｖであり、オフ電流の最小値はＶＤＳ＝３Ｖの時、４．０×１０―１４Ａ以下だった。図１４（Ｂ）では可視光を照射している時の、トランジスタのＶＧ−ＩＤ曲線を示している。この時のしきい値は−０．７５Ｖであり、オフ電流の最小値はＶＤＳ＝３Ｖの時、１．０×１０−１３Ａだった。
以上の結果から、可視光を照射することによって、しきい値が若干マイナスシフトし、オフ電流が多少増加することがわかる。しかしながら、可視光照射によってマイナスシフトした電位よりも低い電位を予めゲートに印加しておくことにより、画素領域に紫外線受光素子となるトランジスタを作り込んでも、バックライトなどの光源は紫外線センサに対してノイズの原因とならないと言える。
図１５（Ａ）では、紫外線の波長を３６５ｎｍと設定してトランジスタに照射したときの、トランジスタのＶＧ−ＩＤ曲線を示している。この時のしきい値は−２．０Ｖであり、オフ電流の最小値はＶＤＳ＝３Ｖの時、７．５２×１０―１１Ａだった。また図１５（Ｂ）では波長が３６５ｎｍの紫外線を照射後、遮光した直後でのトランジスタのＶＧ−ＩＤ曲線を示している。この時のしきい値は−１．４４Ｖであり、オフ電流の最小値はＶＤＳ＝３Ｖの時、４．０×１０―１４Ａ以下だった。
以上の結果から、例えばトランジスタのゲートに印加する電圧を−１．８Ｖ以下に設定しておくことで、波長が３６５ｎｍの紫外線を高精度に検出することができる。もしくはオフ電流に着目し、オフ電流がＶＧ＝−１０Ｖの時１．０×１０−１０Ａ以上であることを紫外線検出のしきい値とすることも可能である。
また、紫外線を照射後遮光した状態での測定結果は、紫外線照射中の測定結果よりもオンオフ比が改善しており、しきい値がプラスにシフトしている。このことは、紫外線を照射した後にトランジスタの特性が元に戻る可能性を示唆している。
図１６（Ａ）では、紫外線の波長を２５４ｎｍと設定してトランジスタに照射したときの、トランジスタのＶＧ−ＩＤ曲線を示している。この時のしきい値は−３．２３Ｖであり、オフ電流の最小値はＶＤＳ＝３Ｖの時、８．０×１０−１０Ａだった。また図１６（Ｂ）では波長が２５４ｎｍの紫外線を照射後、遮光した直後でのトランジスタのＶＧ−ＩＤ曲線を示している。この時のしきい値は−２．１６Ｖであり、オフ電流の最小値はＶＤＳ＝３Ｖの時、４．０×１０―１４Ａ以下だった。
以上の結果から、例えばトランジスタのゲートに印加する電圧を−２．５Ｖ以下に設定しておくことで、波長が２５４ｎｍの紫外線を高精度に検出することができる。もしくはオフ電流に着目し、オフ電流がＶＧ＝−１０Ｖの時１．０×１０−８Ａ以上であることを紫外線検出のしきい値とすることも可能である。
また、紫外線を照射後遮光した状態での測定結果は、紫外線照射中の測定結果よりもオンオフ比が改善しており、しきい値がプラスにシフトしている。このことは、紫外線を照射した後にトランジスタの特性が元に戻る可能性を示唆している。
図１５及び図１６を比較すると、紫外線の波長が短波長であるほどしきい値のマイナスシフトが大きく、またオフ電流の増大も顕著である。このため、トランジスタのゲート電位を任意に変更し、その時のしきい値またはオフ電流を検出することによって、紫外線に含まれる波長の範囲を高精度に測定することができることを示している。
１０１ トランジスタ
１０２ 増幅回路
１０３ 可変電圧源
１０４ 紫外線
１０５ トランジスタ
１０６ 遮光膜
１０７ インバータ
１０８ 抵抗素子
２００−２０１ トランジスタ
２０２−２０３ 酸化物半導体膜
２０４ 絶縁膜
２０５−２１０ 導電膜
２１１ 遮光膜
３００−３０１ トランジスタ
４００ 基板
４０１ 絶縁膜
４０２ 酸化物半導体層
４０３−４０４ ソース電極層・ドレイン電極層
４０５ ゲート絶縁層
４０６−４０７ 開口
４０８−４０９ 配線層
４１０ ゲート電極層
４１１ トランジスタ
５００ 基板
５０１ 剥離層
５０２ 被剥離層
５０３ 仮支持基板
５０４ 剥離用接着剤
５０５ フレキシブル基板
５０６ 接着剤層
６００ 画素領域
６０１ ソース線駆動回路
６０２ ゲート線駆動回路
６０３ センサ処理部
６０４ 画素部
６０５ 紫外線センサ部
６０６ 第１の配線
６０７ 第２の配線
６０８ 第３の配線
６０９ 第４の配線
６１０ 第５の配線
６１１ 第６の配線
６１２−６１４ トランジスタ
６１５ 容量素子
６１６ 液晶素子
６１７ トランジスタ
６１８ 容量素子
６１９−６２０ トランジスタ
６２１ 発光素子
６２２−６２３ 容量素子
６２４ 第７の配線
７０１ 筐体
７０２ 指示台
７０３ 表示部
７０４ スピーカー部
７０５ ビデオ入力端子
７１１ 本体
７１２ 表示部
７１３ 受像部
７１４ 操作キー
７１５ 外部接続ポート
７１６ シャッターボタン
７２１ 本体
７２２ 筐体
７２３ 表示部
７２４ キーボード
７２５ 外部接続ポート
７２６ ポインティングデバイス
７３１ 本体
７３２ 表示部
７３３ スイッチ
７３４ 操作キー
７３５ 赤外線ポート
７４１ 本体
７４２ 筐体
７４３ 表示部Ａ
７４４ 表示部Ｂ
７５１ 本体
７５２ 表示部
７５３ 筐体
７５４ 外部接続ポート
７５５ リモコン受信部
７５６ 受像部
７５７ バッテリー
７５８ 音声入力部
７５９ 操作キー
７６０ 接眼部
７６１ 本体
７６２ 筐体
７６３ 表示部
７６４ 音声入力部
７６５ 音声出力部
７６６ 操作キー
７６７ 外部接続ポート
７６８ アンテナ

Claims (5)

  1. トランジスタを有するセンサ部と、
    前記トランジスタのゲートと電気的に接続される電圧源と、を有し、
    前記トランジスタは、酸化物半導体膜を有し、
    前記トランジスタのしきい値電圧は、前記酸化物半導体膜に紫外線が照射されることによって変化し、
    前記しきい値電圧の変化量は、前記酸化物半導体膜に照射される紫外線の波長に依存し、
    前記電圧源は、前記トランジスタのゲートに出力する電圧を調整する機能を有し、
    前記センサ部は、前記トランジスタのしきい値電圧の変化量によって、前記酸化物半導体膜に照射された紫外線の有する波長領域を検出する機能を有することを特徴とする半導体装置。
  2. トランジスタを有するセンサ部と、
    前記トランジスタのゲートと電気的に接続される電圧源と、を有し、
    前記トランジスタは、酸化物半導体膜を有し、
    前記トランジスタのオフ電流は、前記酸化物半導体膜に紫外線が照射されることによって増化し、
    前記トランジスタのオフ電流の増加量は、前記酸化物半導体膜に照射される紫外線の波長に依存し、
    前記電圧源は、前記トランジスタのゲートに出力する電圧を調整する機能を有し、
    前記センサ部は、前記トランジスタのオフ電流の増加量によって、前記酸化物半導体膜に照射された紫外線の有する波長を検出する機能を有することを特徴とする半導体装置。
  3. 第１の酸化物半導体膜を含む第１のトランジスタを有する画素部と、
    第２の酸化物半導体膜を含む第２のトランジスタと、前記第２のトランジスタのゲートと電気的に接続される配線と、を有するセンサ部と、
    前記配線と電気的に接続される電圧源と、を有し
    前記第２のトランジスタのしきい値電圧は、前記第２の酸化物半導体膜に紫外線が照射されることによって変化し、
    前記第２のトランジスタのしきい値電圧の変化量は、前記第２の酸化物半導体膜に照射される紫外線の波長に依存し、
    前記電圧源は、前記配線を介して前記第２のトランジスタのゲートに出力する電圧を調整する機能を有し、
    前記センサ部は、前記第２のトランジスタのしきい値電圧の変化量によって、前記第２の酸化物半導体膜に照射された紫外線の有する波長領域を検出する機能を有することを特徴とする半導体装置。
  4. 第１の酸化物半導体膜を含む第１のトランジスタを有する画素部と、
    第２の酸化物半導体膜を含む第２のトランジスタと、前記第２のトランジスタのゲートと電気的に接続される配線と、を有するセンサ部と、
    前記配線に電気的と接続される電圧源と、を有し
    前記第２のトランジスタのオフ電流は、前記第２の酸化物半導体膜に紫外線が照射されることによって増化し、
    前記第２のトランジスタのオフ電流の増加量は、前記第２の酸化物半導体膜に照射される紫外線の波長に依存し、
    前記電圧源は、前記配線を介して前記第２のトランジスタのゲートに出力する電圧を調整する機能を有し、
    前記センサ部は、前記第２のトランジスタのオフ電流の増加量によって、前記第２の酸化物半導体膜に照射された紫外線の有する波長を検出する機能を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記センサ部は、繰り返し使用可能であることを特徴とする半導体装置。
JP2010264030A 2009-12-04 2010-11-26 半導体装置 Expired - Fee Related JP5584103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010264030A JP5584103B2 (ja) 2009-12-04 2010-11-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009276733 2009-12-04
JP2009276733 2009-12-04
JP2010264030A JP5584103B2 (ja) 2009-12-04 2010-11-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2011139045A JP2011139045A (ja) 2011-07-14
JP2011139045A5 JP2011139045A5 (ja) 2013-12-19
JP5584103B2 true JP5584103B2 (ja) 2014-09-03

Family

ID=44081150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010264030A Expired - Fee Related JP5584103B2 (ja) 2009-12-04 2010-11-26 半導体装置

Country Status (2)

Country Link
US (2) US8426853B2 (ja)
JP (1) JP5584103B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217406B2 (en) * 2009-12-02 2012-07-10 Abl Ip Holding Llc Solid state light emitter with pumped nanophosphors for producing high CRI white light
KR102056905B1 (ko) * 2011-07-25 2019-12-18 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
FR2978244A1 (fr) * 2011-07-21 2013-01-25 St Microelectronics Rousset Capteur de mesure de rayonnement ultraviolet
KR101899482B1 (ko) * 2011-11-25 2018-09-18 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널
KR102025722B1 (ko) 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
KR20130125717A (ko) 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN105779940A (zh) 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
JP2014195060A (ja) * 2013-03-01 2014-10-09 Semiconductor Energy Lab Co Ltd センサ回路及びセンサ回路を用いた半導体装置
US9590110B2 (en) 2013-09-10 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet light sensor circuit
US9263124B2 (en) * 2013-12-18 2016-02-16 Palo Alto Research Center Incorporated UV sensor with nonvolatile memory using oxide semiconductor films
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6358596B2 (ja) * 2014-11-27 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
CN105047674B (zh) * 2015-08-06 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
US9984624B2 (en) * 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
WO2018163021A1 (en) 2017-03-07 2018-09-13 Semiconductor Energy Laboratory Co., Ltd. Ic, driver ic, display system, and electronic device
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
WO2019003037A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置および電子部品
KR102730122B1 (ko) * 2019-10-21 2024-11-13 삼성전자주식회사 이미지 센서
KR102470749B1 (ko) * 2020-09-15 2022-11-24 한양대학교 산학협력단 자외선 센서 및 그 제조 방법
US20240402006A1 (en) * 2023-06-02 2024-12-05 International Business Machines Corporation Flexible ultraviolet sensor

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CA2541295A1 (en) * 2003-10-15 2005-04-28 Basf Aktiengesellschaft Catalytic bulk material having catalytically inactive shaped bodies that are rounded off on the external friction surfaces
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP5190570B2 (ja) 2005-03-28 2013-04-24 国立大学法人岩手大学 紫外線センサ素子及びその製造方法
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5019305B2 (ja) 2005-08-29 2012-09-05 独立行政法人物質・材料研究機構 ダイヤモンド紫外線センサー
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009044019A (ja) * 2007-08-10 2009-02-26 Nippon Light Metal Co Ltd 酸化ガリウム‐酸化インジウム混晶の製造方法及び製造された混晶を用いた受光素子
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4811397B2 (ja) * 2007-12-25 2011-11-09 ソニー株式会社 受光素子および表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20110133182A1 (en) 2011-06-09
US8426853B2 (en) 2013-04-23
JP2011139045A (ja) 2011-07-14
US8604473B2 (en) 2013-12-10
US20130234133A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5584103B2 (ja) 半導体装置
KR102274005B1 (ko) 반도체 장치의 제작 방법
KR101605984B1 (ko) 반도체 장치
KR102377866B1 (ko) 아날로그 회로 및 반도체 장치
TWI623107B (zh) 邏輯電路及半導體裝置
TWI493311B (zh) 電壓調整器電路
CN102598269B (zh) 半导体器件
JP5097870B2 (ja) 半導体装置、表示モジュール及び電子機器
JP6313393B2 (ja) 半導体装置
JP5106700B1 (ja) 表示装置
JP2016059049A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140717

R150 Certificate of patent or registration of utility model

Ref document number: 5584103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees