JP7114554B2 - 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents
基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム Download PDFInfo
- Publication number
- JP7114554B2 JP7114554B2 JP2019211137A JP2019211137A JP7114554B2 JP 7114554 B2 JP7114554 B2 JP 7114554B2 JP 2019211137 A JP2019211137 A JP 2019211137A JP 2019211137 A JP2019211137 A JP 2019211137A JP 7114554 B2 JP7114554 B2 JP 7114554B2
- Authority
- JP
- Japan
- Prior art keywords
- halogen
- underlayer
- containing gas
- gas
- modified layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Element Separation (AREA)
Description
(a)基板の表面に露出した下地に対して改質剤を供給することで、前記下地の表面に改質層を形成する工程と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる工程と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする工程を行う技術が提供される。
以下、本開示の一態様について、主に、図1~図4を参照しながら説明する。
図1に示すように、処理炉202は加熱機構(温度調整部)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ200の表面に露出した下地200aをエッチングする処理シーケンス例について、主に、図4、図5(a)~図5(d)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
ウエハ200の表面に露出した下地200aに対して改質剤としてDMATMSガスを供給することで、下地200aの表面に改質層200bを形成するステップ(DMATMSガス供給)と、
改質層200bに対してハロゲン含有ガスとしてF2ガスを供給することで、改質層200bとF2ガスとを反応させてハロゲン含有ラジカルとしてF含有ラジカル(F*)を発生させ、このF*と下地200aとを反応させるステップ(F2ガス供給)と、
を非同時に行うサイクルを所定回数(n回、nは1以上の整数)行う。
複数枚のウエハ200がボート217に装填(ウエハチャージ)されると、シャッタ開閉機構115sによりシャッタ219sが移動させられて、マニホールド209の下端開口が開放される(シャッタオープン)。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220bを介してマニホールド209の下端をシールした状態となる。なお、ウエハ200の表面には、エッチング処理の対象である下地200aとして、例えば、シリコン酸化膜(SiO膜)が露出した状態となっている。
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。また、処理室201内のウエハ200が所望の処理温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。また、回転機構267によるウエハ200の回転を開始する。処理室201内の排気、ウエハ200の加熱および回転は、いずれも、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、次のステップ1~3を順次実行する。
このステップでは、処理室201内のウエハ200に対して、すなわち、ウエハ200の表面に露出した下地200aに対してH2Oガスを供給する。
H2Oガス供給流量:10~2000sccm
H2Oガス供給時間:5~1800秒
N2ガス供給流量(ガス供給管毎):0~10000sccm
処理温度:30~300℃
処理圧力:5~1000Pa
が例示される。
ステップ1が終了した後、処理室201内のウエハ200に対して、すなわち、表面がOH終端された下地200aに対してDMATMSガスを供給する。
DMATMSガス供給流量:10~2000sccm
DMATMSガス供給時間:5~1800秒
処理温度:30~300℃、好ましくは30~200℃
処理圧力:1~5000Pa、好ましくは5~1000Pa
が例示される。他の処理条件は、ステップ1のH2Oガス供給における処理条件と同様とする。上述したように、ここで述べた条件は、処理室201内においてDMATMSガスが気相分解しない条件、すなわち、下地200aの表面へのSiの吸着にセルフリミットが生じ、Siの吸着が飽和する条件である。
ステップ2が終了した後、処理室201内のウエハ200に対して、すなわち、下地200aの表面に形成された改質層200bに対してF2ガスを供給する。
F2ガス供給流量:10~1000sccm
F2ガス供給時間:5~600秒
処理温度:30~250℃、好ましくは30~200℃
処理圧力:5~1000Pa
が例示される。他の条件は、ステップ1のH2Oガス供給における処理条件と同様とする。
上述したステップ1~3を非同時に、すなわち、同期させることなく行うサイクルを所定回数(n回、nは1以上の整数)行うことにより、図5(d)に示すように、ウエハ200の表面に露出した下地200aを所望の深さでエッチングすることが可能となる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、1サイクルあたりにエッチングされる層の厚さを所望の厚さよりも薄くし、エッチングにより除去される層の厚さが所望の厚さになるまで、上述のサイクルを複数回繰り返すのが好ましい。
下地200aのエッチングが完了した後、ノズル249a~249cのそれぞれからパージガスとしてのN2ガスを処理室201内へ供給し、排気口231aより排気する。これにより、処理室201内がパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
ボートエレベータ115によりシールキャップ219が下降され、マニホールド209の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態でマニホールド209の下端から反応管203の外部に搬出(ボートアンロード)される。ボートアンロードの後は、シャッタ219sが移動させられ、マニホールド209の下端開口がOリング220cを介してシャッタ219sによりシールされる(シャッタクローズ)。処理済のウエハ200は、反応管203の外部に搬出された後、ボート217より取り出される(ウエハディスチャージ)。
本態様によれば、以下に示す1つ又は複数の効果が得られる。
以上、本開示の態様を具体的に説明した。しかしながら、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
以下、本開示の好ましい態様について付記する。
本開示の一態様によれば、
(a)基板の表面に露出した下地に対して改質剤を供給することで、前記下地の表面に改質層を形成する工程と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる工程と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする工程を有する半導体装置の製造方法、または、基板処理方法が提供される。
付記1に記載の方法であって、
(b)では、前記ハロゲン含有ガスと前記改質層との反応が、前記ハロゲン含有ガスと前記下地との反応よりも、進行する条件下で、前記ハロゲン含有ガスを供給する。
付記1または2に記載の方法であって、
(b)では、前記ハロゲン含有ガスと前記改質層との反応が進行し、前記ハロゲン含有ガスと前記下地との反応が進行しない条件下で、前記ハロゲン含有ガスを供給する。
付記1~3のいずれか1項に記載の方法であって、
(b)では、前記ハロゲン含有ガスと前記改質層との反応により発生させた前記ハロゲン含有ラジカルにより、前記下地をエッチングする。
付記4に記載の方法であって、
(b)では、前記ハロゲン含有ラジカルと前記下地との反応が、前記ハロゲン含有ガスと前記下地との反応よりも、進行する条件下で、前記ハロゲン含有ガスを供給する。
付記4または5に記載の方法であって、
(b)では、前記ハロゲン含有ラジカルと前記下地との反応が進行し、前記ハロゲン含有ガスと前記下地との反応が進行しない条件下で、前記ハロゲン含有ガスを供給する。
付記1~6のいずれか1項に記載の方法であって、
前記改質剤はシリコン含有ガスを含み、
(a)では、前記下地の表面に前記シリコン含有ガスに含まれるシリコンを吸着させる。
付記1~7のいずれか1項に記載の方法であって、
前記改質剤はアミノシランを含み、
(a)では、前記下地の表面に前記アミノシランに含まれるシリコンを吸着させる。
付記7または8に記載の方法であって、
(a)では、前記下地の表面へのシリコンの吸着が飽和する(シリコンの吸着にセルフリミットが生じる)条件下で、前記改質剤を供給する。
付記1~9のいずれか1項に記載の方法であって、
前記サイクルは、(a)を行う前に、(c)前記下地の表面を前処理する工程を更に有する。
付記10に記載の方法であって、
(c)では、前記下地の表面に吸着サイトを形成する。
付記1~11のいずれか1項に記載の方法であって、
前記サイクルは、(a)を行う前に、(c)前記下地の表面をOH終端させる工程を更に有する。
付記10~12のいずれか1項に記載の方法であって、
(c)では、前記基板に対して酸素および水素を含むガスを供給する。
付記1~13のいずれか1項に記載の方法であって、
前記ハロゲン含有ガスは、フッ素含有ガス、塩素含有ガス、およびヨウ素含有ガスのうち少なくともいずれか1つを含む。
付記1~14のいずれか1項に記載の方法であって、
前記ハロゲン含有ラジカルは、フッ素含有ラジカル、塩素含有ラジカル、およびヨウ素含有ラジカルのうち少なくともいずれか1つを含む。
付記1~15のいずれか1項に記載の方法であって、
前記下地は、半金属元素および金属元素のうち少なくともいずれか1つを含む。
本開示の他の態様によれば、
基板が処理される処理室と、
前記処理室内の基板に対して改質剤を供給する改質剤供給系と、
前記処理室内の基板に対してハロゲン含有ガスを供給するハロゲン含有ガス供給系と、
前記処理室内において、付記1の各処理(各工程)を行わせるように、前記改質剤供給系および前記ハロゲン含有ガス供給系を制御することが可能なよう構成される制御部と、
を有する基板処理装置が提供される。
本開示の更に他の態様によれば、
付記1の各手順(各工程)をコンピュータによって基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
200a 下地
200b 改質層
Claims (20)
- (a)基板の表面に露出した下地に対してシリコン含有ガスを含む改質剤を供給することで、前記下地の表面に前記シリコン含有ガスに含まれるシリコンを吸着させて改質層を形成する工程と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる工程と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする工程を有する基板処理方法。 - (b)では、前記ハロゲン含有ガスと前記改質層との反応が、前記ハロゲン含有ガスと前記下地との反応よりも、進行する条件下で、前記ハロゲン含有ガスを供給する請求項1に記載の基板処理方法。
- (b)では、前記ハロゲン含有ガスと前記改質層との反応が進行し、前記ハロゲン含有ガスと前記下地との反応が進行しない条件下で、前記ハロゲン含有ガスを供給する請求項1または2に記載の基板処理方法。
- (b)では、前記ハロゲン含有ガスと前記改質層との反応により発生させた前記ハロゲン含有ラジカルにより、前記下地をエッチングする請求項1~3のいずれか1項に記載の基板処理方法。
- (b)では、前記ハロゲン含有ラジカルと前記下地との反応が、前記ハロゲン含有ガスと前記下地との反応よりも、進行する条件下で、前記ハロゲン含有ガスを供給する請求項4に記載の基板処理方法。
- (b)では、前記ハロゲン含有ラジカルと前記下地との反応が進行し、前記ハロゲン含有ガスと前記下地との反応が進行しない条件下で、前記ハロゲン含有ガスを供給する請求項4に記載の基板処理方法。
- 前記改質剤はアミノシランを含み、
(a)では、前記下地の表面に前記アミノシランに含まれるシリコンを吸着させる請求項1~6のいずれか1項に記載の基板処理方法。 - (a)では、前記下地の表面へのシリコンの吸着が飽和する条件下で、前記改質剤を供給する請求項1~7のいずれか1項に記載の基板処理方法。
- (a)では、前記下地の表面へのシリコンの吸着にセルフリミットが生じる条件下で、前記改質剤を供給する請求項1~8のいずれか1項に記載の基板処理方法。
- (c)基板の表面に露出した下地の表面を前処理する工程と、
(a)前記前処理後の前記下地に対して改質剤を供給することで、前記前処理後の前記下地の表面に改質層を形成する工程と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる工程と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする工程を有する基板処理方法。 - (c)では、前記下地の表面に吸着サイトを形成する請求項10に記載の基板処理方法。
- (c)では、前記下地の表面をOH終端させる請求項10または11に記載の基板処理方法。
- (c)では、前記基板に対して酸素および水素を含むガスを供給する請求項10~12のいずれか1項に記載の基板処理方法。
- 前記ハロゲン含有ガスは、フッ素含有ガス、塩素含有ガス、およびヨウ素含有ガスのうち少なくともいずれか1つを含む請求項1~13のいずれか1項に記載の基板処理方法。
- (a)基板の表面に露出した下地に対してシリコン含有ガスを含む改質剤を供給することで、前記下地の表面に前記シリコン含有ガスに含まれるシリコンを吸着させて改質層を形成する工程と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる工程と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする工程を有する半導体装置の製造方法。 - (c)基板の表面に露出した下地の表面を前処理する工程と、
(a)前記前処理後の前記下地に対して改質剤を供給することで、前記前処理後の前記下地の表面に改質層を形成する工程と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる工程と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする工程を有する半導体装置の製造方法。 - 基板が処理される処理室と、
前記処理室内の基板に対してシリコン含有ガスを含む改質剤を供給する改質剤供給系と、
前記処理室内の基板に対してハロゲン含有ガスを供給するハロゲン含有ガス供給系と、
前記処理室内において、(a)基板の表面に露出した下地に対して前記改質剤を供給することで、前記下地の表面に前記シリコン含有ガスに含まれるシリコンを吸着させて改質層を形成する処理と、(b)前記改質層に対して前記ハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる処理と、を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングするように、前記改質剤供給系および前記ハロゲン含有ガス供給系を制御することが可能なよう構成される制御部と、
を有する基板処理装置。 - 基板が処理される処理室と、
前記処理室内の基板に対して前処理を行うためのガスを供給するガス供給系と、
前記処理室内の基板に対して改質剤を供給する改質剤供給系と、
前記処理室内の基板に対してハロゲン含有ガスを供給するハロゲン含有ガス供給系と、
前記処理室内において、(c)基板の表面に露出した下地に対して前記ガスを供給することで、前記下地の表面を前処理する処理と、(a)前記前処理後の前記下地に対して前記改質剤を供給することで、前記前処理後の前記下地の表面に改質層を形成する処理と、(b)前記改質層に対して前記ハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる処理と、を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングするように、前記ガス供給系、前記改質剤供給系および前記ハロゲン含有ガス供給系を制御することが可能なよう構成される制御部と、
を有する基板処理装置。 - (a)基板の表面に露出した下地に対してシリコン含有ガスを含む改質剤を供給することで、前記下地の表面に前記シリコン含有ガスに含まれるシリコンを吸着させて改質層を形成する手順と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる手順と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする手順をコンピュータによって基板処理装置に実行させるプログラム。 - (c)基板の表面に露出した下地の表面を前処理する手順と、
(a)前記前処理後の前記下地に対して改質剤を供給することで、前記前処理後の前記下地の表面に改質層を形成する手順と、
(b)前記改質層に対してハロゲン含有ガスを供給することで、前記改質層と前記ハロゲン含有ガスとを反応させてハロゲン含有ラジカルを発生させ、このハロゲン含有ラジカルと前記下地とを反応させる手順と、
を非同時に行うサイクルを所定回数行うことで、前記下地をエッチングする手順をコンピュータによって基板処理装置に実行させるプログラム。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019211137A JP7114554B2 (ja) | 2019-11-22 | 2019-11-22 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| TW111125466A TWI796256B (zh) | 2019-11-22 | 2020-11-11 | 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 |
| TW109139255A TWI772960B (zh) | 2019-11-22 | 2020-11-11 | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 |
| CN202011316620.8A CN112838003B (zh) | 2019-11-22 | 2020-11-20 | 半导体器件的制造方法、衬底处理装置及记录介质 |
| US16/953,471 US11315800B2 (en) | 2019-11-22 | 2020-11-20 | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| CN202411036790.9A CN118983220A (zh) | 2019-11-22 | 2020-11-20 | 处理方法、半导体器件的制造方法、处理装置及记录介质 |
| SG10202011563TA SG10202011563TA (en) | 2019-11-22 | 2020-11-20 | Method of manufacturing semiconductor device, substrate processing apparatus, and program |
| KR1020200156252A KR102567010B1 (ko) | 2019-11-22 | 2020-11-20 | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
| US17/693,022 US11894239B2 (en) | 2019-11-22 | 2022-03-11 | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| JP2022119311A JP7326555B2 (ja) | 2019-11-22 | 2022-07-27 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| KR1020230104304A KR102744834B1 (ko) | 2019-11-22 | 2023-08-09 | 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램 |
| US18/400,180 US12400874B2 (en) | 2019-11-22 | 2023-12-29 | Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium |
| US19/217,476 US20250285878A1 (en) | 2019-11-22 | 2025-05-23 | Apparatus for etching base |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019211137A JP7114554B2 (ja) | 2019-11-22 | 2019-11-22 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022119311A Division JP7326555B2 (ja) | 2019-11-22 | 2022-07-27 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021082774A JP2021082774A (ja) | 2021-05-27 |
| JP7114554B2 true JP7114554B2 (ja) | 2022-08-08 |
Family
ID=75923268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019211137A Active JP7114554B2 (ja) | 2019-11-22 | 2019-11-22 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (4) | US11315800B2 (ja) |
| JP (1) | JP7114554B2 (ja) |
| KR (2) | KR102567010B1 (ja) |
| CN (2) | CN112838003B (ja) |
| SG (1) | SG10202011563TA (ja) |
| TW (2) | TWI796256B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023005410A (ja) * | 2021-06-29 | 2023-01-18 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7174016B2 (ja) | 2020-07-16 | 2022-11-17 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7374961B2 (ja) * | 2021-07-27 | 2023-11-07 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
| JP7561795B2 (ja) * | 2022-06-17 | 2024-10-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP2025040215A (ja) | 2023-09-11 | 2025-03-24 | 株式会社Kokusai Electric | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037991A1 (ja) | 2007-09-19 | 2009-03-26 | Hitachi Kokusai Electric Inc. | クリーニング方法及び基板処理装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3548512B2 (ja) * | 2000-09-28 | 2004-07-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6391803B1 (en) * | 2001-06-20 | 2002-05-21 | Samsung Electronics Co., Ltd. | Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane |
| JP5036849B2 (ja) | 2009-08-27 | 2012-09-26 | 株式会社日立国際電気 | 半導体装置の製造方法、クリーニング方法および基板処理装置 |
| CN103025518B (zh) * | 2010-07-27 | 2014-10-15 | 柯尼卡美能达控股株式会社 | 气体阻隔性膜、气体阻隔性膜的制造方法及电子器件 |
| JP5803937B2 (ja) * | 2010-12-06 | 2015-11-04 | コニカミノルタ株式会社 | ガスバリア性フィルム、ガスバリア性フィルムの製造方法及び電子デバイス |
| JP5869923B2 (ja) * | 2012-03-09 | 2016-02-24 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| US9502233B2 (en) * | 2012-03-22 | 2016-11-22 | Hitachi Kokusai Electric, Inc. | Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium |
| US9362163B2 (en) * | 2013-07-30 | 2016-06-07 | Lam Research Corporation | Methods and apparatuses for atomic layer cleaning of contacts and vias |
| JP6342670B2 (ja) * | 2014-02-17 | 2018-06-13 | 株式会社日立国際電気 | クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム |
| JP2018500767A (ja) * | 2014-12-18 | 2018-01-11 | ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド,ア ボディー コーポレイトTHE REGENTS OF THE UNIVERSITY OF COLORADO,a body corporate | 逐次的な自己制御熱反応を使用する原子層エッチング(ale)の新規の方法 |
| US9425041B2 (en) * | 2015-01-06 | 2016-08-23 | Lam Research Corporation | Isotropic atomic layer etch for silicon oxides using no activation |
| US9881807B2 (en) * | 2015-03-30 | 2018-01-30 | Tokyo Electron Limited | Method for atomic layer etching |
| US9502238B2 (en) * | 2015-04-03 | 2016-11-22 | Lam Research Corporation | Deposition of conformal films by atomic layer deposition and atomic layer etch |
| US9620376B2 (en) * | 2015-08-19 | 2017-04-11 | Lam Research Corporation | Self limiting lateral atomic layer etch |
| US9735024B2 (en) * | 2015-12-28 | 2017-08-15 | Asm Ip Holding B.V. | Method of atomic layer etching using functional group-containing fluorocarbon |
| JP6770825B2 (ja) | 2016-04-27 | 2020-10-21 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| WO2017213842A2 (en) * | 2016-05-23 | 2017-12-14 | The Regents Of The University Of Colorado, A Body Corporate | Enhancement of thermal atomic layer etching |
| JP6817752B2 (ja) * | 2016-09-09 | 2021-01-20 | 株式会社日立ハイテク | エッチング方法およびエッチング装置 |
| JP7071175B2 (ja) * | 2017-04-18 | 2022-05-18 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| TWI757545B (zh) * | 2017-09-15 | 2022-03-11 | 日商關東電化工業股份有限公司 | 使用酸鹵化物之原子層蝕刻 |
| US20190131130A1 (en) * | 2017-10-31 | 2019-05-02 | Lam Research Corporation | Etching metal oxide substrates using ale and selective deposition |
| JP6843087B2 (ja) | 2018-03-12 | 2021-03-17 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
-
2019
- 2019-11-22 JP JP2019211137A patent/JP7114554B2/ja active Active
-
2020
- 2020-11-11 TW TW111125466A patent/TWI796256B/zh active
- 2020-11-11 TW TW109139255A patent/TWI772960B/zh active
- 2020-11-20 SG SG10202011563TA patent/SG10202011563TA/en unknown
- 2020-11-20 KR KR1020200156252A patent/KR102567010B1/ko active Active
- 2020-11-20 CN CN202011316620.8A patent/CN112838003B/zh active Active
- 2020-11-20 CN CN202411036790.9A patent/CN118983220A/zh active Pending
- 2020-11-20 US US16/953,471 patent/US11315800B2/en active Active
-
2022
- 2022-03-11 US US17/693,022 patent/US11894239B2/en active Active
-
2023
- 2023-08-09 KR KR1020230104304A patent/KR102744834B1/ko active Active
- 2023-12-29 US US18/400,180 patent/US12400874B2/en active Active
-
2025
- 2025-05-23 US US19/217,476 patent/US20250285878A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037991A1 (ja) | 2007-09-19 | 2009-03-26 | Hitachi Kokusai Electric Inc. | クリーニング方法及び基板処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023005410A (ja) * | 2021-06-29 | 2023-01-18 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210159088A1 (en) | 2021-05-27 |
| US20220199421A1 (en) | 2022-06-23 |
| TWI772960B (zh) | 2022-08-01 |
| SG10202011563TA (en) | 2021-06-29 |
| TW202137311A (zh) | 2021-10-01 |
| TWI796256B (zh) | 2023-03-11 |
| KR20210063249A (ko) | 2021-06-01 |
| KR20230123908A (ko) | 2023-08-24 |
| KR102744834B1 (ko) | 2024-12-23 |
| CN118983220A (zh) | 2024-11-19 |
| TW202249098A (zh) | 2022-12-16 |
| US20250285878A1 (en) | 2025-09-11 |
| US11894239B2 (en) | 2024-02-06 |
| US20240136200A1 (en) | 2024-04-25 |
| US12400874B2 (en) | 2025-08-26 |
| CN112838003A (zh) | 2021-05-25 |
| US11315800B2 (en) | 2022-04-26 |
| CN112838003B (zh) | 2024-08-16 |
| JP2021082774A (ja) | 2021-05-27 |
| KR102567010B1 (ko) | 2023-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11837466B2 (en) | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium | |
| US11923193B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| JP7114554B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP7254044B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| KR102276870B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 | |
| JP7326555B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP7186909B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| KR20240131889A (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| WO2025074530A1 (ja) | 処理方法、半導体装置の製造方法、プログラム、および処理装置 | |
| JP2020077890A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220727 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7114554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |