[go: up one dir, main page]

JP7464554B2 - 高周波トランジスタ - Google Patents

高周波トランジスタ Download PDF

Info

Publication number
JP7464554B2
JP7464554B2 JP2021039941A JP2021039941A JP7464554B2 JP 7464554 B2 JP7464554 B2 JP 7464554B2 JP 2021039941 A JP2021039941 A JP 2021039941A JP 2021039941 A JP2021039941 A JP 2021039941A JP 7464554 B2 JP7464554 B2 JP 7464554B2
Authority
JP
Japan
Prior art keywords
region
insulating film
semiconductor layer
control electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021039941A
Other languages
English (en)
Other versions
JP2022139519A (ja
Inventor
光利 中村
一弥 西堀
敬太 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021039941A priority Critical patent/JP7464554B2/ja
Priority to CN202110911159.9A priority patent/CN115084264A/zh
Priority to US17/472,495 priority patent/US11715796B2/en
Publication of JP2022139519A publication Critical patent/JP2022139519A/ja
Application granted granted Critical
Publication of JP7464554B2 publication Critical patent/JP7464554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

実施形態は、高周波トランジスタに関する。
高周波トランジスタは、携帯電話のアンテナ制御回路などに使用される。高周波トランジスタには、例えば、ＳＯＩ（Silicon on Insulator）構造を有する平面ゲート型ＭＯＳＦＥＴ構造が用いられ、高速スイッチング特性を実現する。しかしながら、このような高周波トランジスタの特性には、さらなる改善の余地がある。
特開２０１７－１３０６２５号公報
実施形態は、ソースドレイン間の電流電圧特性を向上させた高周波トランジスタを提供する。
実施形態に係る高周波トランジスタは、第１絶縁膜と、第１半導体層と、制御電極と、第２絶縁膜と、を備える。前記第１半導体層は、前記第１絶縁膜上に設けられ、前記第１絶縁膜の上面に沿った第１方向に延在する。前記第１半導体層は、前記第１絶縁膜の前記上面に垂直な第２方向の第１層厚と、前記第１絶縁膜の前記上面に沿った第３方向であって、前記第１方向と直交する第３方向の第１幅と、を有し、前記第１幅が前記第１層厚よりも広くなるように設けられる。前記制御電極は、前記第１半導体層上に部分的に設けられ、前記第１半導体層の前記第２方向と交差する上面と、前記第１半導体層の前記第３方向と交差する側面とを覆う。前記第２絶縁膜は、前記第１半導体層と前記制御電極との間に設けられ、前記制御電極を前記第１半導体層から電気的に絶縁する。前記第１半導体層は、前記第１方向に並ぶ、第１導電形の第１領域と、第２導電形の第２領域と、第２導電形の第３領域と、を含み、前記第１領域は、前記第２領域と前記第３領域との間に設けられる。前記制御電極は、前記第１領域を覆うように設けられる。
第１実施形態に係る高周波トランジスタを示す模式断面図である。 第１実施形態に係る高周波トランジスタを示す模式図である。 第１実施形態に係る高周波トランジスタの特性を示す模式図である。 第１実施形態に係る高周波トランジスタの別の特性を示すグラフである。 第２実施形態に係る高周波トランジスタを示す模式図である。 第２実施形態に係る高周波トランジスタの特性を示すグラフである。 第２実施形態の変形例に係る高周波トランジスタを示す模式図である。 第２実施形態の変形例に係る高周波トランジスタを示す別の模式図である。 第２実施形態の変形例に係る高周波トランジスタの特性を示すグラフである。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
（第１実施形態）
図１（ａ）および（ｂ）は、第１実施形態に係る高周波トランジスタ１を示す模式断面図である。図１（ｂ）は、図１（ａ）中に示すＡ－Ａ線に沿った断面図である。
高周波トランジスタ１は、例えば、半導体基板ＳＳと、第１絶縁膜ＦＩと、半導体層１０と、制御電極２０と、を備える。
半導体基板ＳＳは、例えば、シリコン基板である。第１絶縁膜ＦＩは、例えば、シリコン酸化膜である。半導体層１０は、例えば、シリコンを含む。制御電極２０は、例えば、ゲート電極である。制御電極２０は、例えば、導電性のポリシリコンを含む。
第１絶縁膜ＦＩは、半導体基板ＳＳ上に設けられる。半導体層１０は、第１絶縁膜ＦＩ上に設けられる。半導体層１０は、例えば、第１絶縁膜ＦＩの上面に沿って、Ｘ方向に延在する（図２（ａ）参照）。高周波トランジスタ１は、ＳＯＩ構造を有する。
図１（ａ）に示すように、制御電極２０は、半導体層１０上に部分的に設けられる。半導体層１０と制御電極２０との間には、第２絶縁膜２１が設けられる。第２絶縁膜２１は、制御電極２０を半導体層１０から電気的に絶縁する。第２絶縁膜２１は、例えば、ゲート絶縁膜である。第２絶縁膜２１は、例えば、シリコン酸化膜である。
半導体層１０は、第１導電形の第１領域１１と、第２導電形の第２領域１３と、第２導電形の第３領域１５と、を含む。以下、第１導電形をｐ形、第２導電形をｎ形として説明するが、これに限定される訳ではない。
第１領域１１、第２領域１３および第３領域１５は、半導体層１０の上面ＴＳに沿った第１方向、例えば、Ｘ方向に並ぶ。第１領域１１は、第２領域１３と第３領域１５との間に設けられる。第１領域１１は、第１絶縁膜ＦＩと制御電極２０との間に設けられる。第１領域１１は、例えば、チャネル領域である。第２領域１３は、例えば、ソース領域である。第３領域１５は、例えば、ドレイン領域である。
半導体層１０は、第１コンタクト領域１３ｓと、第２コンタクト領域１５ｓと、第２導電形の第１拡張領域１７と、第２導電形の第２拡張領域１９と、をさらに含む。第１コンタクト領域１３ｓおよび第２コンタクト領域１５ｓは、例えば、ニッケル（Ｎｉ）、コバルトもしくは白金（Ｐｔ）等を含むシリサイド領域である。
第１コンタクト領域１３ｓは、第２領域１３上に設けられる。第２領域１３は、第１領域１１と第１コンタクト領域１３ｓとの間に位置する部分を含む。すなわち、第１コンタクト領域１３ｓは、第１領域１１から離間するように設けられる。
第２コンタクト領域１５ｓは、第３領域１５の上に設けられる。第３領域１５は、第１領域１１と第２コンタクト領域１５ｓとの間に位置する部分を含む。すなわち、第２コンタクト領域１５ｓは、第１領域１１から離間するように設けられる。
第１拡張領域１７は、例えば、半導体層１０と第２絶縁膜２１との界面に沿って、第２領域１３から第１領域１１中に延びるように設けられる。第１拡張領域１７は、第２領域１３の第２導電形不純物の濃度よりも低高度の第２導電形不純物を含む。
第２拡張領域１９は、例えば、半導体層１０と第２絶縁膜２１との界面に沿って、第３領域１５から第１領域１１中に延びるように設けられる。第２拡張領域１９は、第３領域１５の第２導電形不純物の濃度よりも低高度の第２導電形不純物を含む。
第１拡張領域１７および第２拡張領域１９は、それぞれ、第１絶縁膜ＦＩと制御電極２０との間に位置するように設けられる。また、第１領域１１は、第１拡張領域１７と第２拡張領域１９との間に位置し、第２絶縁膜２１を介して、制御電極２０に向き合う部分を含む。
高周波トランジスタ１は、サイドウォール２３と、第３絶縁膜３０と、コンタクトプラグＳＰ、ＤＰおよびＧＰと、をさらに備える。サイドウォール２３は、例えば、シリコン酸化膜、窒化膜などの絶縁膜、あるいはそれらの積層膜である。第３絶縁膜３０は、例えば、シリコン酸化膜もしくはシリコン窒化膜を含む。コンタクトプラグＳＰ、ＤＰおよびＧＰは、例えば、タングステン（Ｗ）を含む。
制御電極２０は、例えば、第２絶縁膜２１に接する下面と、その反対側の上面と、上面と下面とにつながる側面と、を有する。また、制御電極２０は、上面側に設けられたコンタクト領域２０ｓを含む。コンタクト領域２０ｓは、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、もしくは白金（Ｐｔ）等を含むシリサイド領域である。
サイドウォール２３は、制御電極２０の側面上に設けられる。サイドウォール２３は、半導体層１０の第２領域１３から第３領域１５に向かう方向、例えば、Ｘ方向と交差する側面上に設けられる。
第２領域１３は、第１絶縁膜ＦＩとサイドウォール２３との間、および、第１コンタクト領域１３ｓと第１拡張領域１７との間に位置する部分を含む。また、第３領域１５は、第１絶縁膜ＦＩと別のサイドウォール２３との間、および、第２コンタクト領域１５ｓと第２拡張領域１９との間に位置する部分を含む。
第３絶縁膜３０は、半導体層１０の上面ＴＳおよび制御電極２０を覆うように設けられる。サイドウォール２３は、制御電極２０と第３絶縁膜３０との間に位置する。
コンタクトプラグＳＰ、ＤＰおよびＧＰは、第３絶縁膜中に延在する。コンタクトプラグＳＰ、ＤＰおよびＧＰは、第１絶縁膜ＦＩから制御電極２０に向かう第２方向、例えば、Ｚ方向に延在する。
コンタクトプラグＳＰは、第１コンタクト領域１３ｓに接続される。コンタクトプラグＳＰは、第１コンタクト領域１３ｓを介して、第２領域１３に電気的に接続される。
コンタクトプラグＤＰは、第２コンタクト領域１５ｓに接続される。コンタクトプラグＤＰは、第２コンタクト領域１５ｓを介して、第２領域１５に電気的に接続される。
コンタクトプラグＧＰは、コンタクト領域２０ｓに接続される。コンタクトプラグＧＰは、コンタクト領域２０ｓを介して、制御電極２０に電気的に接続される。
なお、コンタクトプラグＳＰ、ＧＰおよびＤＰは、上記の形態に限定される訳ではない。例えば、コンタクトプラグＳＰ、ＧＰおよびＤＰは、それぞれ、複数の分割された部分を含むように設けられても良い。また、コンタクトプラグＧＰは、高周波トランジスタ１のアクティブ領域の外側において、制御電極２０のコンタクト領域２０ｓに接続されても良い。
図１（ｂ）に示すように、半導体層１０は、Ｘ－Ｙ平面に沿った断面において、例えば、四角形の形状を有する。半導体層１０は、上面ＴＳ、下面ＢＳおよび側面ＬＳを有する。
制御電極２０は、第２絶縁膜２１を介して、半導体層１０の上面ＴＳおよび側面ＬＳを覆うように設けられる。また、制御電極２０は、第１絶縁膜ＦＩと半導体層１０との間に延在し、第２絶縁膜２１を介して、半導体層１０の下面ＢＳの一部に向き合う部分を含む。
第１絶縁膜ＦＩは、例えば、半導体層１０の下面ＢＳに接するコンタクト部ＦＩＣを含む。半導体層１０の延在方向（Ｘ方向）に直交する第３方向、例えば、Ｙ方向において、コンタクト部ＦＩＣは、半導体層１０の幅ＷＳよりも狭い幅ＷＢを有する。
また、半導体層１０は、Ｙ方向の幅ＷＳがＺ方向の層厚ＴＳよりも広くなるように設けられる。これにより、高周波トランジスタ１は、例えば、平面ゲート型ＭＯＳＦＥＴに比べて、ソースドレイン間の電流容量を大きくすることができる。
図２（ａ）～（ｃ）は、第１実施形態に係る高周波トランジスタ１を示す模式図である。図２（ａ）は、高周波トランジスタ１を示す平面図である。図２（ｂ）は、図２（ａ）中に示すＢ－Ｂ線に沿った断面図である。図２（ｃ）は、図２（ａ）中に示すＣ－Ｃ線に沿った断面図である。
図２（ａ）に示すように、高周波トランジスタ１は、例えば、第１絶縁膜ＦＩ上に設けられた半導体部ＳＢを備える。半導体部ＳＢは、例えば、Ｘ方向に延在する複数の溝ＦＧにより分割された複数の半導体層１０を含む。
複数の半導体層１０は、Ｙ方向に並ぶ。制御電極２０は、Ｙ方向に延在し、複数の半導体層１０に跨るように設けられる。また、複数の半導体層１０は、Ｘ方向の両端において一体化され、コンタクトプラグＳＰおよびＤＰにそれぞれ電気的に接続される。
図２（ｂ）に示すように、複数の半導体層１０は、第１絶縁膜ＦＩの上面に沿って、Ｙ方向に並ぶ。また、溝ＦＧの内部において、各半導体層１０の側面上には、サイドウォール２５が設けられる。サイドウォール２５は、例えば、図１（ａ）に示すサイドウォール２３と同時に作成され、例えば、シリコン酸化膜、窒化膜などの絶縁膜、あるいはそれらの積層膜を含む。また、高周波トランジスタ１は、サイドウォール２５を設けない構造であって良い。
第１絶縁膜ＦＩは、コンタクト部ＦＩＣを介して、半導体層１０の下面ＢＳに接する（図１（ｂ）参照）。サイドウォール２５は、第１絶縁膜ＦＩと半導体層１０の下面ＢＳとの間に延在する部分を有する。第２絶縁膜２１は、半導体層１０とサイドウォール２５との間にも設けられる。
図２（ｃ）に示すように、制御電極２０は、溝ＦＧを埋め込むように設けられる。すなわち、制御電極２０は、Ｙ方向において隣り合う２つの半導体層１０の間に延在する。また、制御電極２０は、第２絶縁膜２１を介して、隣り合う２つの半導体層１０のそれぞれの側面に向き合う。また、制御電極２０は、第１絶縁膜ＦＩと半導体層１０との間に延在し、第２絶縁膜２１を介して、半導体層１０の下面ＢＳの一部と向き合うように設けられる。すなわち、Ｙ－Ｚ平面に平行な断面において、制御電極２０は、第２絶縁膜２１を介して、半導体層１０の４つの角を覆うように設けられる。
図３（ａ）および（ｂ）は、第１実施形態に係る高周波トランジスタ１の特性を示す模式図である。図３（ａ）は、図１（ｂ）に示す断面に対応する断面図である。図３（ｂ）は、半導体層１０の第１領域１１と第２絶縁膜２１との界面近傍における第１領域１１中の電子密度を示すグラフである。
図３（ｂ）は、図３（ａ）中に示すＡ点とＢ点との間の電子密度分布を表している。横軸は、Ａ点とＢ点との間の位置であり、縦軸は、電子密度である。図３（ｂ）は、制御電極２０に印加されるゲート電圧ＶＧを変化させた場合の電子密度分布の変化を示している。
例えば、ゲート電圧ＶＧが閾値電圧Ｖｔｈよりも低い場合、また、ゲート電圧ＶＧが閾値電圧Ｖｔｈにほぼ等しい場合、電子密度は、第１領域１１の角（Ｂ点）に近づくほど高くなる。一方、ゲート電圧ＶＧが閾値電圧Ｖｔｈよりも高くなると、Ａ点とＢ点との間の電子密度分布は、ほぼ均一になる。
図４（ａ）および（ｂ）は、第１実施形態に係る高周波トランジスタ１の別の特性を示すグラフである。
図４（ａ）は、相互コンダクタンスＧｍの最大値Ｇｍｍａｘを示すグラフである。
図４（ｂ）は、ドレイン逆電流Ｉｄｒを表すグラフである。
図４（ａ）および（ｂ）の横軸は、拡張領域（Extension region）１７および１９における第２導電形不純物のドーズ量である。また、プレナー型ゲート構造を有するＭＯＳＦＥＴ（図５参照）の特性を、図中の破線で示している。
図４（ａ）に示すように、高周波トランジスタ１のＧｍｍａｘは、プレナーゲート構造のＭＯＳＦＥＴのＧｍｍａｘよりも大きい。また、図４（ｂ）に示すように、高周波トランジスタ１のＩｄｒは、プレナーゲート構造のＭＯＳＦＥＴのＩｄｒよりも大きい。このように、実施形態に係る高周波トランジスタ１では、半導体層１０の４つの角を制御電極２０で覆うことにより、ＧｍｍａｘおよびＩｄｒを大きくすることができる。
（第２実施形態）
図５（ａ）および（ｂ）は、第２実施形態に係る高周波トランジスタ２を示す模式断面図である。図５（ａ）は、平面図である。図５（ｂ）は、図５（ａ）中に示すＤ－Ｄ線に沿った断面図である。
図５（ａ）に示すように、高周波トランジスタ２は、半導体層１０と、制御電極２０と、を備える。制御電極２０は、半導体層１０上に設けられ、例えば、Ｙ方向に延在する。制御電極２０は、例えば、上面視において、半導体層１０をソース側とドレイン側とに分ける。コンタクトプラグＳＰは、ソース側のコンタクト領域１３ｓに電気的に接続される。コンタクトプラグＤＰは、ドレイン側のコンタクト領域１５ｓに電気的に接続される。
図５（ｂ）に示すように、高周波トランジスタ２は、第１絶縁膜ＦＩと、第２絶縁膜２１と、サイドウォール２３と、をさらに含む。なお、図５（ｂ）では、第３絶縁膜３０（図１（ａ）参照）を省略している。
第１絶縁膜ＦＩは、例えば、半導体基板ＳＳ（図１参照）の上に設けられる。半導体層１０は、第１絶縁膜ＦＩ上に設けられる。第２絶縁膜２１は、半導体層１０と制御電極２０との間に設けられ、半導体層１０を制御電極２０から電気的に絶縁する。サイドウォール２３は、制御電極２０の側面上に設けられる。
半導体層１０は、第１領域１１と、第２領域１３と、第３領域１５と、第４領域１６と、第１コンタクト領域１３ｓと、第２コンタクト領域１５ｓと、を含む。
第１領域１１は、例えば、第１導電形のチャネル領域である。第１領域１１は、第１絶縁膜ＦＩと制御電極２０との間に設けられる。
第２領域１３は、例えば、第２導電形のソース領域である。第３領域１５は、例えば、第２導電形のドレイン領域である。第１領域１１は、第２領域１３と第３領域１５との間に設けられる。第１領域１１は、第２領域１３と第３領域１５との間に位置し、第２絶縁膜２１を介して、制御電極２０に向き合う部分を含む。
この例では、第１コンタクト領域１３ｓおよび第２領域１３は、半導体層１０の表面に沿って並ぶ。第２領域１３は、第１領域１１と第１コンタクト領域１３ｓとの間に設けられる。また、第２領域１３は、例えば、第１絶縁膜ＦＩとサイドウォール２３（ソース側）との間に設けられる。第１コンタクト領域１３ｓは、第２領域１３に接し、且つ、電気的に接続される。
第４領域１６は、例えば、第１導電形のボディコンタクト（Body contact）領域である。第４領域１６は、第１絶縁膜ＦＩと第１コンタクト領域１３ｓとの間に設けられる。第４領域１６は、第１絶縁膜ＦＩと第２領域１３との間において第１領域１１につながり、且つ、電気的に接続される。また、第４領域１６は、第１コンタクト領域１３ｓにつながり、且つ、電気的に接続される。すなわち、第１領域１１は、第４領域１６を介して、第１コンタクト領域１３ｓに電気的に接続される。
図６は、第２実施形態に係る高周波トランジスタ２の特性を示すグラフである。横軸は、ドレイン電圧であり、縦軸は、ターンオフ時のドレイン電流である。
この例では、高周波トランジスタ２の特性(Embodiment)と、第４領域１６を有しない高周波トランジスタの特性（without Body contact）と、を比較している。
図６に示すように、高周波トランジスタ２におけるターンオフ時の降伏電圧は、比較例に係る高周波トランジスタの降伏電圧よりも高い。すなわち、高周波トランジスタ２では、第４領域１６を設けることにより、ターンオフ時の降伏電圧を高くすることができる。
また、第１絶縁膜ＦＩと第１コンタクト領域１３ｓとの間に第４領域１６を設けることにより、第１絶縁膜ＦＩ上における高周波トランジスタ２の占有面積を小さくできる。すなわち、第２領域１３および第４領域１６を半導体層１０の上面ＴＳ（図１参照）に並べて配置する構成に比べて、素子サイズを縮小することができる。
図７（ａ）～（ｃ）は、第２実施形態の変形例に係る高周波トランジスタ３を示す模式図である。図７（ｂ）は、図７（ａ）中に示すＥ－Ｅ線に沿った断面図である。図７（ｃ）は、図７（ａ）中に示すＦ－Ｆ線に沿った断面図である。
図７（ａ）に示すように、高周波トランジスタ３は、半導体部ＳＢと、制御電極２０と、を備える。半導体部ＳＢは、例えば、第１絶縁膜ＦＩ上に設けられる。半導体部ＳＢは、例えば、Ｘ方向に延在する溝ＦＧにより分割された複数の半導体層１０を含む。
複数の半導体層１０は、Ｙ方向に並ぶ。制御電極２０は、Ｙ方向に延在し、複数の半導体層１０に跨るように設けられる。また、複数の半導体層１０は、Ｘ方向の両端において一体化され、コンタクトプラグＳＰおよびＤＰにそれぞれ接続される。
図７（ｂ）に示すように、高周波トランジスタ２は、第１絶縁膜ＦＩと、第２絶縁膜２１と、サイドウォール２３と、をさらに含む。なお、図７（ｂ）では、第３絶縁膜３０（図１（ａ）参照）を省略している。
第１絶縁膜ＦＩは、例えば、半導体基板ＳＳ上に設けられる（図１参照）。半導体層１０は、第１絶縁膜ＦＩ上に設けられる。第２絶縁膜２１は、半導体層１０と制御電極２０との間に設けられ、半導体層１０を制御電極２０から電気的に絶縁する。サイドウォール２３は、制御電極２０の側面上に設けられる。
半導体層１０は、第１領域１１と、第２領域１３と、第３領域１５と、第４領域１６と、第１コンタクト領域１３ｓと、第２コンタクト領域１５ｓと、を含む。
第１領域１１は、第１絶縁膜ＦＩと制御電極２０との間に設けられる。また、第１領域１１は、第２領域１３と第３領域１５との間に設けられる。第１領域１１は、第２領域１３と第３領域１５との間に位置し、第２絶縁膜２１を介して、制御電極２０に向き合う部分を含む。
第１コンタクト領域１３ｓおよび第２領域１３は、半導体層１０の上面ＴＳ（図１参照）に沿って並ぶ。第２領域１３は、第１領域１１と第１コンタクト領域１３ｓとの間に設けられる。また、第２領域１３は、例えば、第１絶縁膜ＦＩとサイドウォール２３（ソース側）との間に設けられる。第１コンタクト領域１３ｓは、第２領域１３に接し、且つ、電気的に接続される。
第４領域１６は、第１絶縁膜ＦＩと第１コンタクト領域１３ｓとの間に設けられる。第４領域１６は、第１絶縁膜ＦＩと第２領域１３との間において第１領域１１につながり、且つ、電気的に接続される。また、第４領域１６は、第１コンタクト領域１３ｓに接し、且つ、電気的に接続される。第１領域１１は、第４領域１６を介して、第１コンタクト領域１３ｓに電気的に接続される。
図７（ｃ）に示すように、半導体層１０は、Ｘ－Ｙ平面に沿った断面において、例えば、四角形の形状を有する。制御電極２０は、第２絶縁膜２１を介して、半導体層１０の上面ＴＳおよび側面ＬＳ（図１（ｂ）参照）を覆うように設けられる。また、制御電極２０は、第１絶縁膜ＦＩと半導体層１０との間に延在し、第２絶縁膜２１を介して、半導体層１０の下面ＢＳ（図１（ｂ）参照）の一部と向き合う部分を含む。すなわち、制御電極２０は、第２絶縁膜２１を介して、半導体層１０の４つの角を覆うように設けられる。
図８（ａ）～（ｃ）は、第２実施形態に係る高周波トランジスタ３を示す別の模式図である。図８（ａ）は、図７（ａ）と同じ平面図である。図８（ｂ）は、図８（ａ）中に示すＧ－Ｇ線に沿った断面図である。図８（ｃ）は、図８（ａ）中に示すＨ－Ｈ線に沿った断面図である。
図８（ｂ）に示すように、複数の半導体層１０は、第１絶縁膜ＦＩの上面に沿って、Ｙ方向に並ぶ。また、溝ＦＧの内部において、各半導体層１０の側面上には、サイドウォール２５が設けられる。半導体層１０の第４領域は、第１絶縁膜ＦＩと第１コンタクト領域１３ｓとの間に設けられる。
第１絶縁膜ＦＩは、コンタクト部ＦＩＣを介して、半導体層１０の下面ＢＳに接する。サイドウォール２５は、第１絶縁膜ＦＩと半導体層１０の下面ＢＳとの間に延在する部分を有する。第２絶縁膜２１は、半導体層１０とサイドウォール２５との間にも設けられる。
図８（ｃ）に示すように、ドレイン側の溝ＦＧの内部においても、各半導体層１０の側面上には、サイドウォール２５が設けられる。半導体層１０の第３領域１５は、第１絶縁膜ＦＩと第２コンタクト領域１５ｓとの間に設けられる。
図９は、第２実施形態の変形例に係る高周波トランジスタ３の特性を示すグラフである。横軸は、ドレイン電圧であり、縦軸は、ターンオフ時のドレイン電流である。この例では、高周波トランジスタ２の特性(Embodiment)と、プレナー型ゲート構造（Planar gate type）を有する高周波トランジスタ（図５参照）の特性と、を比較している。
図９に示すように、高周波トランジスタ３の降伏電圧は、プレナーゲート型トランジスタの降伏電圧よりも高くなる。このように、制御電極２０が半導体層１０のＹ－Ｚ断面における４つの角を覆う構造を用いることにより、ターンオフ時の降伏電圧を高くすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３…高周波トランジスタ、 １０…半導体層、 １１…第１領域、 １３…第２領域、 １３ｓ…第１コンタクト領域、 １５…第３領域、 １５ｓ…第２コンタクト領域、 １６…第４領域、 １７…第１拡張領域、 １９…第２拡張領域、 ２０…制御電極、 ２０ｓ…コンタクト領域、 ２１…第２絶縁膜、 ２３、２５…サイドウォール、 ３０…第３絶縁膜、 ＴＳ…上面、 ＢＳ…下面、 ＬＳ…側面、 ＤＰ、ＧＰ、ＳＰ…コンタクトプラグ、 ＦＧ…溝、 ＦＩ…第１絶縁膜、 ＦＩＣ…コンタクト部、 ＳＢ…半導体部、 ＳＳ…半導体基板、

Claims (5)

  1. 第１絶縁膜と、
    前記第１絶縁膜上に設けられ、前記第１絶縁膜の上面に沿った第１方向に延在し、前記第１絶縁膜の前記上面に垂直な第２方向の第１層厚と、前記第１絶縁膜の前記上面に沿った第３方向であって、前記第１方向と直交する第３方向の第１幅と、を有し、前記第１幅が前記第１層厚よりも広くなるように設けられた第１半導体層と、
    前記第１半導体層上に部分的に設けられ、前記第１半導体層の前記第２方向と交差する上面と、前記第１半導体層の前記第３方向と交差する側面と、を覆う制御電極と、
    前記第１半導体層と前記制御電極との間に設けられ、前記制御電極を前記第１半導体層から電気的に絶縁した第２絶縁膜と、
    を備え、
    前記第１半導体層は、第１導電形の第１領域と、第２導電形の第２領域と、第２導電形の第３領域と、を含み、
    前記第１領域、前記第２領域および前記第３領域は、前記第１方向に並び、
    前記第１領域は、前記第２領域と前記第３領域との間に設けられ、
    前記制御電極は、前記第１領域を覆うように設けられた高周波トランジスタ。
  2. 前記第１絶縁膜は、前記第１半導体層の前記上面とは反対側の下面に接する部分を有し、
    前記第１絶縁膜の前記第１半導体層の前記下面に接する前記部分は、前記第３方向における第２幅を有し、前記第１半導体層の前記第１幅は、前記第２幅よりも広く、
    前記制御電極は、前記第１絶縁膜と前記第１半導体層との間に延在し、前記第１半導体層の前記下面の一部と前記第２絶縁膜を介して向き合う部分を有する請求項１記載の高周波トランジスタ。
  3. 前記第１半導体層の前記第２領域に電気的に接続された第１コンタクトプラグをさらに備え、
    前記第１半導体層は、前記第１コンタクトプラグに接続された第１コンタクト領域と、前記第１絶縁膜と前記第１コンタクト領域との間に設けられた第１導電形の第４領域と、をさらに含み、
    前記第２領域は、前記第１領域と前記第１コンタクト領域との間に設けられ、前記第１コンタクト領域を介して前記第１コンタクトプラグに電気的に接続され、
    前記第４領域は、前記第１絶縁膜と前記第２領域との間において、前記第１領域につながり、
    前記第１領域は、前記第４領域を介して前記第１コンタクト領域に電気的に接続された請求項１または２に記載の高周波トランジスタ。
  4. 前記第１方向に延在し、前記第３方向において、前記第１半導体層に並び、前記第３方向に延在した前記制御電極に部分的に覆われる第２半導体層と、
    前記第２半導体層と前記制御電極とに間に設けられ、前記第２半導体層を前記制御電極から電気的に絶縁した別の第２絶縁膜と、
    をさらに備えた請求項１～３のいずれか１つに記載の高周波トランジスタ。
  5. 第１絶縁膜と、
    前記第１絶縁膜上に設けられ、前記第１絶縁膜の上面に沿った方向に並ぶ第１導電形の第１領域、第２導電形の第２領域および第２導電形の第３領域と、前記第２領域につながる第１コンタクト領域と、前記第３領域につながる第２コンタクト領域と、前記第１絶縁膜と前記第１コンタクト領域との間に設けられた第１導電形の第４領域と、を含む第１半導体層と、
    前記第１半導体層上に部分的に設けられた制御電極と、
    前記第１半導体層と前記制御電極との間に設けられ、前記制御電極を前記第１半導体層から電気的に絶縁した第２絶縁膜と、
    を備え、
    前記半導体層の前記第１領域は、前記第１絶縁膜と前記制御電極との間、および、前記第２領域と前記第３領域との間に設けられ、
    前記第２領域は、前記第１コンタクト領域と前記第１領域との間に設けられ、
    前記第３領域は、前記第１絶縁膜と前記第２コンタクト領域との間、および、前記第１領域と前記第２コンタクト領域との間に設けられ、
    前記第４領域は、前記第２領域を介することなく前記第１コンタクト領域につながり、且つ、電気的に接続され、
    前記第４領域は、前記第１絶縁膜と前記第２領域との間において前記第１領域につながる高周波トランジスタ。
JP2021039941A 2021-03-12 2021-03-12 高周波トランジスタ Active JP7464554B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021039941A JP7464554B2 (ja) 2021-03-12 2021-03-12 高周波トランジスタ
CN202110911159.9A CN115084264A (zh) 2021-03-12 2021-08-09 高频晶体管
US17/472,495 US11715796B2 (en) 2021-03-12 2021-09-10 High frequency transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021039941A JP7464554B2 (ja) 2021-03-12 2021-03-12 高周波トランジスタ

Publications (2)

Publication Number Publication Date
JP2022139519A JP2022139519A (ja) 2022-09-26
JP7464554B2 true JP7464554B2 (ja) 2024-04-09

Family

ID=83194054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021039941A Active JP7464554B2 (ja) 2021-03-12 2021-03-12 高周波トランジスタ

Country Status (3)

Country Link
US (1) US11715796B2 (ja)
JP (1) JP7464554B2 (ja)
CN (1) CN115084264A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006712A (ja) 2002-03-15 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子及びそれを用いた半導体装置
JP2004022555A (ja) 2002-06-12 2004-01-22 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタおよびその製造方法
WO2005036651A1 (ja) 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
WO2006011369A1 (ja) 2004-07-29 2006-02-02 Nec Corporation 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法
JP2006148064A (ja) 2004-10-18 2006-06-08 Renesas Technology Corp 半導体装置及びその製造方法、並びにメモリ回路
JP2010153860A (ja) 2008-12-23 2010-07-08 Internatl Business Mach Corp <Ibm> 半導体構造体および半導体構造体を形成する方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2510710B2 (ja) * 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH05235345A (ja) 1992-02-20 1993-09-10 Nec Corp 半導体装置およびその製造方法
JP2903892B2 (ja) 1992-09-07 1999-06-14 日本電気株式会社 電界効果トランジスタの製造方法
JPH07302908A (ja) 1994-05-02 1995-11-14 Fujitsu Ltd 半導体装置及びその製造方法
US5587604A (en) 1994-09-22 1996-12-24 International Business Machines Corporation Contacted body silicon-on-insulator field effect transistor
JP3376208B2 (ja) 1996-03-18 2003-02-10 株式会社東芝 半導体装置およびその製造方法
JP3545583B2 (ja) 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3216591B2 (ja) 1997-10-29 2001-10-09 日本電気株式会社 電界効果型トランジスタ
JPH11233785A (ja) 1998-02-17 1999-08-27 Oki Electric Ind Co Ltd Ｓｏｉｍｏｓｆｅｔおよびその製造方法
JP2002094067A (ja) 2000-09-12 2002-03-29 Fujitsu Ltd Ｓｏｉ構造のｍｏｓ型半導体装置及びその設計方法
JP2003174172A (ja) 2001-09-26 2003-06-20 Seiko Epson Corp 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器
US6800905B2 (en) 2001-12-14 2004-10-05 International Business Machines Corporation Implanted asymmetric doped polysilicon gate FinFET
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
JP3479066B2 (ja) 2002-12-09 2003-12-15 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
JP2004273983A (ja) * 2003-03-12 2004-09-30 Renesas Technology Corp 半導体装置の製造方法
JP2004311903A (ja) 2003-04-10 2004-11-04 Oki Electric Ind Co Ltd 半導体装置及び製造方法
JP4534440B2 (ja) 2003-07-17 2010-09-01 セイコーエプソン株式会社 半導体装置
JP2005150402A (ja) 2003-11-14 2005-06-09 Toyo Univ 完全空乏型ｓｏｉｍｏｓｆｅｔ
US7388258B2 (en) 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
JP4965072B2 (ja) 2004-12-01 2012-07-04 ラピスセミコンダクタ株式会社 Ｓｏｉ半導体装置の製造方法
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7288802B2 (en) 2005-07-27 2007-10-30 International Business Machines Corporation Virtual body-contacted trigate
JP4989921B2 (ja) 2006-06-05 2012-08-01 ラピスセミコンダクタ株式会社 半導体装置
US7670896B2 (en) 2006-11-16 2010-03-02 International Business Machines Corporation Method and structure for reducing floating body effects in MOSFET devices
JP2011040458A (ja) 2009-08-07 2011-02-24 Renesas Electronics Corp 半導体装置およびその製造方法
WO2012054642A1 (en) 2010-10-20 2012-04-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of mosfets using an accumulated charge sink - harmonic wrinkle reduction
US8569139B2 (en) * 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
KR101894221B1 (ko) 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
KR101979637B1 (ko) 2012-11-26 2019-08-28 삼성전자주식회사 반도체 소자
US8815668B2 (en) 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
US20140159116A1 (en) 2012-12-07 2014-06-12 International Rectifier Corporation III-Nitride Device Having an Enhanced Field Plate
EP2843696A1 (en) 2013-08-27 2015-03-04 IMEC vzw A method for dopant implantation of FinFET structures
CN103730405B (zh) * 2014-01-07 2016-09-14 上海华虹宏力半导体制造有限公司 Soi结构及其制作方法
US9953979B2 (en) 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
US9472512B1 (en) * 2015-10-14 2016-10-18 Globalfoundries Singapore Pte. Ltd. Integrated circuits with contacts through a buried oxide layer and methods of producing the same
JP6385965B2 (ja) 2016-01-22 2018-09-05 株式会社東芝 高周波スイッチ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006712A (ja) 2002-03-15 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子及びそれを用いた半導体装置
JP2004022555A (ja) 2002-06-12 2004-01-22 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタおよびその製造方法
WO2005036651A1 (ja) 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
US20070132009A1 (en) 2003-10-09 2007-06-14 Kiyoshi Takeuchi Semiconductor device and method for producing the same
WO2006011369A1 (ja) 2004-07-29 2006-02-02 Nec Corporation 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法
JP2006148064A (ja) 2004-10-18 2006-06-08 Renesas Technology Corp 半導体装置及びその製造方法、並びにメモリ回路
JP2010153860A (ja) 2008-12-23 2010-07-08 Internatl Business Mach Corp <Ibm> 半導体構造体および半導体構造体を形成する方法

Also Published As

Publication number Publication date
JP2022139519A (ja) 2022-09-26
CN115084264A (zh) 2022-09-20
US20220293791A1 (en) 2022-09-15
US11715796B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US9418988B2 (en) Gate electrode and gate contact plug layouts for integrated circuit field effect transistors
US8704304B1 (en) Semiconductor structure
CN113196500B (zh) 半导体装置及其制造方法
US10840368B2 (en) Semiconductor device
US8674435B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US20070278613A1 (en) Semiconductor device
JP2008505487A (ja) ショットキー素子及びその形成方法
US20220393029A1 (en) Semiconductor device and power switching system including the same
JP7464554B2 (ja) 高周波トランジスタ
US20190267491A1 (en) Wavy fet structure
US20200259011A1 (en) Semiconductor device
US12142546B2 (en) High voltage semiconductor device
KR20240120003A (ko) 반도체 소자 및 제조방법
JP2024137200A (ja) 電界効果トランジスタ
CN104425609A (zh) 半导体装置
US10811532B2 (en) High voltage device and manufacturing method thereof
JP7095500B2 (ja) スイッチング素子
JP6782213B2 (ja) 半導体装置
JP7381425B2 (ja) 半導体装置及びその製造方法
TWI892765B (zh) 半導體裝置
CN110010685A (zh) 沟槽金氧半导体元件及其制造方法
JP7728216B2 (ja) 半導体装置
JP7612546B2 (ja) 半導体装置
CN103515424A (zh) 半导体器件及其制造方法
US20240322043A1 (en) Integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240328

R150 Certificate of patent or registration of utility model

Ref document number: 7464554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150