[go: up one dir, main page]

JPH06112312A - Manufacture of semiconductor chip - Google Patents

Manufacture of semiconductor chip

Info

Publication number
JPH06112312A
JPH06112312A JP25485192A JP25485192A JPH06112312A JP H06112312 A JPH06112312 A JP H06112312A JP 25485192 A JP25485192 A JP 25485192A JP 25485192 A JP25485192 A JP 25485192A JP H06112312 A JPH06112312 A JP H06112312A
Authority
JP
Japan
Prior art keywords
electrode metal
wafer
metal layer
semiconductor chip
dicing blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25485192A
Other languages
Japanese (ja)
Inventor
Masayoshi Akiyama
政由 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP25485192A priority Critical patent/JPH06112312A/en
Publication of JPH06112312A publication Critical patent/JPH06112312A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PURPOSE:To prevent an electrode metal layer on the reverse side from protrud ing as burr on the side surface of each semiconductor chip in cutting a wafer applied to a water sheet for each semiconductor chip by a dicing blade. CONSTITUTION:An electrode metal layer is formed while leaving a part 5a' without an electrode metal layer which is extended in band shape at a part of each cutting line A' to each semiconductor chip out of the electrode metal layer or a number of electrode metal layers 5b in island shape where the length and width or diameter are two or less times as large a the width dimension T at a dicing blade C are formed at fine pitches.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、トランジスターやダイ
オード等に使用される半導体チップを、シリコン製のウ
エハーを使用して製造する方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor chip used for transistors, diodes, etc. using a silicon wafer.

【0002】[0002]

【従来の技術】従来、トランジスターやダイオード等に
使用される半導体チップ(例えば、メサ型半導体チッ
プ)は、図5及び図6に示すように、当該半導体チップ
1の複数個を、一枚のシリコン製ウエハーAの表面に形
成したのち、このウエハーAにおける裏面の全体に、銀
等のコレクタ及びカソード用電極メタル膜5を形成し、
次いで、このウエハーAの裏面側に、軟質合成樹脂製の
ウエハーシートBを貼着したのち、前記ウエハーAを、
各半導体チップ1の間の溝(メサ溝)2内を通る切断線
A′に沿って砥石車の回転式ダイシングブレードCにて
切断することにより、各半導体チップ1ごとに分離する
と言う方法で製造している。
2. Description of the Related Art Conventionally, semiconductor chips (for example, mesa type semiconductor chips) used for transistors, diodes, etc. are formed by converting a plurality of semiconductor chips 1 into one silicon chip as shown in FIGS. After being formed on the front surface of the manufactured wafer A, a collector and cathode electrode metal film 5 of silver or the like is formed on the entire back surface of the wafer A,
Then, a wafer sheet B made of a soft synthetic resin is attached to the back side of the wafer A, and then the wafer A is
Manufactured by a method of separating each semiconductor chip 1 by cutting with a rotary dicing blade C of a grinding wheel along a cutting line A ′ passing through the groove (mesa groove) 2 between the semiconductor chips 1. is doing.

【0003】なお、符号3は、前記溝(メサ溝)2内に
塗着・形成したガラス被膜を、符号4は、ウエハー1の
上面に形成した銀等のアノード用電極メタル膜を各々示
す。
Reference numeral 3 indicates a glass film coated and formed in the groove (mesa groove) 2, and reference numeral 4 indicates an anode electrode metal film such as silver formed on the upper surface of the wafer 1.

【0004】[0004]

【発明が解決しようとする課題】ところで、この製造方
法において、ウエハーAを、回転式のタイシングブレー
ドCにて各半導体チップ1ごとに切断するに際しては、
前記ダイシングブレードCを、ウエハーAの裏面に形成
されている電極メタル膜5を越えてその裏面側における
ウエハーシートBにまで達するように侵入することによ
って、前記電極メタル膜5をも切断するようにしなけれ
ばならない。
By the way, in this manufacturing method, when the wafer A is cut into individual semiconductor chips 1 by the rotary type tying blade C,
The dicing blade C penetrates the electrode metal film 5 formed on the back surface of the wafer A so as to reach the wafer sheet B on the back surface side thereof so that the electrode metal film 5 is also cut. There must be.

【0005】しかし、前記電極メタル膜5は、その下面
側が、軟質合成樹脂製のウエハーシートBにて支持され
ていることにより、この電極メタル膜5を、前記砥石車
のタイシングブレードCによって切断するとき、当該電
極メタル膜5をダイシングブレードCにて擦りながら無
理やり毟り取るような状態になって、各半導体チップ1
に大きいダメージを及ぼすことになるから、半導体チッ
プ1に符号Dで示すような亀裂が発生して、歩留り率が
低下すると言う問題を発生するのであった。
However, since the lower surface side of the electrode metal film 5 is supported by the wafer sheet B made of a soft synthetic resin, the electrode metal film 5 is cut by the timing blade C of the grinding wheel. At this time, the electrode metal film 5 is forcibly scraped off while rubbing the electrode metal film 5 with the dicing blade C.
Therefore, the semiconductor chip 1 is cracked as shown by the symbol D, and the yield rate is lowered.

【0006】しかも、前記電極メタル膜5を、ダイシン
グブレードCにて無理やり毟り取るような状態になるこ
とにより、シャープに切断することができず、ウエハー
Aの下面の全体にわたって形成した電極メタル膜5のう
ちダイシングブレードCにおける厚さTの部分が、前記
ダイシングブレードCによる切断面、つまり半導体チッ
プ1における側面から突出した状態に残り、換言する
と、各半導体チップ1の一側面からは、前記電極メタル
膜5の一部が、図6に示すように、前記ダイシングブレ
ードCにおける厚さTと略等しい寸法だけ突出した状態
に残って、この部分が広幅のバリ5′になり、そして、
この広幅のバリ5′が、半導体チップ1をリードフレー
ム等に対してダイボンディングする場合に、半導体チッ
プ1のリードフレーム等に対する接合を妨げたり、或い
は、半導体チップ1を傾けたりすると言うダイボンディ
ングミスを誘発する問題もあった。
Moreover, since the electrode metal film 5 is forcibly removed by the dicing blade C, the electrode metal film 5 cannot be sharply cut, and the electrode metal film 5 formed over the entire lower surface of the wafer A. A portion of the dicing blade C having a thickness T remains in a state of being protruded from a cutting surface of the dicing blade C, that is, a side surface of the semiconductor chip 1. In other words, from one side surface of each semiconductor chip 1, the electrode metal is formed. As shown in FIG. 6, a part of the film 5 remains in a state of protruding by a dimension substantially equal to the thickness T of the dicing blade C, and this part becomes a wide burr 5 ', and
When the semiconductor chip 1 is die-bonded to the lead frame or the like, the wide burrs 5'impede the bonding of the semiconductor chip 1 to the lead frame or the like, or the semiconductor chip 1 is tilted. There was also a problem that induces.

【0007】特に、これらの問題は、メサ型半導体チッ
プの製造に際して、メサ溝2内におけるガラス被膜3を
ダイシングブレードCにて切断する場合において、当該
ダイシングブレードCにおける耐久性を保持することの
ために、その厚さ寸法Tを厚くした場合に、一層増大す
るのである。本発明は、半導体チップの製造に際して、
前記のような問題が発生することを確実に低減できるよ
うにした製造方法を提供することを技術的課題とするも
のである。
[0007] In particular, these problems are to maintain the durability of the dicing blade C when the glass film 3 in the mesa groove 2 is cut by the dicing blade C in the manufacture of the mesa type semiconductor chip. Moreover, when the thickness T is increased, it is further increased. The present invention, when manufacturing a semiconductor chip,
It is a technical object to provide a manufacturing method capable of reliably reducing the occurrence of the above problems.

【0008】[0008]

【課題を解決するための手段】この技術的課題を達成す
るために本発明は、第1に、ウエハーにおける表面に多
数個の半導体チップを形成する工程と、前記ウエハーに
おける裏面に電極メタル膜を形成する工程と、前記ウエ
ハーにおける裏面側に合成樹脂製のウエハーシートを貼
着する工程と、前記ウエハーをダイシングブレードによ
って各半導体チップごとに切断する工程とから成る製造
方法において、前記電極メタル層を、当該電極メタル層
のうち各半導体チップごとへの各切断線の箇所に当該各
切断線に沿って適宜幅寸法の帯状に延びる電極メタル層
無し部分を残して形成することにした。
In order to achieve this technical object, the present invention firstly comprises a step of forming a large number of semiconductor chips on the front surface of a wafer and an electrode metal film on the back surface of the wafer. In the manufacturing method, which comprises a step of forming, a step of attaching a synthetic resin wafer sheet to the back surface side of the wafer, and a step of cutting the wafer into semiconductor chips for each semiconductor chip, the electrode metal layer is formed. In the electrode metal layer, a portion without an electrode metal layer extending in a strip shape having an appropriate width along each cutting line is formed at a position of each cutting line for each semiconductor chip.

【0009】また、本発明は、第2に、ウエハーにおけ
る表面に多数個の半導体チップを形成する工程と、前記
ウエハーにおける裏面に電極メタル膜を形成する工程
と、前記ウエハーにおける裏面側に合成樹脂製のウエハ
ーシートを貼着する工程と、前記ウエハーをダイシング
ブレードによって各半導体チップごとに切断する工程と
から成る製造方法において、前記電極メタル層を、長さ
寸法及び幅寸法又は直径寸法を前記ダイシングブレード
における幅寸法の2倍以下にしたアイランド状の電極メ
タル層にしてその多数個をウエハーにおける裏面の全体
にわたって細かいピッチ間隔で配設したものに形成する
ことにした。
Secondly, according to the present invention, a step of forming a large number of semiconductor chips on the front surface of the wafer, a step of forming an electrode metal film on the back surface of the wafer, and a synthetic resin on the back surface side of the wafer. In the manufacturing method, which comprises a step of adhering a wafer sheet made of metal and a step of cutting the wafer into individual semiconductor chips by a dicing blade, the electrode metal layer is diced in a length dimension and a width dimension or a diameter dimension. It was decided to form an island-shaped electrode metal layer having a width equal to or less than twice the width dimension of the blade, and a large number of the electrode metal layers arranged all over the back surface of the wafer at fine pitch intervals.

【0010】[0010]

【作 用】第1の発明のように構成することにより、
ウエハーを、ダイシングブレードにて各半導体チップご
とに切断するに際して、ウエハーのうちその裏面におけ
る帯状の電極メタル層無し部分の部分を、当該帯状の電
極メタル層無し部分の長手方向に沿って切断することが
できるから、ウエハーの切断に際して各半導体チップに
及ぼすダメージを大幅に軽減できるのであり、しかも、
前記ダイシングブレードによる切断面、つまり、各半導
体チップの側面に、カソード用電極メタル層の一部がバ
リ状に突出することを、各半導体チップの裏面に電極メ
タル層を確保した状態のもとで、無くすることができる
か、或いは、突出するバリを小さくすることができるの
である。
[Operation] By configuring as in the first invention,
When the wafer is cut into individual semiconductor chips with a dicing blade, the portion of the wafer on the back surface of which there is no strip-shaped electrode metal layer is cut along the longitudinal direction of the strip-shaped portion without the electrode metal layer. Since it is possible to significantly reduce the damage to each semiconductor chip when cutting the wafer,
Under the condition that the electrode metal layer is secured on the back surface of each semiconductor chip, a part of the cathode electrode metal layer protrudes in a burr shape on the cut surface by the dicing blade, that is, the side surface of each semiconductor chip. It can be eliminated or the protruding burr can be reduced.

【0011】また、第2の発明のように構成することに
より、ウエハーを、ダイシングブレードにて各半導体チ
ップごとに切断するに際して、ウエハーの裏面側におけ
る電極メタル層が、アイランド状に分割されていること
により、ウエハーの切断に際して各半導体チップに及ぼ
すダメージを大幅に軽減できるのであり、しかも、前記
ダイシングブレードが、アイランド状電極メタル層に対
して、当該ダイシングブレードにおける厚さ寸法の一部
に接触している場合には、この部分の電極メタル層はバ
リとして残ることになるが、ダイシングブレードにおけ
る厚さ寸法の全体にわたって接触している場合、このア
イランド状電極メタル層は、前記ダイシングブレードに
おける毟り取り作用によって、半導体チップの裏面より
剥離して除去されることになるから、前記ダイシングブ
レードによる切断面、つまり、各半導体チップの側面か
ら突出するバリの最大長さを、ダイシングブレードにお
ける厚さ寸法よりも小さくすることができるのである。
Further, according to the second aspect of the invention, when the wafer is cut into individual semiconductor chips by the dicing blade, the electrode metal layer on the back surface side of the wafer is divided into islands. By doing so, it is possible to significantly reduce the damage to each semiconductor chip when the wafer is cut, and moreover, the dicing blade contacts the island-shaped electrode metal layer with a part of the thickness dimension of the dicing blade. In this case, the electrode metal layer in this portion remains as a burr, but when it is in contact with the entire thickness dimension of the dicing blade, the island-shaped electrode metal layer is removed by the dicing blade. By the action, it peels from the back surface of the semiconductor chip and is removed. Since thus, the cut surface by the dicing blade, i.e., the maximum length of a burr projecting from the side surface of each semiconductor chip, it can be made smaller than the thickness of the dicing blade.

【0012】[0012]

【発明の効果】従って、本発明によると、ウエハーをダ
イシングブレードにて各半導体チップごとに切断する場
合の歩留り率を確実に向上できると共に、半導体チップ
をリードフレームに対してダイボンディングする場合に
おけるダイボンディングミスを確実に低減できる効果を
有する。
Therefore, according to the present invention, it is possible to surely improve the yield rate when a wafer is cut into individual semiconductor chips with a dicing blade, and to perform die bonding when the semiconductor chips are die-bonded to a lead frame. This has the effect of reliably reducing bonding mistakes.

【0013】[0013]

【実施例】以下、本発明の実施例を図面について説明す
る。図1及び図2は、第1の実施例を示す。この図にお
いて、符号1はウエハーを示し、このウエハー1には、
その表面に半導体チップ1の複数個が形成されし、各半
導体チップ1の間におけるメサ溝2内にはガラス被膜3
が形成され、更に、各半導体チップ1の上面にはアノー
ド用の電極メタル層4が形成されている。
Embodiments of the present invention will now be described with reference to the drawings. 1 and 2 show a first embodiment. In this figure, reference numeral 1 denotes a wafer, and this wafer 1 has
A plurality of semiconductor chips 1 are formed on the surface thereof, and a glass film 3 is formed in the mesa groove 2 between the semiconductor chips 1.
And an electrode metal layer 4 for an anode is formed on the upper surface of each semiconductor chip 1.

【0014】次いで、前記ウエハーAを、その裏面にカ
ソード用の電極メタル層5aを形成したのち、軟質合成
樹脂製のウエハーシートBに貼着し、このウエハーA
を、各半導体チップ1の間のメサ溝2内を通る切断線
A′に沿って砥石車の回転式ダイシングブレードCにて
切断することにより、各半導体チップ1ごとに分離す
る。そして、前記ウエハーAの裏面に前記電極メタル層
5aを形成するに際して、この電極メタル層5aを、従
来のように、ウエハーAにおける裏面の全体にわたって
形成するのではなく、ウエハーAを各半導体チップ1ご
とに切断するための各切断線A′の箇所に当該各切断線
A′に沿って適宜幅寸法Eの帯状に延びる電極メタル層
無し部分5a′を残して形成するようにする。
Next, the above-mentioned wafer A is adhered to a wafer sheet B made of a soft synthetic resin after forming an electrode metal layer 5a for the cathode on the back surface thereof.
Are cut by the rotary dicing blade C of the grinding wheel along a cutting line A ′ passing through the mesa groove 2 between the semiconductor chips 1 to separate the semiconductor chips 1. When forming the electrode metal layer 5a on the back surface of the wafer A, the electrode metal layer 5a is not formed on the entire back surface of the wafer A as in the conventional case, but the wafer A is formed on each semiconductor chip 1 The electrode metal layer-less portion 5a 'extending in a strip shape having an appropriate width dimension E along each cutting line A'is formed at each cutting line A'for cutting.

【0015】なお、この帯状に延びる電極メタル層無し
部分5a′は、電極メタル層5aを形成するときにおい
て同時に形成することができるほか、ウエハーAにおけ
る裏面の全体にわたって電極メタル層5aを形成したの
ち、この電極メタル層5aの一部を、ホォトレジスト工
程によるエッチングで除去したり、ダイサーによる研磨
にて切除したりすることによって形成することもでき
る。
The electrode metal layer-less portion 5a 'extending in a strip shape can be formed simultaneously when the electrode metal layer 5a is formed, and after the electrode metal layer 5a is formed over the entire back surface of the wafer A. Alternatively, a part of the electrode metal layer 5a may be removed by etching in a photoresist process or may be cut off by polishing with a dicer.

【0016】このように構成することにより、ウエハー
Aを、ダイシングブレードCにて各半導体チップ1ごと
に切断するに際して、ウエハーAのうちその裏面におけ
る帯状の電極メタル層無し部分5a′の部分を、当該帯
状の電極メタル層無し部分5a′の長手方向に沿って切
断することができるから、ウエハーAの切断に際して各
半導体チップ1に及ぼすダメージを大幅に軽減できるの
である。
With this configuration, when the wafer A is cut by the dicing blade C into individual semiconductor chips 1, the strip-shaped electrode metal layer-free portion 5a 'on the back surface of the wafer A is Since it is possible to cut along the longitudinal direction of the strip-shaped electrode metal layer-less portion 5a ', damage to each semiconductor chip 1 when the wafer A is cut can be greatly reduced.

【0017】しかも、前記ダイシングブレードCによる
切断面、つまり、各半導体チップ1の側面に、カソード
用電極メタル層5aの一部がバリ状に突出することを、
前記帯状の電極メタル層無し部分5a′における幅寸法
Eの分だけ小さくできるのである。この場合において、
前記帯状の電極メタル層無し部分5a′における幅寸法
Eを、前記ダイシングブレードCにおける厚さ寸法Tと
等しくするか、或いは、大きくすることにより、各半導
体チップ1の側面から突出するバリを皆無にすることが
できるのである。
Moreover, a part of the cathode electrode metal layer 5a is projected in a burr shape on the cut surface by the dicing blade C, that is, on the side surface of each semiconductor chip 1.
The width can be reduced by the width E of the strip-shaped electrode metal layer-free portion 5a '. In this case,
By making the width dimension E of the strip-shaped electrode metal layer-less portion 5a 'equal to or larger than the thickness dimension T of the dicing blade C, there is no burr protruding from the side surface of each semiconductor chip 1. You can do it.

【0018】図3及び図4は、第2の実施例を示す。こ
の第2の実施例は、前記ウエハーAの裏面に、カソード
用の電極メタル層を形成するに際して、この電極メタル
層を、長さ寸法L及び幅寸法Wを前記ダイシングブレー
ドCにおける幅寸法Tの2倍以下にしたアイランド状の
電極メタル層5bにしてその多数個をウエハーにおける
裏面の全体にわたって細かいピッチ間隔で配設したもの
に形成することにした。
3 and 4 show a second embodiment. In the second embodiment, when the electrode metal layer for the cathode is formed on the back surface of the wafer A, the length dimension L and the width dimension W of the electrode metal layer are set to the width dimension T of the dicing blade C. The island-shaped electrode metal layer 5b which is doubled or less in number is formed to have a large number of electrode metal layers 5b arranged at fine pitch intervals over the entire back surface of the wafer.

【0019】このように構成することにより、ウエハー
Aを、ダイシングブレードCにて各半導体チップ1ごと
に切断するに際して、ウエハーAの裏面側における電極
メタル層が、アイランド状の電極メタル層5bに分割さ
れていることにより、ウエハーAの切断に際して各半導
体チップ1に及ぼすダメージを、電極メタル層が従来の
ようにウエハーの裏面全体にわたって連続して形成され
ている場合よりも大幅に軽減できるのである。
With this structure, when the wafer A is cut into individual semiconductor chips 1 by the dicing blade C, the electrode metal layer on the back surface side of the wafer A is divided into island-shaped electrode metal layers 5b. By doing so, the damage to each semiconductor chip 1 when the wafer A is cut can be significantly reduced as compared with the conventional case where the electrode metal layer is continuously formed over the entire back surface of the wafer.

【0020】しかも、前記ダイシングブレードCが、ア
イランド状電極メタル層5bに対して、図4(C)及び
(D)に示すように、当該ダイシングブレードCにおけ
る厚さ寸法Tの一部に接触している場合には、この部分
の電極メタル層はダイシングブレードCにて切断される
ことなくバリとして残ることになるが、図4(A)及び
(B)に示すように、ダイシングブレードCにおける厚
さ寸法Tの全体にわたって接触している場合、このアイ
ランド状電極メタル層5bは、前記ダイシングブレード
Cにおける毟り取り作用によって、半導体チップ1の裏
面より剥離して除去されることになるから、前記ダイシ
ングブレードCによる切断面、つまり、各半導体チップ
1の側面から突出するバリの最大長さを、ダイシングブ
レードCにおける厚さ寸法Tよりも小さくすることがで
きるのである。
Moreover, the dicing blade C contacts a part of the thickness T of the dicing blade C with respect to the island-shaped electrode metal layer 5b, as shown in FIGS. 4 (C) and (D). In this case, the electrode metal layer in this portion remains as a burr without being cut by the dicing blade C, but as shown in FIGS. When the island-shaped electrode metal layer 5b is in contact with the entire size T, the island-shaped electrode metal layer 5b is removed from the back surface of the semiconductor chip 1 by the scooping action of the dicing blade C. The maximum length of the burr protruding from the side surface of each semiconductor chip 1 cut by the blade C, that is, in the dicing blade C It can be made smaller than the dimension T.

【0021】なお、本発明者の実験によると、アイラン
ド状の電極メタル層5bにおける長さ寸法L及び幅寸法
Wを前記ダイシングブレードCにおける幅寸法Tの2倍
よりも大きくした場合には、ダイシングブレードCが、
アイランド状電極メタル層5bに対して、図4(A)及
び(B)に示すように、ダイシングブレードCにおける
厚さ寸法Tの全体にわたって接触した場合、このアイラ
ンド状電極メタル層5bを、半導体チップ1の裏面より
剥離・除去することができなかったのである。
According to an experiment conducted by the present inventor, when the length dimension L and the width dimension W of the island-shaped electrode metal layer 5b are set to be larger than twice the width dimension T of the dicing blade C, dicing is performed. Blade C
When the island-shaped electrode metal layer 5b is in contact with the island-shaped electrode metal layer 5b over the entire thickness T of the dicing blade C, as shown in FIGS. It was not possible to peel and remove it from the back surface of No. 1.

【0022】なお、前記各アイランド状電極メタル層5
bの相互間における隙間(電極メタル層無しの部分)の
寸法E′は、各半導体チップ1の裏面側の電極メタル層
における抵抗値を小さくすることの意味から出来るだけ
狭くすべきであり、また、この隙間寸法E′に各アイラ
ンド状電極メタル層5bにおける長さ寸法Lを加えた縦
方向のピッチ間隔、及び前記隙間寸法E′に各アイラン
ド状電極メタル層5bにおける幅寸法Wを加えた横方向
のピッチ間隔は、各半導体チップ1の裏面側の電極メタ
ル層における抵抗値を出来るだけ小さくすることのため
に、各々、半導体チップ1における長さ寸法及び幅寸法
の10の1以下にすべきであった。好ましい例による
と、半導体チップ1にとける長さ寸法が1000ミクロ
ンで、ダイシングブレードCの厚さ寸法Tが50ミクロ
ンである場合、前記アイランド状電極メタル層5bにお
ける長さ寸法Lを50ミクロンに、隙間寸法E′を5〜
25ミクロンに設定することが良かった。
The island-shaped electrode metal layers 5 are formed.
The dimension E ′ of the gap (the portion without the electrode metal layer) between b should be as narrow as possible in the sense of reducing the resistance value in the electrode metal layer on the back surface side of each semiconductor chip 1. , A vertical pitch interval obtained by adding the length dimension L of each island-shaped electrode metal layer 5b to the gap dimension E ', and a lateral width obtained by adding the width dimension W of each island-shaped electrode metal layer 5b to the gap dimension E'. The pitch interval in the direction should be set to 1 or less of 10 of the length dimension and the width dimension of the semiconductor chip 1 in order to reduce the resistance value of the electrode metal layer on the back surface side of each semiconductor chip 1 as much as possible. Met. According to a preferred example, when the length dimension of the semiconductor chip 1 is 1000 μm and the thickness dimension T of the dicing blade C is 50 μm, the length dimension L of the island-shaped electrode metal layer 5b is 50 μm. The gap dimension E'is 5
It was good to set it to 25 microns.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明における第1の実施例を示すウエハーの
拡大平面図である。
FIG. 1 is an enlarged plan view of a wafer showing a first embodiment of the present invention.

【図2】図1のII−II視拡大断面図である。FIG. 2 is an enlarged sectional view taken along line II-II of FIG.

【図3】本発明における第2の実施例を示すウエハーの
部分的拡大平面図である。
FIG. 3 is a partially enlarged plan view of a wafer showing a second embodiment of the present invention.

【図4】図3のIV−IV視拡大断面図である。FIG. 4 is an enlarged sectional view taken along line IV-IV of FIG.

【図5】従来の方法を示す斜視図である。FIG. 5 is a perspective view showing a conventional method.

【図6】図5のVI−VI視拡大断面図である。6 is an enlarged sectional view taken along line VI-VI of FIG.

【符号の説明】[Explanation of symbols]

A ウエハー A′ 切断線 B ウエハーシート C ダイシングブレード 1 半導体チップ 5a 電極メタル層 5a′ 電極メタル層無し部分 5b アイランド状電極メタル層 A Wafer A'Cutting line B Wafer sheet C Dicing blade 1 Semiconductor chip 5a Electrode metal layer 5a 'No electrode metal layer portion 5b Island-shaped electrode metal layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ウエハーにおける表面に多数個の半導体チ
ップを形成する工程と、前記ウエハーにおける裏面に電
極メタル膜を形成する工程と、前記ウエハーにおける裏
面側に合成樹脂製のウエハーシートを貼着する工程と、
前記ウエハーをダイシングブレードによって各半導体チ
ップごとに切断する工程とから成る製造方法において、
前記電極メタル層を、当該電極メタル層のうち各半導体
チップごとへの各切断線の箇所に当該各切断線に沿って
適宜幅寸法の帯状に延びる電極メタル層無し部分を残し
て形成することを特徴とする半導体チップの製造方法。
1. A step of forming a large number of semiconductor chips on the front surface of a wafer, a step of forming an electrode metal film on the back surface of the wafer, and a wafer sheet made of synthetic resin being attached to the back surface side of the wafer. Process,
In a manufacturing method, which comprises a step of cutting the wafer into individual semiconductor chips with a dicing blade,
Forming the electrode metal layer at a position of each cutting line for each semiconductor chip in the electrode metal layer, leaving a portion without an electrode metal layer extending in a strip shape with an appropriate width along each cutting line. A method for manufacturing a characteristic semiconductor chip.
【請求項2】ウエハーにおける表面に多数個の半導体チ
ップを形成する工程と、前記ウエハーにおける裏面に電
極メタル膜を形成する工程と、前記ウエハーにおける裏
面側に合成樹脂製のウエハーシートを貼着する工程と、
前記ウエハーをダイシングブレードによって各半導体チ
ップごとに切断する工程とから成る製造方法において、
前記電極メタル層を、長さ寸法及び幅寸法又は直径寸法
を前記ダイシングブレードにおける幅寸法の2倍以下に
したアイランド状の電極メタル層にしてその多数個をウ
エハーにおける裏面の全体にわたって細かいピッチ間隔
で配設したものに形成することを特徴とする半導体チッ
プの製造方法。
2. A step of forming a large number of semiconductor chips on the front surface of the wafer, a step of forming an electrode metal film on the back surface of the wafer, and a wafer sheet made of synthetic resin being attached to the back surface side of the wafer. Process,
In a manufacturing method, which comprises a step of cutting the wafer into individual semiconductor chips with a dicing blade,
The electrode metal layer is formed into an island-shaped electrode metal layer having a length dimension and a width dimension or a diameter dimension less than or equal to twice the width dimension in the dicing blade, and a large number of the electrode metal layers are arranged at a fine pitch interval over the entire back surface of the wafer. A method of manufacturing a semiconductor chip, which is characterized in that the semiconductor chip is formed in the arranged one.
JP25485192A 1992-09-24 1992-09-24 Manufacture of semiconductor chip Pending JPH06112312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25485192A JPH06112312A (en) 1992-09-24 1992-09-24 Manufacture of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25485192A JPH06112312A (en) 1992-09-24 1992-09-24 Manufacture of semiconductor chip

Publications (1)

Publication Number Publication Date
JPH06112312A true JPH06112312A (en) 1994-04-22

Family

ID=17270733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25485192A Pending JPH06112312A (en) 1992-09-24 1992-09-24 Manufacture of semiconductor chip

Country Status (1)

Country Link
JP (1) JPH06112312A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009932A1 (en) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP2008141135A (en) * 2006-12-05 2008-06-19 Fuji Electric Device Technology Co Ltd Manufacturing method of semiconductor device
US9153544B2 (en) 2010-05-14 2015-10-06 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
JP2018046237A (en) * 2016-09-16 2018-03-22 株式会社東芝 Semiconductor device and manufacturing method thereof
JP2020191371A (en) * 2019-05-21 2020-11-26 株式会社東芝 Manufacturing method of semiconductor devices
US12396223B2 (en) 2020-09-18 2025-08-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009932A1 (en) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
US6300224B1 (en) 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
CN1322574C (en) * 1999-07-30 2007-06-20 日本板硝子株式会社 The structure of the groove provided in the cutting area and its application
JP2008141135A (en) * 2006-12-05 2008-06-19 Fuji Electric Device Technology Co Ltd Manufacturing method of semiconductor device
US9153544B2 (en) 2010-05-14 2015-10-06 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
TWI608586B (en) * 2010-05-14 2017-12-11 史達晶片有限公司 Semiconductor device and method of forming discontinuous esd protection layers between semiconductor die
JP2018046237A (en) * 2016-09-16 2018-03-22 株式会社東芝 Semiconductor device and manufacturing method thereof
CN107833917A (en) * 2016-09-16 2018-03-23 株式会社东芝 Semiconductor device and its manufacture method
JP2020191371A (en) * 2019-05-21 2020-11-26 株式会社東芝 Manufacturing method of semiconductor devices
US12396223B2 (en) 2020-09-18 2025-08-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6051875A (en) Semiconductor chip
JP2004179622A (en) Method for manufacturing semiconductor device
US20030216010A1 (en) Forming a multi segment integrated circuit with isolated substrates
JP2016192450A (en) Manufacturing method of semiconductor device
JP5590100B2 (en) Laminated sheet for semiconductor device manufacturing
JPH08107049A (en) Wafer bonding method for power supply
JPH06112312A (en) Manufacture of semiconductor chip
JP2004087955A (en) Semiconductor device manufacturing method and semiconductor device
JPH0279480A (en) Dividing method for led chip device
JPH07302772A (en) Dicing method, wafer, wafer fixing tape, and semiconductor device
JPH1070094A (en) Method of cutting semiconductor sensor wafer
JP2665062B2 (en) Method for manufacturing semiconductor device
JP2009016420A (en) Method of manufacturing semiconductor device
JP2005116790A (en) Process film for semiconductor element manufacturing, and dicing die bond integrated tape
JP2005142399A (en) Dicing method
US20040043536A1 (en) Method of producing integrated circuit package units
JPH06338563A (en) Semiconductor device and manufacturing method thereof
JP2004079690A (en) Method of manufacturing semiconductor device and semiconductor device
JP3472377B2 (en) Method of manufacturing integrated multi-electroformed blade
JPH065702A (en) Cutting method for wafer for mesa semiconductor chip
JP3853873B2 (en) Method for dividing semiconductor wafer
JP2542718B2 (en) Method for manufacturing DHD type diode
JP2005129741A (en) Dicing blade and dicing method
JP2932278B2 (en) Method for manufacturing semiconductor device
JPS633774Y2 (en)