JPH06163589A - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereofInfo
- Publication number
- JPH06163589A JPH06163589A JP33117792A JP33117792A JPH06163589A JP H06163589 A JPH06163589 A JP H06163589A JP 33117792 A JP33117792 A JP 33117792A JP 33117792 A JP33117792 A JP 33117792A JP H06163589 A JPH06163589 A JP H06163589A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- insulating
- cavity
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 アモルファスシリコン薄膜を結晶化してなる
ポリシリコン薄膜の結晶粒径を大きくする。
【構成】 絶縁基板1の上面の3つの空洞部5の部分に
形成したメタル層を絶縁膜3に形成したエッチング用孔
4を介してエッチングすることにより、絶縁基板1と絶
縁膜3との間に3つの空洞部5を形成する。次に、絶縁
膜3の上面に半導体薄膜(アモルファスシリコン薄膜)
7を形成し、エキシマレーザを照射して半導体薄膜7を
アニールする。この場合、レーザエネルギを吸収した半
導体薄膜7から絶縁基板1への放熱を空洞部5の断熱作
用によって抑制することができ、このため一度溶融した
シリコンの凝固速度を遅くすることができ、ひいては結
晶粒径を大きくすることができる。また、3つの空洞部
5間に存在する絶縁膜3によって空洞部5上に存在する
絶縁膜3を支持する支持部6が形成され、空洞部5上に
存在する絶縁膜3の機械的強度を高めている。
(57) [Abstract] [Purpose] To increase the crystal grain size of a polysilicon thin film formed by crystallizing an amorphous silicon thin film. A metal layer formed in the three cavity portions 5 on the upper surface of the insulating substrate 1 is etched through an etching hole 4 formed in the insulating film 3 so that a space between the insulating substrate 1 and the insulating film 3 is formed. The three cavities 5 are formed in. Next, a semiconductor thin film (amorphous silicon thin film) is formed on the upper surface of the insulating film 3.
7 is formed, and the semiconductor thin film 7 is annealed by irradiating an excimer laser. In this case, the heat radiation from the semiconductor thin film 7 which has absorbed the laser energy to the insulating substrate 1 can be suppressed by the heat insulating effect of the cavity portion 5, so that the solidification rate of the once melted silicon can be slowed down, and eventually the crystal can be crystallized. The particle size can be increased. Further, the insulating film 3 existing between the three cavities 5 forms the supporting portion 6 for supporting the insulating film 3 existing on the cavities 5, so that the mechanical strength of the insulating film 3 existing on the cavities 5 is increased. I am raising.
Description
【0001】[0001]
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and its manufacturing method.
【0002】[0002]
【従来の技術】薄膜トランジスタの技術分野では、レー
ザを照射してアニールすることにより、ガラス等からな
る絶縁基板上に形成したアモルファスシリコン薄膜を結
晶化してポリシリコン薄膜としたり、同じくガラス等か
らなる絶縁基板上に形成したポリシリコン薄膜を再結晶
化して単結晶シリコン薄膜としたりすることがある。2. Description of the Related Art In the technical field of thin film transistors, an amorphous silicon thin film formed on an insulating substrate made of glass or the like is crystallized into a polysilicon thin film by irradiating a laser to anneal it, or an insulating film made of glass or the like is also used. The polysilicon thin film formed on the substrate may be recrystallized to form a single crystal silicon thin film.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、従来の
このようなアニール方法では、レーザエネルギを吸収し
たアモルファスシリコン薄膜またはポリシリコン薄膜か
ら絶縁基板への放熱が大きく、このため一度溶融したシ
リコンの凝固速度が速く、ひいては結晶粒径をある程度
以上に大きくすることができない。この結果、例えばア
モルファスシリコン薄膜を結晶化してなるポリシリコン
薄膜を活性層とする薄膜トランジスタの場合、ポリシリ
コンの結晶粒径が小さいと、移動度を高くすることがで
きないことになる。この発明の目的は、結晶粒径を大き
くすることのできる薄膜トランジスタおよびその製造方
法を提供することにある。However, in such a conventional annealing method, a large amount of heat is radiated from the amorphous silicon thin film or the polysilicon thin film absorbing the laser energy to the insulating substrate, so that the solidification rate of the once melted silicon is large. However, the crystal grain size cannot be increased beyond a certain level. As a result, for example, in the case of a thin film transistor using a polysilicon thin film obtained by crystallizing an amorphous silicon thin film as an active layer, if the crystal grain size of polysilicon is small, the mobility cannot be increased. An object of the present invention is to provide a thin film transistor capable of increasing the crystal grain size and a manufacturing method thereof.
【0004】[0004]
【課題を解決するための手段】請求項1記載の薄膜トラ
ンジスタは、下方に断熱用の空洞部が形成された絶縁膜
上に活性層となる半導体薄膜を設け、且つ前記空洞部内
に前記絶縁膜を支持する支持部を設けたものである。請
求項2記載の薄膜トランジスタの製造方法は、絶縁基板
上の薄膜トランジスタ形成領域に、絶縁膜材料に対して
ウエットエッチング比の大きいメタル層を複数形成し、
これらメタル層を絶縁膜で被い、この絶縁膜の前記メタ
ル層と対応する部分の一部にエッチング用孔を設け、こ
のエッチング用孔を介してウエットエッチングすること
により前記メタル層をすべて除去し、これにより前記絶
縁基板と前記絶縁膜との間に断熱用の複数の空洞部を形
成するとともに、これら空洞部間に存在する前記絶縁膜
によって前記空洞部上に存在する前記絶縁膜を支持する
支持部を形成し、少なくとも前記空洞部の一部に対応す
る部分の前記絶縁膜上にアモルファスシリコンやポリシ
リコン等からなる半導体薄膜を形成し、この半導体薄膜
にレーザを照射して該半導体薄膜をアニールするように
したものである。According to another aspect of the present invention, there is provided a thin film transistor, wherein a semiconductor thin film serving as an active layer is provided on an insulating film having a heat insulating cavity formed below, and the insulating film is provided in the cavity. A supporting portion for supporting is provided. The method of manufacturing a thin film transistor according to claim 2, wherein a plurality of metal layers having a large wet etching ratio with respect to the insulating film material are formed in the thin film transistor forming region on the insulating substrate,
These metal layers are covered with an insulating film, an etching hole is formed in a part of the insulating film corresponding to the metal layer, and the metal layer is completely removed by wet etching through the etching hole. Thereby, a plurality of heat insulating cavities are formed between the insulating substrate and the insulating film, and the insulating film existing between the cavities supports the insulating film existing on the cavities. A support portion is formed, and a semiconductor thin film made of amorphous silicon, polysilicon, or the like is formed on at least a portion of the insulating film corresponding to a part of the cavity, and the semiconductor thin film is irradiated with a laser to form the semiconductor thin film. It is designed to be annealed.
【0005】[0005]
【作用】この発明によれば、レーザアニールする際、レ
ーザエネルギを吸収した半導体薄膜から絶縁基板への放
熱を空洞部の断熱作用によって抑制することができ、こ
のため一度溶融したシリコンの凝固速度を遅くすること
ができ、ひいては結晶粒径を大きくすることができる。
この場合、空洞部内に絶縁膜を支持する支持部を設けて
いるのは、空洞部上における絶縁膜の機械的強度を高め
るためである。According to the present invention, during laser annealing, the heat radiation from the semiconductor thin film that has absorbed the laser energy to the insulating substrate can be suppressed by the adiabatic action of the cavity, and therefore the solidification rate of the once melted silicon can be reduced. It can be slowed down and the grain size can be increased.
In this case, the reason why the supporting portion for supporting the insulating film is provided in the hollow portion is to increase the mechanical strength of the insulating film on the hollow portion.
【0006】[0006]
【実施例】図1〜図6はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの構造についてその製造方法と併せ説明する。1 to 6 show respective steps of manufacturing a thin film transistor according to an embodiment of the present invention. Therefore, the structure of the thin film transistor will be described together with its manufacturing method with reference to these drawings in order.
【0007】まず、図1(A)、(B)に示すように、
ガラス等からなる絶縁基板1の上面の薄膜トランジスタ
形成領域に、絶縁膜材料に対してウエットエッチング比
の大きいメタルからなる短冊状の複数の例えば3つのメ
タル層2をゲート長方向に間隔をおいてパターン形成す
る。次に、図2(A)、(B)に示すように、全表面に
絶縁膜3を形成し、この絶縁膜3によって3つのメタル
層2を被う。次に、図3(A)、(B)に示すように、
フォトリソグラフィ技術により、3つのメタル層2の各
ゲート幅方向両端部に対応する部分の絶縁膜3にエッチ
ング用孔4を形成する。次に、メタル層用エッチング液
でウエットエッチングを行なうと、エッチング用孔4を
介して3つのメタル層2がすべてエッチングされて除去
され、図4(A)、(B)に示すように、絶縁基板1と
絶縁膜3との間に3つの空洞部5が形成される。この場
合、メタル層2の絶縁膜3に対するウエットエッチング
比が大きいので、例えばアルミニウムからなるメタル層
2を混酸でエッチングすると、約1時間で100μmの
サイドエッチによる空洞部5を形成することができる。
また、3つの空洞部5間に存在する絶縁膜3によって3
つの空洞部5上に存在する絶縁膜3を支持するための2
つの支持部6が形成されるが、これら支持部6について
は後で詳述する。First, as shown in FIGS. 1 (A) and 1 (B),
In the thin film transistor formation region on the upper surface of the insulating substrate 1 made of glass or the like, a plurality of strip-shaped metal layers 2 made of metal having a large wet etching ratio with respect to the insulating film material are formed at intervals in the gate length direction. Form. Next, as shown in FIGS. 2A and 2B, an insulating film 3 is formed on the entire surface, and the insulating film 3 covers the three metal layers 2. Next, as shown in FIGS. 3 (A) and 3 (B),
Etching holes 4 are formed in a portion of the insulating film 3 corresponding to both ends of each of the three metal layers 2 in the gate width direction by photolithography. Next, when wet etching is performed with a metal layer etching solution, all three metal layers 2 are etched and removed through the etching holes 4, and as shown in FIGS. Three cavities 5 are formed between the substrate 1 and the insulating film 3. In this case, since the wet etching ratio of the metal layer 2 to the insulating film 3 is large, when the metal layer 2 made of, for example, aluminum is etched with mixed acid, the cavity 5 can be formed by side etching of 100 μm in about 1 hour.
In addition, the insulating film 3 existing between the three cavities 5 causes
2 for supporting the insulating film 3 existing on the two cavities 5
Although one support part 6 is formed, these support parts 6 will be described in detail later.
【0008】次に、図5(A)、(B)に示すように、
空洞部5の一部に対応する部分を含む絶縁膜3の上面の
所定の個所にアモルファスシリコンやポリシリコン等か
らなる半導体薄膜7をパターン形成する。次に、半導体
薄膜7にエキシマレーザを照射して該半導体薄膜7をア
ニールする。この場合、レーザエネルギを吸収した半導
体薄膜7から絶縁基板1への放熱を空洞部5の断熱作用
によって抑制することができ、このため一度溶融したシ
リコンの凝固速度を遅くすることができ、ひいては結晶
粒径を大きくすることができる。この結果、例えばアモ
ルファスシリコン薄膜を結晶化してなるポリシリコン薄
膜を活性層とする薄膜トランジスタの場合、ポリシリコ
ンの結晶粒径を大きくすることができるので、移動度を
高くすることができる。Next, as shown in FIGS. 5 (A) and 5 (B),
A semiconductor thin film 7 made of amorphous silicon, polysilicon or the like is patterned on a predetermined portion of the upper surface of the insulating film 3 including a portion corresponding to a part of the cavity 5. Then, the semiconductor thin film 7 is irradiated with an excimer laser to anneal the semiconductor thin film 7. In this case, the heat radiation from the semiconductor thin film 7 which has absorbed the laser energy to the insulating substrate 1 can be suppressed by the heat insulating effect of the cavity portion 5, so that the solidification rate of the once melted silicon can be slowed down, and eventually the crystal can be crystallized. The particle size can be increased. As a result, for example, in the case of a thin film transistor having a polysilicon thin film obtained by crystallizing an amorphous silicon thin film as an active layer, the crystal grain size of polysilicon can be increased, so that the mobility can be increased.
【0009】以下、周知の方法により、図6(A)、
(B)、(C)に示すように、半導体薄膜7を素子分離
し、次いでゲート絶縁膜8をパターン形成し、次いでゲ
ート電極9をパターン形成し、次いでゲート電極9をマ
スクとして半導体薄膜8に不純物を注入して活性化し、
次いでゲート絶縁膜8にコンタクトホール10を形成
し、次いでソース・ドレイン電極11をパターン形成す
ると、薄膜トランジスタが完成する。なお、半導体薄膜
7に注入した不純物の活性化をエキシマレーザを照射し
て行なうとすると、この場合も、レーザエネルギを吸収
した半導体薄膜7から絶縁基板1への放熱を空洞部5の
断熱作用によって抑制することができる。In the following, as shown in FIG.
As shown in (B) and (C), the semiconductor thin film 7 is separated into elements, then the gate insulating film 8 is patterned, then the gate electrode 9 is patterned, and then the semiconductor thin film 8 is formed using the gate electrode 9 as a mask. Injecting impurities to activate
Next, contact holes 10 are formed in the gate insulating film 8 and then source / drain electrodes 11 are patterned to complete a thin film transistor. If the impurities injected into the semiconductor thin film 7 are activated by irradiating the excimer laser, the heat radiation from the semiconductor thin film 7 which has absorbed the laser energy to the insulating substrate 1 is also caused by the heat insulating action of the cavity portion 5 in this case. Can be suppressed.
【0010】ここで、空洞部5上に存在する絶縁膜3を
支持するための支持部6について説明する。例えば、空
洞部5の高さを6000Åとし、絶縁膜3をプラズマC
VDにより堆積した膜厚4000Åの窒化シリコン膜と
この窒化シリコン膜上にスパッタにより堆積した膜厚1
000Åの酸化シリコン膜とによって構成する場合に
は、空洞部5のゲート長方向の幅を20μm程度とする
と、100kg/cm2程度の圧力に耐えることができ
る。したがって、空洞部5内に設けた支持部6により、
空洞部5上における絶縁膜3の機械的強度を高めること
ができる。この結果、特にサイズの大きな薄膜トランジ
スタの場合には、空洞部5を設けても、機械的強度が低
下しないようにすることができる。Now, the supporting portion 6 for supporting the insulating film 3 existing on the cavity 5 will be described. For example, the height of the cavity 5 is set to 6000Å and the insulating film 3 is filled with plasma C
A 4000 N thick silicon nitride film deposited by VD and a film thickness of 1 deposited by sputtering on this silicon nitride film.
In the case of a 000 Å silicon oxide film, if the width of the cavity 5 in the gate length direction is about 20 μm, it can withstand a pressure of about 100 kg / cm 2 . Therefore, by the support portion 6 provided in the cavity portion 5,
The mechanical strength of the insulating film 3 on the cavity 5 can be increased. As a result, especially in the case of a thin film transistor having a large size, it is possible to prevent the mechanical strength from being lowered even if the cavity 5 is provided.
【0011】なお、上記実施例では、単層構造の薄膜ト
ランジスタについて説明したが、この発明はこれに限ら
ず、多層構造の薄膜トランジスタにも適用することがで
きる。例えば、2層構造の薄膜トランジスタとする場合
には、図6に示す1層目の薄膜トランジスタの全表面に
層間絶縁膜を設け、この層間絶縁膜の上面に図6に示す
薄膜トランジスタのうち絶縁基板1を除いた部分に対応
する2層目の薄膜トランジスタを設ければよい。In the above embodiment, a thin film transistor having a single layer structure has been described, but the present invention is not limited to this, and can be applied to a thin film transistor having a multilayer structure. For example, in the case of a thin film transistor having a two-layer structure, an interlayer insulating film is provided on the entire surface of the first layer thin film transistor shown in FIG. 6, and the insulating substrate 1 of the thin film transistor shown in FIG. A second layer thin film transistor corresponding to the removed portion may be provided.
【0012】[0012]
【発明の効果】以上説明したように、この発明によれ
ば、レーザエネルギを吸収した半導体薄膜から絶縁基板
への放熱を空洞部の断熱作用によって抑制することがで
きるので、一度溶融したシリコンの凝固速度を遅くする
ことができ、ひいては結晶粒径を大きくすることができ
る。この結果、例えばアモルファスシリコン薄膜を結晶
化してなるポリシリコン薄膜を活性層とする薄膜トラン
ジスタの場合、ポリシリコンの結晶粒径を大きくするこ
とができるので、移動度を高くすることができる。ま
た、空洞部内に設けた支持部により、空洞部上における
絶縁膜の機械的強度を高めることができる。As described above, according to the present invention, the heat radiation from the semiconductor thin film which has absorbed the laser energy to the insulating substrate can be suppressed by the adiabatic action of the cavity, so that the once melted silicon is solidified. The speed can be slowed down, and the grain size can be increased. As a result, for example, in the case of a thin film transistor having a polysilicon thin film obtained by crystallizing an amorphous silicon thin film as an active layer, the crystal grain size of polysilicon can be increased, so that the mobility can be increased. Moreover, the mechanical strength of the insulating film on the cavity can be increased by the support provided in the cavity.
【図1】(A)はこの発明の一実施例における薄膜トラ
ンジスタの製造に際し、絶縁基板の上面にメタル層を形
成した状態の平面図、(B)はそのX−X線に沿う断面
図。1A is a plan view showing a state in which a metal layer is formed on an upper surface of an insulating substrate in manufacturing a thin film transistor according to an embodiment of the present invention, and FIG. 1B is a sectional view taken along line XX thereof.
【図2】(A)は同薄膜トランジスタの製造に際し、絶
縁膜を形成した状態の平面図、(B)はそのX−X線に
沿う断面図。FIG. 2A is a plan view showing a state in which an insulating film is formed in manufacturing the same thin film transistor, and FIG. 2B is a sectional view taken along line XX thereof.
【図3】(A)は同薄膜トランジスタの製造に際し、エ
ッチング用孔を形成した状態の平面図、(B)はそのX
−X線に沿う断面図。FIG. 3A is a plan view showing a state in which an etching hole is formed in manufacturing the same thin film transistor, and FIG.
-A sectional view taken along the line X.
【図4】(A)は同薄膜トランジスタの製造に際し、メ
タル層を除去して空洞部および支持部を形成した状態の
平面図、(B)はそのX−X線に沿う断面図。FIG. 4A is a plan view showing a state in which a metal layer is removed to form a cavity portion and a support portion at the time of manufacturing the thin film transistor, and FIG. 4B is a sectional view taken along line XX thereof.
【図5】(A)は同薄膜トランジスタの製造に際し、半
導体薄膜を形成した状態の平面図、(B)はそのX−X
線に沿う断面図。FIG. 5A is a plan view showing a state in which a semiconductor thin film is formed in manufacturing the same thin film transistor, and FIG. 5B is its XX line.
Sectional drawing which follows the line.
【図6】(A)は同薄膜トランジスタの製造に際し、完
成した状態の平面図、(B)はそのX−X線に沿う断面
図、(C)はそのY−Y線に沿う断面図。6A is a plan view showing a completed state of the thin film transistor, FIG. 6B is a sectional view taken along the line XX, and FIG. 6C is a sectional view taken along the line YY.
1 絶縁基板 2 メタル層 3 絶縁膜 4 エッチング用孔 5 空洞部 6 支持部 7 半導体薄膜 1 Insulating Substrate 2 Metal Layer 3 Insulating Film 4 Hole for Etching 5 Cavity 6 Support 7 Semiconductor Thin Film
Claims (2)
膜上に活性層となる半導体薄膜を設け、且つ前記空洞部
内に前記絶縁膜を支持する支持部を設けたことを特徴と
する薄膜トランジスタ。1. A semiconductor thin film serving as an active layer is provided on an insulating film in which a heat insulating cavity is formed below, and a supporting portion for supporting the insulating film is provided in the cavity. Thin film transistor.
に、絶縁膜材料に対してウエットエッチング比の大きい
メタル層を複数形成し、これらメタル層を絶縁膜で被
い、この絶縁膜の前記メタル層と対応する部分の一部に
エッチング用孔を設け、このエッチング用孔を介してウ
エットエッチングすることにより前記メタル層をすべて
除去し、これにより前記絶縁基板と前記絶縁膜との間に
断熱用の複数の空洞部を形成するとともに、これら空洞
部間に存在する前記絶縁膜によって前記空洞部上に存在
する前記絶縁膜を支持する支持部を形成し、少なくとも
前記空洞部の一部に対応する部分の前記絶縁膜上にアモ
ルファスシリコンやポリシリコン等からなる半導体薄膜
を形成し、この半導体薄膜にレーザを照射して該半導体
薄膜をアニールすることを特徴とする薄膜トランジスタ
の製造方法。2. A plurality of metal layers having a large wet etching ratio with respect to an insulating film material are formed in a thin film transistor formation region on an insulating substrate, and these metal layers are covered with an insulating film, and the metal layer of the insulating film is formed. An etching hole is provided in a part of the corresponding portion, and the metal layer is completely removed by wet etching through the etching hole, whereby a plurality of heat insulating layers are provided between the insulating substrate and the insulating film. And forming a support part for supporting the insulating film existing on the cavity part by the insulating film existing between the cavity parts, and at least a part corresponding to a part of the cavity part. A semiconductor thin film made of amorphous silicon or polysilicon is formed on the insulating film, and the semiconductor thin film is irradiated with a laser to anneal the semiconductor thin film. And a method of manufacturing a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33117792A JPH06163589A (en) | 1992-11-18 | 1992-11-18 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33117792A JPH06163589A (en) | 1992-11-18 | 1992-11-18 | Thin film transistor and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163589A true JPH06163589A (en) | 1994-06-10 |
Family
ID=18240752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33117792A Pending JPH06163589A (en) | 1992-11-18 | 1992-11-18 | Thin film transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163589A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333269B1 (en) * | 1999-05-25 | 2002-04-24 | 구본준, 론 위라하디락사 | Thin film transistor, liquid crystal display and the method for fabricating the same |
| KR100306803B1 (en) * | 1998-06-25 | 2002-05-13 | 박종섭 | Polysilicon Thin Film Transistor of Liquid Crystal Display Device and Manufacturing Method Thereof |
| US6614054B1 (en) | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
| WO2016131565A1 (en) * | 2015-02-18 | 2016-08-25 | Robert Bosch Gmbh | Method for producing a hall effect sensor |
-
1992
- 1992-11-18 JP JP33117792A patent/JPH06163589A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306803B1 (en) * | 1998-06-25 | 2002-05-13 | 박종섭 | Polysilicon Thin Film Transistor of Liquid Crystal Display Device and Manufacturing Method Thereof |
| KR100333269B1 (en) * | 1999-05-25 | 2002-04-24 | 구본준, 론 위라하디락사 | Thin film transistor, liquid crystal display and the method for fabricating the same |
| US6614054B1 (en) | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
| US6861300B2 (en) * | 2000-11-27 | 2005-03-01 | Lg. Philips Lcd Co., Ltd. | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels |
| WO2016131565A1 (en) * | 2015-02-18 | 2016-08-25 | Robert Bosch Gmbh | Method for producing a hall effect sensor |
| CN107408569A (en) * | 2015-02-18 | 2017-11-28 | 罗伯特·博世有限公司 | Method for manufacturing hall sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259120B1 (en) | Semiconductor device and method for fabricating the same | |
| US7394098B2 (en) | Thin film transistor, its manufacture method and display device | |
| US4494300A (en) | Process for forming transistors using silicon ribbons as substrates | |
| US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
| KR100915073B1 (en) | Method for crystallizing semiconductor film and semiconductor film crystallized by the method | |
| JPH06163589A (en) | Thin film transistor and manufacturing method thereof | |
| JPH05182983A (en) | Method of manufacturing thin film transistor | |
| JPH0629321A (en) | Thin film transistor and manufacture thereof | |
| JPH07131029A (en) | Method of manufacturing thin film transistor | |
| JPH0376017B2 (en) | ||
| JPH02864B2 (en) | ||
| KR100697769B1 (en) | Semiconductor device | |
| JPH10242471A (en) | Thin-film transistor and its manufacture | |
| JPS6159820A (en) | Manufacturing method of semiconductor device | |
| JP2745055B2 (en) | Method for manufacturing single crystal semiconductor thin film | |
| JPH02863B2 (en) | ||
| JPH03132041A (en) | Manufacture of semiconductor device | |
| JPH08125193A (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| JPS6017911A (en) | Manufacture of semiconductor device | |
| JPH1012892A (en) | Processing of semiconductor device thin film | |
| JPH04278521A (en) | Manufacturing method of semiconductor device | |
| JPH05114612A (en) | Method for manufacturing semiconductor device | |
| JPS63174309A (en) | Manufacture of semiconductor device | |
| JPH118392A (en) | Thin-film transistor | |
| JPS60144931A (en) | Manufacture of semiconductor device |