JPH11503571A - 不純物ドーパントのSiC中への導入方法、この方法で形成した半導体デバイス及びSiC中へのドーパント拡散源としての高度ドーピング非晶質層の使用 - Google Patents
不純物ドーパントのSiC中への導入方法、この方法で形成した半導体デバイス及びSiC中へのドーパント拡散源としての高度ドーピング非晶質層の使用Info
- Publication number
- JPH11503571A JPH11503571A JP8530948A JP53094896A JPH11503571A JP H11503571 A JPH11503571 A JP H11503571A JP 8530948 A JP8530948 A JP 8530948A JP 53094896 A JP53094896 A JP 53094896A JP H11503571 A JPH11503571 A JP H11503571A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dopant
- sic
- implanted
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002019 doping agent Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000009792 diffusion process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 title claims description 10
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 238000002513 implantation Methods 0.000 claims description 21
- 229910052796 boron Inorganic materials 0.000 claims description 5
- -1 boron ions Chemical class 0.000 claims description 4
- 238000005280 amorphization Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 3
- 239000007924 injection Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 97
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 35
- 229910010271 silicon carbide Inorganic materials 0.000 description 35
- 239000000463 material Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/48—Ion implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
- C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
SiCの半導体層(2)へのドーパント導入方法は、低温で半導体層(2)へドーパントをイオン注入する工程a)から成るイオン注入工程a)はドーピング非晶質表面近接層(6)を形成させるように実施し、工程a)の後で表面近接層に続く半導体層の非注入下層中にドーパントが拡散する高温での半導体層の焼鈍工程を実施する。
Description
【発明の詳細な説明】
不純物ドーパントのSiC中への導入方法、この方法で
形成した半導体デバイス及びSiC中へのドーパント
拡散源としての高度ドーピング非晶質層の使用 発明の技術分野と先行技術
本発明は低温で半導体層中にドーパントをイオン注入する工程a)から成る、
不純物ドーパントのSiCの半導体層中への導入方法と、この方法の実施で製造
した半導体デバイスに関する。
かかるイオン注入技術は、あらゆる型式の半導体デバイス、例えばいろいろな
型式のダイオード、トランジスター、サイリスターの製造に用いられ、不純物準
位と分布の両方の室温制御ができるのでデバイス製作では魅力的な技術である。
この技術はSiデバイス用には充分に開発されつくしているが、かかるデバイス
用イオン注入に首尾よく用いられてきたこの方法は、即ち極度の条件下でも充分
に機能するSiCの性能を利用する用途で特に用いられるSiCデバイス用には
利用されていない。SiCは禁止帯の幅が大きいため熱安定性が高く、例えば上
記の材料から製造したデバイスは高温、即ち温度1000Kまで操作できる。更
に、熱伝導率が高いので、SiCデバイスは高密度で配置できる。SiCはまた
Siよりも降伏電界が5倍以上も高いので、デバイスのブロッキング状態で高電
圧が発生する条件下で操作する高電力デバイス材として充分に適したものである
。
従って、SiC用にもこのデバイス製造技術を制御する手段を工夫して欠陥密
度が低い高品質ドーピング領域をイオン注入によりSiC中につくることが切望
されてきた。
米国特許第3,629,001号明細書は導入方法を開示する。この方法では
イオンを室温でSiC中に注入し、次いで注入表面近接層を1200°〜160
0℃の温度で焼鈍して注入済み不純物イオンを電気的に活性化している。このよ
うにして形成した表面近接層の結晶性は目的とするものよりも、またSiデバイ
ス製造用のイオン注入技術を用いて達成されるものよりも良くないことが判った
。
また、Siデバイス製造技術で成功したイオン注入を非晶質表面近接層が形成
できる量で実施し、次いでこの層の焼鈍を実施することを記載しているが、これ
はこの非晶質層が焼鈍中に層の固相エピタキシー又はエピタキシャル再成長して
高品質の再結晶層となるからである。しかし、この技術はSiCでは有用でない
ことが判った。即ち、この非晶質層の焼鈍により炭化ケイ素の多結晶形又は炭化
ケイ素の欠陥のある単結晶が生ずるからである。発明の概略
本発明の目的は本明細書の冒頭に記載した型式の方法を提供することにあり、
低欠陥密度の極めて低いドーピング層をSiC中につくるのにイオン注入技術が
使用できる。
本目的は、本発明により、イオン注入工程a)をドーピング非結晶表面近接層
が形成されるように実施し、工程a)の後、ドーパントがこの表面近接層に続く
半導体層の非注入下部層中に拡散する高温でこの半導体層を焼鈍することにより
達成する。
本発明の方法ではpn接合と極めて高品質のドーピングSiC層が得られ、活
性SiC層。形成は、焼鈍段階でイオンビームで損傷されていない、より深いと
ころの結晶領域中へドーパントを拡散させることにより行なう。イオン注入によ
るSiC内での非晶質表面近接層の生成は高品質層とpn接合の生成に極めて有
用であることが判った。非晶質層の生成は事実本発明の長所を得る鍵である。非
晶質層が形成する量よりも充分に少ない量でのイオン注入ではむしろ遅い無秩序
焼鈍が行われ、注入ドーパントの大半は外方に拡散する。更に、注入で生じた点
欠陥が非注入領域中に拡散し、注入領域外でも材料の品質が低下する。一方、表
面近接層が非晶質化すると、再成長機構の差のため非晶質化層内の注入により誘
起された欠陥が再結晶化により急速に除去され、注入済みドーパントのかなりの
部分が活性化する。残留欠陥はクラスターの形、又は拡散しない拡大欠陥の形を
とる傾向がある。
本発明の好ましい実施態様では、表面近接層が高度にドーピングされて非晶質
化する量でドーパントをイオン注入することより注入時に表面近接層が非晶質化
される。このため、表面焼鈍後に高伝導性が得られ、抵抗率が低く、品質のよい
オーム接触が得られる。更に、この高度にドーピングされた表面近接層は、ドー
パントが下層へ拡散するための、ドーパントの貯蔵所又は源泉として機能し、一
方、焼鈍中はドーパントが電気的に活性化され、ドーパントの非注入下層への拡
散速度を高める。
本発明の別の好ましい実施態様では、ドーパントは注入時にSiCの非晶質化
限界以下の濃度で注入され、次いで表面近接層は不活性種に注入により非晶質化
する。かかる不活性種の例としてはAr、Si又はCが列挙される。かかる技術
は低ドーピング濃度が要求されるところでもっぱら利用される。
この抑制非晶質化を用いることで2つの問題が同時に解決され、順バイアス下
では低デバイス抵抗率が得られ、逆バイアス下では低漏れ電流と高破壊電圧が得
られる。
再結晶層の無秩序は全部が除去される訳ではなく、若し非晶質化域と基板との
界面でpn接合を形成させるときは、米国特許第3629011号の出願人が得
たような低品質デバイスが得られる。
本発明の好ましい実施態様では、SiCの半導体層は低度ドーピングであり、
第1の伝導型であり、ドーパントは第2の反対伝導型であり、工程b)は注入さ
れる表面近接層外の下層中にグレードpn接合が形成するように実施する。この
方法を用いることで、イオン注入でかなり損傷した域から充分に離れたところで
グレードpn接合を形成でき、この接合は品質の優れたものになる。
アクセプターイオンを注入すれば、SiC半導体層の最上層中1018cm-3より
も低いn−ドーパント濃度により損傷焼鈍中の注入ドーパントの拡散が大きくな
るため、結晶中より深い所までpn接合を形成できることが判った。
本発明の別の好ましい実施態様では、工程a)ではホウ素イオンを注入する、
ホウ素はSiC中での拡散性が高く、焼鈍により容易に活性化されるので、イオ
ン注入によりSiC中にP型の高品質層を形成させるのに極めて有用であること
が判った。
更に好ましい実施態様では、Alイオンを注入する。Alの拡散性はBよりも
低いが、前記の技術を用いて充分にpn接合を遠くに形成することができる。A
lの活性化エネルギが低いため、Alは好ましいドーパントである。
本発明の更に好ましい実施態様では、工程a)は注入エネルギーを変えていく
つかの副工程に分けて実施していろいろの深さのところで高濃度のドーパントを
形成させ、高度ドーピング非晶質表面近接層をかなりの厚みのある容積で形成す
る。下層に拡散させて高品質のドーピング層を形成させる多量のドーパント元素
を有するドーパント貯蔵所を形成させるのにこの技術を使用できる。
本発明の更なる実施態様では、半導体層を1700℃よりも高温で焼鈍すると
、ドーパントの下層への拡散は満足するものが得られる。
また、本発明は、請求の範囲に記載のいずれかの方法を実施することにより形
成したSiCの半導体層を有する半導体デバイスを提供する。かかる半導体デバ
イスは上記の理由から極めて品質の高いドーピング半導体層を有している。
本発明の好ましい実施態様では、かかるデバイスの注入済み焼鈍表面近接層は
接点形成に使用できるので、この再成長損傷表面の性質を良好な接点として利用
できる。
また、その結果として本発明はSiCの半導体層中への新しい形のドーパント
拡散源、即ち、半導体層の高度にドーピングされた非晶質表面近接層の使用にあ
る。
かかるドーパント拡散源はドーパントの拡散速度を高め、ドーパント拡散は精
確に制御できる。
本発明の更に好ましい特徴と長所は以下の記載とその他の従属請求項から明ら
かとなる。図面の簡単な説明
添付図面を参照して、実施例として示す本発明の好ましい実施態様を以下具体
的に説明する。
図中、図1と図2は本発明の好ましい実施態様に基づくSiCの半導体層中に
不純物ドーパントを導入して、整流器ダイオードの形の半導体電力デバイスを形
成する方法の異なる工程を略図的に示す。発明の好ましい実施態様の詳細な説明
図1と図2は電力ダイオード製造用のSiCの半導体層中に不純物ドーパント
を導入する本発明の方法の多数の工程のうちの2つの重要な主要工程を図示する
ものである。このデバイスの層は全てSiCから成るが、不純物ドーパントをイ
オン注入により導入するこれ以外の半導体層はSiC以外の材料から成る半導体
層であり、これらは本発明の範囲に含まれる。このようにして形成され、図2に
略図的に示すデバイスはドーピングされた異なる3層、即ち、第1の高度にドー
ピングされた層1(好ましくは基板を形成し、図2に図示していないデバイスの
オーム接触金属板との低抵抗接点を形成するN型伝導性のもの)と、この上に配
置された第2の低度にドーピングされたN型伝導性の厚い層2と、第2の層中及
びその層上に配置された第3のP型伝導性の薄い層3(第2層との界面でのpn
接合形成用)があり、これは本発明の方法で形成される。これらの3層を有する
整流器ダイオードでは、空間電荷領域は種として第2の低度にドーピングされた
層2であり、この層はデバイスの逆向き操作でデバイス上に印加された電圧の大
部分を引受けるもので、かかるデバイスは破壊電圧がkV範囲内にある。
図1、図2を参照しながら、本発明の方法を説明する。SiC層2の頂部はマ
スク材4で被覆されており、マスク材4はマスク材の中央域5(ここにイオンを
注入する)のSiC層を露出させるためエッチングされている。マスクは本方法
の焼鈍工程での高温に耐えるAlNから成ることが好ましいが、別のマスク材を
用いてもよい。マスク材は焼鈍前に除去が必要となる。好ましくは反応性イオン
エッチング(RIE)でマスク材を除去した後、SiC層2のこの中央域5中に
イオンを加速下注入する。イオンはアルミニウム又はホウ素イオンが好ましい。
Alはそのイオン化エネルギーが低いので好ましく、Bは拡散が高く、活性化挙
動が良いという長所がある。中央域5のイオン打込みに用いるエネルギーは10
0keV〜300keVの範囲内が好ましい。いろいろな深さの所で高濃度のド
ーパントを形成させ、高度ドーピング表面近接層をかなりの厚みのある容積で形
成させるため、注入は注入エネルギーを変えて幾つかの副工程に分けて多数回注
入を行う形で実施するのが好ましい。注入は形成する表面近接層6を非晶質化す
る量で実施し、これを達成させる閾値はドーパント表面濃度で約1015cm-2であ
る。注入はドーパント表面濃度が実質的に1016cm-2となり、表面近接層の容積
濃度が1019cm-3よりも高く、好ましくは1020cm-3よりも高い量で実施するの
が好ましい。このようにして形成した高度ドーピング非晶質表面近接層は厚みが
約0.25μmである。これらの多量のイオン注入で非晶質表面近接層が形成さ
れて、拡大欠陥がこの層内にクラスターの形で生じる。
注入は低温、即ち、400Kよりも低い温度、好ましくは常温、即ち、室温に
近い温度で実施する。
注入工程のあと、例えばRIEでマスク材除去工程を行ってもよく、又は焼鈍
工程の後でマスクを除去してもよい。または、マスクが焼鈍しても劣化しないと
きは、そのまま残してデバイスの表面不動態化部とする。焼鈍工程は、表面近接
域6に注入したドーパントを充分活性するだけでなく、表面近接層に続いた半導
体層2の非注入下層内に深く拡散させて、拡散ドーパントを受入れた下層域が低
度ドーピング半導体層2とのグレードpn接合を損傷表面近接層6から充分離れ
た所に形成させる温度と時間で実施する。これは好ましくは1700℃の焼鈍温
度を意味する。焼鈍によりドーパントの非注入下層への拡散が向上する。非晶質
高度ドーピング層6がその層でのドーパント濃度が高いため高拡散速度のドーパ
ント貯蔵所として機能するからである。更に、クラスターの形で表面近接層6に
存在する欠陥はこの注入層からは拡散しないので、形成された第3の層3は欠陥
が殆どない極めて良好な状態にある。このようにして形成されたこの第3の層3
は図2では点で示されている。この層の厚さは約0.5μmとすることができる
この拡散層のドーピング縦断面で、ホウ素原子濃度を表面近接層6の近くでは約
1018cm-3、表面近接層から一番遠い所では1016cm-3とすることができる。
更に、表面近接層6の焼鈍でこの損傷層は再成長するが、その品質はそれ自体
がpn接合として機能するには充分では、この損傷面は良接点となり、本方法の
実施してつくられるデバイス用の接点として用いられる。また、焼鈍後、適切な
あらゆる技術でこの表面近接層6を除去することもできる。
明解を目的として、層1,2,3,6とマスク4は実際のものとは異なる割合
で示してあり、層1と2の厚さは典型的にはそれぞれ約5μmと25〜40μm
又はそれ以上の範囲にある。
勿論、本発明は上記の好ましい実施態様に何等限定されるものでなく、そのい
くつかの改変が可能なことは当該技術分野の通常の技量を有する者にとって本発
明の基本的概念から明白である。
本発明の方法はpn接合の形成だけでなく、あらゆる型のSiC半導体層中へ
の不純物ドーパントの導入、特にp−ドーピング層を要求されるものに適用され
る。接触層の形成はその別の適用例である。本発明はp型ドーパントの注入に適
切な技術について記載してきたが、n−型注入は同様の手段によって達成できる
が、n−型注入は充分に確立された技術であって、適切な品質のデバイス層を造
るための前述の方法は必要としない。
用語「SiC層」は、このSiC層が図示した幾つかの下層から成るものを含
む。更に用語「層」は広義に解釈するものとし、あらゆる型の容積拡大したもの
と形のものを含む。
勿論、いろいろの層の材料に関する用語は全て不可避的不純物とSiCでの意
図的ドーピングを含む。
Claims (1)
- 【特許請求の範囲】 1.低温で半導体層(2)へドーパントをイオン注入する工程a)を含む、S iCの半導体層(2)へ不純物ドーパントを導入する方法において、イオン注入 工程a)はドーピングされた非晶質表面近接層(6)を形成するように実施する こと;及び工程a)の後で、表面近接層に続く半導体層の非注入下層の中にドー パントが拡散する高温で半導体層を焼鈍する工程b)を実施することを特徴とす る方法。 2.表面近接層(6)が高度にドーピングされて非晶質となる量でドーパント のイオン注入を行って表面近接層を注入工程で非晶質化する、請求項1記載の方 法。 3.注入工程においてドーパントをSiCの非晶質化限界未満の濃度で注入し 、次いで表面近接層(6)を不活性種の注入で非晶質化する、請求項1記載の方 法。 4.Ar、Si又はCを不活性種として注入する、請求項3記載の方法。 5.工程b)の焼鈍は、ドーパントが下層中に深く拡散して、拡散済みドーパ ントが導入された下層の領域(3)の厚さが注入済み表面近接層(6)の厚さよ りも厚くなる高温と時間とで実施する、請求項1〜4のいずれか1項に記載の方 法。 6.SiCの半導体層(2)は低度にドーピングされていて、第1の伝導型で あり、ドーパントは第2の逆伝導型であり、工程b)はグレードpn−接合が注 入済み表面近接層(6)外の下層中に形成するように実施する、請求項1〜5の いずれか1項に記載の方法。 7.P型導電性ドーパントを工程a)で注入する、請求項6記載の方法。 8.ホウ素イオンを工程a)で注入する、請求項7記載の方法。 9.アルミニウムイオンを工程a)で注入する、請求項7記載の方法。 10.工程a)は注入エネルギーを変えていくつかの副工程に分けて実施してい ろいろの深さのところで高濃度のドーパントを形成させ、高度にドーピングされ た非晶質表面近接層(6)をかなりの厚みのある容積で形成させる、請求項2又 は5〜9のいずれか1項に記載の方法。 11.工程a)の注入は、1015cm-2よりも高いドーパント表面濃度を形成させ る量で実施する、請求項2又は5〜10のいずれか1項に記載の方法。 12.工程a)の注入は、実質的に1016cm2以上のドーパント表面濃度を形成 させる量で実施する、請求項2又は5〜10のいずれか1項に記載の方法。 13.工程a)の注入は、1019cm-3よりも高いドーパント濃度を表面近接層( 6)中に形成させる量で実施する、請求項2又は5〜12のいずれか1項に記載 の方法。 14.工程a)の注入は、1020cm-3よりも高いドーパント濃度を表面近接層( 6)に形成させる量で実施する、請求項2又は5〜13のいずれか1項に記載の 方法。 15.工程a)の注入エネルギーは0.1μmよりも厚い厚さで注入表面近接層 (6)を形成させるように選択する、請求項1〜14のいずれか1項に記載の方 法。 16.半導体層は、注入中400K以下の温度に維持する、請求項1〜15のい ずれか1項に記載の方法。 17.半導体層は、1500℃以上の温度で焼鈍する、請求項1〜16のいずれ か1項に記載の方法。 18.半導体層は、1700℃以上の温度で焼鈍する、請求項1〜17のいずれ か1項に記載の方法。 19.請求項1〜18のいずれか1項に記載の方法を実施して形成したSiCの 半導体層を有する半導体デバイス。 20.注入済み焼鈍表面近接層がその接触点を形成する、請求項19記載のデバ イス。 21.SiC半導体層中へのドーパント拡散源として、SiCの半導体層の高度 にドーピングされた非晶質表面近接層(6)を使用する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9501310-8 | 1995-04-10 | ||
| SE9501310A SE9501310D0 (sv) | 1995-04-10 | 1995-04-10 | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| PCT/SE1996/000451 WO1996032738A1 (en) | 1995-04-10 | 1996-04-09 | A METHOD FOR INTRODUCTION OF AN IMPURITY DOPANT IN SiC, A SEMICONDUCTOR DEVICE FORMED BY THE METHOD AND A USE OF A HIGHLY DOPED AMORPHOUS LAYER AS A SOURCE FOR DOPANT DIFFUSION INTO SiC |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11503571A true JPH11503571A (ja) | 1999-03-26 |
Family
ID=20397897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8530948A Pending JPH11503571A (ja) | 1995-04-10 | 1996-04-09 | 不純物ドーパントのSiC中への導入方法、この方法で形成した半導体デバイス及びSiC中へのドーパント拡散源としての高度ドーピング非晶質層の使用 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5851908A (ja) |
| EP (1) | EP0820637A1 (ja) |
| JP (1) | JPH11503571A (ja) |
| SE (1) | SE9501310D0 (ja) |
| WO (1) | WO1996032738A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086529A (ja) * | 2001-09-12 | 2003-03-20 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2009049198A (ja) * | 2007-08-20 | 2009-03-05 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP2013232559A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US6100169A (en) * | 1998-06-08 | 2000-08-08 | Cree, Inc. | Methods of fabricating silicon carbide power devices by controlled annealing |
| US6107142A (en) * | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| JP4186337B2 (ja) * | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6429041B1 (en) | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US6391695B1 (en) * | 2000-08-07 | 2002-05-21 | Advanced Micro Devices, Inc. | Double-gate transistor formed in a thermal process |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US7275357B2 (en) * | 2004-03-30 | 2007-10-02 | Cnh America Llc | Cotton module program control using yield monitor signal |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| CN1326219C (zh) * | 2004-06-28 | 2007-07-11 | 中国科学院半导体研究所 | 降低磷离子注入[0001]取向的4h-碳化硅电阻率的方法 |
| US7476594B2 (en) * | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| JP4919700B2 (ja) * | 2005-05-20 | 2012-04-18 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| EP2631951B1 (en) | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP4935741B2 (ja) * | 2008-04-02 | 2012-05-23 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8796809B2 (en) | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
| US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| JP5601848B2 (ja) | 2010-02-09 | 2014-10-08 | 三菱電機株式会社 | SiC半導体装置の製造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| JP6042658B2 (ja) * | 2011-09-07 | 2016-12-14 | トヨタ自動車株式会社 | SiC半導体素子の製造方法 |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| CN103918079B (zh) | 2011-09-11 | 2017-10-31 | 科锐 | 包括具有改进布局的晶体管的高电流密度功率模块 |
| DE102017118864A1 (de) | 2017-08-18 | 2019-02-21 | Infineon Technologies Austria Ag | Leistungsdiode |
| CN111341651A (zh) * | 2020-03-11 | 2020-06-26 | 四川美阔电子科技有限公司 | 晶体管外延层制作方法 |
| CN113948375A (zh) * | 2020-07-16 | 2022-01-18 | 珠海格力电器股份有限公司 | 一种提高半导体有源区杂质激活率的方法及其应用 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3563817A (en) * | 1966-10-06 | 1971-02-16 | Westinghouse Electric Corp | Method of producing silicon carbide ultraviolet radiation detectors |
| US3629011A (en) * | 1967-09-11 | 1971-12-21 | Matsushita Electric Industrial Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| IT1209682B (it) * | 1985-12-23 | 1989-08-30 | Sgs Microelettronica Spa | Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima. |
| US5087576A (en) * | 1987-10-26 | 1992-02-11 | North Carolina State University | Implantation and electrical activation of dopants into monocrystalline silicon carbide |
| JPH0383332A (ja) * | 1989-08-28 | 1991-04-09 | Sharp Corp | 炭化珪素半導体装置の製造方法 |
| US5364810A (en) * | 1992-07-28 | 1994-11-15 | Motorola, Inc. | Methods of forming a vertical field-effect transistor and a semiconductor memory cell |
| US5286660A (en) * | 1992-12-24 | 1994-02-15 | Motorola, Inc. | Method for doping a semiconductor wafer having a diffusivity enhancement region |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5270244A (en) * | 1993-01-25 | 1993-12-14 | North Carolina State University At Raleigh | Method for forming an oxide-filled trench in silicon carbide |
| US5399883A (en) * | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
| SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
-
1995
- 1995-04-10 SE SE9501310A patent/SE9501310D0/xx unknown
- 1995-05-08 US US08/436,488 patent/US5851908A/en not_active Expired - Lifetime
-
1996
- 1996-04-09 EP EP96910271A patent/EP0820637A1/en not_active Withdrawn
- 1996-04-09 WO PCT/SE1996/000451 patent/WO1996032738A1/en not_active Application Discontinuation
- 1996-04-09 JP JP8530948A patent/JPH11503571A/ja active Pending
-
1998
- 1998-07-15 US US09/115,813 patent/US6096627A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086529A (ja) * | 2001-09-12 | 2003-03-20 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2009049198A (ja) * | 2007-08-20 | 2009-03-05 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
| JP2013232559A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996032738A1 (en) | 1996-10-17 |
| US6096627A (en) | 2000-08-01 |
| US5851908A (en) | 1998-12-22 |
| EP0820637A1 (en) | 1998-01-28 |
| SE9501310D0 (sv) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11503571A (ja) | 不純物ドーパントのSiC中への導入方法、この方法で形成した半導体デバイス及びSiC中へのドーパント拡散源としての高度ドーピング非晶質層の使用 | |
| US5710059A (en) | Method for producing a semiconductor device having a semiconductor layer of SiC by implanting | |
| US5804482A (en) | Method for producing a semiconductor device having a semiconductor layer of SiC | |
| US6083814A (en) | Method for producing a pn-junction for a semiconductor device of SiC | |
| JPH11500873A (ja) | SiGe層を具えた半導体電界効果デバイス | |
| JPH11503570A (ja) | マスキング段階を含んでなるSiCの半導体層を有する半導体装置の製法 | |
| JP2014056946A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6710419B2 (en) | Method of manufacturing a schottky device | |
| JP6961088B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100503905B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6703294B1 (en) | Method for producing a region doped with boron in a SiC-layer | |
| EP3602609B1 (en) | Method for p-type doping of silicon carbide by al/be co-implantation | |
| KR20020053713A (ko) | 반도체장치 | |
| JP5010589B2 (ja) | 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ | |
| JP3977676B2 (ja) | 半導体装置及びその製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US5849620A (en) | Method for producing a semiconductor device comprising an implantation step | |
| JP2004039842A (ja) | 半導体装置およびその製造方法 | |
| JPH08316164A (ja) | 半導体素子の作成方法 | |
| EP0890184B1 (en) | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| CN119866534A (zh) | 用于制造半导体本体的方法、半导体本体和功率半导体器件 | |
| EP0890187B1 (en) | A method for producing a semiconductor device by the use of an implanting step | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JP2017174963A (ja) | Soi基板の製造方法 |