[go: up one dir, main page]

JPWO2003007379A1 - 電子回路部品 - Google Patents

電子回路部品 Download PDF

Info

Publication number
JPWO2003007379A1
JPWO2003007379A1 JP2003513043A JP2003513043A JPWO2003007379A1 JP WO2003007379 A1 JPWO2003007379 A1 JP WO2003007379A1 JP 2003513043 A JP2003513043 A JP 2003513043A JP 2003513043 A JP2003513043 A JP 2003513043A JP WO2003007379 A1 JPWO2003007379 A1 JP WO2003007379A1
Authority
JP
Japan
Prior art keywords
electronic circuit
metal wiring
circuit component
organic insulating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003513043A
Other languages
English (en)
Inventor
佐藤 俊也
俊也 佐藤
雅彦 荻野
雅彦 荻野
崇夫 三輪
崇夫 三輪
内藤 孝
内藤  孝
孝 滑川
滑川  孝
生田目 俊秀
俊秀 生田目
元脇 成久
成久 元脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2003007379A1 publication Critical patent/JPWO2003007379A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01063Europium [Eu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01066Dysprosium [Dy]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

単体受動素子の基板実装によるモジュールの大型化,実装コストの上昇を改善し、信頼性が高く、製造歩留まりが良好で、かつコンデンサ,インダクタ,抵抗などの多様な電子部品を高密度で集積した小型で高性能な電子回路部品を低コストで提供する。絶縁性基板と、前記絶縁性基板上に設けられた面積の異なる複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。

Description

技術分野
本発明は電子部品及びその製造技術に関し、特に基板にガラスを用いた電子部品及びその製造に適用して有効な技術に関する。
背景技術
特開平8−255981号公報は、紫外線による感光性材料の露光処理を用いてガラス基板上に微細なヴィアホールや配線を形成する技術を開示している。この公報は、ガラス基板上にTi,Cr,Al,Ni,W,Mo,Ta,Cuなどの金属からなる光遮断膜を形成することによって、感光性材料の露光処理に際してガラス基板の上面と下面との間で紫外線の多重反射が生じるのを防いでいる。また、上記金属からなる光遮断膜の膜厚を3μm以上とすることによって、ガラス基板の熱伝導性を向上させている。
特開平9−321184号公報は、高配線密度の半導体チップと低配線密度のプリント配線基板とを接続するための接続基板およびその製造技術を開示している。この接続基板は、感光性ガラス基板からなり、その上面にはチップのバンプが接続される1層の配線が形成されている。また、基板の下面にはプリント配線基板の電極に接続される複数のバンプが形成されている。基板の上面の配線と下面のバンプとは、基板の上下面を貫通する孔を介して電気的に接続されている。これらの貫通孔はフォトリソグラフィ技術によって形成され、その内部にはメッキにより導体が埋め込まれる。
特開2000−124358号公報にはシリコン基板上に、MIM型の容量とスパイラルインダクタと薄膜抵抗とこれらを接続する金属配線とを配置し、さらにこの上にフリップチップ実装により能動素子を実装した高周波集積回路の技術を開示している。さらに同公報には詳細内容,効果などは記されていないが、ガラス基板を用いたという請求項も記されている。
特開平10−284694号公報では抵抗率が200Ω・cm以上の多結晶シリコン製基板上に電子回路を構成する技術が開示されている。
電子部品を実装するための配線基板には、ガラス繊維を含有するエポキシ樹脂(ガラエポ)やポリイミド樹脂などからなる樹脂基板にCu配線を形成したもの、あるいはAlN(窒化アルミニウム)やSiC(シリコンカーバイド)などからなるセラミック基板にW(タングステン)配線を形成したものが広く使用されている。
しかしながら、樹脂やセラミックといった配線材料は、半導体集積回路の製造に用いられているシリコン基板に比べると反りや寸法変動が大きく、フォトリソグラフィ技術を使ったマイクロメーター(μm)オーダーの微細配線やスルーホールを形成することができないため、電子部品を高密度に実装することは困難である。
一方、微細配線の形成に適したシリコン基板は、ガラエポ基板などに比べて高価なため、電子部品を実装するための配線基板としては汎用性が低く、用途が限定されてしまう。さらに単結晶シリコン基板は半導体であるためその上に形成したコンデンサ,インダクタなどの電子部品の効率を下げる要因となる。一方多結晶のシリコン基板はこの効率低下をある程度防ぐことができるが、やはり単結晶基板よりは高価なため、電子部品を実装するための配線基板としては汎用性が低く、用途が限定されてしまう。
ガラスは、樹脂やセラミックに比べて反りや寸法変動が小さく、かつシリコンに比べて安価であるという特長を備えていることから、電子部品を高密度に実装する基板の材料として好適であると考えられる。また、ガラス基板は良好な絶縁体であり、そのためその上に形成されたインダクタなどの素子は高い効率を有する。
しかし、特開2000−124358号公報にあるような通常のガラス基板は熱伝導性が悪く、比較的壊れやすいために、ガラス製基板と他の材料(Si)との間の熱膨張率差により、基板内にクラックや破損がしばしば発生し、その結果歩留まりが下がり、信頼性も下がることになる。
さらに、ガラス基板に電子部品を高密度に実装したり、ガラス基板を広汎な用途に使用したりするためには、樹脂やセラミックの配線基板で行われているように、外部接続端子となる電極を基板の裏面(電子部品実装面と反対側の面)から取り出す必要がある。
ガラス基板の裏面から外部接続端子を取り出すためには、ガラス基板に高い寸法精度で貫通孔を形成する技術が必要となるが、例えば前述した公報(特開平9−321184号)に記載されているような特殊な感光性ガラスを使用したのでは基板の製造コストが高くなってしまい、電子部品を実装するための配線基板としては用途が限られてしまう。
さらに、前述した公報(特開2000−124358号)にあるような基板上にコンデンサ,インダクタ,抵抗などの多様な電子部品を全て配置した場合では、集積した電子部品の大きさがかなり大きくなってしまう。
さらに、前記した公報では、ガラス基板上に形成した各構成要素がガラス基板の端面に露出した構成となっているため、電子部品をより大きなガラス基板からダイシングなどで切り出す際に、電子回路部品を構成する各層の界面領域に大きな機械的応力が加わった場合や、電子回路部品の実装時に印加される急激な温度変動に伴い各層の界面領域に大きな熱応力が加わった場合等においては、電子回路部品の端面に露出している基板と各層の界面領城にそれらの応力が集中的に加わり、それによって各層の界面領域が剥離するようになって、電子回路部品が破損してしまうことがある。
このように、既知のこの種の電子回路部品は、必ずしも高い信頼性を得ることができないものであり、しかも、必ずしも高い製造歩留まりを得ることが難しいものであった。
本発明の目的は、コンデンサ,インダクタおよび抵抗などの多様な電子部品を高性能かつ高密度で集積した電子回路部品を提供することにある。
発明の開示
前記目的を達成するため、電子回路部品において、絶縁性基板と、前記絶縁性基板上に設けられた面積の異なる複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、絶縁性基板と、前記絶縁性基板上に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記電極の端部以外の部分に設けられた接続部と、前記素子及び前記接続部を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、絶縁性基板と、前記絶縁性基板上に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部でありかつ格子状に配列された金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で集積し、接続基板などの他部品との接続が容易な電子回路部品を得ることができる。さらに前記目的を達成するため、電子回路部品において、絶縁性基板と、前記絶縁性基板上に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の有機絶縁性材と、を有することで、製造歩留まりが良好で、かつ各素子の必要高周波特性に適した有機絶縁性材を選択することでコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で高性能に集積した電子回路部品を得ることができる。
前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた面積の異なる複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記電極の端部以外の部分に設けられた接続部と、前記素子及び前記接続部を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部でありかつ格子状に配列された金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で集積し、接続基板などの他部品との接続が容易な電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の有機絶縁材と、を有することで、製造歩留まりが良好で、かつ各素子の必要高周波特性に適した有機絶縁性材を選択することでコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で高性能に集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記絶縁性基板の主面に設けられた前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の第1の有機絶縁材と、前記絶縁性基板の副主面に設けられた前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の第2の有機絶縁材と、を有することで、製造歩留まりが良好で、かつ各素子の必要高周波特性に適した有機絶縁性材を選択することでコンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で高性能に集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部でありかつ前記インダクタ素子と異なる面に設けられた金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつ電子部品が搭載される基板などからインダクタ素子への影響を減少させることができ、コンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で高性能に集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、電子回路部品において、所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導電性物質及び核形成物質及びガラスからなる導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することで、製造歩留まりが良好で、かつ基板両面の電気的導通を確実にとることができ、コンデンサ、インダクタ、抵抗などの多様な電子部品を高密度で高性能に集積した電子回路部品を得ることができる。
さらに前記目的を達成するため、複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子と前記絶縁性基板との距離が異なることにより、コンデンサ、インダクタ、抵抗など素子をより高密度に集積することができる。
さらに前記目的を達成するため、絶縁性基板にガラス基板を用いることで、ガラス基板の低コスト、高い平滑性、高い絶縁性、低い誘電正接のため、より低コストで高性能な電子回路部品を得ることができる。
さらに前記目的を達成するため、有機絶縁材に感光性有機絶縁材を用いることで、製造時のプロセスが削減され、製造コストが低減できるため、より低コストな電子回路部品を得ることができる。
さらに前記目的を達成するため、有機絶縁材が一般式
【化1】で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物であることにより、前記低誘電正接樹脂組成物の安価で低い誘電率、誘電正接のため、より高性能で高効率な電子回路部品を安価に得ることができる。
【化1】
Figure 2003007379
(但し、Rは置換基を有していても良い炭化水素骨格を現わし、R1は水素,メチル,エチルの何れかを現わし,mは1から4,nは2以上の整数を現わす。)
さらに前記目的を達成するため、有機絶縁材がポリイミド樹脂であることにより、ポリイミドの高い熱安定性のため、信頼性の高い電子回路部品を得ることができる。
さらに前記目的を達成するため、有機絶縁材がBCB(ベンゾシクロブテン)であることにより、BCBの低い誘電率、誘電正接のため、より高性能で高効率な電子回路部品を得ることができる。
さらに前記目的を達成するため、誘電体材料がTa、Mg、Srのいずれかの酸化物であるにより、Ta、Mg、Srの安価かつ安定性の高い特性により、安価で信頼性の高い高性能な電子回路部品を得ることができる。また、誘電体材料として、Taの酸化物を用いた場合には絶縁耐圧を向上することができ、Mgの酸化物を用いた場合にはQ値を向上することができ、Srの酸化物を用いた場合には高εとすることができる。なお、Q値とは共鳴の鋭さ(周波数選択性)を表す量で下式で定義される。
Q=ω(蓄積エネルギー)/(損失)=Im(Z)/Re(Z)
ここで、Im(Z)およびRe(Z)はそれぞれ素子の1ポート(端子対)インピーダンスの虚数成分と実数成分である。
本発明のコンデンサ素子とは2つの金属電極で無機材料からなる誘電体材料を挟んだ構造の1つあるいは複数のコンデンサ素子と、2つの金属電極で有機材料からなる誘電体材料を挟んだ構造の1つあるいは複数のコンデンサ素子とからなる。さらにコンデンサ素子がガラス基板に近接する側の金属電極の端部が誘電体材料以外の絶縁体で覆われていることが好ましい。
金属電極は電気抵抗の低い導電性材料が好ましい。具体的には金,銅,ニッケル,アルミニウム,プラチナ,タングステン,モリブデン,鉄,ニオブ,チタン,ニッケル/クロム合金,鉄/ニッケル/クロム合金,窒化タンタル等が挙げられる。特に銅は電気抵抗が小さく好ましい。また、金属電極表面は平坦であることが必要で、表面の凹凸が誘電体材料厚さの1/25以下であることが好ましい。また、下部電極を高融点の金属材料とすれば、誘電体形成の際にレーザ加工や高温焼成が可能となり、高性能化(高εの誘電体材料が適用可能),製造歩留まりの向上を図ることができる。金属電極の形成方法としては前記導電性材料を所定の膜厚に成膜した後、レジストパターンを形成しドライまたはウエットエッチングにより形成するほか、レジストパターンを形成後、電解または無電解メッキにより形成してもよい。金属電極やその他の配線の形成方法に関し、めっき法を用いた場合には厚膜配線が可能なため低抵抗化、高効率化および高性能化を図ることができる。また、スパッタ法を用いた場合には、微細パターンを形成することが可能なため、微細化、小型化、高性能化を図ることができる。
さらに無機材料とは一般にコンデンサ用誘電体材料として用いられているものであれば制限はなく、例えばTa,Mg,Sr等の酸化物が挙げられる。具体的にはTa,BsT(Ba(x)Sr(1−x)TiO(3),0<x<1),SrTiO,TiO,MnO,Y,SnO,MgTiOなどの酸化物の他、バリウムチタン酸化合物やバリウムチタン酸化合物にジルコニウムや錫をドープした化合物,WO,SrO、混合されたバリウム/ストロンチウムの酸化物、BaWO,CeOなどが挙げられる。その形成法も特に制限はなく、スパッタ法,プラズマCVD法などのドライ法,陽極酸化法などのウェット法を用いることもできる。その形成法も特に制限はなく、スパッタ法,プラズマCVD法などのドライ法,陽極酸化法などのウェット法を用いることもできる。スパッタ法、エッチング法などのドライ法による誘電体形成では、微細パターンが可能となり微細化、小型化、高性能化の点で有効である。また、ゾルゲル法、陽極酸化法などのウェット法による誘電体形成では、プロセスの簡略化が可能となり低コスト化に有効である。
さらに、有機材料とは一般に半導体用途に用いられる有機材料であれば特に制限はなく、熱硬化性あるいは熱可塑性いずれであっても良い。例えば、ポリイミド,ポリカーボネート,ポリエステル,ポリテトラフロロエチレン,ポリエチレン,ポリプロピレン,ポリビニリデンフロリド,酢酸セルロース,ポリスルフォン,ポリアクリロニトリル,ポリアミド,ポリアミドイミド,エポキシ,マレイミド,フェノール,シアネート,ポリオレフィン,ポリウレタン及びこれらの化合物を用いることができる。これら化合物にアクリルゴム,シリコーンゴム,ニトリルブタジエンゴムなどのゴム成分や、ポリイミドフィラなどの有機化合物フィラやシリカなどの無機フィラを加えた混合物を用いてもよい。さらには上記材料を含む感光性材料により形成されていてもよい。感光性絶縁材料を用いた場合には、絶縁材上にレジストを形成する工程が省けるため製造歩留まりの向上を図ることできる。また、微細加工も可能となり小型化ができる。
特にポリイミド樹脂は耐熱性や耐薬品性に優れ、感光性を付与されたものは加工性にも優れており好ましい。また、ベンゾシクロブテン樹脂は誘電正接が低く高周波部品として本発明のコンデンサを使用する場合に好ましい。同様に一般式(化1)で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物も、伝送ロスが低減され好ましい。この樹脂組成物のスチレン基間を結合する骨格にはメチレン,エチレンなどのアルキレン基を含む炭化水素骨格が好ましい。具体的に1,2−ビス(p−ビフェニル)エタン、1,2−ビス(m−ビフェニル)エタンおよびその類似体,側鎖にビニル基を有するジビニルベンゼンの単独重合体,スチレン等との共重合体等のオリゴマーが挙げられる。
【化1】
Figure 2003007379
(但し、Rは置換基を有していても良い炭化水素骨格を現わし、Rは水素,メチル,エチルの何れかを現わし、mは1から4、nは2以上の整数を現わす。)
さらに上記有機絶縁材は応力緩衝材としての機能を持たせても良い。具体的にはフッ素ゴム,シリコーンゴム,フッ化シリコーンゴム,アクリルゴム,水素化ニトリルゴム,エチレンプロピレンゴム,クロロスルホン化ポリスチレン,エピクロルヒドリンゴム,ブチルゴム,ウレタンゴムや、ポリカーボネート/アクリロニトリルブタジエンスチレンアロイ,ポリシロキサンジメチレンテレフタレート/ポリエチレンテレフタレート共重合ポリブチレンテレフタレート/ポリカーボネートアロイ,ポリテトラフルオロエチレン,フロリネイテッドエチレンプロピレン,ポリアリレート,ポリアミド/アクリロニトリルブタジエンスチレンアロイ,変性エポキシ,変性ポリオレフィン,シロキサン変性ポリアミドイミド等が挙げられる。さらにその形成法としては、印刷法,インクジェット法,電子写真法等のパターン印刷法や、フィルム貼り付け法,スピンコート法等で有機絶縁材を形成した後フォト工程やレーザ等でパターンを形成する方法や、それらを組み合わせた方法がある。
この他にもエポキシ樹脂,不飽和ポリエステル樹脂,エポキシイソシアネート樹脂,マレイミド樹脂,マレイミドエポキシ樹脂,シアン酸エステル樹脂,シアン酸エステルエポキシ樹脂,シアン酸エステルマレイミド樹脂,フェノール樹脂,ジアリルフタレート樹脂,ウレタン樹脂,シアナミド樹脂,マレイミドシアナミド樹脂等の各種熱硬化性樹脂や上記樹脂を2種以上組み合わせた材料やさらに無機フィラー等を配合した材料でも良い。また、上記樹脂に感光性を付与し所定の露光現像プロセスにより応力緩衝層の形状をコントロールすることも可能である。
また、本発明の有機絶縁材としては、層間で異なる絶縁材料を用いても良い。このように層間で異なる絶縁材料とすれば、低損失が必要な部分や耐薬品性が必要な部分等の必要な特性の材料を適材適所で選択することができ高性能化を図ることが可能である。また、絶縁性基板を挟んで両面に有機絶縁材を形成した場合、面間で異なる絶縁材料を用いても同様の効果を得ることが可能である。
本発明のインダクタ素子とは、いわゆる誘導性回路要素であれば特に制限はなく、例えば平面に形成されたスパイラル型、さらにはそれを複数個重ねたもの、あるいはソレノイド型などが用いられる。またそのインダクタンスは10nH/mm〜100nH/mmのものが適当である。
さらにインダクタ素子および金属配線とは同一の素材であっても異なる素材であっても良く、電気伝導性、および周囲の材料との接着性,形成法などによって適宜選択される。さらにその形成方法も特に制限されるものではない。例えばスパッタ法などを用いてCuを形成しても良く、周囲の材料との接着性を考慮してその界面にTi,Crなどを形成しても良い。更にスパッタ法などで種膜となる薄膜をCu等で形成した後、電解めっき法などで形成してもかまわない。さらに配線およびインダクタ素子のパターンニング法としては、エッチング法,リフトオフ法などの一般の配線パターンニング法を用いることができる。また、Agなどの金属を含有する樹脂ペーストを用いて印刷法などで形成しても良い。さらに、前記無機誘電体の形成温度が高い場合には、Ptなどの耐酸化性,耐熱性の高い金属を用いることもできる。インダクタを形成する際、インダクタの配線幅に対し、インダクタを構成する配線と配線との間の距離を小さくすれば、インダクタの中心部分の空間を広くとることができ、高効率化,高性能化を図ることができる。
本発明の抵抗素子とは、2つの金属電極で抵抗材料を挟んだ構造であり、抵抗材料としては一般に抵抗体材料として用いられているものであれば特に制限はなく、例えばCrSi,TiNなどが用いられる。その形成法も特に制限はなく、例えばスパッタ法,プラズマCVD法などが用いられる。また、抵抗素子を最下層に形成すれば、絶縁材の硬化温度よりも高い温度で焼結が可能なため、製造歩留まり向上、低コスト化の点で有効である。
本発明の絶縁性基板とは各素子の効率を落とさないよう、絶縁性の高い材料であれば特に制限はない。更に本発明のガラス基板とは各素子の効率を落とさないよう、絶縁性の高いガラス基板であれば特に制限はなく、強度,加工性などを考慮して選択される。特にSc,Y,La,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luの群から選ばれた少なくとも1種の希土類元素を含有することが望ましい。さらには、希土類元素はLn(Lnは希土類元素)の酸化物換算で、ガラス全体に対して0.5〜20重量%含有し、他の成分としてSiO:40〜80重量%,B:0〜20重量%,RO(Rはアルカリ金属):0〜20重量%,RO(Rはアルカリ土類金属):0〜20重量%,Al:0〜17重量%を含み、かつRO+RO:10〜30重量%であることが望ましい。こうすることでガラス基板の強度が大幅に向上し加工性も格段に良好となる。
本発明における貫通孔はその形状が2つの開孔直径R1,R2(R1≧R2)とガラス基板の厚さtとの関係が
70≦tan−1(t/(R1−R2))≦80
であることが望ましく、開孔の直径R1,R2、および基板上における配置状況、基板の厚さは実装あるいは集積する素子及び配線の大きさに応じて適宜選択することができる。
更にその形成法はガラス基板に大きな物理的あるいは化学的損傷を与えないものであれば特に制限されない。既知の穴あけ技術を用いることができる。例えばマイクロサンドブラスト法,化学エッチング法,レーザ加工法,感光性ガラスを用いた感光処理法などがある。いずれの方法を用いても、前記したように開口部あるいは貫通孔内部のチッピングやクラックなどの物理的あるいは化学的損傷を与えない方法であることが重要である。
なお、上記貫通孔形成法でチッピングやクラックなどの物理的あるいは化学的損傷が発生した場合でも、それを修復することにより基板として使用することができる。例えばフッ酸などでチッピングあるいはクラックが発生したガラス表面をエッチングして損傷を除去する方法や、ガラスのゾルゲル液でクラックなどを埋める方法や、ガラス基板材料の軟化点近傍で加熱処理をする方法などがある。損傷部分を除去あるいは封止することができる方法であれば特に限定されないことは言うまでもない。
さらに本発明の絶縁性基板に設けられた貫通孔内部に形成された導体部は、絶縁性基板の主面側および副主面側にある金属配線あるいは素子を電気的に導通できれば特に制限はなく、例えば導電性物質及び核形成物質及びガラスからなる導電性物質で形成してもよい。また、ガラス基板両側にある回路部を電気的に接続できるものであれば特に制限はなく、電気伝導性、および周囲の材料との接着性,形成法などによって適宜選択される。さらにその形成方法も特に制限されるものではない。例えばスパッタ法などを用いて貫通孔の壁面にCuなどの導体層を形成しても良く、周囲の材料との接着性を考慮してその界面にTi,Crなどを形成しても良い。更にスパッタ法などで種膜となる薄膜をCu等で形成した後、電解めっき法などで形成してもかまわない。また、無電解めっき法を用いてもかまわない。さらには貫通孔内部にAgなどの金属を含有する樹脂ペーストを埋め込んでもよい。
本発明の電極の端部以外の部分に設けられた接続部はその上部の金属配線部と電気的に導通されていれば特に制限はなく、電極を覆う有機絶縁材にエッチング法などで貫通孔を開けた後、めっきなどで上部の金属配線層とともに形成してもよい。さらには貫通孔の形成法としては、有機絶縁材に感光性ポリイミドやBCBなどの感光性有機絶縁材を用いてフォトマスク法により形成してもよい。
本発明の各素子の配置は特に制限はないが、各素子のカップリングによる寄生容量の発生による性能の低下、及び求められる電子回路部品の大きさに基づくその集積度に応じて、各素子の配置を適宜設計する必要がある。
たとえば小型化をさほど必要としない電子回路部品であれば、各素子は同一面上に並べる、あるいは各層間の距離を大きくして各素子間の影響を小さくすることが必要である。設置面すなわちグランド層を設けるのも一つの方法である。
また、より小型化を求めるのならば、基板の両面に各素子を形成することで集積度を上げ、より小型化することができる。
さらに小型化するためには、多数の面上に各素子を形成し、積層構造とすることでより小型化することができる。
また、ガラス基板を挟んで各素子を分けて配置することで、作成上のプロセスが簡便になり、安価な電子回路部品を得ることができる。また、各素子の距離が大きくとれることで、カップリングによる寄生容量の増加を防ぐことができる。
本発明における電子回路部品においては、外部との電気的接続をとるための外部電極が金属端子部上に形成されている必要は特にはないが、必要であれば形成することができる。外部電極は本発明による電子回路部品が搭載される基板や半導体素子と電気的に接続するための導電体で、例えば具体的には錫,亜鉛,鉛、を含む半田合金,銀,銅又は金あるいはそれらを金で被覆しボール状に形成したものが用いられる。これ以外にモリブデン,ニッケル,銅,白金,チタンなどの1つあるいはこれらを2つ以上組み合わせた合金もしくは2つ以上の多重膜とした構造の端子でもよい。また、その形成法もボール上の電極をマスクなどを用いて転写する方法、パターン印刷する方法など、従来公知の方法ならすべて用いることができる。
発明を実施するための最良の形態
以下、本発明を実施例により具体的に説明する。なお、本発明を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
(実施例1)
図1は本発明の一実施例である電子回路部品の断面図である。図1において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図1において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子3は全て下部電極3a,誘電体材料3b,上部電極3cからなる3層構造である。下部電極3aはCu、誘電体材料3bはTaの酸化物、上部電極3cはCuで構成される。
インダクタ素子4はスパイラル型のインダクタであり、上記コンデンサ素子3の上部電極3aと同一面に形成され、その材料はCuである。
抵抗素子5は抵抗体5bと電極5aおよび5cから構成される。抵抗体5bはTaとTiの化合物であり、電極5aおよび5cはCuからなる。
図1において6はプリント基板などの実装基板との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図1の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口したこのポリイミドを窒素雰囲気中で250℃/2時聞硬化させ10μmの有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し、上部電極及び抵抗体電極及びインダクタ素子を形成した。
この上部電極及び抵抗体電極及びインダクタ素子が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
この有機絶縁材表面に金属端子部を形成するため電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にネガ型液状レジスト材PMER−N−CA1000(東京応化製)をスピンコートしプリベークの後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきにより10μmのめっき膜を形成した後バリア層として更に2μmの電気ニッケルめっき膜を形成した。最後にレジストを剥離し、電気めっき種膜を剥離し、配線および金属端子部を形成した。
この金属端子部が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
このように、従来単体部品で搭載していたインダクタ,コンデンサ,抵抗などの受動素子を基板上に集積化することで、実装面積を半分にすることができ、より小型にすることができる。さらには基板に絶縁性の高いガラスを用いることで、各素子の効率の低下を防ぐことができ、従来のシリコン基板を用いたものと比較して約5倍の効率が得られる。さらにはシリコン基板を用いたものの半分のコストで製造できる。
さらには、コンデンサ,インダクタ,抵抗などの受動素子をガラス基板の端部よりも内側に形成することにより、電子回路部品の切断時や電子回路部品の実装時に集中的な応力が加わる構成部分をその応力に耐え得るようにし、応力の印加に伴う電子回路部品の破損の発生を大幅に低減させ、信頼性が高く、製造歩留まりが良好な電子回路部品を得ることができる。
なお、図1は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例2)
実施例2として、実施例1で用いた図1のガラス基板1に代えて、次のガラス基板を用いた。本実施例のガラス基板の組成は、Sc,Y,La,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luの群から選ばれた少なくとも1種の希土類元素をLn(Lnは希土類元素)の酸化物換算で、ガラス全体に対して0.5〜20重量%含有し、他の成分としてSiO:40〜80重量%,B:0〜20重量%、RO(Rはアルカリ金属):0〜20重量%,RO(Rはアルカリ土類金属):0〜20重量%,Al:0〜17重量%を含み、かつRO+RO:10〜30重量%含有している。またその厚さは実施例1と同様0.5mmである。
また、本実施例においてガラス基板1以外の部分は実施例1と同様である。
また、本実施例の電子回路部品の製造方法は、実施例1と同様である。
実施例1で用いたガラス基板(日本電気ガラス,BLC)と実施例2で用いたガラス基板の抗折強度はそれぞれ200MPa,300MPaである。抗折強度は4点曲げで計った値であり、サンプルの形状は10mm×36mm×0.5mmである。このことからわかるように実施例2で用いたガラス基板は実施例1で用いたガラス基板の約2倍の強度を持つ。
したがって実施例2の電子回路部品は、耐衝撃性などの信頼性がより高いものに成る。
このように、Sc,Y,La,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luの群から選ばれた少なくとも1種の希土類元素をLn(Lnは希土類元素)の酸化物換算で、ガラス全体に対して0.5〜20重量%含有し、他の成分としてSiO:40〜80重量%,B:0〜20重量%,RO(Rはアルカリ金属):0〜20重量%,RO(Rはアルカリ土類金属):0〜20重量%,Al:0〜17重量%を含み、かつRO+RO:10〜30重量%含有しているガラス基板を用いることで、実施例1による効果に加え、より信頼性の高い電子回路部品を得ることができる。
(実施例3)
実施例3では有機絶縁材2として、実施例1で用いた感光性ポリイミドに代えてBCB(サイクロテン4026,ダウケミカル製)を用いている。本実施例において有機絶縁材2以外は実施例1と同様である
また、本実施例の電子回路部品の製造方法は、実施例1と同様である。
BCBの誘電率は2.65、誘電正接は0.003であり、感光性ポリイミドの3.5,0.01と比較してより小さい。
したがって電子回路の周囲を覆う絶縁層にBCBを用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を低減することができる。
このように、本発明の有機絶縁材にBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、実施例1による効果に加え、信号の通過損失の小さな電子回路部品を得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
(実施例4)
実施例4では有機絶縁材2として、実施例1で用いた感光性ポリイミドに代えて、上記一般式(化1)で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物を用いている。本実施例において有機絶縁材2以外は実施例1と同様である。
また、本実施例の電子回路部品の製造方法は、後述する前記低誘電正接樹脂組成物の形成法以外は実施例1と同様である。
前記低誘電正接樹脂組成物の形成は以下のようにして行った。合成した1,2−ビス(ビニルフェニル)エタンを30重量部と環状ポリオレフィンZeonex480(日本ゼオン製)を70重量部、硬化触媒パーヘキシン25Bを0.3重量部の3種の原料をキシレン溶媒中に固形分が38%になるように溶解しワニスを作成した。
このワニスをスピンコートにより塗布し、ホットプレート上で120℃/2分の後200℃/5分のステップキュアを行い10μmの絶縁体を形成した。この上にポジ型液状レジストOFPR800,500cpをスピンコートし乾燥した後、露光,現像工程を経て開口端部が下部電極端部よりも20μm内側になるように開口したレジストマスクを形成した。次にCFで上記低誘電正接樹脂組成物をドライエッチングし、下部電極上の誘電体を露出させた。最後にレジストを剥離した。
低誘電正接樹脂組成物の誘電率は2.45、誘電正接は0.0015であり、感光性ポリイミドの3.5,0.002と比較してより小さい。さらに、BCBの2.65,0.003と比較しても小さい。
さらに、価格は2万円/kgでありBCBの23万円/kgと比較して約1/10である。
したがって電子回路の周囲を覆う絶縁層に前記低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができる。
このように、本発明の有機絶縁材に前記低誘電正接樹脂組成物を用いることで、回路の導体損失及び誘電損失が小さくなり、実施例1による効果に加え、信号の通過損失の小さな電子回路部品を安価に得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
(実施例5)
図2は本発明の一実施例である電子回路部品の断面図である。図2において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図2において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子は、Cuでできた下部電極3a、Taの酸化物でできた誘電体材料3b、Cuでできた上部電極3cからなる3層構造のコンデンサ素子3と、Cuでできた下部電極3′a、ポリイミドでできた誘電体材料3′b、Cuでできた上部電極3′cからなる3層構造のコンデンサ素子3′とからなる。
インダクタ素子4はスパイラル型のインダクタであり、その材料はCuである。
抵抗素子5は抵抗体5bと電極5aおよび5cから構成される。抵抗体5bはTaとTiの化合物であり、電極5aおよび5cはCuからなる。
図2において6はプリント基板などの実装基板との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図2の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光,現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離,スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
次にガラス基板上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極3a上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極13a上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。この工程において、下部電極3′a上に形成された有機絶縁材(ポリイミド)は、コンデンサ素子3′の誘電体材料3′bとなる。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し、上部電極及び抵抗体電極及びインダクタ素子を形成した。
この上部電極及び抵抗体電極及びインダクタ素子が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
この有機絶縁材表面に金属端子部を形成するため電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にネガ型液状レジスト材PMER−N−CA1000(東京応化製)をスピンコートしプリベークの後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきにより10μmのめっき膜を形成した後バリア層として更に2μmの電気ニッケルめっき膜を形成した。最後にレジストを剥離し、電気めっき種膜を剥離し、配線および金属端子部を形成した。
この金属端子部が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例では、Taの酸化物などの誘電率の高い無機材料とともに、ポリイミドなどの誘電率の低い有機材料を誘電体材料として用いることで、より容量値の小さなコンデンサを精度良く作成することができ、回路の信頼性を向上し、対応できる容量値の範囲を広げることができる。かつ、誘電体材料を素子周囲を覆う絶縁材と同じ材料とすることで、実施例1による効果に加え、より簡便で安価なプロセスで製造することができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
また、有機絶縁材に実施例3のBCBを用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を低減することができる。
また、有機絶縁材に実施例4の低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができる。
なお、図2は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例6)
図3は本発明の一実施例である電子回路部品の断面図である。図3において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図3において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成きれるコンデンサ素子は、Cuでできた下部電極3a、Taの酸化物でできた誘電体材料3b、Cuでできた上部電極3cからなる3層構造のコンデンサ素子3と、Cuでできた下部電極3′a、ポリイミドでできた誘電体材料3′b、Cuでできた上部電極3′cからなる3層構造のコンデンサ素子3′とからなる。さらに上部電極上には上層の配線と接続するための接続部8が設けられている。
インダクタ素子4はスパイラル型のインダクタでありその材料はCuである。
抵抗素子5は抵抗体5bと電極5aおよび5cから構成される。抵抗体5bはTaとTiの化合物であり、電極5aおよび5cはCuからなる。
図3において6はプリント基板などの実装基板との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
さらに図4は図3中のコンデンサ素子の部分を示したものである。図4のコンデンサでは、誘電体材料3bを下部電極3cの側面を覆うように形成し、上下電極間のリーク不良の低減を図っている。上部電極3aは下部電極3cよりも小さい面積で形成されているため、コンデンサの容量は上部電極の面積に依存する。上部電極3cと上層の配線との接続は、図4に示したように上部電極3cの端部以外の部分から有機絶縁材2のビアホールを介して上層へ配線を引き出し接続を行っている。上部電極の側面から配線を引き出し接続を行った場合には、下部電極と対向する配線の引き出し部の面積についてもコンデンサの容量となってしまうため、コンデンサを形成する際、細かな精度が要求される。これに対し、図4に示したような接続部8とすることにより、接続部はコンデンサの容量には関係しないため、より精度の高いコンデンサを形成することが可能となる。
次に図3の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光,現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離,スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
次にガラス基板上スパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し抵抗体電極を形成した。
この抵抗体電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層門接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去しインダクタ素子及び配線及び金属端子を形成した。
この金属端子部インダクタ素子及び配線及びが形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例では、コンデンサ素子及びインダクタ素子および抵抗素子がそれぞれガラス基板表面から異なる複数の距離で配置されていることにより、より高密度で各素子を集積することができ、実施例5による効果に加え、より小型な電子回路部品を得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図3は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例7)
実施例7として、図5に示すLCフィルタ回路を1チップ化した電子回路部品の例を示す。図6は本実施例の電子回路部品の断面図である。図7は本実施例の電子回路部品の分解図である。また、図7の分解図で示した各層ごとの平面図を図8〜14に示す。なお、図6の断面図は、図8〜14における点線A−A‘の断面を示したものである。
図6及び7において、26はガラス基板(日本電気ガラス、BLC)であり、その厚さは0.5mm、大きさは2mm×2mmである。27はCuでできた下部電極層であり、図8がその平面図である。28はTaの酸化物でできた誘電体層であり、図9がその平面図である。29は有機絶縁層であり、図10がその平面図である。30はインダクタ層と上部電極を兼ねた層であり、図11がその平面図である。31は有機絶縁層であり、図12がその平面図である。32は配線及び外部との接続を果たす電極層であり、図13がその平面図である。33は有機絶縁体でできた表面保護層であり、図14がその平面図である。34ははんだボールの外部電極である。Cuでできた下部電極層27、インダクタ層と上部電極を兼ねた層30、配線及び外部との接続を果たす電極層32とはそれぞれの層間にある有機絶縁層29および31にあるビアホールにて接続されている。
次に本実施例の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板26にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極層27を形成した。下部電極層27は、コンデンサ素子の下部電極及び配線を兼ねている。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、下部電極上にスパッタ法によりTa2O5を500nmの厚さに成膜した。このTa2O5上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥、露光、現像工程をへて誘電体材料のレジストマスクを形成した。次にCF4を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体層28を形成した。この際、誘電体層28は下部電極の側面を覆うように形成されている。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光、現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁層29を形成した。また、有機絶縁層29には下部電極層27とその上層の配線とを接続するためのビアホールが形成されている。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極及びインダクタ素子30を形成した。ここで、上部電極とインダクタ素子を同一層に形成することにより、インダクタ素子とコンデンサ素子との距離を短縮することができ、小型化、低ノイズ化、高効率化及び高性能化を図っている。また本実施例では、図11の平面図で示したように、インダクタ素子の領域内にもコンデンサ素子を形成している。このような配置とすることで、インダクタ素子とコンデンサ素子との距離の短縮と電子部品におけるコンデンサ素子の占有面積を節約することができ電子部品の小型化を可能としている。
この上部電極及びインダクタ素子30が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁層31を形成した。ここで、上部電極と上層との層間接続するための開口部を上部電極の形成面内に位置するように形成することで、コンデンサ素子の上部電極面積のコントロールを容易にし、コンデンサ素子の精度向上を図っている。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し配線及び外部電極層32を形成した。
この配線及び外部電極層32が形成された面に感光性ポリイミド感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像してはんだボールを形成するための開口部を形成し、250℃/1h硬化して有機絶縁層33を形成した。
上記配線及び外部電極表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極34を形成した。外部電極34は外部配線基板等へのマウントを容易にするため、図7に示したように格子状に配列されている。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
このように従来単体部品により形成されていたLCフィルタ回路を基板上に集積化することで、小型化、低抵抗・低インダクタンス化及び低ノイズ化の向上を図ることが可能となる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図5は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例8)
図15は本発明の一実施例である電子回路部品の断面図である。図15において1はガラス基板(日本電気ガラス、BLC)であり、その厚さは0.5mmである。
図15において2は有機絶縁材であり、感光性ポリイミド(日立化成、HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子は、Cuでできた下部電極3a、Taの酸化物でできた誘電体材料3b、Cuでできた上部電極3cからなる3層構造のコンデンサ素子3と、Cuでできた下部電極3′a、ポリイミドでできた誘電体材料3′b、Cuでできた上部電極3′cからなる3層構造のコンデンサ素子3′とからなる。さらに上部電極上には上部配線と接続するための接続部8が設けられている。
インダクタ素子4はスパイラル型のインダクタでありその材料はCuである。
抵抗素子5は抵抗体5aと電極5bおよび5cから構成される。抵抗体はTaとTiの化合物であり、電極5bおよび5cはCuからなる。
図15において9は応力緩衝機能を持った有機絶縁材であり、ポリイミド微小粒子を分散させた液状ポリイミド材料(日立化成、GH−P500)を用いている。
図15において6はプリント基板などの実装基板との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図15の電子回路部品について、その製造方法を述べる。0.5mm厚のガラス基板にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTa2O5を500nmの厚さに成膜した。このTa2O5上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥、露光、現像工程をへて誘電体材料のレジストマスクを形成した。次にCF4を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光、現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光、現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCF4ドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し抵抗体電極を形成した。
この抵抗体電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去しインダクタ素子及び配線を形成した。
その後、ポリイミド微小粒子を分散させた液状ポリイミド材料GH−P500(日立化成)をマスクを用いて印刷塗布し、ホットプレート上で200℃/25分、恒温槽中で250℃/60分硬化して応力緩衝機能を持った有機絶縁材を形成した。次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し配線及び金属端子部を形成した。この配線及び金属端子部が形成された面に感光性ポリイミド感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像してはんだボールを形成するための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例では、金属端子部6の直下に応力緩衝機能を持った有機絶縁材を形成したことにより、プリント基板などの実装基板に接続した際、半導体接続基板と実装基板との熱膨張率の違いにより金属端子部6およびはんだボール7に加わる熱応力を緩和することができる。これにより、実施例6による効果に加え、耐温度サイクル性に優れた半導体接続基板を得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図15は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例9)
図16は本発明の一実施例である電子回路部品の断面図である。図16において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図16において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子3は全て下部電極3a,誘電体材料3b,上部電極3cからなる3層構造である。下部電極3aはCu、誘電体材料3bはTaの酸化物、上部電極3cはCuで構成される。
インダクタ素子4はスパイラル型のインダクタであり、上記コンデンサ素子3の上部電極3aと同一面に形成され、その材料はCuである。
抵抗素子5は抵抗体5bと電極5aおよび5cから構成される。抵抗体5bはTaとTiの化合物であり、電極5aおよび5cはCuからなる。
図16において12は有機絶縁体であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材12の内部に構成されるコンデンサ素子13は全て下部電極13a,誘電体材料13b,上部電極13cからなる3層構造である。下部電極13aはCu、誘電体材料13bはTaの酸化物、上部電極13cはCuで構成される。
インダクタ素子14はスパイラル型のインダクタであり、上記コンデンサ素子13の上部電極13aと同一面に形成され、その材料はCuである。
抵抗素子15は抵抗体15bと電極15aおよび15cから構成される。抵抗体15bはTaとTiの化合物であり、電極15aおよび15cはCuからなる。
図16において有機絶縁体2および12の内部に構成される各素子は、ガラス基板1内に設けられた貫通孔20に充填された導体部21を介して電気的に接続され、所定の機能を持った回路として成る。
図16において6は外部との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図16の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光,現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離,スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
ガラス基板主面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極及び抵抗体電極及びインダクタ素子を形成した。
この上部電極及び抵抗体電極及びインダクタ素子が形成された表面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光し、現像した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
次にガラス基板裏面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口したこのポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し、上部電極及び抵抗体電極及びインダクタ素子を形成した。
この上部電極及び抵抗体電極及びインダクタ素子が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
この有機絶縁材表面に金属端子部を形成するため電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にネガ型液状レジスト材PMER−N−CA1000(東京応化製)をスピンコートしプリベークの後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきにより10μmのめっき膜を形成した後バリア層として更に2μmの電気ニッケルめっき膜を形成した。最後にレジストを剥離し、電気めっき種膜を剥離し、配線および金属端子部を形成した。
この金属端子部が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例では、貫通孔をもつガラス基板の両面に集積することにより、従来の基板片側に集積していたものよりも集積度を2倍に高めることができ、実施例1による効果に加え、より小型な電子回路部品となる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図16は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例10)
図17は本発明の一実施例である電子回路部品の断面図である。図17において22は感光性ガラス基板であり、23は貫通孔、24は貫通孔内部の導体部である。また、図17において感光性ガラス基板22および貫通孔23,導体部24以外の部分は実施例9と同様である。
また、図17の電子回路部品の製造方法は、後述する貫通孔の形成法以外は実施例9と同様である。
感光性ガラス基板にはLi−Al−SiO(Au,Ce)系の感光性ガラスを用いた。感光性ガラス基板の主面にガラス表面にCrで開孔パターンを描いたマスクを密着させ、Hg−Xeランプを用いて露光する。その後現像し、結晶化することで貫通孔付きガラス基板を得る。
感光性ガラスでは、サンドブラストなどの他の開孔手段を用いた場合と比べて貫通孔の断面がより垂直な構造すなわちテーパ角が大きくなり、より微細な貫通孔の形成が可能である。したがって、より集積度の高い素子形成が可能となり、実施例7あるいは8などの場合と比べて約半分の面積で同等の集積度が出せる。
このように感光性ガラスを基板に用いることで、実施例9による効果に加え、より集積度の高い安価な電子回路部品を得ることができる。
なお、図17は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例11)
図18は本発明の一実施例である電子回路部品の断面図である。図18において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図18において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子は、Cuでできた下部電極3a、Taの酸化物でできた誘電体材料3b、Cuでできた上部電極3cからなる3層構造のコンデンサ素子3と、Cuでできた下部電極3′a、ポリイミドでできた誘電体材料3′b、Cuでできた上部電極3′cからなる3層構造のコンデンサ素子3′とからなる。
インダクタ素子4はスパイラル型のインダクタであり、その材料はCuである。
抵抗素子5は抵抗体5bと電極5aおよび5cから構成される。抵抗体5bはTaとTiの化合物であり、電極5aおよび5cはCuからなる。
図18において12は有機絶縁体であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材12の内部に構成されるコンデンサ素子は、Cuでできた下部電極13a、Taの酸化物でできた誘電体材料13b、Cuでできた上部電極13cからなる3層構造のコンデンサ素子13と、Cuでできた下部電極13′a、ポリイミドでできた誘電体材料13′b、Cuでできた上部電極13′cからなる3層構造のコンデンサ素子13′とからなる。
インダクタ素子14はスパイラル型のインダクタであり、その材料はCuである。
抵抗素子15は抵抗体15bと電極15aおよび15cから構成される。抵抗体15bはTaとTiの化合物であり、電極15aおよび15cはCuからなる。
図18において有機絶縁体2および12の内部に構成される各素子は、ガラス基板1内に設けられた貫通孔20に充填された導体部21を介して電気的に接続され、所定の機能を持った回路として成る。
図18において6は外部との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図18の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光,現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離,スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
ガラス基板主面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極及び抵抗体電極及びインダクタ素子を形成した。
この上部電極及び抵抗体電極及びインダクタ素子が形成された表面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光し現像した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
次にガラス基板裏面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型掖状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し、上部電極及び抵抗体電極及びインダクタ素子を形成した。
この上部電極及び抵抗体電極及びインダクタ素子が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
この有機絶縁材表面に金属端子部を形成するため電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にネガ型液状レジスト材PMER−N−CA1000(東京応化製)をスピンコートしプリベークの後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきにより10μmのめっき膜を形成した後バリア層として更に2μmの電気ニッケルめっき膜を形成した。最後にレジストを剥離し、電気めっき種膜を剥離し、配線および金属端子部を形成した。
この金属端子部が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例では、Taの酸化物などの誘電率の高い無機材料とともに、ポリイミドなどの誘電率の低い有機材料を誘電体材料として用いることで、より容量値の小さなコンデンサを精度良く作成することができ、回路の信頼性を向上し、対応できる容量値の範囲を広げることができる。かつ、誘電体材料を素子周囲を覆う絶縁材と同じ材料とすることで、実施例9による効果に加え、より簡便で安価なプロセスで製造することができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、ガラス基板に実施例10で用いた感光性ガラスを用いることで、より集積度の高い安価な電子回路部品を得ることができるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図18は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例12)
図19は本発明の一実施例である電子回路部品の断面図である。図19において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図19において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子は、Cuでできた下部電極3a、Taの酸化物でできた誘電体材料3b、Cuでできた上部電極3cからなる3層構造のコンデンサ素子3と、Cuでできた下部電極3′a、ポリイミドでできた誘電体材料3′b、Cuでできた上部電極3′cからなる3層構造のコンデンサ素子3′とからなる。
図19において12は有機絶縁体であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
インダクタ素子14はスパイラル型のインダクタでありその材料はCuである。
抵抗素子15は抵抗体15bと電極15aおよび15cから構成される。抵抗体15bはTaとTiの化合物であり、電極15aおよび15cはCuからなる。
図19において有機絶縁体2および12の内部に構成される各素子は、ガラス基板1内に設けられた貫通孔20に充填された導体部21を介して電気的に接続され、所定の機能を持った回路として成る。
図19において6は外部との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図19の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光,現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離,スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
ガラス基板主面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された表面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光し、現像した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
次にガラス基板裏面にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し、抵抗体電極及びインダクタ素子を形成した。
この抵抗体電極及びインダクタ素子が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
この有機絶縁材表面に金属端子部を形成するため電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にネガ型液状レジスト材PMER−N−CA1000(東京応化製)をスピンコートしプリベークの後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきにより10μmのめっき膜を形成した後バリア層として更に2μmの電気ニッケルめっき膜を形成した。最後にレジストを剥離し、電気めっき種膜を剥離し、配線および金属端子部を形成した。
この金属端子部が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成した。この際、ポリイミドの被覆部が電子回路部品として切断して個片化するために用いるスクライブエリアよりも80μm内側になるように開口した。さらに、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例によれば、異なる面で各素子を配置することにより、各素子間のカップリングなどの影響を小さくすることができ、寄生容量を小さく抑えることができるため、素子の自己共振周波数を高くすることができ、実施例9及び11による効果に加え、より高性能な電子回路部品を得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、ガラス基板に実施例10で用いた感光性ガラスを用いることで、より集積度の高い安価な電子回路部品を得ることができるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図19は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例13)
図20は本発明の一実施例である電子回路部品の断面図である。図20において1はガラス基板(日本電気ガラス,BLC)であり、その厚さは0.5mmである。
図20において2は有機絶縁材であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材2の内部に構成されるコンデンサ素子は、Cuでできた下部電極3a、Taの酸化物でできた誘電体材料3b、Cuでできた上部電極3cからなる3層構造のコンデンサ素子3と、Cuでできた下部電極3′a、ポリイミドでできた誘電体材料3′b、Cuでできた上部電極3′cからなる3層構造のコンデンサ素子3′とからなる。
インダクタ素子4はスパイラル型のインダクタでありその材料はCuである。
抵抗素子5は抵抗体5bと電極5aおよび5cから構成される。抵抗体5bはTaとTiの化合物であり、電極5aおよび5cはCuからなる。
図20において12は有機絶縁体であり、感光性ポリイミド(日立化成,HD−6000)を用いている。
有機絶縁材12の内部に構成されるコンデンサ素子は、Cuでできた下部電極13a、Taの酸化物でできた誘電体材料13b、Cuでできた上部電極13cからなる3層構造のコンデンサ素子13と、Cuでできた下部電極13′a、ポリイミドでできた誘電体材料13′b、Cuでできた上部電極13′cからなる3層構造のコンデンサ素子13′とからなる。
インダクタ素子14はスパイラル型のインダクタでありその材料はCuである。
抵抗素子15は抵抗体15bと電極15aおよび15cから構成される。抵抗体15bはTaとTiの化合物であり、電極15aおよび15cはCuからなる。
図20において有機絶縁体2および12の内部に構成される各素子は、ガラス基板1内に設けられた貫通孔20に充填された導体部21を介して電気的に接続され、所定の機能を持った回路として成る。
図20において6は外部との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図20の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光,現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離,スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光,現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
ガラス基板主面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し抵抗体電極を形成した。
この抵抗体電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去しインダクタ素子を形成した。
このインダクタ素子が形成された表面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光し、250℃/1h硬化して有機絶縁材を形成した。
次にガラス基板裏面上スパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥,露光,現像工程をへて誘電体材料のレジストマスクを形成した。次にCFを用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光,現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光,現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCFドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し抵抗体電極を形成した。
この抵抗体電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光,現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去しインダクタ素子及び配線及び金属端子を形成した。
この金属端子部インダクタ素子及び配線及びが形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光,現像してはんだボールを形成するための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例によれば、コンデンサ素子及びインダクタ素子および抵抗素子がそれぞれ配置される側のガラス基板表面から異なる複数の距離で配置されていることにより、より高密度で各素子を集積することができ、実施例9及び11による効果に加え、より小型な電子回路部品を得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらに、ガラス基板に実施例10で用いた感光性ガラスを用いることで、より集積度の高い安価な電子回路部品を得ることができるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図20は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
(実施例14)
図21は本発明の一実施例である電子回路部品の断面図である。
図21において1はガラス基板(日本電気ガラス、BLC)であり、その厚さは0.5mmである。
図21において2及び12は有機絶縁材であり、感光性ポリイミド(日立化成、HD−6000)を用いている。
有機絶縁材2及び12の内部に構成されるコンデンサ素子は、Cuでできた下部電極3a,13a、Taの酸化物でできた誘電体材料3b,13b、Cuでできた上部電極3c,13cからなる3層構造のコンデンサ素子3,13と、Cuでできた下部電極3′a,13′a、ポリイミドでできた誘電体材料3′b,13′b、Cuでできた上部電極3′c,13′cからなる3層構造のコンデンサ素子3′,13′とからなる。さらに上部電極上には上部配線と接続するための接続部8が設けられている。
インダクタ素子4及び14はスパイラル型のインダクタでありその材料はCuである。
抵抗素子5,15は抵抗体5a,15aと電極5b,15bおよび5c,15cから構成される。抵抗体はTaとTiの化合物であり、電極5b,15bおよび5c,15cはCuからなる。
図21において有機絶縁体2および12の内部に構成される各素子は、ガラス基板1内に設けられた貫通孔20に充填された導体部21を介して電気的に接続され、所定の機能を持った回路として成る。
図21において9は応力緩衝機能を持った有機絶縁材であり、ポリイミド微小粒子を分散させた液状ポリイミド材料(日立化成、GH−P500)を用いている。
図21において6は外部との接続に用いる金属端子部であり、本図の場合は金属端子部6の上にはんだボール7を搭載してある。
次に図21の電子回路部品について、その製造方法を述べる。
0.5mm厚のガラス基板に100μmのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光、現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板に貫通孔を形成した。次にレジストフィルムを剥離、スパッタ法によりガラス基板表面およびビア内壁に電気めっき用種膜Cr:50nm,Cu:500nm成膜した。このCu膜上にめっき用フィルムレジストHN920(日立化成製)をラミネート後、露光、現像してめっきレジストマスクを形成後、Cu電気めっきによりビア内部の導通層を形成した。次にレジストを剥離し、電気めっき種膜を剥離した。
ガラス基板主面上にスパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTaを500nmの厚さに成膜した。このTa上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥、露光、現像工程をへて誘電体材料のレジストマスクを形成した。次にCF4を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光、現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光、現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCF4ドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し抵抗体電極を形成した。
この抵抗体電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去しインダクタ素子を形成した。
このインダクタ素子が形成された表面に感光性ポリイミド感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光し、250℃/1h硬化して有機絶縁材を形成した。
次にガラス基板裏面上スパッタ法でCrを50nm成膜し更にCuを500nm成膜し、これを銅めっき給電用種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し下部電極を形成した。
次に、バリア膜としてCrを50nmスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりTa2O5を500nmの厚さに成膜した。このTa2O5上にポジ型液状レジストOFPR800,500cp(東京応化製)を塗布し、乾燥、露光、現像工程をへて誘電体材料のレジストマスクを形成した。次にCF4を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Crエッチング液エッチングして誘電体材料を形成した。
次に、感光性ポリイミドHD6000(日立化成製)をスピンコートにより塗布し、ホットプレートでプリベークした後、露光、現像工程を経て下部電極上の誘電体材料を露出させた。この際、ポリイミドの開口端部が下部電極端部よりも20μm内側になるように開口した。このポリイミドを窒素雰囲気中で250℃/2時間硬化させ10μmの有機絶縁材を形成した。次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し上部電極を形成した。
この上部電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次にTaN膜を500nmスパッタ法により形成した。この上にポジ型液状レジストOFPR800,100cpをスピンコートしプリベークした後、露光、現像してレジストパターンマスクを形成した。このマスクを使ってTaN膜をCF4ドライエッチングした。次にレジストを剥離して複数の抵抗素子を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し抵抗体電極を形成した。
この抵抗体電極が形成された面に感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像して層間接続のための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去しインダクタ素子及び配線を形成した。
その後、ポリイミド微小粒子を分散させた液状ポリイミド材料GH−P500(日立化成)をマスクを用いて印刷塗布し、ホットプレート上で200℃/25分、恒温槽中で250℃/60分硬化して応力緩衝機能を持った有機絶縁材を形成した。次に、スパッタ法を用いCrを50nm成膜し更にCuを500nm成膜し、これを種膜とした。このCu膜上にネガ型液状レジストPMER−N−CA1000(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光、現像工程を経てレジストマスクを形成した。このレジスト開口部に1A/dmの電流密度で電気銅めっきを10μm行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。更に過マンガン酸系Crエッチング液を用いCr種膜を除去し配線及び金属端子部を形成した。
この配線及び金属端子部が形成された面に感光性ポリイミド感光性ポリイミドHD6000(HDMS製)をスピンコートしプリベークした後、露光、現像してはんだボールを形成するための開口部を形成し、250℃/1h硬化して有機絶縁材を形成した。
上記金属端子部表面に無電解金めっき処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、200μm径の鉛フリーはんだボールを配列しリフロー処理により外部電極を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。
本実施例では、金属端子部6の直下に応力緩衝機能を持った有機絶縁材を形成したことにより、プリント基板などの実装基板に接続した際、半導体接続基板と実装基板との熱膨張率の違いにより金属端子部6およびはんだボール7に加わる熱応力を緩和することができる。これにより、実施例13による効果に加え、耐温度サイクル性に優れた半導体接続基板を得ることができる。
なお、ガラス基板に実施例2で用いたガラスを用いることで、電子回路部品の耐衝撃性などの信頼性がより高いものになるのは言うまでもない。
さらには、ガラス基板に実施例10で用いた感光性ガラスを用いることで、より集積度の高い安価な電子回路部品を得ることができるのは言うまでもない。
さらに、有機絶縁体に実施例3で用いたBCBを用いることで、回路の導体損失及び誘電損失が小さくなり、信号の通過損失の小さな電子回路部品を得ることができることは言うまでもない。
さらに、有機絶縁体に実施例4で用いた低誘電正接樹脂組成物を用いることで、導体損失及び誘電損失が小さくなり、電子回路を通過する信号の損失を安価に低減することができることは言うまでもない。
なお、図21は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
以下に本発明の他の実施形態を記載する。
(1)ガラス基板と、(2)前記ガラス基板上に設けられた、コンデンサ素子,インダクタ素子,抵抗素子から選ばれる1つあるいは複数の素子と、(3)前記ガラス基板上に設けられ前記素子を接続する金属配線と、(4)前記ガラス基板上に設けられた前記金属配線の一部である金属端子部と、(5)前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有する電子回路部品とすることで、コンデンサ,インダクタ,抵抗などの多様な電子部品を高性能かつ高密度で集積した電子回路部品を得ることができる。
(1)所定の位置に貫通孔が設けられたガラス基板と、(2)前記ガラス基板の両側あるいは片側に設けられた、コンデンサ素子,インダクタ素子,抵抗素子から選ばれる1つあるいは複数の素子と、(3)前記ガラス基板の両側に設けられ前記素子を接続する金属配線と、(4)前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、(5)前記ガラス基板の両側あるいは片側に設けられた前記金属配線の一部である金属端子部と、(6)前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有する電子回路部品とすることで、コンデンサ,インダクタ,抵抗などの多様な電子部品を高性能かつ高密度で集積した電子回路部品を得ることができる。
また、コンデンサ素子,インダクタ素子,抵抗素子から選ばれる1つあるいは複数の素子と金属配線と金属端子部と有機絶縁材を、ガラス基板の端部よりも内側に形成することにより、電子回路部品の切断時や電子回路部品の実装時に集中的な応力が加わる構成部分をその応力に耐え得るようにし、応力の印加に伴う電子回路部品の破損の発生を大幅に低減させ、信頼性が高く、製造歩留まりが良好で、かつコンデンサ,インダクタ,抵抗などの多様な電子部品を高密度で集積した電子回路部品を得ることができる。
また、コンデンサ素子が2つの金属電極で無機材料からなる誘電体材料を挟んだ構造の1つあるいは複数のコンデンサ素子と、2つの金属電極で有機材料からなる誘電体材料を挟んだ構造の1つあるいは複数のコンデンサ素子とすることにより、有機あるいは無機材料双方の誘電体を適宜用いることで、高性能で集積度の高い小型な電子回路部品を得ることができる。
また、無機材料からなる誘電体材料がTa,Mg,Srのいずれかの酸化物であり、有機材料からなる誘電体材料がポリイミドとすることにより、Ta,Mg,Srの安価かつ安定性の高い特性及びポリイミドの高い熱安定性により、安価で信頼性の高い高性能な電子回路部品を得ることができる。
また、無機材料からなる誘電体材料がTa,Mg,Srのいずれかの酸化物であり、有機材料からなる誘電体材料がBCB(ベンゾシクロブテン)とすることにより、Ta,Mg,Srの安価かつ安定性の高い特性及びBCBの低い誘電率及び誘電正接により、安価で信頼性の高い高性能な電子回路部品を得ることができる。
また、無機材料からなる誘電体材料がTa,Mg,Srのいずれかの酸化物であり、有機材料からなる誘電体材料が上記一般式(化1)で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物とすることにより、Ta,Mg,Srの安価かつ安定性の高い特性及び前記低誘電正接樹脂組成物の低い誘電率及び誘電正接を安価に得られることにより、安価で信頼性の高い高性能な電子回路部品を得ることができる。
また、コンデンサ素子のガラス基板に近接する側の金属電極の端部が誘電体材料以外の絶縁体で覆われていることを特徴とするコンデンサ素子とすることにより、電極間のショートや絶縁耐圧の低下を防止し、設計自由度を損なうことなく、不良率が低く信頼性の高いコンデンサ素子を提供し、また、このようなコンデンサ素子を複数個内蔵した不良率が低く、信頼性の高い電子回路部品を得ることができる。
また、上述した電子回路部品を用いることで、より高性能で信頼性の高い無線端末装置をより安価で小型に得ることができる。
また、上述した電子回路部品を用いることで、より高性能で信頼性の高い無線基地局装置をより安価で小型に得ることができる。
また、上述した電子回路部品を用いることで、より高性能で信頼性の高い無線計測装置をより安価で小型に得ることができる。
また、貫通孔の2つの開孔直径R1,R2(R1≧R2)とガラス基板の厚さtとの関係が
70≦tan−1(t/(R1−R2))≦80
であらわされることにより、より高密度で回路を集積することができるため、より小型な電子回路部品を得ることができる。
また、コンデンサ素子及びインダクタ素子および抵抗素子のいずれかがガラス基板の片側に配置され、残りの素子がガラス基板のもう片側に配置されていることにより、各素子間の影響を小さくすることができ、寄生容量を小さくできるため、素子の自己共振周波数を高くすることができる。
以上の実施例によれば、電子回路部品の切断時や電子回路部品の実装時に集中的な応力が加わる構成部分をその応力に耐え得るようにし、応力の印加に伴う電子回路部品の破損の発生を大幅に低減させ、信頼性が高く、製造歩留まりが良好で、かつコンデンサ,インダクタ,抵抗などの多様な電子部品を高性能かつ高密度で集積した電子回路部品を提供することができる。
【図面の簡単な説明】
図1は、本発明の第1〜4の実施例をあらわす略断面図である。
図2は、本発明の第5の実施例をあらわす略断面図である。
図3は、本発明の第6の実施例をあらわす略断面図である。
図4は、本発明の第6の実施例のコンデンサ素子をあらわす図である。
図5は、本発明の第7の実施例の電子回路部品の回路図である。
図6は、本発明の第7の実施例をあらわす略断面図である。
図7は、本発明の第7の実施例をあらわす分解図である。
図8〜14は、本発明の第7の実施例を各層ごとの平面パターン図である。
図15は、本発明の第8の実施例をあらわす略断面図である。
図16は、本発明の第9の実施例をあらわす略断面図である。
図17は、本発明の第10の実施例をあらわす略断面図である。
図18は、本発明の第11の実施例をあらわす略断面図である。
図19は、本発明の第12の実施例をあらわす略断面図である。
図20は、本発明の第13の実施例をあらわす略断面図である。
図21は、本発明の第14の実施例をあらわす略断面図である。
【0012】
以下であることが好ましい。また、下部電極を高融点の金属材料とすれば、誘電体形成の際にレーザ加工や高温焼成が可能となり、高性能化(高εの誘電体材料が適用可能),製造歩留まりの向上を図ることができる。金属電極の形成方法としては前記導電性材料を所定の膜厚に成膜した後、レジストパターンを形成しドライまたはウエットエッチングにより形成するほか、レジストパターンを形成後、電解または無電解メッキにより形成してもよい。金属電極やその他の配線の形成方法に関し、めっき法を用いた場合には厚膜配線が可能なため低抵抗化、高効率化および高性能化を図ることができる。また、スパッタ法を用いた場合には、微細パターンを形成することが可能なため、微細化、小型化、高性能化を図ることができる。
さらに無機材料とは一般にコンデンサ用誘電体材料として用いられているものであれば制限はなく、例えばTa,Mg,Sr等の酸化物が挙げられる。具体的にはTa,BST(Ba(x)Sr(1−x)TiO(3),0<x<1),SrTiO,TiO,MnO,Y,SnO,MgTiOなどの酸化物の他、バリウムチタン酸化合物やバリウムチタン酸化合物にジルコニウムや錫をドープした化合物,WO,SrO、混合されたバリウム/ストロンチウムの酸化物、BaWO,CeOなどが挙げられる。その形成法も特に制限はなく、スパッタ法,プラズマCVD法などのドライ法,陽極酸化法などのウェット法を用いることもできる。その形成法も特に制限はなく、スパッタ法,プラズマCVD法などのドライ法,陽極酸化法などのウェット法を用いることもできる。スパッタ法、エッチング法などのドライ法による誘電体形成では、微細パターンが可能となり微細化、小型化、高性能化の点で有効である。また

Claims (25)

  1. 絶縁性基板と、前記絶縁性基板上に設けられた面積の異なる複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  2. 絶縁性基板と、前記絶縁性基板上に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記電極の端部以外の部分に設けられた接続部と、前記素子及び前記接続部を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  3. 絶縁性基板と、前記絶縁性基板上に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部でありかつ格子状に配列された金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  4. 絶縁性基板と、前記絶縁性基板上に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子と、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の有機絶縁性材と、を有することを特徴とする電子回路部品。
  5. 請求項1から4のいずれかにおいて、該コンデンサ素子と、インダクタ素子、抵抗素子と前記絶縁性基板との距離が異なることを特徴とする電子回路部品。
  6. 請求項1から5のいずれかにおいて、絶縁性基板がガラス基板であることを特徴とする電子回路部品。
  7. 請求項1から6のいずれかにおいて、有機絶縁材が感光性有機絶縁材であることを特徴とする電子回路部品。
  8. 請求項1から6のいずれかにおいて、有機絶縁材が一般式
    【化1】で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物であることを特徴とする電子回路部品。
    Figure 2003007379
    (但し,Rは置換基を有していても良い炭化水素骨格を現わし,R1は水素,メチル,エチルの何れかを現わし,mは1から4,nは2以上の整数を現わす。)
  9. 請求項1から6のいずれかにおいて、有機絶縁材がポリイミド樹脂であることを特徴とする電子回路部品。
  10. 請求項1から6のいずれかにおいて、有機絶縁材がBCB(ベンゾシクロブテン)であることを特徴とする電子回路部品。
  11. 請求項1から10のいずれかにおいて、誘電体材料がTa、Mg、Srのいずれかの酸化物であることを特徴とする電子回路部品。
  12. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた面積の異なる複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  13. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記電極の端部以外の部分に設けられた接続部と、前記素子及び前記接続部を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  14. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部でありかつ格子状に配列された金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  15. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の有機絶縁材と、を有することを特徴とする電子回路部品。
  16. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部である金属端子部と、前記絶縁性基板の主面に設けられた前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の第1の有機絶縁材と、前記絶縁性基板の副主面に設けられた前記素子および前記金属端子部を除く金属配線部分の周囲を覆う複数の第2の有機絶縁材と、を有することを特徴とする電子回路部品。
  17. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導体部と、前記金属配線の一部でありかつ前記インダクタ素子と異なる面に設けられた金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  18. 所定の位置に貫通孔が設けられた絶縁性基板と、前記絶縁性基板の主面及び副主面の両面あるいは片面に設けられた複数の電極とその間に挟まれる誘電体材料からなるコンデンサ素子、インダクタ素子、抵抗素子から選ばれる1つあるいは複数の素子と、前記素子を接続する金属配線と、前記金属配線を電気的に接続する前記貫通孔内部に形成された導電性物質及び核形成物質及びガラスからなる導体部と、前記金属配線の一部である金属端子部と、前記素子および前記金属端子部を除く金属配線部分の周囲を覆う有機絶縁材と、を有することを特徴とする電子回路部品。
  19. 請求項12から18のいずれかにおいて、該コンデンサ素子と、インダクタ素子、抵抗素子と前記絶縁性基板との距離が異なることを特徴とする電子回路部品。
  20. 請求項12から19のいずれかにおいて、絶縁性基板がガラス基板であることを特徴とする電子回路部品。
  21. 請求項12から20のいずれかにおいて、有機絶縁材が感光性有機絶縁材であることを特徴とする電子回路部品。
  22. 請求項12から20のいずれかにおいて、有機絶縁材が一般式
    【化1】で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量5000以上の高分子量体を含有する低誘電正接樹脂組成物であることを特徴とする電子回路部品。
    Figure 2003007379
    (但し,Rは置換基を有していても良い炭化水素骨格を現わし,R1は水素,メチル,エチルの何れかを現わし,mは1から4,nは2以上の整数を現わす。)
  23. 請求項12から20のいずれかにおいて、有機絶縁材がポリイミド樹脂であることを特徴とする電子回路部品。
  24. 請求項12から20のいずれかにおいて、有機絶縁材がBCB(ベンゾシクロブテン)であることを特徴とする電子回路部品。
  25. 請求項12から24のいずれかにおいて、誘電体材料がTa、Mg、Srのいずれかの酸化物であることを特徴とする電子回路部品。
JP2003513043A 2001-07-12 2002-07-12 電子回路部品 Pending JPWO2003007379A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001211540 2001-07-12
JP2001211539 2001-07-12
JP2001211540 2001-07-12
JP2001211539 2001-07-12
PCT/JP2002/007092 WO2003007379A1 (en) 2001-07-12 2002-07-12 Electronic circuit component

Publications (1)

Publication Number Publication Date
JPWO2003007379A1 true JPWO2003007379A1 (ja) 2004-11-04

Family

ID=26618568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003513043A Pending JPWO2003007379A1 (ja) 2001-07-12 2002-07-12 電子回路部品

Country Status (6)

Country Link
US (2) US20040246692A1 (ja)
EP (1) EP1411553A4 (ja)
JP (1) JPWO2003007379A1 (ja)
CN (1) CN1630946A (ja)
TW (1) TW552686B (ja)
WO (1) WO2003007379A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6900708B2 (en) 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US7489914B2 (en) 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US8345433B2 (en) 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
JP4752280B2 (ja) * 2005-02-08 2011-08-17 カシオ計算機株式会社 チップ型電子部品およびその製造方法
US7902639B2 (en) * 2005-05-13 2011-03-08 Siluria Technologies, Inc. Printable electric circuits, electronic components and method of forming the same
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
JP4419926B2 (ja) * 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
JP4544181B2 (ja) 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US7727887B2 (en) * 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
KR100955948B1 (ko) * 2007-12-21 2010-05-03 삼성전기주식회사 다중대역 송신단 모듈 및 이의 제조 방법
JP5088309B2 (ja) * 2008-12-04 2012-12-05 セイコーエプソン株式会社 電子基板及び電気光学装置並びに電子機器
US8004073B2 (en) * 2009-06-17 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with interposer and method of manufacture thereof
JP4826852B2 (ja) * 2009-07-09 2011-11-30 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
TWI452673B (zh) * 2009-08-20 2014-09-11 Xintec Inc 電子裝置及其製造方法
US8766400B2 (en) * 2009-08-20 2014-07-01 Ching-Yu Ni Electronic device containing passive components and fabrication method thereof
EP2562805A1 (en) * 2010-04-20 2013-02-27 Asahi Glass Company, Limited Glass substrate for semiconductor device via
FR2961345A1 (fr) 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
US9287344B2 (en) * 2010-08-23 2016-03-15 The Hong Kong University Of Science And Technology Monolithic magnetic induction device
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US9018757B2 (en) * 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
JP6574207B2 (ja) 2014-05-05 2019-09-11 スリーディー グラス ソリューションズ,インク3D Glass Solutions,Inc 光活性基板を製造する、2d及び3dインダクタ、アンテナ、並びにトランス
CN105448897B (zh) * 2014-08-29 2018-12-21 展讯通信(上海)有限公司 减小芯片外电感占用空间的集成封装结构
US9893048B2 (en) * 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method
US10070533B2 (en) 2015-09-30 2018-09-04 3D Glass Solutions, Inc. Photo-definable glass with integrated electronics and ground plane
CA3015525C (en) 2016-02-25 2022-04-26 3D Glass Solutions, Inc. 3d capacitor and capacitor array fabricating photoactive substrates
US12165809B2 (en) 2016-02-25 2024-12-10 3D Glass Solutions, Inc. 3D capacitor and capacitor array fabricating photoactive substrates
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
WO2018018006A1 (en) * 2016-07-22 2018-01-25 The Trustees Of Dartmouth College Resonant coils with integrated capacitance
JP6380726B1 (ja) 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
CA3058793C (en) 2017-04-28 2021-12-28 3D Glass Solutions, Inc. Rf circulator
US10872843B2 (en) * 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
JP6995891B2 (ja) 2017-07-07 2022-01-17 スリーディー グラス ソリューションズ,インク パッケージ光活性ガラス基板内のrfシステムのための2d及び3dのrf集中素子デバイス
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP7008824B2 (ja) 2017-12-15 2022-01-25 スリーディー グラス ソリューションズ,インク 接続伝送線路共振rfフィルタ
AU2018399638B2 (en) 2018-01-04 2021-09-02 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency RF circuits
EP3643148A4 (en) * 2018-04-10 2021-03-31 3D Glass Solutions, Inc. RF INTEGRATED POWER STATE CAPACITOR
KR102475010B1 (ko) 2018-05-29 2022-12-07 3디 글래스 솔루션즈 인코포레이티드 저 삽입 손실 rf 전송 라인
CA3112608C (en) 2018-09-17 2021-12-28 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
US11270843B2 (en) 2018-12-28 2022-03-08 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
KR102493538B1 (ko) 2018-12-28 2023-02-06 3디 글래스 솔루션즈 인코포레이티드 광활성 유리 기판들에서 rf, 마이크로파, 및 mm 파 시스템들을 위한 이종 통합
JP7140435B2 (ja) 2019-04-05 2022-09-21 スリーディー グラス ソリューションズ,インク ガラスベースの空基板集積導波路デバイス
EP3948954B1 (en) 2019-04-18 2023-06-14 3D Glass Solutions, Inc. High efficiency die dicing and release
US11783986B2 (en) 2019-08-16 2023-10-10 The Trustees Of Dartmouth College Resonant coils with integrated capacitance
DE102019127924B3 (de) 2019-10-16 2021-01-21 Tdk Electronics Ag Bauelement und Verfahren zur Herstellung eines Bauelements
DE102019127915A1 (de) 2019-10-16 2021-04-22 Tdk Electronics Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
CN111968995B (zh) * 2020-07-13 2024-02-09 深圳市汇芯通信技术有限公司 一种集成无源器件及其制作方法和集成电路

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
JPS6313397A (ja) 1986-07-03 1988-01-20 松下電器産業株式会社 コンデンサ内蔵厚膜回路基板
JPH0426184A (ja) * 1990-05-21 1992-01-29 Nec Corp 厚膜回路基板
JPH05152111A (ja) * 1991-11-28 1993-06-18 Rohm Co Ltd チツプ型複合部品
JP3285919B2 (ja) 1992-02-05 2002-05-27 株式会社東芝 半導体装置
JPH06125180A (ja) * 1992-10-09 1994-05-06 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板
JPH06181119A (ja) * 1992-12-14 1994-06-28 Takeshi Ikeda Lc複合部品
JPH07106133A (ja) * 1993-09-29 1995-04-21 Kyocera Corp チップフィルター部品
JPH07106134A (ja) * 1993-09-29 1995-04-21 Kyocera Corp チップフィルター部品
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JPH08255981A (ja) 1995-03-16 1996-10-01 Fujitsu Ltd 回路基板形成方法及び回路基板
JP3004931B2 (ja) 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
JPH1041632A (ja) * 1996-07-26 1998-02-13 Kyocera Corp 多層配線基板
JP2880133B2 (ja) 1996-09-03 1999-04-05 ホーヤ株式会社 ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法
US5920454A (en) * 1997-02-11 1999-07-06 Hokuriko Electric Industry Co., Ltd. Capacitor-mounted circuit board
TW392392B (en) 1997-04-03 2000-06-01 Lucent Technologies Inc High frequency apparatus including a low loss substrate
JPH1154237A (ja) * 1997-08-07 1999-02-26 Yazaki Corp 配線基板の放電構造
JP2000028611A (ja) 1998-07-07 2000-01-28 Nitto Denko Corp 免疫学的検査方法および免疫学的検査キット
JP3275851B2 (ja) * 1998-10-13 2002-04-22 松下電器産業株式会社 高周波集積回路
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
JP2000183216A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2000286111A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 薄膜rc素子
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6476695B1 (en) * 1999-05-26 2002-11-05 Sharp Kabushiki Kaisha High frequency module
JP3322665B2 (ja) * 1999-05-26 2002-09-09 シャープ株式会社 高周波モジュール
JP2001060802A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子基板と半導体装置及びその製造方法
US6529385B1 (en) * 1999-08-25 2003-03-04 Intel Corporation Component array adapter
WO2001019148A1 (fr) * 1999-09-02 2001-03-15 Ibiden Co., Ltd. Carte de circuit imprime et procede de fabrication associe
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
EP1085572A3 (en) * 1999-09-16 2006-04-19 Texas Instruments Incorporated Low pass filter integral with semiconductor package
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6556453B2 (en) * 2000-12-13 2003-04-29 Intel Corporation Electronic circuit housing with trench vias and method of fabrication therefor
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6636416B2 (en) * 2001-06-14 2003-10-21 Intel Corporation Electronic assembly with laterally connected capacitors and manufacturing method
TW560017B (en) * 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate
JP3953832B2 (ja) * 2002-02-22 2007-08-08 株式会社村田製作所 メディア媒体用インタフェースカード
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate

Also Published As

Publication number Publication date
WO2003007379A1 (en) 2003-01-23
US7586755B2 (en) 2009-09-08
CN1630946A (zh) 2005-06-22
TW552686B (en) 2003-09-11
EP1411553A1 (en) 2004-04-21
EP1411553A4 (en) 2008-09-03
US20080174976A1 (en) 2008-07-24
US20040246692A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JPWO2003007379A1 (ja) 電子回路部品
JPWO2003007369A1 (ja) 半導体接続基板
KR100562812B1 (ko) 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법
US20100044089A1 (en) Interposer integrated with capacitors and method for manufacturing the same
JP2004282412A (ja) 高周波電子回路部品
WO2007046173A1 (ja) 薄膜キャパシタ
US8362369B2 (en) Wiring board
TW201506969A (zh) 嵌入在聚合物電介質中的薄膜電容器
US7294905B2 (en) Thin film capacitor and electronic circuit component
JP4394999B2 (ja) 受動素子内蔵配線基板およびその製造方法
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
US20240379650A1 (en) Filter and manufacturing method therefor
JP4447881B2 (ja) インターポーザの製造方法
JP4160863B2 (ja) 中間基板
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JPH10294421A (ja) マルチチップモジュールおよびその製造方法
US20100025095A1 (en) Device Carrying an Intergrated Circuit/Components and Method of Producing the Same
JP2003031757A (ja) ハイブリッドモジュール
JP2003109844A (ja) 薄膜電子部品
JP2005150535A (ja) 電子部品
JP2003031756A (ja) ハイブリッドモジュール
JP2000003037A (ja) 配線構造とその製造方法
JPH1126939A (ja) 多層配線基板
WO2006008973A1 (ja) コンデンサ
WO2003007374A1 (fr) Module hybride

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071009