[go: up one dir, main page]

WO2006008973A1 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
WO2006008973A1
WO2006008973A1 PCT/JP2005/012553 JP2005012553W WO2006008973A1 WO 2006008973 A1 WO2006008973 A1 WO 2006008973A1 JP 2005012553 W JP2005012553 W JP 2005012553W WO 2006008973 A1 WO2006008973 A1 WO 2006008973A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
capacitor
capacitor element
capacitor according
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/012553
Other languages
English (en)
French (fr)
Inventor
Katsumasa Miki
Tatsuo Fujii
Yuji Midou
Suzushi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to EP05758330A priority Critical patent/EP1768138A4/en
Priority to US11/597,812 priority patent/US7443655B2/en
Priority to JP2006528963A priority patent/JP4341676B2/ja
Publication of WO2006008973A1 publication Critical patent/WO2006008973A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/042Electrodes or formation of dielectric layers thereon characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/048Electrodes or formation of dielectric layers thereon characterised by their structure

Definitions

  • the present invention relates to a capacitor excellent in high frequency characteristics.
  • a conventional capacitor excellent in high frequency characteristics is disclosed, for example, in Japanese Patent Application Laid-Open No. 2002-299152. Positive and negative electrode terminals are alternately arranged at both ends of this ceramic capacitor. This reduces ESL. Furthermore, a multilayer ceramic capacitor is also known in which ESL is reduced by reducing the inductance by arranging the respective electrode terminals alternately in a matrix. Such a capacitor is disclosed, for example, in Japanese Patent Laid-Open No. 2001-189234. In these capacitors, the electrode structure is designed to cancel the magnetic field induced by the current flowing in the capacitor. In addition, the current path length of the electrode is shortened. These synergetic effects have realized low ESL.
  • the capacitor of the present invention has a first capacitor element and a second capacitor element laminated to the first capacitor element.
  • the first capacitor element is a valve metal sheet and It has a current collector film, a solid electrolyte layer, a current collector layer, and a first through hole electrode.
  • a porous layer is provided on one side of the valve metal sheet, and a dielectric film is formed on the porous layer.
  • the solid electrolyte layer is formed on the dielectric film, and the current collector layer is formed on the solid electrolyte layer.
  • the first through hole electrode is conducted to the current collector layer, insulated from the valve metal sheet body, and penetrates the valve metal sheet body.
  • the second capacitor element has a dielectric layer, a first electrode, a second electrode, a plurality of second through hole electrodes, and a plurality of extraction portions of the second electrode.
  • the first electrode and the second electrode are insulated from each other through the dielectric layer, the first electrode is electrically connected to the first through-hole electrode, and the second electrode is electrically connected to the valve metal sheet It is connected.
  • a second through hole electrode is provided through the dielectric layer, connected to the first electrode, and insulated from the second electrode.
  • the lead-out portion of the second electrode also exhibits the dielectric layer force.
  • the second through hole electrode and the takeout portion are alternately arranged.
  • FIG. 1 is an external perspective view of a capacitor according to a first embodiment of the present invention.
  • FIG. 2A is a cross-sectional view of the capacitor shown in FIG.
  • FIG. 2B is an enlarged view of an essential part of the capacitor shown in FIG.
  • FIG. 2C is a partial enlarged view showing the upper surface portion of another capacitor according to Embodiment 1 of the present invention.
  • FIG. 3A is another cross-sectional structural view of the capacitor in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3B is still another cross-sectional structural view of the capacitor in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4 is a cross-sectional process diagram for illustrating a method of manufacturing the first capacitor element of the capacitor in the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional process diagram for illustrating the method of manufacturing the first capacitor element, following FIG. 4.
  • FIG. 6 is a cross-sectional process diagram for illustrating the method of manufacturing the first capacitor element, following FIG. 5.
  • FIG. 7 is a cross-sectional process diagram for illustrating the method of manufacturing the first capacitor element, following FIG.
  • FIG. 8 is a cross-sectional process diagram for illustrating the method of manufacturing the second capacitor element of the capacitor in the first embodiment of the present invention.
  • FIG. 9 is a cross-sectional process diagram for illustrating the method of manufacturing the second capacitor element, following FIG. 8.
  • FIG. 10 is a sectional view for explaining the method of manufacturing the second capacitor element, following FIG. 9.
  • FIG. 11 is a sectional process drawing for explaining the manufacturing method of the second capacitor element continued from FIG.
  • FIG. 12 is a sectional process drawing for explaining the manufacturing method of the second capacitor element continued from FIG.
  • FIG. 13 is a sectional process drawing for explaining the manufacturing method of the second capacitor element continued from FIG. 12.
  • FIG. 14 is a cross-sectional view of the capacitor in the second embodiment of the present invention. Explanation of sign
  • FIG. 1 is an external perspective view of a capacitor according to Embodiment 1 of the present invention.
  • FIG. 2A is a sectional structural view taken along line A-A of FIG. 1, and
  • FIG. 2B is an enlarged view of a main part of FIG. 2A.
  • FIG. 2C is an enlarged view of an essential part showing the upper surface part of another example of the capacitor in this embodiment.
  • FIG. 3A is a cross-sectional structural view of another example capacitor according to the present embodiment, and FIG. 3B is a cross-sectional structural view of another example capacitor.
  • a valve metal sheet (hereinafter referred to as a sheet) 1 has a porous layer 6 in which a large number of micropores are formed on the first surface 1A side.
  • a dielectric film 31 is formed on the surface of 6. These are formed, for example, by subjecting aluminum (A1) to chemical treatment and thermal oxidation treatment.
  • A1 aluminum
  • Ta tantalum
  • Nb niobium
  • a solid electrolyte layer 32 is formed on the surface of the dielectric film 31.
  • the solid electrolyte layer 32 is not shown in FIG. 2A.
  • a current collector layer 7 is formed on the surface of the solid electrolyte layer 32.
  • the current collector layer 7 is composed of a carbon layer 33 and a cathode electrode layer 9 made of silver (Ag) paste or the like formed thereon.
  • the solid electrolyte layer 32 can be formed by a polymerization method of a conductive polymer such as polypyrrole or polythiophen.
  • the carbon layer 33 is used to reduce the interface resistance between the solid electrolyte layer 32 and the cathode electrode layer 9.
  • the sheet 1 is provided with a first through-hole electrode 2 that penetrates the sheet 1 on the side of the first surface 1A and also on the side of the second surface 1B facing the first surface 1A.
  • the through hole electrode 2 and the cathode electrode layer 9 are electrically connected.
  • An insulating film 3 is formed on the inner wall of the through hole electrode 2 and most of the second surface side of the sheet 1, and the insulating film 3 insulates the through hole electrode 2 from the sheet 1.
  • the cathode separation part 8 formed on the outer peripheral part on the first surface 1A side of the sheet 1 prevents the solid electrolyte layer 32 and the current collector layer 7 from conducting to the sheet 1 at the end part, The reliability of the capacitor is enhanced.
  • the reinforcing plate 10 bonded onto the cathode electrode layer 9 enhances the overall mechanical strength.
  • the positive and negative electrode separation portion 8 and the reinforcing plate 10 may be provided as necessary, and this is not an essential configuration.
  • a cathode terminal 4 is formed on the exposed surface of the through-hole electrode 2 on the second surface IB side of the sheet 1.
  • An opening is provided in a part of the insulating film 3 formed on the second surface 1B of the sheet 1, and an anode terminal 5 electrically connected to the sheet 1 is provided in the opening.
  • the terminals 4 and 5 are not necessarily required, the provision of the terminals 4 and 5 improves the reliability of the connection.
  • the first capacitor element 41 is formed by the above configuration.
  • the capacitor element 42 is provided on the second surface 1 B side of the sheet 1 constituting the capacitor element 41.
  • the lower electrode 14 which is also a metal having excellent conductivity such as copper (Cu) is provided so as to be connected to the cathode terminal 4 of the capacitor element 41 by using a thin film process or the like.
  • a dielectric layer 16 made of a dielectric material thin film such as barium titanate is provided on the lower electrode 14 by a sputtering method or the like.
  • the upper electrode 15 is provided on the dielectric layer 16 so as to be connected to the anode terminal 5 of the capacitor element 41.
  • the lower electrode 14, the dielectric layer 16 and the upper electrode 15 are stacked.
  • the lower electrode 14 is directly connected to the through electrode 2 and the upper electrode 15 is directly connected to the sheet 1. That is, the lower electrode 14 which is the first electrode and the upper electrode 15 which is the second electrode are provided so as to be mutually insulated via the dielectric layer 16, the lower electrode 14 is a through hole electrode 2, and the upper electrode 15 is Each sheet 1 is electrically connected.
  • a through hole is formed in the dielectric layer 16 and a part of the upper electrode 15, and a second through hole electrode 18 connected to the lower electrode 14 is provided in the through hole!
  • An insulating portion 17 provided on the inner wall of the through hole electrically insulates the through hole electrode 18 from the upper electrode 15. That is, the through hole electrode 18 is provided through the dielectric layer 16 and is insulated from the upper electrode 15 as well as connected to the lower electrode 14. If necessary, a first terminal electrode 20 exposed to the outer surface 21 A and connected to the through electrode 18 is provided on the sulfone electrode 18. In addition, a second terminal electrode 19 exposed to the outer surface 21 A and connected at an extraction portion from the upper electrode 15 is provided on the upper electrode 15.
  • the capacitor element 42 is configured as described above!
  • capacitor element 42 The characteristic of capacitor element 42 is that the electrode removal portion of upper electrode 15 exposed on outer surface 21 A of insulating and protective layer 21 and the electrode removal from through hole electrode 18 connected from lower electrode 14 It is in the arrangement with the outlet.
  • this electrode lead-out portion corresponds to the terminal electrodes 19 and 20, respectively.
  • a plurality of terminal electrodes 19 and 20 are provided so as to be in an alternate positional relationship.
  • the through hole electrode 18 may be exposed to the outer surface 21A, and a convex portion integrated with the upper electrode 15 may be provided at a position corresponding to the terminal electrode 19. With such a configuration, the ESL of the capacitor element 42 becomes very low.
  • a capacitor having capacitor elements 41 and 42 and having the above-described configuration can be used as a decoupling capacitor such as, for example, an MPU.
  • the power supply capability which plays an important role in the early stage for the steep voltage change of the MPU, is determined by the ESL characteristics.
  • a capacitor that plays a role of power supply required for this initial stage is required to have low ESL characteristics, and the necessary capacitance is about 50 nF. Therefore, it is necessary to shorten the current path length of the capacitor element 42 in the present embodiment as much as possible. In addition, it is necessary to design low ESL characteristics with top priority by devising the arrangement of terminal electrodes 19 and 20. These conditions are satisfied by the configuration of the capacitor element 42 as described above, and by designing the capacitance of the capacitor element 42 to be about 50 nF or more, it is possible to supply power necessary for the initial stage.
  • capacitor element 41 supplies a large amount of charge. Therefore, the capacitor element 41 needs a capacitor with low equivalent series resistance (low ESR) characteristics and a large capacity. Since the capacitor element 41 is a solid electrolytic capacitor, it is most suitable for such a large capacity application.
  • capacitor element 41 has a large electrostatic capacitance, and capacitor element 42 has a low ESL characteristic.
  • capacitor element 42 has a thin film capacitor in which the dielectric layer 16 and the electrodes 14 and 15 are formed by the thin film formation method as described above.
  • the pitch between the terminal electrode 19 and the terminal electrode 20 can be made high with a fine pitch dimension. Can be realized on a timely basis.
  • the capacitor element 42 is formed by direct film formation on the capacitor element 41 using a thin film process.
  • a capacitor having the same function as that of the capacitor element 42 may be separately manufactured and laminated on the capacitor element 41.
  • the respective combinations of the cathode terminal 4 and the lower electrode 14, and the anode terminal 5 and the upper electrode 15 are electrically connected by Ag, Cu paste or anisotropic conductive paste.
  • the reliability is enhanced by bonding the capacitor element 41 and the capacitor element 42 with an adhesive or the like. In the case of manufacturing in this manner, since the capacitor elements manufactured separately are finally laminated and joined, the yield of the final product is increased.
  • the capacitor element 42 When the capacitor element 42 is formed of an organic film capacitor, a capacitor having excellent stress resistance can be obtained. If the capacitor element 42 is formed of a ceramic capacitor, a capacitor having low ESR characteristics and low ESL characteristics can be obtained. If the capacitor element 42 is configured by a solid electrolytic capacitor, the capacitor element 42 can be manufactured by the same process as the capacitor element 41, and a large-capacity capacitor with excellent productivity can be obtained.
  • connection bumps 36 on the terminal electrodes 19 and 20. If the terminal electrodes 19 and 20 are not provided, the connection bumps 36 may be provided on the through hole electrode 18 and the lead-out portion of the upper electrode 15. This enables direct connection between the semiconductor device and the capacitor element 42 at the shortest distance, and the performance of power supply in a high frequency range is enhanced. Further, by making the distance between the terminal electrodes 19 and 20 of the capacitor element 42 smaller than the distance between the anode terminal 5 and the cathode terminal 4 of the capacitor element 41, a capacitor excellent in low ESL characteristics can be obtained.
  • the cathode terminal 4 and the lower electrode 14 by soldering and connecting the anode terminal 5 and the upper electrode 15 by soldering, the mounting property and the reliability are improved. Further, productivity is improved by connecting the cathode terminal 4 and the lower electrode 14 with a conductive adhesive and connecting the anode terminal 5 and the upper electrode 15 with a conductive adhesive. Further, each combination of the anode terminal 5 and the upper electrode 15, and the cathode terminal 4 and the lower electrode 14 may be connected with an anisotropic conductive paste. Thus, the terminal electrodes 19 and 20 can be arranged at a narrow pitch. Further, by forming the sheet 1 of any of Al, Ta and Nb, a large capacity capacitor can be obtained by the conventional technique.
  • the conductive paste is mainly used. Productivity is improved. If necessary, they should be made of different materials.
  • FIG. 3A differs from the capacitor shown in FIG. 1 in that the substrate 11 is provided between the capacitor elements 41 and 42.
  • the solid electrolyte layer is illustrated as well as Fig. 2A.
  • a first through electrode 12 and a second through electrode 13 are provided on the substrate 11.
  • the through electrode 13 is provided to be connected to the lower electrode 14, and the dielectric layer 16 is provided on the lower electrode 14.
  • the upper electrode 15 is provided on the dielectric layer 16, and the upper electrode 15 is connected to the through electrode 12.
  • the cathode terminal 4 and the anode terminal 5 are connected to the through electrodes 13 and 12 respectively. That is, the through-hole electrode 2 and the lower electrode 14 are electrically connected through the through electrode 13, and the sheet 1 and the upper electrode 15 are electrically connected through the through electrode 12.
  • the terminal electrodes 19 and 20 of the capacitor element 42 have the same electrode arrangement as in FIG. 2A. As described above, the yield is enhanced by bonding the capacitor elements satisfying the respective characteristics.
  • the capacitor element 42 is formed on the substrate 11, and then this connection body is connected and mounted on the capacitor element 41.
  • the capacitor element 42 can be formed on the substrate 11 using a thin film method. Then, after inspecting the characteristics of the capacitor element 42, by mounting it on the capacitor element 41 while observing the characteristics, a capacitor with desired characteristics can be obtained efficiently with high precision. Further, by forming the insulating substrate 11 of an organic material, the production efficiency is improved. By using an organic material containing at least one of polyimide resin, epoxy resin, phenol resin, silicon resin and the like as the organic material, the reliability and productivity are improved.
  • the substrate 11 may be made of an inorganic material! / ⁇ .
  • alumina, glass, quartz and ceramic By using an insulating material containing any one of them, a capacitor with high reliability such as heat resistance can be obtained.
  • a conductive metal material such as Cu, Ag, silicon (Si) or the like may be used for the substrate 11.
  • the expansion coefficient of the sheet 1 of the capacitor element 41, which is also made of metal, and the expansion coefficient of the substrate 11 become close to each other. Therefore, the reliability is enhanced and the heat dissipation is also enhanced.
  • the solid electrolyte layer is not shown in FIG. 3B as in FIG. 2A.
  • the substrate 11 is made of a conductive material
  • one of the through electrodes 12 and 13 can be omitted.
  • the insulating film 37 it is necessary to provide the insulating film 37 so that the upper electrode 15 and the through electrode 12 do not conduct with the substrate 11.
  • a Cu substrate is used as the substrate 11, and through holes are provided by dry etching.
  • the lower electrode 14 and the dielectric layer 16 are sequentially formed on the substrate 11 by a method such as sputtering or vapor deposition.
  • the insulating film 37 is formed by forming a part of the dielectric layer 16 also in the through hole and around the through hole.
  • the through electrode 12 is formed by Ag nano paste or the like in the through hole.
  • the upper electrode 15 is formed by a method such as sputtering or vapor deposition. In this way, the capacitor element 42 can be laminated in the form of a uniform thin film.
  • the whole may be heat treated and oxidized to form an insulating film of oxide on the surface of the substrate 11. .
  • productivity is improved by bonding substrate 11 and capacitor element 41 with an adhesive.
  • the sheet 1 having the porous layer 6 formed on the first surface 1A is prepared.
  • the porous layer 6 is obtained by subjecting the sheet 1 such as A1 to an acid treatment and a thermal oxidation treatment. By these treatments, the dielectric layer 31 is also formed on the surface of the porous layer 6.
  • a through hole 2A is formed on the sheet 1 by punching karoe or the like.
  • an insulating material 3A made of a resin material is applied from the second surface 1B side of the sheet 1. At this time, the resin material 3A is also filled in the through hole 2A together with the surface on the second surface 1B side of the sheet 1.
  • the first sheet 1 The holes are made again in the through holes 2A by injecting air from the side 1A side to remove the excess resin material 3A in the through holes 2A. Then, the resin material 3A is cured by heating.
  • the insulating film 3 in FIG. 3A can be formed in this manner.
  • a resin is applied to the outer peripheral portion on the first surface 1 A side of the sheet 1 as necessary, and the resin is cured to form the positive and negative electrode separation portion 8.
  • a solid electrolyte layer 32 is formed on the dielectric layer 31 by a conductive polymer film such as polythiophen by an inductive polymerization method, an electrolytic polymerization method, or the like.
  • a carbon paste is applied thereon and cured to form a thin carbon layer 33.
  • an Ag paste is applied and filled on the carbon layer 33 and the inside of the through hole 2A to form a through hole electrode 2 and a cathode electrode layer 9.
  • a conductive reinforcing plate 10 which also has a force such as Ag or Cu may be adhered to the cathode electrode layer 9 with an Ag paste.
  • the anode opening 5 A is formed by covering a predetermined position of the insulating film 3 with a laser cover or the like to expose the surface layer of the sheet 1. Thereafter, as shown in FIG. 7, terminals 4 and 5 are formed on the exposed surface of the hole electrode 2 and the anode opening 5A by plating or the like. As described above, the capacitor element 41 is formed.
  • a method of manufacturing the capacitor element 42 on the substrate 11 will be described with reference to FIGS. 8 to 13.
  • a resist (not shown) or the like that is patterned is formed on a substrate 11 that is a flat plate of Si, and then through holes 12A and 13A are formed at predetermined portions by a dry etching method or the like.
  • the insulating film of SiO is formed on the surface of the substrate 11 by heat-treating the substrate 11 (see FIG.
  • through-holes 12 and 13 are formed by filling Ag nanopaste etc. in through holes 12A and 13A and curing them.
  • a lower electrode 14 composed of Cu, a dielectric layer 16 composed mainly of barium titanate, and an upper electrode 15 composed of Cu are sequentially formed by sputtering or the like. Each of these is formed into a predetermined shape by a photolithographic method or an etching method after forming a film-forming force on the entire surface or forming a film-forming force by a metal mask.
  • blind vias 18A are formed at predetermined positions.
  • blind A laser etching method is used to form the via 18A.
  • the insulating portion 17 is formed on the inner wall of the blind via 18A.
  • the insulating portion 17 can be formed, for example, by performing post-exposure development and main curing so that the polyimide remains only at a predetermined site after temporary curing using photosensitive polyimide or the like.
  • the capacitor element 42 is manufactured.
  • the terminal electrodes 19 and 20 can be formed by sputtering, photolithography and etching.
  • the capacitor elements 41 and 42 described above are stacked and connected via the substrate 11. At this time, the cathode terminal 4 and the lower electrode 14 are connected to each other via the through electrode 13 and the anode terminal 5 and the upper electrode 15 are connected to each other by the paste or the like so as to be conductive through the through electrode 12. Thus, the capacitor is completed.
  • the insulating protection layer 21 as shown in FIG. 3A as necessary, it is possible to manufacture a capacitor with improved reliability and demonstration.
  • the capacitor element 42 realizes low ESL characteristics, and the capacitor element 41 secures a large capacity. Therefore, a capacitor excellent in high frequency characteristics can be obtained.
  • the combination of capacitor elements with different characteristics in this way makes it possible to use for various applications. That is, each of these capacitor elements has a through hole electrode inside, so that the flow of current in the opposite direction is derived inside, so that the magnetic field due to the current can be offset by itself. This minimizes the ESL value caused by the magnetic field. In particular, since the plurality of sulfo electrodes 18 are formed on the capacitor element 42, the effect is remarkable. By combining the capacitor element 42 and the capacitor element 41 having a large capacity, it is possible to apply to electronic devices that require highly accurate mounting technology.
  • FIG. 14 is a cross-sectional view of a capacitor in a second embodiment of the present invention.
  • the capacitor element 41 is the same as that of the first embodiment.
  • Capacitor element 43 which is the second capacitor element differs from capacitor element 42 in the first embodiment in that capacitor element 43 It is a point having a laminated structure.
  • the solid electrolyte layer is not illustrated in FIG. 14 as in FIG. 2A.
  • the inner layer electrode 34 as the first electrode and the inner layer electrode 35 as the second electrode are provided in the inner layer of the dielectric layer 16.
  • the inner layer electrode 34 and the inner layer electrode 35 are alternately stacked via the dielectric layer 16.
  • the second through hole electrode 22 is electrically connected to the inner layer electrode 34
  • the third through hole electrode (hereinafter referred to as through hole electrode) 23 is electrically connected to the inner layer electrode 35 and is insulated from the inner layer electrode 34.
  • the through-hole electrodes 22 and 23 penetrate the dielectric layer 16 viewed macroscopically.
  • the inner layer electrode 34 and the inner layer electrode 35 are patterned so as not to short each other through the through hole electrodes 22 and 23.
  • the respective through-hole electrodes 22 appear to be isolated from each other, and they are electrically connected by a plurality of inner layer electrodes 34.
  • Terminal electrodes 19 and 20 are provided on the outer surface 21 A side of each of the inner layer electrodes 34 and 35.
  • one of the through-hole electrodes 23 is connected to the anode terminal 5 of the capacitor element 41, and one of the through-hole electrodes 22 is connected to the cathode terminal 4.
  • the inner layer electrode 34 is connected to the anode terminal 5 of the capacitor element 41, and the inner layer electrode 35 is connected to the cathode terminal 4.
  • a thin film capacitor, an organic film capacitor, a laminated ceramic capacitor, etc. can be used as the capacitor element 43 having such a laminated structure.
  • the capacitor according to the present invention is excellent in productivity, and is capable of achieving low ESL and large capacity. Therefore, it can be applied to applications such as electronic devices that require low impedance characteristics such as decoupling capacitors such as MPU.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

コンデンサは第1のコンデンサ素子と、この第1のコンデンサ素子に積層された第2のコンデンサ素子とを有する。第1のコンデンサ素子は、弁金属シート体を貫通するスルホール電極が設けられ、片面に陰極、陽極の端子部を取り出した固体電解質コンデンサである。第2のコンデンサ素子は誘電体層を介して設けられた第1電極、第2電極と、誘電体層を貫通する第2のスルホール電極とを有する。第2のスルホール電極は第1電極と接続されるとともに、第2電極と絶縁されている。第2電極の取り出し部は誘電体層から表出している。そして第2のスルホール電極と取り出し部とが交互に配置されている。第1電極は第1のスルホール電極と電気的に接続され、第2電極は弁金属シート体と電気的に接続されている。

Description

明 細 書
コンデンサ
技術分野
[0001] 本発明は、高周波特性に優れたコンデンサに関する。
背景技術
[0002] 近年、電子機器の高機能化に伴い、これに用いられる電子部品にも高周波領域に 対応できる性能要求が強くなつている。例えば、高周波回路におけるバイパスコンデ ンサゃデカップリングコンデンサとして用いるコンデンサには共振周波数の高周波化 と大容量化とが不可欠である。そして、共振周波数を高周波化するためにはコンデン サの等価直列インダクタンスを低減すること (低 ESL化)が不可欠である。特に、高性 能化が著しい CPU用途に用いられるデカップリングコンデンサは、より多くの電力を 即座に供給できる性能が要求される。このように高速動作に対応するためにはコンデ ンサの低 ESL化が重要な要素である。
[0003] 高周波特性に優れた従来のコンデンサは、例えば特開 2002— 299152号公報に 開示されて 、る。このセラミックコンデンサの両端にはプラスの電極端子とマイナスの 電極端子とが交互に配列されている。これにより低 ESL化されている。またさらに、そ れぞれの電極端子をマトリックス状に交互に配列することによりインダクタンスを低減 させて ESLを減少させた積層セラミックコンデンサも知られている。このようなコンデン サは例えば特開 2001— 189234号公報に開示されている。これらのコンデンサでは 、コンデンサに流れる電流によって誘起される磁界を相殺させるように電極構造がェ 夫されている。また電極の電流経路長を短くしている。これらの相乗効果によって低 ESL化が実現している。
[0004] し力しながら、このようなコンデンサの構成では、内部電極形状と端子電極の構成と が複雑であることから容量が小さくなるとともに、生産性が低下する。
発明の開示
[0005] 本発明のコンデンサは第 1のコンデンサ素子と、この第 1のコンデンサ素子に積層さ れた第 2のコンデンサ素子とを有する。第 1のコンデンサ素子は、弁金属シート体と誘 電体被膜と固体電解質層と集電体層と第 1のスルホール電極とを有する。弁金属シ ート体の片面には多孔質層が設けられ、誘電体被膜は多孔質層上に形成されてい る。固体電解質層は誘電体被膜上に形成され、集電体層は固体電解質層上に形成 されている。第 1のスルホール電極は集電体層と導通し弁金属シート体と絶縁され、 弁金属シート体を貫通している。第 2のコンデンサ素子は、誘電体層と第 1電極と第 2 電極と複数の第 2のスルホール電極と第 2電極の複数の取り出し部とを有する。第 1 電極と第 2電極とは誘電体層を介して互いに絶縁されて設けられ、第 1電極は第 1の スルホール電極と電気的に接続され、第 2電極は弁金属シート体と電気的に接続さ れている。第 2のスルホール電極は誘電体層を貫通して設けられ、第 1電極と接続さ れるとともに、第 2電極と絶縁されている。第 2電極の取り出し部は誘電体層力も表出 している。そして第 2のスルホール電極と取り出し部とが交互に配置されている。この コンデンサでは、静電容量の大きな第 1のコンデンサ素子と低 ESL特性を有する第 2 のコンデンサ素子とが複合して 、る。そのため大容量を確保しつつ低 ESLであるコン デンサが得られる。 図面の簡単な説明
[図 1]図 1は本発明の実施の形態 1におけるコンデンサの外観斜視図である。
[図 2A]図 2Aは図 1に示すコンデンサの断面構造図である。
[図 2B]図 2Bは図 2に示すコンデンサの要部拡大図である。
[図 2C]図 2Cは本発明の実施の形態 1における他のコンデンサの上面部分を示す要 部拡大図である。
[図 3A]図 3Aは本発明の実施の形態 1におけるコンデンサの別の断面構造図である
[図 3B]図 3Bは本発明の実施の形態 1におけるコンデンサのさらに別の断面構造図 である。
[図 4]図 4は本発明の実施の形態 1におけるコンデンサの第 1のコンデンサ素子の製 造方法を説明するための断面工程図である。
[図 5]図 5は図 4に続く第 1のコンデンサ素子の製造方法を説明するための断面工程 図である。 [図 6]図 6は図 5に続く第 1のコンデンサ素子の製造方法を説明するための断面工程 図である。
[図 7]図 7は図 6に続く第 1のコンデンサ素子の製造方法を説明するための断面工程 図である。
[図 8]図 8は本発明の実施の形態 1におけるコンデンサの第 2のコンデンサ素子の製 造方法を説明するための断面工程図である。
[図 9]図 9は図 8に続く第 2のコンデンサ素子の製造方法を説明するための断面工程 図である。
[図 10]図 10は図 9に続く第 2のコンデンサ素子の製造方法を説明するための断面ェ 程図である。
[図 11]図 11は図 10に続く第 2のコンデンサ素子の製造方法を説明するための断面 工程図である。
[図 12]図 12は図 11に続く第 2のコンデンサ素子の製造方法を説明するための断面 工程図である。
[図 13]図 13は図 12に続く第 2のコンデンサ素子の製造方法を説明するための断面 工程図である。
[図 14]図 14は本発明の実施の形態 2におけるコンデンサの断面構造図である。 符号の説明
1 弁金属シート体
1A 第 1面
1B 第 2面
2 第 1のスルホール電極
2A スノレホーノレ
3 絶縁膜
3A 絶縁材料
4 陰極端子
5 陽極端子
5A 陽極開口部 多孔質層
集電体層
陽陰極分離部
陰極電極層
補強板
基板
第 1の貫通電極 第 2の貫通電極
A, 13A スルホール
下部電極
上部電極
誘電体層
絶縁部
, 22 第 2のスルホール電極A ブラインドビア
第 1の端子電極 第 2の端子電極 絶縁保護層
A 外表面
第 3のスルホール電極 誘電体被膜
固体電解質層
カーボン層
, 35 内層電極
接続バンプ
絶縁膜
第 1のコンデンサ素子, 43 第 2のコンデンサ素子 発明を実施するための最良の形態
[0008] (実施の形態 1)
図 1は本発明の実施の形態 1におけるコンデンサの外観斜視図である。図 2Aは図 1の A— A線における断面構造図、図 2Bは図 2Aの要部拡大図である。図 2Cは本実 施の形態における他の例のコンデンサの上面部分を示す要部拡大図である。また図 3Aは本実施の形態における別の例のコンデンサの断面構造図、図 3Bはさらに別の 例のコンデンサの断面構造図である。
[0009] 図 1、図 2A、図 2Bにおいて、弁金属シート体 (以下、シート) 1は第 1面 1A側に、微 細孔が多数形成された多孔質層 6を有し、多孔質層 6の表面には誘電体被膜 31が 形成されている。これらは、例えばアルミニウム (A1)を薬液処理と熱酸ィ匕処理とを施 すことによって形成される。シート 1としては A1のほかにタンタル (Ta)やニオブ (Nb) が静電容量の観点から好ま 、。
[0010] 誘電体被膜 31の表面には固体電解質層 32が形成されている。なお図 2Aでは固 体電解質層 32は図示していない。固体電解質層 32の表面には集電体層 7が形成さ れている。集電体層 7はカーボン層 33とその上に形成された銀 (Ag)ペーストなどか らなる陰極電極層 9から構成されている。固体電解質層 32はポリピロールやポリチォ フェン等の導電性高分子の重合法によって形成することができる。カーボン層 33は 固体電解質層 32と陰極電極層 9との界面抵抗を下げるために用いられる。
[0011] さらに、シート 1には、シート 1を第 1面 1A側力も第 1面 1Aと対向する第 2面 1B側に 貫通する第 1のスルホール電極 2が形成されて!、る。スルホール電極 2と陰極電極層 9とは電気的に導通している。スルホール電極 2の内壁とシート 1の第 2面側の大部分 とには絶縁膜 3が形成されており、絶縁膜 3はスルホール電極 2とシート 1とを絶縁し ている。また、シート 1の第 1面 1A側の外周部に形成された陽陰極分離部 8は、固体 電解質層 32と集電体層 7とが端部においてシート 1と導通することを防止して、コンデ ンサの信頼'性を高めている。
[0012] 陰極電極層 9の上に貼り合わされた補強板 10は全体の機械的強度を高めている。
なお、陽陰極分離部 8と補強板 10とは必要に応じて設ければよく必須の構成ではな い。 [0013] シート 1の第 2面 IB側のスルホール電極 2の表出面には陰極端子 4が形成されてい る。シート 1の第 2面 1B上に形成された絶縁膜 3の一部には開口部が設けられ、この 開口部にシート 1と導通する陽極端子 5が設けられている。なお、端子 4、 5は必ずし も必要ではないが、端子 4、 5を設けることにより接続の信頼性が高まる。以上のような 構成により第 1のコンデンサ素子 41が形成されている。
[0014] 次に、第 2のコンデンサ素子 42の構成について説明する。コンデンサ素子 42はコ ンデンサ素子 41を構成しているシート 1の第 2面 1B側に設けられている。まず、薄膜 プロセスなどを用いて銅 (Cu)などの導電性に優れた金属力もなる下部電極 14をコ ンデンサ素子 41の陰極端子 4に接続するように設ける。次に下部電極 14の上にスパ ッタなどの方法によりチタン酸バリウムなどの誘電体材料薄膜からなる誘電体層 16と して設ける。そして、誘電体層 16の上にコンデンサ素子 41の陽極端子 5と接続する ように上部電極 15を設ける。このように、下部電極 14と誘電体層 16と上部電極 15と が積層されている。なお端子 4、 5が設けられていない場合には、下部電極 14はスル ホール電極 2に、上部電極 15はシート 1に直結される。すなわち、第 1電極である下 部電極 14と第 2電極である上部電極 15とは、誘電体層 16を介して互いに絶縁され て設けられ、下部電極 14はスルホール電極 2に、上部電極 15はシート 1にそれぞれ 電気的に接続されている。
[0015] 誘電体層 16と上部電極 15の一部とにはスルホールが形成され、このスルホールに は下部電極 14と接続された第 2のスルホール電極 18が設けられて!/、る。スルホール の内壁に設けられた絶縁部 17はスルホール電極 18と上部電極 15とを電気的に絶 縁している。すなわち、スルホール電極 18は誘電体層 16を貫通して設けられ、下部 電極 14と接続されるととも〖こ、上部電極 15と絶縁されている。必要に応じて、スルホ ール電極 18の上には外表面 21 Aに表出し、スルホール電極 18に接続された第 1の 端子電極 20が設けられる。また上部電極 15の上には外表面 21Aに表出し、上部電 極 15からの取り出し部で接続された第 2の端子電極 19が設けられる。以上のようにし てコンデンサ素子 42が構成されて!、る。
[0016] コンデンサ素子 42の特徴は絶縁保護層 21の外表面 21Aに表出した上部電極 15 の電極取り出し部と、下部電極 14からに接続されたスルホール電極 18からの電極取 り出し部との配置にある。図 1ではこの電極取り出し部がそれぞれ端子電極 19、 20に 相当する。端子電極 19、 20は図 1に示すように、それぞれが交互の位置関係になる ように複数設けられている。端子電極 19、 20を設けない場合にはスルホール電極 18 を外表面 21Aに表出させ、端子電極 19に相当する位置に上部電極 15と一体の凸部 を設けてもょ 、。このような構成とすることによりコンデンサ素子 42の ESLは非常に低 くなる。
[0017] コンデンサ素子 41, 42を有し、上記のような構成を有するコンデンサは、例えば M PUなどのデカップリングコンデンサとして用いることができる。このような用途におい て、 MPUの急峻な電圧変化に対して初期段階に重要な役割を果たす電源供給能 力は ESL特性によって決定される。
[0018] この初期段階に必要な電源供給の役割を担うコンデンサには低 ESL特性が要求さ れ、それに必要な静電容量は 50nF程度である。従って、本実施の形態におけるコン デンサ素子 42の電流経路長をできる限り短くする必要がある。また端子電極 19、 20 の配置を工夫することにより低 ESL特性を最優先に設計する必要がある。前述のよう なコンデンサ素子 42の構成によりこれらの条件が満足され、コンデンサ素子 42の静 電容量を 50nF程度以上に設計することにより、初期段階に必要な電源供給が可能 となる。
[0019] 一方、次の段階の電源供給には大きな静電容量が必要とされる。この要求に対し ては、コンデンサ素子 41が多くの電荷を供給する。そのため、コンデンサ素子 41に は低等価直列抵抗 (低 ESR)特性で、かつ大容量のコンデンサが必要となる。コンデ ンサ素子 41は固体電解コンデンサであるので、このような大容量用途に最適である。
[0020] 以上のように、本実施の形態におけるコンデンサではコンデンサ素子 41が大きな 静電容量を有し、コンデンサ素子 42が低 ESL特性を有する。このように機能を分担 させることにより、静電容量を犠牲にすることなく大容量でかつ低 ESL特性を有する コンデンサが効率よく得られる。さらに、このような構成とすることにより、非常に薄型 の高周波用のコンデンサが得られる。なお、コンデンサ素子 42を、前述のように薄膜 形成法により誘電体層 16や電極 14, 15を形成した薄膜コンデンサとすることが好ま しい。これにより、端子電極 19と端子電極 20とのピッチを、微細なピッチ寸法で高精 度に実現することができる。
[0021] なお以上の説明では、コンデンサ素子 41の上に薄膜プロセスを用いて直接成膜す ることによりコンデンサ素子 42を形成している。これ以外に、コンデンサ素子 42と同じ 機能を有するコンデンサを別に作製し、コンデンサ素子 41の上に積層配置して形成 してもよい。その場合、陰極端子 4と下部電極 14、陽極端子 5と上部電極 15のそれ ぞれの組み合わせを Ag、 Cuペーストあるいは異方性導電ペーストによって電気的に 接続する。またそのとき、接着剤などでコンデンサ素子 41とコンデンサ素子 42とを接 合することによって信頼性が高まる。このようにして作製する場合、それぞれ別々に作 製されたコンデンサ素子を最後に積層接合するので、最終製品の歩留まりが高まる。
[0022] なお、コンデンサ素子 42を有機フィルムコンデンサで構成すれば、耐応力性に優 れたコンデンサが得られる。コンデンサ素子 42をセラミックコンデンサで構成すれば、 低 ESR特性と低 ESL特性とを有するコンデンサが得られる。コンデンサ素子 42を固 体電解コンデンサで構成すれば、コンデンサ素子 42をコンデンサ素子 41と同様のプ 口セスで作製できることが可能となり、生産性に優れた大容量のコンデンサが得られ る。
[0023] また図 2Cに示すように、端子電極 19、 20の上に接続バンプ 36を設けることが好ま しい。端子電極 19、 20を設けていない場合には、スルホール電極 18上と上部電極 1 5の取り出し部上とに接続バンプ 36を設けてもよい。これにより直接、半導体デバイス とコンデンサ素子 42とを最短の距離で接続することが可能となり、高周波域における 電源供給の性能が高まる。また、コンデンサ素子 42の端子電極 19、 20間の距離を コンデンサ素子 41の陽極端子 5と陰極端子 4との距離よりも小さくすることにより低 ES L特性に優れたコンデンサが得られる。
[0024] また、陰極端子 4と下部電極 14とをはんだで接続するとともに、陽極端子 5と上部電 極 15とをはんだで接続することにより実装性と信頼性とが向上する。また、陰極端子 4と下部電極 14とを導電性接着剤で接続するとともに、陽極端子 5と上部電極 15とを 導電性接着剤で接続することにより生産性が向上する。また、陽極端子 5と上部電極 15、陰極端子 4と下部電極 14のそれぞれの組み合わせを異方性導電ペーストで接 続してもよい。これにより端子電極 19、 20を狭小ピッチで配列することができる。 [0025] また、シート 1を Al、 Ta、 Nbのいずれかにより構成することにより従来の技術で大容 量のコンデンサが得られる。また、陽極端子 5、陰極端子 4、端子電極 19、 20を Ag、 Cu、あるいは Agと Cuの混合物、 Agと Cuとの合金のいずれかを主体とする導電性べ 一ストで形成することにより生産性が向上する。必要に応じてそれぞれ別個の材料で 構成してちょい。
[0026] 次に、図 3Aを用いて本実施の形態における別の例のコンデンサの構成について 説明する。ここで、図 3Aに示すコンデンサが図 1のコンデンサと異なっている点は、コ ンデンサ素子 41、 42の間に基板 11が設けられている点である。なお図 3Aでも図 2A と同様に固体電解質層は図示して ヽな ヽ。
[0027] 基板 11には第 1の貫通電極 12、第 2の貫通電極 13が設けられている。貫通電極 1 3は下部電極 14に接続するように設けられ、誘電体層 16は下部電極 14の上に設け られている。上部電極 15は誘電体層 16の上に設けられ、上部電極 15は貫通電極 1 2に接続されている。そして陰極端子 4、陽極端子 5はそれぞれ貫通電極 13、 12〖こ 接続されている。すなわち、スルホール電極 2と下部電極 14とは貫通電極 13を介し て電気的に接続され、シート 1と上部電極 15とは貫通電極 12を介して電気的に接続 されている。コンデンサ素子 42の端子電極 19、 20は図 2Aと同じ電極配置である。こ のように、それぞれの特性を満足するコンデンサ素子同士を接合することにより歩留 まりが高まる。なおこのようなコンデンサを作製する際には、基板 11の上にコンデンサ 素子 42を形成しておき、その後、この接続体をコンデンサ素子 41の上に接続実装す る。
[0028] 基板 11に絶縁性材料を用いれば、基板 11の上に薄膜法を用いてコンデンサ素子 42を形成することができる。そしてコンデンサ素子 42の特性を検査した後、特性を見 極めながらコンデンサ素子 41の上に実装することにより、高精度に効率よく所望の特 性のコンデンサが得られる。さらに、絶縁性の基板 11を有機材料で構成することによ り生産効率が向上する。有機材料としてポリイミド榭脂、エポキシ榭脂、フエノール榭 脂、シリコン榭脂などのうち少なくとも一つを含む有機材料を用いることにより信頼性 と生産性とが向上する。
[0029] また、基板 11を無機材料で構成してもよ!/ヽ。さらにアルミナ、ガラス、石英、セラミツ クのいずれか一つを含んだ絶縁性材料で構成することにより耐熱などの信頼性の高 いコンデンサが得られる。
[0030] 一方、図 3Bに示すように、基板 11に例えば Cu、 Ag、シリコン (Si)などの導電性を 有する金属材料を用いてもよい。その場合、同じく金属からなるコンデンサ素子 41の シート 1の膨張係数と基板 11の膨張係数とが近くなる。そのため信頼性が高まるとと もに放熱性も高まる。なお図 3Bでも図 2Aと同様に固体電解質層は図示していない。
[0031] また基板 11を導電性材料で構成すれば、貫通電極 12, 13の一方を省くことができ る。図 3Bに示すように、例えば貫通電極 13は不要となる力 上部電極 15と貫通電極 12とが基板 11と導通しないように絶縁膜 37を設ける必要がある。このような構成は、 例えば基板 11として Cu基板を用い、ドライエッチングによってスルホールを設けてお く。次に基板 11の上に下部電極 14、誘電体層 16を順次スパッタリングや蒸着などの 方法によって形成する。その際、スルホール内、スルホール周辺にも誘電体層 16の 一部を形成することで絶縁膜 37を形成する。次に、スルホール内に Agナノペースト などによって貫通電極 12を形成する。最後に、上部電極 15をスパッタリングや蒸着 などの方法によって形成する。このようにすれば、コンデンサ素子 42を均一な薄膜状 に積層形成することができる。あるいは後述するように、基板 11に貫通電極 12, 13を 形成するためのスルホールを設けた後、全体を熱処理酸化することにより基板 11の 表面に酸ィ匕物の絶縁膜を形成してもよい。
[0032] なお、図 3A、図 3Bに示すコンデンサにおいて、基板 11とコンデンサ素子 41とを接 着剤にて接合することにより生産性が向上する。
[0033] 以下、図 3Aに示すコンデンサの製造方法の一例を説明する。まず、図 4〜図 7を 用いて、コンデンサ素子 41の製造方法を説明する。
[0034] まず、第 1面 1Aに多孔質層 6が形成されたシート 1を準備する。多孔質層 6は A1な どのシート 1に酸処理と熱酸ィ匕処理とを行うことによって得られる。これらの処理により 、多孔質層 6の表面には誘電体層 31も形成される。そしてシート 1にパンチングカロェ などによってスルホール 2Aを形成する。次に、シート 1の第 2面 1B側より榭脂材料か らなる絶縁材料 3Aを塗布する。このとき榭脂材料 3Aはシート 1の第 2面 1B側の表面 とともにスルホール 2Aの内部にも充填される。そして図 4に示すように、シート 1の第 1 面 1A側より空気を噴射してスルホール 2A中の余分な榭脂材料 3Aを除去することに よりスルホール 2Aに再度孔を設ける。そして、加熱して榭脂材料 3Aを硬化させる。 図 3Aにおける絶縁膜 3はこのようにして形成することができる。
[0035] その後、図 5に示すように必要に応じてシート 1の第 1面 1A側の外周部に榭脂を塗 布して硬化させ、陽陰極分離部 8を形成する。
[0036] さらに、たとえばポリチォフェンなどの導電性高分子膜をィ匕学重合法、電解重合法 などによって誘電体層 31の上に固体電解質層 32を形成する。その上にカーボンぺ 一ストを塗布、硬化して薄いカーボン層 33を形成する。
[0037] その後、図 6に示すように Agペーストをカーボン層 33の上とスルホール 2Aの内部 に塗布および充填してスルホール電極 2と陰極電極層 9とを形成する。このとき、必要 に応じて Ag、 Cuなど力もなる導電性の補強板 10を Agペーストによって陰極電極層 9と接着してもよい。これによりコンデンサ素子 41の機械的強度が向上するとともに抵 抗値が小さくなり電荷の取り出しが容易になる。
[0038] 次に、レーザカ卩ェなどによって絶縁膜 3の所定の位置をカ卩ェして陽極開口部 5Aを 形成し、シート 1の表層を露出させる。その後、図 7に示すようにめつきなどによってス ルホール電極 2の表出面と陽極開口部 5Aとに端子 4、 5を形成する。以上のようにし てコンデンサ素子 41ができる。
[0039] 次に、図 8〜図 13を参照して基板 11上にコンデンサ素子 42を製造する方法を示 す。まず Siの平板である基板 11にパターユングされたレジスト(図示せず)などを形 成した後、ドライエッチング法などによりスルホール 12A、 13Aを所定の部位に形成 する。そして基板 11を熱処理酸ィ匕することにより基板 11の表面に SiOの絶縁膜 (図
2
示せず)を形成する。次〖こ図 8〖こ示すよう〖こ、スルホール 12A、 13Aに Agナノペース ト等を充填、硬化することにより貫通電極 12、 13を形成する。
[0040] 次に、図 9に示すように Cuからなる下部電極 14、チタン酸バリウムを主成分とする 誘電体層 16、 Cuからなる上部電極 15をスパッタ法などによって順次形成する。これ らはそれぞれメタルマスクによって成膜部位を限定する力、あるいは全面に成膜した 後にフォトリソ法やエッチング法によって所定の形状に成形される。
[0041] その後、図 10に示すようにブラインドビア 18Aを所定の位置に形成する。ブラインド ビア 18Aの形成にはレーザ力卩ェゃエッチングの方法が用いられる。そして、図 11に 示すようにブラインドビア 18Aの内壁に絶縁部 17を形成する。絶縁部 17は、例えば 感光性のポリイミド等を用いて仮硬化した後、所定の部位のみにポリイミドが残留する ように露光後に現像を行って本硬化を行うことにより形成することができる。
[0042] 次に、図 12に示すようにブラインドビア 18Aの中に Agあるいは Cuペーストなどを印 刷によって充填硬化してスルホール電極 18を形成する。そして、図 13に示すように スルホール電極 18の上と上部電極 15の所定の部位とに端子電極 19、 20を形成す る。このようにしてコンデンサ素子 42が製造される。端子電極 19、 20はスパッタ法ゃ フォトリソ、エッチング法によって形成することができる。
[0043] 以上説明してきたコンデンサ素子 41、 42を、基板 11を介して積層、接続する。この 際、陰極端子 4と下部電極 14とは貫通電極 13を介して、陽極端子 5と上部電極 15と は貫通電極 12を介して導通するようにペースト等によって接続する。このようにしてコ ンデンサが完成する。また、必要に応じて図 3Aに示したように絶縁保護層 21を形成 することにより信頼性と実証性を高めたコンデンサを製造することができる。
[0044] 以上のように、本実施の形態のよるコンデンサでは、コンデンサ素子 42が低 ESL特 性を実現するとともに、コンデンサ素子 41により大容量が確保される。そのため高周 波特性に優れたコンデンサが得られる。このように特性の異なるコンデンサ素子の組 み合わせにより、様々な用途に用いることが可能となる。すなわちこれらの各コンデン サ素子は、内部にスルホール電極を有することにより内部で逆向きの電流の流れが 導出されるため、電流に起因する磁界を自身で相殺することができる。これにより磁 界に起因する ESLの値を極小化する。特に、コンデンサ素子 42には複数のスルホー ル電極 18が形成されているためその効果が顕著になる。このようなコンデンサ素子 4 2と、容量の大きなコンデンサ素子 41とを複合ィ匕することにより、高精度な実装技術を 要求される電子機器への適応が可能となる。
[0045] (実施の形態 2)
図 14は本発明の実施の形態 2におけるコンデンサの断面図である。コンデンサ素 子 41は実施の形態 1と同様である。第 2のコンデンサ素子であるコンデンサ素子 43 が実施の形態 1におけるコンデンサ素子 42と異なっている点はコンデンサ素子 43が 積層構造を有している点である。なお図 14でも図 2Aと同様に固体電解質層は図示 していない。
[0046] コンデンサ素子 43では、第 1電極である内層電極 34と第 2電極である内層電極 35 とは誘電体層 16の内層に設けられている。換言すると、誘電体層 16を介して内層電 極 34と内層電極 35とが交互に積層されている。そして、第 2のスルホール電極 22は 内層電極 34と導通し、また第 3スルホール電極(以下、スルホール電極) 23は内層電 極 35と導通し、内層電極 34とは絶縁されている。スルホール電極 22、 23は巨視的 にみた誘電体層 16を貫通している。内層電極 34と内層電極 35とはスルホール電極 22、 23を介して互いに短絡することがないようにパターユングされている。図 14では 、各スルホール電極 22同士は孤立しているように見える力 複数の内層電極 34によ つて電気的に接続されている。各内層電極 34、 35の外表面 21A側には端子電極 1 9, 20が設けられている。
[0047] また、スルホール電極 23のいずれかはコンデンサ素子 41の陽極端子 5と接続され 、スルホール電極 22のいずれかは陰極端子 4と接続されている。したがって、内層電 極 34はコンデンサ素子 41の陽極端子 5と接続され、内層電極 35は陰極端子 4と接 続されている。
[0048] このような構成を有する積層型のコンデンサ素子 43とコンデンサ素子 41とを積層、 接続することにより、より大容量になるとともに低 ESRィ匕が可能になる。そのため、より 優れた特性を有するコンデンサが得られる。このような積層構成のコンデンサ素子 43 としては、薄膜コンデンサ、有機フィルムコンデンサ、積層セラミックコンデンサなどを 用!/、ることができる。
産業上の利用可能性
[0049] 本発明によるコンデンサは、生産性に優れ、低 ESL化と大容量ィ匕が可能である。そ のため、 MPUなどのデカップリングコンデンサをはじめとする低インピーダンス特性 が必要とされる電子機器等の用途に適用できる。

Claims

請求の範囲
[1] 第 1面に多孔質層が設けられた弁金属シート体と、
前記多孔質層上に形成された誘電体被膜と、
前記誘電体被膜上に形成された固体電解質層と、
前記固体電解質層上に形成された集電体層と、
前記集電体層と導通し前記弁金属シート体と絶縁され、前記弁金属シート体を前記 第 1面力 前記第 1面に対向する第 2面に貫通して設けられた第 1のスルホール電極 と、を有する第 1のコンデンサ素子と、
誘電体層と、
前記誘電体層を介して互いに絶縁されて設けられ、前記第 1のスルホール電極と電 気的に接続された第 1電極と、前記弁金属シート体と電気的に接続された第 2電極と 前記誘電体層を貫通して設けられ、前記第 1電極と接続されるとともに、前記第 2電 極と絶縁されて 、る複数の第 2のスルホール電極と、
前記誘電体層から表出した複数の前記第 2電極の取り出し部と、を有し、
前記複数の第 2のスルホール電極と前記複数の取り出し部とが交互に配置され、前 記第 1のコンデンサ素子を構成する前記弁金属シート体の前記第 2面側に積層され た第 2のコンデンサ素子と、を備えた、
コンデンサ。
[2] 前記第 2のコンデンサ素子において、前記第 1電極と前記誘電体層と前記第 2電極と が積層された、
請求項 1記載のコンデンサ。
[3] 前記第 2のコンデンサ素子が薄膜コンデンサである、
請求項 2記載のコンデンサ。
[4] 前記第 2のコンデンサ素子が有機フィルムコンデンサである、
請求項 2記載のコンデンサ。
[5] 前記第 2のコンデンサ素子がセラミックコンデンサである、
請求項 2記載のコンデンサ。
[6] 前記第 2のコンデンサ素子が固体電解コンデンサである、
請求項 2記載のコンデンサ。
[7] 前記第 2のスルホール電極上と前記取り出し部上とにそれぞれ設けられた接続バン プをさらに備えた、
請求項 1記載のコンデンサ。
[8] 前記第 1のコンデンサ素子は、前記第 2面に表出し、前記第 1のスルホール電極に接 続された陰極端子をさらに有する、
請求項 1記載のコンデンサ。
[9] 前記陰極端子が銀、銅、銀と銅との混合物、銀と銅との合金の!/ヽずれかを主体とする 導電性ペーストで構成された、
請求項 8に記載のコンデンサ。
[10] 前記第 1のコンデンサ素子は、前記第 2面に表出し、前記弁金属シート体に接続され た陽極端子をさらに有する、
請求項 1記載のコンデンサ。
[11] 前記陽極端子が銀、銅、銀と銅との混合物、銀と銅との合金のいずれかを主体とする 導電性ペーストで構成された、
請求項 10に記載のコンデンサ。
[12] 前記第 1のコンデンサ素子は、前記第 2面に表出し、前記第 1のスルホール電極に接 続された陰極端子と、前記第 2面に表出し、前記弁金属シート体に接続された陽極 端子をさらに有し、
前記陰極端子と前記第 1電極、前記陽極端子と前記第 2電極とがそれぞれはんだで 接続されている、
請求項 1記載のコンデンサ。
[13] 前記第 1のコンデンサ素子は、前記第 2面に表出し、前記第 1のスルホール電極に接 続された陰極端子と、前記第 2面に表出し、前記弁金属シート体に接続された陽極 端子をさらに有し、
前記陰極端子と前記第 1電極、前記陽極端子と前記第 2電極とがそれぞれ導電性接 着剤で接続されている、 請求項 1記載のコンデンサ。
[14] 前記第 2のコンデンサ素子は、外表面に表出し、前記第 2のスルホール電極に接続 された第 1の端子電極をさらに有する、
請求項 1記載のコンデンサ。
[15] 前記第 1の端子電極が銀、銅、銀と銅との混合物、銀と銅との合金のいずれかを主体 とする導電性ペーストで構成された、
請求項 14に記載のコンデンサ。
[16] 前記第 2のコンデンサ素子は、外表面に表出し、前記取り出し部に接続された第 2の 端子電極をさらに有する、
請求項 1記載のコンデンサ。
[17] 前記第 2の端子電極が銀、銅、銀と銅との混合物、銀と銅との合金のいずれかを主体 とする導電性ペーストで構成された、
請求項 16に記載のコンデンサ。
[18] 前記第 2のコンデンサ素子は、外表面に表出し、前記第 2のスルホール電極に接続 された第 1の端子電極をさらに有し、
前記第 1の端子電極上と前記第 2の端子電極上とにそれぞれ設けられた接続バンプ をさらに備えた、
請求項 16記載のコンデンサ。
[19] 前記第 1のコンデンサ素子は、前記第 2面に表出し、前記第 1のスルホール電極に接 続された陰極端子と、前記第 2面に表出し、前記弁金属シート体に接続された陽極 端子とをさらに有し、
前記第 2のコンデンサ素子は、外表面に表出し、前記第 2のスルホール電極に接続 された第 1の端子電極をさらに有し、
前記第 1の端子電極と前記第 2の端子電極との距離が、前記陽極端子と前記陰極端 子との距離よりも小さい、
請求項 16に記載のコンデンサ。
[20] 前記第 1のコンデンサ素子は、前記第 2面に表出し、前記第 1のスルホール電極に接 続された陰極端子と、前記第 2面に表出し、前記弁金属シート体に接続された陽極 端子とをさらに有し、
前記陰極端子と前記第 1電極、前記陽極端子と前記第 2電極とがそれぞれ異方性導 電ペーストで接続されて 、る、
請求項 1記載のコンデンサ。
[21] 前記弁金属シート体がアルミニウム、タンタル、ニオブのいずれかからなる、
請求項 1記載のコンデンサ。
[22] 前記第 1のコンデンサ素子と前記第 2のコンデンサ素子との間に設けられ、前記第 1 のスルホール電極と前記第 1電極とに電気的に接続された第 1の貫通電極と、前記 弁金属シート体と前記第 2電極とに電気的に接続された第 2の貫通電極とを有する 基板をさらに備えた、
請求項 1記載のコンデンサ。
[23] 前記基板が絶縁性材料カゝらなる、
請求項 22記載のコンデンサ。
[24] 前記絶縁性材料が有機材料である、
請求項 23記載のコンデンサ。
[25] 前記有機材料が、少なくともポリイミド榭脂、エポキシ榭脂、フエノール榭脂、シリコン 榭脂のいずれかを含む、
請求項 24に記載のコンデンサ。
[26] 前記絶縁性材料が無機材料である、
請求項 23記載のコンデンサ。
[27] 前記無機材料が、少なくともアルミナ、ガラス、石英、セラミックのいずれかを含む、 請求項 26記載のコンデンサ。
[28] 前記基板が導電性材料からなる、
請求項 22記載のコンデンサ。
[29] 前記導電性材料が金属である、
請求項 28に記載のコンデンサ。
[30] 前記金属が、銅、銀、シリコンのいずれかである、
請求項 29に記載のコンデンサ。
[31] 前記基板と前記第 1のコンデンサ素子とが接着剤にて接合されている、 請求項 22記載のコンデンサ。
[32] 前記第 1のコンデンサ素子と前記第 2のコンデンサ素子との間に設けられ、前記第 1 のスルホール電極と前記第 1電極とに電気的に接続されるとともに前記弁金属シート 体と前記第 2電極と絶縁された第 1の貫通電極と、前記弁金属シート体と前記第 2電 極とに電気的〖こ接続されるとともに前記第 1のスルホール電極と前記第 1電極と絶縁 された第 2の貫通電極とのいずれカゝを有し、導電性材料からなる基板をさらに備えた 請求項 1記載のコンデンサ。
[33] 前記基板と前記第 1のコンデンサ素子とが接着剤にて接合されている、
請求項 32記載のコンデンサ。
[34] 前記第 2のコンデンサ素子において、前記第 1電極、前記第 2電極はそれぞれ前記 誘電体層の内層に形成され、
前記第 2電極に接続されるとともに前記第 1電極とは絶縁され、前記誘電体層を貫通 する第 3スルホールがさらに設けられた、
請求項 1記載のコンデンサ。
[35] 前記集電体層上に貼り合わされた補強板をさらに備えた、
請求項 1記載のコンデンサ。
PCT/JP2005/012553 2004-07-15 2005-07-07 コンデンサ Ceased WO2006008973A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05758330A EP1768138A4 (en) 2004-07-15 2005-07-07 CAPACITOR
US11/597,812 US7443655B2 (en) 2004-07-15 2005-07-07 Capacitor
JP2006528963A JP4341676B2 (ja) 2004-07-15 2005-07-07 コンデンサ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004208148 2004-07-15
JP2004-208148 2004-07-15

Publications (1)

Publication Number Publication Date
WO2006008973A1 true WO2006008973A1 (ja) 2006-01-26

Family

ID=35785092

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012553 Ceased WO2006008973A1 (ja) 2004-07-15 2005-07-07 コンデンサ

Country Status (5)

Country Link
US (1) US7443655B2 (ja)
EP (1) EP1768138A4 (ja)
JP (1) JP4341676B2 (ja)
CN (1) CN1998056A (ja)
WO (1) WO2006008973A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022150913A (ja) * 2021-03-26 2022-10-07 Tdk株式会社 積層コイル部品の製造方法及び積層コイル部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946074A (zh) * 2017-12-26 2018-04-20 广州天极电子科技有限公司 一种单层电容器及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138974A (ja) * 1994-11-14 1996-05-31 Showa Denko Kk 積層型コンデンサ
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP2003045762A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 回路モジュール
JP2003051427A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
JP4432207B2 (ja) * 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
JP2002299152A (ja) 2001-03-29 2002-10-11 Kyocera Corp コンデンサ
US6756628B2 (en) * 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
JP4604403B2 (ja) * 2001-06-25 2011-01-05 パナソニック株式会社 固体電解コンデンサの製造方法
CN100339918C (zh) * 2001-07-17 2007-09-26 松下电器产业株式会社 固体电解电容器的制造方法
JP4214763B2 (ja) * 2002-11-11 2009-01-28 パナソニック株式会社 固体電解コンデンサ
US6870728B1 (en) * 2004-01-29 2005-03-22 Tdk Corporation Electrolytic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138974A (ja) * 1994-11-14 1996-05-31 Showa Denko Kk 積層型コンデンサ
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP2003051427A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JP2003045762A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 回路モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022150913A (ja) * 2021-03-26 2022-10-07 Tdk株式会社 積層コイル部品の製造方法及び積層コイル部品

Also Published As

Publication number Publication date
EP1768138A4 (en) 2010-09-22
JP4341676B2 (ja) 2009-10-07
CN1998056A (zh) 2007-07-11
JPWO2006008973A1 (ja) 2008-05-01
US20080024955A1 (en) 2008-01-31
US7443655B2 (en) 2008-10-28
EP1768138A1 (en) 2007-03-28

Similar Documents

Publication Publication Date Title
JP7613539B2 (ja) パッケージ基板およびそれを備えた半導体複合装置
JP4937495B2 (ja) キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
CN100431074C (zh) 电容器和电容器内置电路基板及其制造方法
JP4432207B2 (ja) コンデンサ
JPWO2003007379A1 (ja) 電子回路部品
JPWO2003007369A1 (ja) 半導体接続基板
KR20070067598A (ko) 전자 부품
CN101320627A (zh) 固体电解电容器
CN108811319A (zh) 电子部件及其制造方法
CN208173340U (zh) Lc复合器件以及处理器
JP4177560B2 (ja) 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
JP4214763B2 (ja) 固体電解コンデンサ
JP4869991B2 (ja) キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP2005123250A (ja) インターポーザ及びその製造方法並びに電子装置
JP4752280B2 (ja) チップ型電子部品およびその製造方法
JP2002237431A (ja) 固体電解コンデンサ及びその製造方法
JP4341676B2 (ja) コンデンサ
JP2004221176A (ja) 固体電解コンデンサ内蔵配線基板およびその製造方法
JP2002353073A (ja) 回路モジュール
JP4558257B2 (ja) 固体電解コンデンサ
JP4337423B2 (ja) 回路モジュール
CN112133561A (zh) 一种可引线键合多层电容器及制作方法
JP2004288793A (ja) 直流電源回路内蔵基板およびその製造方法
CN111292935B (zh) 线圈电子组件
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006528963

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11597812

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005758330

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580022421.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005758330

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11597812

Country of ref document: US