[go: up one dir, main page]

KR100490497B1 - 박막 반도체 장치의 제조 방법 - Google Patents

박막 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100490497B1
KR100490497B1 KR10-2002-7001851A KR20027001851A KR100490497B1 KR 100490497 B1 KR100490497 B1 KR 100490497B1 KR 20027001851 A KR20027001851 A KR 20027001851A KR 100490497 B1 KR100490497 B1 KR 100490497B1
Authority
KR
South Korea
Prior art keywords
semiconductor film
film
active
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-7001851A
Other languages
English (en)
Other versions
KR20020032551A (ko
Inventor
지로쿠히로아키
미야사카미츠토시
오가와데츠야
도키오카히데타다
Original Assignee
미쓰비시덴키 가부시키가이샤
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤, 세이코 엡슨 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020032551A publication Critical patent/KR20020032551A/ko
Application granted granted Critical
Publication of KR100490497B1 publication Critical patent/KR100490497B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

우량한 박막 반도체 장치를 비교적 저온으로 제조하는 것을 목적으로 한다. 국소 가열 기구를 마련한 후에 활성 반도체막을 형성하고, 활성 반도체막에 펄스 레이저광을 조사하여 용융 결정화를 진행시킨다.

Description

박막 반도체 장치의 제조 방법{METHOD OF MANUFACTURING THIN-FILM SEMICONDUCTOR DEVICE}
본 발명은 기판 상에 형성된 결정성 반도체 박막의 품질을 향상시키고, 또한 그 품질 변동을 최소로 할 수 있는 기술에 관한 것이다. 특히, 이 기술을 적응하여, 기판 상에 형성된 결정성 반도체막을 반도체 장치의 채널 형성 영역으로서 활용하고 있는 박막 반도체 장치의 성능을 현저히 개선하고, 또한 반도체 장치 소자간 품질이 균일하게 될 수 있는 박막 반도체 장치의 제조 방법에 관한 것이다.
다결정 규소 박막 트랜지스터(p-Si TFT)에 대표되는 박막 반도체 장치를 범용 유리 기판을 사용할 수 있는 600℃ 정도 이하의 저온에서 제조하는 경우, 종래 이하와 같은 제조 방법이 취해져 왔다. 우선, 기판 상에 반도체막이 되는 비정질 규소막을 50㎚ 정도의 두께로 저압 화학 기상 퇴적법(LPCVD 법)으로 퇴적한다. 다음에 이 비정질막에 XeCl 엑시머 레이저(파장 308㎚)를 조사하여 다결정 규소막(p-Si 막)으로 한다. XeCl 엑시머 레이저광의 비정질 규소와 다결정 규소 중에서의 흡수 계수는 각기 0.139㎚-1 및 0.149㎚-1로 크기 때문에, 반도체막에 입사된 레이저광의 9할은 표면에서 15㎚ 이내에서 흡수된다. 그 후, 게이트 절연막이 되는 산화 규소막을 화학 기상 퇴적법(CVD 법)이나 물리 기상 퇴적법(PVD 법)으로써 형성한다. 다음에 탄탈 등으로 게이트 전극을 작성하여, 금속(게이트 전극)-산화막(게이트 절연막)-반도체(다결정 규소막)로 이루어지는 전계 효과 트랜지스터(MOS-FET)를 구성한다. 마지막으로 층간 절연막을 이들 막 상에 퇴적하고, 콘택트 홀을 형성한 후에 금속 박막으로써 배선을 실시하여, 박막 반도체 장치가 완성된다.
그러나, 이들 종래의 박막 반도체 장치의 제조 방법에서는, 엑시머 레이저광의 에너지 밀도 제어가 곤란하고, 약간의 에너지 밀도의 변동에 의해서도 반도체 막질이 동일 기판 내에서조차 큰 편차를 나타내고 있었다. 또한, 막 두께나 수소 함유량에 따라 정해지는 임계값보다 조사 에너지 밀도가 약간만 크게 되어도 반도체막에는 심한 손상이 생겨, 반도체 특성이나 양품율의 현저한 저하를 초래하고 있었다. 이와 같이 하여 기판 내에서 균질한 다결정 반도체막을 얻기 위해서는, 레이저광의 에너지 밀도를 최적값보다도 어느 정도 낮게 설정할 필요가 있고, 그러므로 양호한 다결정 박막을 얻기 위해서는 에너지 밀도의 부족을 부정할 수 없었다. 또한, 최적의 에너지 밀도로 레이저 조사를 실시하여도, 다결정막을 구성하는 결정 입자를 크게하는 것이 곤란하고, 막중에 많은 결함이 내재되어 있는 것이 실상이었다. 이와 같은 사실에 따라서, 종래의 제조 방법으로써, p-Si TFT 등의 박막 반도체 장치를 안정적으로 제조하기 위해서는, 완성된 박막 반도체 장치의 전기 특성이 희생될 수 밖에 없다는 과제를 갖고 있었다.
또한, 종래의 박막 반도체 장치의 제조 방법에 있어서는 완성된 박막 반도체 장치의 전기 특성이 크게 떨어진다고 하는 과제도 있었다. 종래의 엑시머 레이저광 조사에서는 최대 1㎛ 정도의 결정 입자가 얻어지지만, 결정 입자 및 결정 입자계의 위치 제어는 불가능하였다. 그러므로 박막 반도체 장치의 채널 형성 영역에 결정 입자계가 포함되는지 어떤지는 확률적 사상(事相)으로 변하고 있었다. 채널 형성 영역에 결정 입자계가 포함되는지 여부에 의해 반도체 장치의 특성은 크게 변동한다. 채널 형성 영역에 존재하는 결정 입자계의 수가 많으면 반도체 장치의 전기 특성은 나빠지며, 채널 형성 영역에 존재하는 결정 입자계의 수가 적으면 반도체 장치의 전기 특성은 비교적 양호하게 되기 때문이다.
따라서, 본 발명은 상술한 여러 사정을 고려하여, 채널 형성 영역에 있어서의 결정 입자계의 위치를 제어하고, 이로써 매우 우량한 박막 반도체 장치를 편차 없이 안정적으로 제조하는 방법을 제공하는 것에 있다.
도 1은 본원 발명을 설명한 도면,
도 2는 본원 발명을 설명한 도면,
도 3은 본원 발명을 설명한 도면,
도 4는 본원 발명을 설명한 도면,
도 5는 광의 파장과 반도체에 있어서의 흡수 계수의 관계를 설명한 도면,
도 6은 레이저광의 조사 형상을 설명한 도면,
도 7은 본원 발명의 레이저광의 조사 형상을 설명한 도면,
도 8은 본원 발명의 레이저광의 조사 형상을 설명한 도면,
도 9는 본원 발명의 제조 공정을 설명한 도면,
도 10은 본원 발명의 효과를 설명한 도면,
도 11은 본원 발명의 제조 공정을 설명한 도면.
도면의 주요 부분에 대한 부호의 설명
111, 211 : 기판 112, 212 : 하지 보호막
113, 213 : 제 1 반도체막 114, 214 : 하측 절연막
115, 215 : 활성 반도체막 116, 216 : YAG2ω레이저광
117, 217 : 활성 반도체막을 투과한 YAG2ω레이저광
118, 218 : 열 119, 219 : 결정 입자계
120, 220 : 게이트 절연막 121, 221 : 게이트 전극
115a, 115c, 215a, 215c : 소스·드레인 영역
115b, 215b : 채널 형성 영역 122, 222 : 층간절연막
123, 124, 223, 224 : 소스·드레인 전극
본 발명의 개요를 설명한 후, 본 발명의 기초 원리와 실시예를 상세히 설명한다.
(본 발명의 개요)
본 발명은 기판 상에 형성된 반도체막을 반도체 장치의 활성 영역(반도체 장치 활성 영역)으로서 이용하고 있는 박막 반도체 장치의 제조 방법에 관한 것이다. 반도체 장치의 활성 영역으로는, 전계 효과 트랜지스터의 경우에는 채널 형성 영역과, 채널 형성 영역과 소스 영역의 접합 영역, 및 채널 형성 영역과 드레인 영역의 접합 영역의 세 영역을 나타낸다. 또한, 바이폴라 트랜지스터인 경우에는, 베이스 영역과, 에미터·베이스 접합 영역, 콜렉터·베이스 접합 영역의 3 영역을 나타낸다. 본 발명은 후에 반도체 장치 활성 영역으로 변하는 반도체막(활성 반도체막) 부위를 국소적으로 가열하는 국소 가열 기구를 기판 상에 마련하는 가열 기구 형성 공정과, 이 가열 기구 형성 공정 후에 활성 반도체막을 형성하는 활성 반도체막 형성 공정과, 국소 가열 기구에 따라 활성 반도체막이 국소적으로 과열된 상태로써 활성 반도체막을 용융 결정화시키는 결정화 공정과, 용융 결정화된 활성 반도체막을 섬형상으로 가공하여 반도체 장치 활성 영역을 형성하는 소자 분리 공정을 구성 요건으로 한다.
본 발명은 상술한 구성 요건에 근거하여, 완성된 반도체 장치 활성 영역의 길이를 L(㎛)로 했을 때에, 국소 가열 기구 형성 공정 또는 소자 분리 공정에서 국소 가열기의 길이 LHS(㎛)보다도 반도체 장치 활성 영역의 길이 L(㎛)을 짧게(L<LHS) 하는 것을 특징으로 한다. 또한, 이 때에 반도체 장치 활성 영역이 길이 방향에 관해서 국소 가열 기구에 포함되도록, 활성 반도체막을 가공하는 내지는 국소 가열 기구를 형성한다. 국소 가열기의 길이 LHS(㎛)는 7㎛ 정도 이하(LHS<7㎛)가 바람직하다. 반도체 장치 활성 영역의 길이와 국소 가열 기구의 길이에 관해서는, 반도체 장치 활성 영역의 길이 L(㎛)을 국소 가열기의 길이 LHS(㎛)의 절반 정도 이하(L<LHS/2)가 되도록 활성 반도체막 또는 국소 가열 기구를 가공 형성하고, 또한 반도체 장치 활성 영역이 길이 방향에 관해서 국소 가열 기구에 완전히 포함되고, 또한 국소 가열 기구의 길이 방향에 관한 중심 근방을 포함하지 않도록 활성 반도체막을 가공하는 것이 이상적이다.
또한, 본 발명은 상술한 구성 요건에 근거하여, 완성된 반도체 장치 활성 영역의 폭을 W(㎛)로 했을 때, 가열 기구 형성 공정 또는 소자 분리 공정에서 국소 가열 기구의 폭 WHS(㎛)보다도 반도체 장치 활성 영역의 폭 W(㎛)를 짧게(W<WHS)하는 것을 특징으로 한다. 국소 가열 기구의 폭 WHS(㎛)보다도 활성 영역의 폭 W(㎛)이 6㎛ 정도 이상 짧으면(W<WHS-6㎛), 더욱 바람직하게는, 8㎛ (W<WHS-8㎛)정도 이상 짧으면 이상적이다. 활성 반도체막을 가공할 때는, 반도체 장치 활성 영역이 폭 방향에 관해서 국소 가열 기구에 포함되도록 한다. 또한, 반도체 장치 활성 영역의 길이 방향의 변이 국소 가열 기구의 길이 방향의 변보다 3㎛ 정도 이상, 보다 바람직하게는 4㎛ 정도 이상 내측에 위치하도록 활성 반도체막을 가공한다.
가열 기구 형성 공정에서는, 기판 상에 제 1 반도체막을 퇴적하는 제 1 반도체막 퇴적 공정과, 이 제 1 반도체막을 소정의 형상으로 가공하는 제 1 반도체막 가공 공정과, 제 1 반도체막 상에 하측 절연막을 형성하는 하측 절연막 형성 공정을 포함하는 공정을 구체예로서 들 수 있다. 제 1 반도체막은 규소를 주체로 한 반도체막으로, 그 두께는 25㎚ 정도 이상 100㎚ 정도 이하가 바람직하고, 이상적으로는 30㎚ 정도 이상 70㎚ 정도 이하이다. 하측 절연막의 두께는 130㎚ 정도 이상 180㎚ 정도 이하가 바람직하다.
활성 반도체막 형성 공정은 비정질 반도체막을 퇴적하는 비정질 반도체막 퇴적 공정을 포함하며, 또한 이 비정질 반도체막의 결정성을 높이는 반도체막 개질(改質) 공정을 포함할 수도 있다. 반도체막 개질 공정은 비정질 반도체막을 고상(固相)으로 결정화시키는 고상 성장 공정(固相成長工程)이나 비정질 반도체막을 용융 상태를 거쳐 결정성을 개선하는 용융 결정성 개선 공정으로 이루어진다. 혹은 양자를 조합시켜, 비정질 반도체막을 고상으로써 결정화시키는 고상 성장 공정과, 이 고상 성장한 반도체막을 용융 상태를 거쳐 결정성을 개선하는 용융 결정성 개선 공정의 양자로 이루어져도 상관없다. 활성 반도체막은 규소를 주체로 한 반도체막으로, 그 두께는 30㎚ 정도 이상 70㎚ 정도 이하가 바람직하다. 비정질 반도체막의 형성은 화학 기상 퇴적법(CVD 법)에 따른 퇴적 공정을 포함하고 있다. 화학 기상 퇴적법 중에서도 특히 저압 화학 기상 퇴적법(LPCVD 법) 내지는 플라즈마 화학 기상 퇴적법이 비정질 반도체 박막의 퇴적에 적합하며, 또한 고진공형 저압 화학 기상 퇴적 장치 혹은 고진공형 플라즈마 화학 기상 퇴적 장치로써 비정질 반도체막이 퇴적되는 것이 이상적이라고 할 수 있다. 고진공형 저압 화학 기상 퇴적 장치란 전형적으로는 반도체막 퇴적 직전의 배경 진공도가 5×10-7 Torr 이하로 이루어져 있고, 비정질 반도체막이 1.5㎚/min 정도 이하의 느린 퇴적 속도로 형성되어도, 비정질 반도체막 중의 산소 원자 농도를 2×1016cm-3 정도 이하로 할 수 있는 성막 장치를 가리킨다. 마찬가지로 고진공형 플라즈마 화학 기상 퇴적 장치란 전형적으로는 반도체막 퇴적 직전의 배경 진공도가 1×10-6 Torr 이하로 이루어져 있고, 비정질 반도체막의 퇴적 속도가 1㎚/sec 정도 이하이더라도, 퇴적된 비정질 반도체막 중의 산소 원자 농도를 2×1016cm-3 정도 이하로 할 수 있는 성막 장치이다. 고상 성장 공정은 비정질 반도체막이 형성된 기판을 열처리 화로에 삽입하여, 거의 열평형 상태에서 행해지든지, 혹은 급속열처리 장치에서 행해진다. 열처리 화로에서 행해지는 경우, 열처리 온도는 400℃ 정도 이상 700℃ 정도 이하의 처리 온도에서 고상 결정화가 진행된다. 용융 결정성 개선 공정은 반도체막에 크세논(Xenon) 염소(XeC1) 엑시머 레이저(λ= 308㎚)나 크립톤(Krypton) 불소(KrF) 엑시머 레이저(λ= 248㎚)와 같은 레이저광을 조사하여 행해진다.
결정화 공정에서는 활성 반도체막 측에서, 온도 300K에 있어서의 다결정 규소막에서의 흡수 계수가 2×10-4㎚-1 정도 이상 1×10-1㎚-1 정도 이하인 광을 조사하여, 활성 반도체막의 용융 결정화를 진행시킨다. 결정화 공정에 이상적인 광의 다결정 규소막에서의 흡수 계수는 1×10-3㎚-1 정도 이상 1×10-2㎚-1 정도 이하이다. 본 발명이 효과적으로 기능하기 위해서는, 활성 반도체막의 두께를 x(㎚)로 하고, 결정화 공정에서 조사되는 광의 다결정 규소막에서의 흡수 계수를 μp-si(㎚-1)로 했을 때에, 활성 반도체막의 두께 x (㎚)와 조사광의 흡수 계수 μp-si(㎚-1)의 곱이
와의 관계를 만족해야 한다. 이 곱의 보다 바람직한 값은
이며, 이상적으로는
이다.
결정화 공정에서 조사되는 광은 레이저광이 바람직하고, 펄스 레이저광이 보다 바람직하다. 펄스 레이저광으로서는 Q 스위치 발진하는 고체 레이저의 고조파가 적합하다. 이와 같은 광의 파장은 370㎚ 정도 이상 710㎚ 정도 이하이며, 보다 바람직하게는 450㎚ 정도 이상 650㎚ 정도 이하이다. 본 발명에 이상적인 펄스 레이저광 파장은 약 532㎚ 이다. 펄스 레이저광은 Q 스위치 발진하는 고체 레이저(Q 스위치 고체 레이저)의 고조파가 바람직하다.
Q 스위치 고체 레이저의 레이저 매체로서는 Nd 이온이 도핑된 결정이나 Yb 이온이 도핑된 결정, Nd 이온이 도핑된 유리, Yb 이온이 도핑된 유리 등이 바람직하다. 따라서, 구체적으로는 Q 스위치 발진하는 Nd:YAG 레이저광의 제 2 고조파(파장 532㎚)(YAG2ω로 약칭함)나 Q 스위치 발진하는 Nd:YVO4 레이저광의 제 2 고조파(파장 532㎚), Q 스위치 발진하는 Nd:YLF 레이저광의 제 2 고조파(파장 524㎚), Q 스위치 발진하는 Yb : YAG 레이저광의 제 2 고조파(파장 515㎚) 등을 펄스 레이저광으로서 사용하는 것이 가장 우수하다.
결정화 공정에서 펄스 레이저광을 활성 반도체막에 조사할 때의, 활성 반도체막 상에서의 조사 영역은 폭이 WL(㎛)이고, 길이가 LL(㎜)인 선 형상 내지는 거의 직사각형 형상을 갖는다. 조사 영역의 폭 방향은 국소 가열 기구의 길이 방향에 거의 일치하며, 조사 영역의 길이 방향은 국소 가열 기구의 폭 방향에 거의 일치하는 것이 바람직하다. 국소 가열 기구의 길이 방향과 반도체 장치 활성 영역의 길이 방향은 일치하며, 국소 가열 기구의 폭 방향과 반도체 장치 활성 영역의 폭 방향이 일치하고 있기 때문에, 조사 영역의 폭 방향은 반도체 장치 활성 영역의 길이 방향에 거의 일치하며, 조사 영역의 길이 방향은 반도체 장치 활성 영역의 폭 방향에 거의 일치한다. 조사 영역 내에서는 펄스 레이저광의 조사 에너지 밀도는 길이 방향에 거의 사다리꼴 형상으로 분포되어 있다. 한편, 폭 방향의 조사 에너지 밀도는 거의 사다리꼴 형상 내지는 거의 가우스 함수적으로 분포되어 있는 것이 바람직하다. 조사 영역의 길이 LL에 대한 폭 WL의 비(LL/WL)는 100 이상이 바람직하고, 이상적으로는 1000 이상이다. 펄스 레이저광의 폭 방향에 있어서의 조사 에너지 밀도의 최대 구배값은 3mJ·cm-2·㎛-1 이상이 바람직하다. 이 펄스 레이저광의 폭 방향에 있어서의 조사 에너지 밀도 구배의 최대값을 취하는 위치와, 펄스 레이저광의 폭 방향에 있어서의 조사 에너지 밀도의 최대값을 취하는 위치가 거의 일치하고 있으면, 우량한 박막 반도체 장치를 제조하는 데에 있어서 더욱 바람직하다. 조사 영역의 폭 WL은 적어도 국소 가열 기구의 길이 LHS 보다도 크고, 조사 영역의 길이 LL은 국소 가열 기구의 폭 WHS 보다도 커야 한다. 펄스 레이저광은 활성 반도체막 상에서 조사 영역을 각 조사마다 조사 영역의 폭 방향으로 조금씩 움직여 기판 전면의 조사를 완료시킨다. 펄스 레이저광 조사 시에 있어서의 조사 영역의 폭 방향은 박막 반도체 장치가 완성되어 동작할 때의 활성 영역 내에 있어서의 전류 방향과 거의 나란하게 되어 있다. 레이저 조사 시에는 활성 반도체막 상의 임의의 한 점이 1회 이상 40회 정도 이하의 펄스 레이저광 조사를 받도록 광을 조사한다. 펄스 레이저광의 활성 반도체막 상에 있어서의 조사 에너지 밀도는 활성 반도체막의 두께 방향의 절반 정도 이상을 용융시키는 강도이며, 보다 바람직하게는 3분의 2 정도 이상을 용융시키는 강도이다. 반대로 조사 에너지 밀도의 상한은 국소 가열 기구 상에 위치하는 활성 반도체막의 일부를 소실시키는 강도이다. 이상적으로는 국소 가열 기구 상의 활성 반도체막을 두께 방향으로 거의 완전히 용융시키고, 또한 그 밖의 활성 반도체막을 두께 방향으로 완전히 용융시키지 않는 강도라고 할 수 있다. 구체적으로, 펄스 레이저광으로서 파장이 약 532㎚의 광을 사용한 경우, 펄스 레이저광의 활성 반도체막 상에 있어서의 조사 에너지 강도는 350mJ·cm-2 정도 이상 950mJ·cm-2 정도 이하, 바람직하게는 450mJ·cm-2 정도 이상 950mJ·cm-2 정도 이하, 혹은 350mJ·cm-2 정도 이상 625mJ·cm-2 정도 이하, 이상적으로는 450mJ·cm-2 정도 이상 625mJ·cm-2 정도 이하이다.
본 발명을 액정 표시 장치 등에 적응하기 위해서는, 기판이 가시광에 대해 투명해야 한다. 또한, 응용의 여하를 막론하고 기판은 펄스 레이저광에 대하여 거의 투명해야 한다. 거의 투명하다고 하는 것은 펄스 레이저광의 기판에 있어서의 흡수 계수가 다결정 규소에 있어서의 흡수 계수의 백분의 1정도 이하인 것을 의미하며, 구체적으로는 기판에 있어서의 흡수 계수 μsub가 10-5 ㎚-1 정도 이하이다.
(본 발명의 기초 원리)
본 발명은 후에 반도체 장치 활성 영역으로 변하는 활성 반도체막 부위를 국소 가열 기구로써 국소적으로 과열한 상태로써 용융 결정화시키는 것으로, 이 부위에 결정을 선택적으로 횡성장시키고(도 1), 횡성장하여 완성된 결정 입자를 반도체 장치 활성 영역으로서 사용하는 것이다(도 2). 결정 입자의 위치를 자유롭게 제어할 수 있기 때문에, 이에 따라 결정 입자계의 위치 제어도 가능하게 되어, 반도체 장치 활성 영역 내에서 결정 입자계가 제어된다(도 3). 본원 발명에 의하면, 반도체 장치 활성 영역 내에서 전류를 가로지르는 결정 입자계 개수를 항상 하나로 할 수 있고(도 3), 또한 본 발명의 최선의 방법으로는 반도체 장치 활성 영역 내에서 전류를 가로지르는 결정 입자계를 소멸시키는 것도 실현한다(도 4). 이와 같이 하여 박막 반도체 장치의 전기 특성을 현저하게 개선하고, 동시에 기판 상에 형성된 전체 박막 반도체 장치의 전기 특성을 거의 동일하게 하여, 그 품질 변동을 최소로 할 수 있다.
국소 가열 기구의 일례로 기판 상에 섬형상으로 형성된 제 1 반도체막을 들 수 있다. 도 1a에 국소 가열 기구와 활성 반도체막의 관계를 단면도로써 나타낸다. 또한, 도 1b는 그 평면도로서, 양 도면에는 결정화 공정 후에 얻어지는 활성 반도체막의 결정 입자계도 도시되어 있다. 제 1 반도체막 상에 하측 절연막을 개재하여 활성 반도체막을 형성한 뒤에, 활성 반도체막 측보다 활성 반도체막을 20% 정도 이상 투과하는 레이저광을 조사한다. 조사된 레이저광에 의해 활성 반도체막은 용융 결정화하지만, 그 때에 조사광의 활성 반도체막 투과율이 비교적 높기 때문에, 조사광의 일부는 제 1 반도체막에도 도달한다. 이와 같이 하여 제 1 반도체막도 레이저광을 흡수하여, 그 온도를 상승시킨다. 한편, 제 1 반도체막이 존재하지 않는 위치에서는 투과광은 그 기판을 투과한다. 그 결과, 제 1 반도체막 상의 활성 반도체막은 그 부위만이 국소적으로 가열되어, 그 밖의 위치보다도 온도가 상승한다. 용융 결정화 과정에서 결정 입자는 저온부에서 고온부를 향하여 성장한다. 활성 반도체막 내에서 그 아래에 국소 가열 기구를 구비한 부위만이 그 주변에 비하여 고온이 되기 때문에, 냉각 고화(冷却固化) 시에 있어서의 결정 입자는 국소 가열 기구의 변의 겨우 외측상의 활성 반도체막 부위로부터 국소 가열 기구의 중심상의 활성 반도체막 부위를 향하여 성장한다. 국소 가열 기구에 따라 형성된 온도 차이가 용융 반도체막의 냉각 고화 시에 결정의 횡성장을 발생시키는 것이다. 이와 같이 하여 활성 반도체막은 결정 입자가 소망하는 위치(즉, 후에 반도체 활성 영역으로 되는 부위)에 제어 성장되고, 그 후 활성 반도체막을 소정의 형상으로 가공하여 소자 분리를 도모한다(도 2a 단면도, 도 2b 평면도). 이 때에 반도체 장치 활성 영역의 폭 W를 국소 가열 기구의 폭 WHS보다도 짧게 하여, 반도체 장치 활성 영역이 폭 방향에 대해서 완전히 국소 가열 기구 내에 포함되도록 반도체 장치 활성 영역을 형성한다. 이와 같이 한 상태에서 게이트 전극의 길이 L을 국소 가열 기구의 길이 LHS와 동일 또는 그것보다도 짧게 하고, 또한 반도체 장치 활성 영역이 길이 방향에 관해서 국소 가열 기구에 포함되도록 반도체 장치 활성 영역을 형성한다(도 3a 단면도, 도 3b 평면도). 이와 같이 하여 반도체 장치 활성 영역 내에, 전류를 가로지르는 방향의 결정 입자계를 항상 하나로 하는 것이 실현된다. 결정 입자는 국소 가열 기구의 변의 1㎛ 정도 외측으로부터 국소 가열 기구의 중심을 향하여 거의 일정한 속도로 성장하기 때문에, 좌우로부터 성장한 결정 입자끼리는 국소 가열 기구의 길이 방향에 대한 중심 부근에서 충돌한다. 즉, 전류를 가로지르는 방향의 결정 입자계는 항상 국소 가열 기구의 길이 방향에 대한 중심 부근에 형성된다. 따라서, 반도체 장치 활성 영역의 길이 L(㎛)을 국소 가열기의 길이 LHS(㎛)의 절반 정도 이하(L<LHS/2)가 되도록 활성 반도체막 또는 국소 가열 기구를 가공 형성하고, 또한 반도체 장치 활성 영역이 길이 방향에 대하여 국소 가열 기구에 완전히 포함되고, 그 국소 가열 기구의 길이 방향에 관한 중심 근방을 포함하지 않도록 활성 반도체막을 가공하면, 반도체 장치 활성 영역 내에서 전류를 가로지르는 결정 입자계를 소멸시키는 것이 가능해진다(도 4a 단면도, 도 4b 평면도).
(본 발명의 상세한 설명)
본 발명은 유리의 왜점온도(歪点溫度)가 550℃ 정도 내지 650℃ 정도의 저내열성 유리 기판, 혹은 석영 기판과 같은 고내열성 유리 기판 등의 각종 투명 기판 상에 형성된 결정성의 반도체막을 활성층으로서 이용하고 있는 박막 반도체 장치의 제조 방법에 관한 것으로, 기판 상에 필요에 따라 기초 보호막이 되는 산화 규소막을 형성하고, 이 기초 보호막 상 내지는 기판 상에, 이후에 반도체 장치 활성 영역으로 변하는 반도체막(활성 반도체막) 부위를 국소적으로 가열하는 국소 가열 기구를 마련하고(가열 기구 형성 공정), 이 가열 기구 형성 공정 후에 활성 반도체막을 형성한다(활성 반도체막 형성 공정). 또한, 국소 가열 기구에 따라 활성 반도체막이 국소적으로 과열된 상태에서 활성 반도체막을 용융 결정화시키고(결정화 공정), 반도체 장치 활성 영역 부위에 결정을 선택적으로 성장시킨다. 그 후, 용융 결정화에서 선택적으로 결정 성장하고 있는 활성 반도체막을 섬형상으로 가공하여 반도체 장치 활성 영역을 형성한다(소자 분리 공정).
본 발명은 상술한 구성 요건에 근거하여, 우선 기판 상에 국소 가열 기구를 형성한다(가열 기구 형성 공정). 국소 가열 기구는, 일례로서 기판 상에 형성된 섬형상의 제 1 반도체막과, 이 제 1 반도체막을 피복하는 하측 절연막으로 이루어진다. 따라서, 국소 가열 기구 형성 공정의 구체예로서는, 기판 상에 제 1 반도체막을 퇴적하는 제 1 반도체막 퇴적 공정과, 이 제 1 반도체막을 소정 형상으로 가공하는 제 1 반도체막 가공 공정과, 제 1 반도체막 상에 하측 절연막을 형성하는 하측 절연막 형성 공정을 포함하는 공정을 들 수 있다. 제 1 반도체막은 규소를 주체로 한 반도체막이다. 규소를 주체로 한 반도체막이란 규소막(Si)이나 규소 게르마늄막(SixGe1-x : 0<x<1)으로 대표되는 반도체 물질로, 규소를 그 주구성 원소(규소 원자 구성비가 80% 정도 이상)로 하는 물질을 가리킨다.
제 1 반도체막의 역할은 하측 절연막 상에 형성되는 활성 반도체막을 국소적으로 가열하는 것이다. 가열은 활성 반도체막을 투과하여 오는 광을 제 1 반도체막이 흡수하여, 제 1 반도체막 자체의 온도를 상승시킴으로써 달성된다. 따라서 그 두께가 25㎚ 정도 이상으로 두꺼울 때에만, 제 1 반도체막에 의한 광 흡수가 현저하게 되며, 그에 따라서 제 1 반도체막의 온도가 활성 반도체막을 가열하는데 충분한 정도로 상승한다. 이렇게 하여 제 1 반도체막 상에 위치하는 활성 반도체막이 제 1 반도체막을 따라 국소적으로 가열되어, 활성 반도체막에 위치 제어된 결정 입자가 가로 방향으로 성장한다. 반대로 제 1 반도체막이 지나치게 두꺼우면, 제 1 반도체막의 열 용량이 증대하여, 역시 제 1 반도체막의 온도는 충분히 상승하지 않는다. 제 1 반도체막이 활성 반도체막에 위치 제어된 결정 입자의 횡성장을 생기게 하는데 충분한 온도 상승을 나타내는 것은 그 막두께가 100㎚ 정도 이하일 때이다. 이와 같이 활성 반도체막에서의 횡성장 거리는 제 1 반도체막의 막두께에 크게 의존한다. 출원인의 실험에 의하면, 횡성장한 결정 입자가 3.5㎛ 정도로 최대가 되는 이상적인 제 1 반도체막의 두께는 30㎚ 정도 이상 70㎚ 정도 이하였다.
본원 발명에 적합한 제 1 반도체막의 두께는 25㎚ 정도 이상 100㎚ 정도 이하 이며, 트랜지스터 특성을 양호하게 하는 활성 반도체막의 두께도 20㎚ 정도 이상 95㎚ 정도 이하이다. 결정화 공정에서 조사되는 광의 파장은 370㎚ 정도 내지 710㎚ 정도이기 때문에, 국소 가열 기구와 활성 반도체막을 제 1 반도체막-하측 절연막-활성 반도체막의 3층 구조라고 하면, 광의 간섭과 반사로 제 1 반도체막에 결정화 공정 시에 광이 도달하지 않고, 따라서 활성 반도체막에 횡성장이 발생하지 않는다는 경우가, 하측 절연막의 굴절율과 막두께에 따라 생긴다. 출원인 등의 광학 시뮬레이션이나 실험에 의하면 하측 절연막에 산화 규소막을 이용했을 때에, 활성 반도체막으로 결정 입자가 가장 횡성장하는 하측 절연막의 두께는 130㎚ 정도 이상 180㎚ 정도 이하였다.
완성된 반도체 장치 활성 영역의 길이를 L(㎛)로 했을 때에, 국소 가열 기구 형성 공정 또는 소자 분리 공정에서 국소 가열기의 길이 LHS(㎛)보다도 반도체 장치 활성 영역의 길이 L(㎛)을 동등(L∼LHS) 혹은 짧게(L<LHS)한다. 또한, 이 때에 반도체 장치 활성 영역이 길이 방향에 관해서 국소 가열 기구에 포함되도록 미리 국소 가열 기구를 형성해 두든지, 혹은 반도체 장치 활성 영역이 길이 방향에 관해서 국소 가열 기구에 포함되도록 활성 반도체막을 가공한다(도 3a 단면도, 도 3b 평면도). 활성 반도체막 내에서의 결정 횡성장은 반드시 국소 가열 기구의 외측1㎛ 정도의 위치로부터 시작된다. 따라서 상술한 위치 관계에 국소 가열 기구와 반도체 장치 활성 영역을 설정해 두면, 반도체 장치 활성 영역 내에서 길이 방향(반도체 장치가 동작할 때의 전류 방향)을 가로지르는 결정 입자계(전류를 가로지르는 결정 입자계)의 수를 항상 중심 부근에 한 개로 할 수 있다. 또한, 국소 가열기의 길이 LHS(㎛)는 7㎛ 정도 이하(LHS<7HS)가 바람직하다. 출원인 등의 실험에 의하면 결정이 횡성장하는 최대 거리는 3.5㎛ 정도이다. 따라서 결정 입자를 국소 가열 기구의 외측의 좌우 양측에서 횡성장시켜, 국소 가열 기구의 길이 방향에 있어서의 중심 부근에 전류를 가로지르는 결정 입자계를 단지 하나만 형성하기 위해서는, 국소 가열 기구의 길이가 최대 횡성장 거리의 두배 이하가 아니면 안되기 때문이다. 또한, 기판 상에 복수개 형성되는 박막 반도체 장치가 모두 동일 특성을 나타내기 위해서는 어떠한 박막 반도체 장치도 활성 영역 내에 단지 하나의 결정 입자계를 갖고 있는 것이 바람직하다. 결정 성장 거리의 변동을 고려하면, 국소 가열 기구의 길이는 5㎛ 정도 이하가 적합하다. 이와 같이 하여 기판 상에 형성되는 전체 박막 반도체 장치가 거의 같은 특성을 나타내도록 된다. 반도체 장치 활성 영역의 길이와 국소 가열 기구의 길이에 관해서는, 반도체 장치 활성 영역의 길이 L(㎛)을 국소 가열기의 길이 LHS(㎛)의 절반 정도 이하(L<LHS/2)가 되도록 활성 반도체막 또는 국소 가열 기구를 가공 형성하고, 또한 반도체 장치 활성 영역이 길이 방향에 대하여 국소 가열 기구에 완전히 포함되며, 또한 국소 가열 기구의 길이 방향에 대한 중심 근방을 포함하지 않도록 활성 반도체막을 가공하는 것이 이상적이다(도 4a 단면도, 도 4b 평면도). 전술한 바와 같이, 전류를 가로지르는 결정 입자계는 국소 가열 기구의 길이 방향에 대한 중심 근방에 반드시 형성된다. 따라서, 반도체 장치 활성 영역을 국소 가열 기구 내에 완전히 포함시키고, 또한 중심 근방을 피하도록 형성하면, 활성 영역 내에 결정 입자계를 가로지르지 않는 전류 경로를 필정 복수개 형성할 수 있으며, 그러므로 박막 반도체 장치는 단결정 규소 박막을 이용한 작은 실리콘-온-절연체(SOI) 장치를 복수개 병렬 접속한 것과 동등하게 되며, 이로써 그 성능을 비약적으로 향상시킨다. 또한, 국소 가열 기구의 길이 방향에 대한 중심 근방이란, 길이 방향의 중심에서 좌우에 0.25㎛ 정도의 넓이를 갖는 영역으로서, 중심 부근에 형성되는 길이 0.5㎛ 정도의 영역이다.
폭 방향에 관해서는 지금까지 상술한 구성 요건 외에, 완성된 반도체 장치 활성 영역의 폭을 W(㎛)로 했을 때에, 가열 기구 형성 공정에서 국소 가열 기구의 폭 WHS(㎛)보다도 반도체 장치 활성 영역의 폭 W(㎛)를 짧게(W<WHS) 되도록 미리 국소 가열 기구를 형성해 두든지, 혹은 소자 분리 공정에서 국소 가열 기구의 폭 WHS(㎛)보다도 반도체 장치 활성 영역의 폭 W(㎛)를 짧게(W<WHS) 되도록 반도체 장치 활성 영역을 형성하고, 또한 반도체 장치 활성 영역이 폭 방향에 관해서 국소 가열 기구에 완전히 포함되도록 한다(도 2b 평면도). 도 1b에서 알 수 있듯이, 활성 반도체막에서의 횡성장은 국소 가열 기구의 길이 방향의 변으로부터도 발생한다. 이와 같이 형성되는 결정 입자계는 전류를 가로지르는 결정 입자계로 되기 때문에, 반도체 장치 활성 영역으로부터 배제하는 것이 바람직하다. 국소 가열 기구의 길이 방향의 변으로부터 성장하는 전류를 가로지르는 결정 입자계를 반도체 장치 활성 영역에서 배제하기 위해서는 반도체 장치 활성 영역의 폭이 국소 가열 기구의 폭보다도 짧고, 또한 반도체 장치 활성 영역이 폭 방향에 관해서 국소 가열 기구에 완전히 포함되는 것이 필요 조건이다. 구체적으로는 국소 가열 기구의 폭 WHS(㎛)보다도 활성 영역의 폭 W(㎛)가 6㎛ 정도 이상 짧은(W<WHS-6㎛) 상태가 바람직하고, 8㎛ (W<WHS-8㎛)정도 이상 짧으면 이상적이라고 할 수 있다. 또한 반도체 장치 활성 영역의 길이 방향의 변이 국소 가열 기구의 길이 방향의 변보다 3㎛ 정도 이상, 보다 바람직하게는 4㎛ 정도 이상 내측에 위치하도록 활성 반도체막을 가공한다. 본원 발명에서의 횡성장 거리는 최대로 3.5㎛ 정도로, 보통은 2.5㎛ 정도 내지 3.0㎛ 정도가 된다. 따라서 활성 영역의 폭이 국소 가열 기구의 폭보다도 6㎛ 정도 이상 짧고, 또한 반도체 장치 활성 영역의 길이 방향의 변이 국소 가열 기구의 길이 방향의 변에서 3.0㎛ 정도 이상 내측에 위치하고 있으면, 국소 가열 기구의 길이 방향의 변에서 성장하는 결정 입자계를 반도체 장치 활성 영역에서 거의 배제할 수 있다(도 2b 평면도). 최대 횡성장 거리가 3.5㎛ 정도이기 때문에, 활성 영역의 폭을 국소 가열 기구의 폭보다도 8㎛ 정도 이상 짧게 하고, 또한 반도체 장치 활성 영역의 길이 방향의 변을 국소 가열 기구의 길이 방향의 변에서 상하로 각각 4.0㎛ 정도 이상 내측에 위치시키면, 국소 가열 기구의 길이 방향의 변에서 성장하는 결정 입자계를 반도체 장치 활성 영역에서 완전히 배제할 수 있다(도 2b 평면도).
활성 반도체막 형성 공정은 비정질 반도체막을 퇴적하는 비정질 반도체막 퇴적 공정를 포함하며, 또한 이 비정질 반도체막의 결정성을 높이는 반도체막 개질 공정을 포함할 수도 있다. 반도체막 개질 공정은 비정질 반도체막을 고상으로써 결정화시키는 고상 성장 공정이나 비정질 반도체막을 용융 상태를 통하여 결정성을 개선하는 용융 결정성 개선 공정으로 이루어진다. 혹은 양자를 조합시켜, 비정질 반도체막을 고상으로써 결정화시키는 고상 성장 공정과, 이 고상 성장한 반도체막을 용융 상태를 통하여 결정성을 개선하는 용융 결정성 개선 공정의 양자로 이루어져도 상관없다. 공정 상에서 가장 용이한 것이 비정질 반도체막 퇴적을, 또 활성 반도체막 형성 공정으로 하는 것이다. 이 간략한 공정에서도 물론 본원 발명은 유효하지만, 보다 바람직한 것은 활성 반도체막 형성 공정이 반도체막 개질 공정을 포함하고 있는 공정이다. 본 공정 후에 행해지는 결정화 공정 시의 결정 입자 횡성장은, 국소 가열 기구 상의 활성 반도체막이 거의 완전히 용융된 상태에서, 그 주변부의 비용융부로부터 에피택셜 성장의 형태로써 진행한다. 활성 반도체막 형성 공정이 반도체막 개질 공정을 포함하고 있으면, 내부 결정 결함이 적은 양질인 결정 입자를 성장원으로 하여 횡성장이 진행되기 때문에, 횡성장 후의 결정도 내부 결함이 적은 우량한 결정 입자가 된다. 이와 같이 한 내부 결함이 적은 결정 입자를 결정 성장원으로 하기 위해서는, 비정질 반도체막을 용융 상태를 통하여 결정성을 개선하는 용융 결정성 개선 공정을 실시하는 것이 우선이다. 용융 결정성 개선 공정은 국소 가열 기구에 영향을 미치지 않는 자외광을 반도체막에 조사하여 행해지는 것이 바람직하다. 자외광으로서는 크세논 염소(XeCl) 엑시머 레이저(λ=308㎚)나 크립톤 불소(KrF) 엑시머 레이저(λ= 248㎚)와 같은 레이저광이 이용된다. 반도체막 개질 공정이 고상 성장 공정을 포함하고 있으면, 각 결정 입자가 수㎛로 커져, 이 큰 결정 입자를 결정 성장원으로 해서 횡성장이 생기기 때문에 전류 방향에 거의 평행한 결정 입자계의 수, 즉 반도체 장치 활성 영역 내에 위치하는 결정 입자계의 수가 소멸되고, 임계값 전압이 낮게 급준(急峻)한 서브스레숄드(subthreshold) 특성을 나타내는 우량한 박막 반도체 장치가 작성된다. 고상 성장 공정은 비정질 반도체막이 형성된 기판을 열처리 화로에 삽입하여, 거의 열평형 상태에서 행해지든지, 혹은 급속열처리 장치로써 행해진다. 열처리 화로로써 행해지는 경우, 열처리 온도는 400℃ 정도 이상 700℃ 정도 이하의 처리 온도에서 고상 결정화가 진행된다. 고상 성장으로 얻어지는 다결정 반도체막은 결정 입자가 수 ㎛로 크지만, 내부 결함을 다량 포함한다는 단점을 갖고 있다. 한편, 용융 결정성 개선 공정에서 얻어지는 다결정 반도체막은 결정 입자 내는 내부 결함이 없는 깨끗한 결정이 될 수 있지만, 결정 입자 크기가 작다고 하는 단점이 인식되었다. 결정 입경이 수 ㎛로 크고 또한 내부 결함이 적은 다결정막을 얻기 위해서는, 비정질 반도체막을 고상으로 결정화시키는 고상 성장 공정을 행한 후에, 이 고상 성장한 다결정 반도체막을 용융 상태를 통하여 결정성을 개선하는 용융 결정성 개선 공정을 부가하면 좋다. 이와 같이 하면 횡성장 시의 결정 성장원은 대입경 저결함의 결정 입자로 되기 때문에, 반도체 장치 활성 영역 내에 위치하는 결정 입자계의 수를 현저히 감소시켜 거의 무결함의 횡성장 결정 입자를 얻는 것을 가능하게 하며, 또한 매우 우수한 박막 반도체 장치를 제조할 수 있다.
활성 반도체막은 규소를 주체로 한 반도체막(규소 원자 구성비가 80% 정도 이상으로 되는 규소막(Si)이나 규소 게르마늄막(SixGe1-x:0<x<1)에 대표되는 반도체물질)으로, 그 두께는 20㎚ 정도 이상 95㎚ 정도 이하, 바람직하게는 30㎚ 정도 이상 70㎚ 정도 이하이다. 막두께가 20㎚ 정도 이상이면, 기판 면적이 2000cm2 정도 이상의 큰 기판을 이용하여도 기판 전면에 결정 입자를 안정적으로 횡성장시킬 수 있다. 활성 반도체막이 너무 두꺼우면, 막의 상하 방향에 온도 차이가 발생하여 횡성장이 저해되지만, 95㎚ 정도 이하이면 용이하게 횡성장하여, 본원 발명이 유효하게 기능한다. 본원 발명에서는 결정화 공정에서 조사되는 광의 일부가 활성 반도체막을 투과하여 국소 가열 기구로 흡수되는 것이 그 본질이다. 출원인의 실험에 의하면, 결정화 공정에서 YAG2ω 레이저광을 조사했을 때에 가장 횡성장하는 활성 반도체막의 두께는 30㎚ 정도 이상 70㎚ 정도 이하였다. 이 막두께 범위에서는 조사광이 활성 반도체막을 70% 정도 이상 투과하고, 또한 제 1 반도체막에 투과광이 잘 들어가도록 광학 간섭 조건이 갖추어졌기 때문이다.
비정질 반도체막 퇴적 공정은 화학 기상 퇴적법(CVD 법)을 이용하는 것이 간편하다. 화학 기상 퇴적법 중에서도 특히, 저압 화학 기상 퇴적법(LPCVD 법) 내지는 플라즈마 화학 기상 퇴적법이 비정질 반도체 박막의 퇴적에 적합하고, 또한 고진공형 저압 화학 기상 퇴적 장치 혹은 고진공형 플라즈마 화학 기상 퇴적 장치에 의해 비정질 반도체막을 퇴적되는 것이 이상적이라고 할 수 있다. 이는 반도체막의 순도를 높여 불순물에 기인하는 결정핵의 발생을 최소로 하여 횡성장을 확실히 발생하게 하며, 또한 최종적으로 얻어지는 결정성 반도체막을 고순도로 하기 위한 것이다. 고진공형 저압 화학 기상 퇴적 장치는 전형적으로는 반도체막 퇴적 직전의 배경 진공도가 5×10-7 Torr 이하로 되어 있으며, 비정질 반도체막이 1.5㎚/min 정도 이하의 느린 퇴적 속도로 형성되어도, 비정질 반도체막 중의 산소 원자 농도를 2×1016cm-3정도 이하로 할 수 있는 성막 장치를 가리킨다. 이러한 고진공형 저압 화학 기상 퇴적 장치는 성막실의 기밀성이 우수한 동시에, 성막실에 있어서의 배기 속도가 120sccm/mTorr(불활성 가스를 120sccm 성막실에 흘렸을 때에 얻어지는 평형 압력이 1mTorr로 되는 배기 속도) 정도 이상의 높은 배기 능력을 갖고 있는 것이 또한 바람직하다. 이와 같은 높은 배기 능력을 갖는 장치에서는 한 시간 정도의 비교적 단 시간에서, 기판 등으로부터의 탈가스 유량을 충분히 저감시켜, 생산성을 높게 유지하고, 또한, 고순도 반도체 박막의 퇴적을 가능하게 하기 때문이다. 기판 면적이 2000cm2 정도 이상인 대형 기판을 이용하는 경우에는, 저압 화학 기상 퇴적법의 적응이 곤란하게 된다. 이러한 상황 하에서 비정질 반도체막을 퇴적하는 경우에는 고진공형 플라즈마 화학 기상 퇴적 장치를 사용한다. 이는 전형적으로는 반도체막 퇴적 직전의 배경 진공도가 1×10-6 Torr 이하로 되어 있으며, 비정질 반도체막의 퇴적 속도가 1㎚/sec 정도 이하인 저속으로 퇴적된 비정질 반도체막이라도, 반도체 중의 산소 원자 농도를 2×1016cm-3 정도 이하로 할 수 있는 성막 장치를 가리킨다. 고진공형플라즈마 화학 기상 퇴적 장치로는 플라즈마 처리를 하는 성막실이 그것보다도 큰 별도의 진공실 내에 설치되어 있는 플라즈마 박스형의 PECVD 장치가 적합하다. 플라즈마 박스형의 PECVD 장치는 성막실이 2중 진공 구조로 되어 있는 것에 따라 성막실의 진공도가 높아지는 효과를 가지며, 동시에 성막실 벽면 전체가 가열되어 성막 시에 벽면 온도와 기판 온도가 거의 동일하게 되는 핫월형의 플라즈마 화학 기상 퇴적 장치로 되어 있다. 이에 의해 성막실벽으로부터 이탈하는 불순물 가스량을 최소로 하여, 진공도를 높인다는 효과도 인정된다. 비정질 반도체막 퇴적시에 있어서의 배경 진공도가 이와 같이 하여 향상되며, 벽면으로부터의 탈가스량도 감소하기 때문에 퇴적되는 반도체막의 순도가 향상되어, 횡성장이 촉진되는 효과가 얻어진다. 고진공형 플라즈마 화학 기상 퇴적 장치의 배경 진공도는 고진공형 저압 화학 기상 퇴적 장치의 배경 진공도에 뒤떨어지지만, 반도체막의 퇴적 속도를 0.1㎚/sec 정도 이상으로 빠르게 하는 것을 가능하게 하기 때문에, 반도체막 중의 불순물 농도를 현저히 저감시킨다. 반도체막 성막의 원료 가스에는 모노실란(SiH4) 내지는 지실란(Si2H6)이 사용되며, 성막 시의 기판 온도는 100℃ 정도 내지 450℃ 정도의 사이가 된다. 기판 온도가 높은 정비정질 반도체막 중에 포함되는 수소량이 줄기 때문에, 후의 결정화 공정이 안정적으로 진행된다. 이상적으로는 비정질막 퇴적 시의 기판 온도는 250℃ 정도 내지 450℃ 정도의 사이이다.
결정화 공정에서는 활성 반도체막 측에서, 온도 300K에 있어서의 다결정 규소막에서의 흡수 계수가 2×10-4㎚-1 정도 이상 1×10-1㎚-1 정도 이하인 광을 조사하여, 활성 반도체막의 용융 결정화를 진행시킨다. 이러한 흡수 계수에 대응하는 광의 파장은 370㎚ 정도 내지 710㎚ 정도이다. 결정화 공정에 이상적인 광의 다결정 규소막에서의 흡수 계수는 1×10-3㎚-1 정도 이상 1×10-2㎚-1 정도 이하이며, 대응하는 파장은 450㎚ 정도 이상 650㎚ 정도 이하로 된다. 본 발명이 효과적으로 기능하기 위해서는, 활성 반도체막의 두께를 x(㎚)로 하여, 결정화 공정에서 조사되는 광의 다결정 규소막에서의 흡수 계수를 μp-Si(㎚-1)으로 했을 때에, 활성 반도체막의 두께 x(㎚)와 조사광의 흡수 계수 μp-Si(㎚-1)의 곱이
관계를 만족하는 것이다. 이 곱의 보다 바람직한 값은
이며, 이상적으로는
로 된다. 반도체막 중에서 광은 흡수되고, 입사광은 지수 함수적으로 그 강도를 감쇠시킨다. 입사광 강도를 I(O)로 하고, 규소를 주체로 한 다결정 활성 반도체막 중에서의 표면으로부터의 거리를 x(㎚), 장소 x에서의 강도를 I(x)라고 하면, 이들 사이에는 흡수 계수 μpSi를 이용하여 다음 관계가 성립한다.
흡수 계수 μpSi가 2·10-4㎚-1 정도 이상이면, 활성 반도체막을 용융 결정화시키는 것이 가능하게 되고, 1×10-3㎚-1 정도 이상이면, 활성 반도체막의 두께가 20㎚ 정도로 얇아도 2% 정도 이상의 광이 활성 반도체막에서 흡수되어, 용이하게 활성 반도체막이 용융 결정화된다. 다결정 규소막에서의 흡수 계수가 1×10-1㎚-1 정도 이하이면, 입사광은 활성 반도체막을 투과하여 국소 가열 기구까지 도달하며, 또한 1×10-2㎚-1 정도 이하이면, 활성 반도체막이 95㎚ 정도로 두꺼워도 입사광 내 40% 정도가 국소 가열 기구에 도달하기 때문에, 활성 반도체막 부위에 횡성장이 생긴다. 활성 반도체막이 광 조사에 의해 효율적으로 가열되기 위해서는 입사광의 적어도 10% 정도는 반도체막에 의해 흡수되는 것이 바람직하다. 이것은 활성 반도체막의 두께와 흡수 계수의 곱이
의 조건을 만족할 때에 달성된다. 또한 국소 가열 기구가 효율적으로 기능하기 위해서는 입사광의 적어도 20% 정도 이상이 활성 반도체막을 투과하는 것이 바람직한데, 활성 반도체막의 두께와 흡수 계수의 곱이
의 관계식을 만족할 필요가 있다. 활성 반도체막에서의 횡성장을 확실히 발생시키기 위해서는 입사광의 50% 정도 이상이 활성 반도체막을 투과하는 것이 바람직하며, 그 조건은
이다. 본원 발명이 가장 효율적으로 기능하는 이상계는 입사광의 3분의 2정도 이상이 활성 반도체막을 투과하는
의 조건을 활성 반도체막의 두께와 흡수 계수가 만족할 때이다.
결정화 공정에서 조사되는 광은 반도체막을 용이하게 용융시킨다는 점에서 레이저광이 바람직하다. 조사 레이저광으로는 연속 발진의 물질도 사용 가능하지만, 펄스 발진의 레이저광의 사용이 보다 바람직하다. 연속 발진의 레이저광 조사에서는 반도체막은 수 밀리초 이상의 장시간에 걸쳐 용융 상태에 있다. 이 때문에 불순물이 기체상으로 막중에 혼입되기 쉽고, 또한 표면이 거칠게 되기 쉽다. 또한, 용융 시간이 길기 때문에 활성 반도체막 내의 가로 방향 온도 분포가 소실되는 경향이 강하고, 따라서 횡성장이 발생하기 어렵게 된다. 이에 대하여 일회의 조사마다 적당한 거리를 이동할 수 있는 펄스 발진에서는 용융 시간은 수백 마이크로초 이하로 되기 때문에, 고순도로 평활한 표면을 갖는 다결정성 반도체 박막이 얻어지며, 또한 단시간 용융에 기인하여 가로 방향 온도 구배는 냉각 고화 시까지 해소되지 않으며, 이렇게 하여 국소 가열 기구 상에 선택적으로 결정 입자를 횡성장시키는 것이 가능해진다. 반도체막에 레이저광을 조사하는 때는 파장이 370㎚ 이상 710㎚ 이하의 펄스 레이저광을 사용한다. 이들 광의 비정질 규소 중 및 다결정 규소 중에서의 흡수 계수를 도 5에 나타낸다. 도 5의 횡축은 광의 파장이고, 종축이 흡수 계수이다. 파선이 비정질 규소(Amorphous Silicon)를 나타내고, 실선(Polysilicon)은 다결정 규소를 나타내고 있다. 도 5로부터 알 수 있듯이, 370㎚ 내지 710㎚의 파장 영역에서는 광의 흡수 계수는 다결정 규소 내보다도 비정질 규소 내에서의 쪽이 커진다. 예컨대, 파장이 약 532㎚인 Nd 도프 YAG 레이저광의 제 2 고조파(YAG2ω광으로 약칭함)의 비정질 규소에서의 흡수 계수 μaSi와 다결정 규소에서의 흡수 계수 μpSi는 각기
과, 비정질 규소에서의 흡수 계수 쪽이 다결정 규소에서의 흡수 계수보다도 4배 이상으로 크게 된다. 횡성장이 발생한 활성 반도체막이라고 해도 미시적으로는 결정 성분과 비정질 성분으로 구성되어 있다. 결정 성분이란 결정 입자 내에서 적층 결함 등의 결함이 비교적 적은 부위에서, 양질인 결정 상태를 갖는 위치라고 할 수 있다. 한편, 비정질 성분이란, 결정 입자계나 결정 입자 내의 결함부 등의 구조 질서에 현저한 흐트러짐이 보이는 부위로, 소위 비정질에 가까운 상태를 갖는 위치라고 할 수 있다. 레이저광을 조사하여 결정화를 진행시키는 용융 결정화에서는, 비용융부가 냉각 고화 과정 시에 있어서의 결정 성장의 핵으로 된다. 높은 구조 질서를 갖는 결정 성분이 결정 성장핵으로 되면, 그 곳으로부터 성장하는 결정은 역시 높은 구조 질서를 갖는 양질의 결정화막으로 된다. 이에 반하여, 구조 질서가 흐트러진 부위가 결정 성장핵으로 되면, 적층 결함 등이 냉각 고화 과정 시에 그 곳으로부터 성장하기 때문에, 최종적으로 얻어지는 결정화막은 결함 등을 포함한 저품질의 물질로 된다. 따라서, 우량한 결정화막을 얻기 위해서는, 횡성장한 활성 반도체막 중의 결정 성분을 용융시키지 않고 이를 결정 성장의 핵으로 하고, 또한 복수회의 펄스 레이저광 조사에 의해 비정질 성분을 우선적으로 용융시키면 좋은 것으로 된다. 본원 발명에 적합한 조사 레이저광은 비정질 규소에 있어서의 흡수 계수가 다결정 규소에 있어서의 흡수 계수보다도 크기 때문에, 비정질성분이 결정 성분에 비하여 우선적으로 가열된다. 그 결과로서 결정 입자계나 결함부와 같은 비정질 성분이 용이하게 용융하고, 그 한편으로는 거의 단결정 상태를 갖는 양질의 결정 성분은 용융시키지 않고 잔류하여 결정 성장원으로 되기 때문에, 결정 결함이 매우 적은 우량한 결정 입자가 냉각 고화 과정으로 형성된다. 이와 같이 하여 결함부나 비대칭 결합쌍 등은 대폭 저감되어, 결정 입자계도 구조 질서가 높은 대응 입자계가 지배적으로 된다. 이것은 반도체막의 전기 특성으로 보아, 에너지 밴드 도면에 있어서의 금제대(禁制帶) 중앙부 부근의 포획 준위 밀도를 크게 감소시킨다는 효과를 가져온다. 또한, 이러한 반도체막을 반도체 장치 활성 영역(소스 영역이나 드레인 영역, 채널 형성 영역)에 이용하면, 오프 전류값이 작고, 급준한 임계치 하의 특성을 나타내며(서브스레숄드 값이 작음), 임계값 전압이 낮은 트랜지스터를 얻게 된다. 횡성장한 결정 입자의 내부 결함을 저감하는데 가장 효과적인 광은, 다결정 규소에서의 흡수 계수의 비정질 규소에서의 흡수 계수에 대한 비(μpSi/μaSi)가 클 때이다. 도 5를 보면, 광의 파장이 450㎚ 정도 내지 650㎚ 정도일 때에 이 비가 크게 되는 것을 알 수 있다. 따라서, 횡성장한 활성 반도체막 중의 내부 결정 결함을 저감하는 시점으로부터, 본원 발명의 광 조사 공정에서 조사하는 펄스 레이저광의 가장 바람직한 파장은 450㎚ 정도 이상 650㎚ 정도 이하라고 할 수 있다.
최종적으로 양질인 결정성 활성 반도체막을 얻기 위해서는 레이저광의 발진안정성이 가장 중요하기 때문에, 펄스 레이저광은 Q 스위치 발진하는 고체 발광 소자에 의해 형성하는 것이 바람직하다. (본원에서는 이를 Q 스위치 고체 레이저라 약칭함) 특히, 본원 발명에서는 국소 가열 기구 상의 활성 반도체막은 거의 완전히 용융되기 때문에, 레이저광의 발진이 안정되지 않으면, 활성 반도체막이 소실하거나 혹은 손상을 입어, 우량한 박막 반도체 장치 제조가 곤란해진다. 종래의 엑시머 가스 레이저에서는, 레이저 발진실 내에서의 크세논(Xe)이나 염소(Cl) 등의 가스의 불균일성이나, 가스 자체의 열화 혹은 할로겐에 의한 발진실 내의 부식 등에 기인하여, 발진 강도의 편차가 5% 정도 있으며, 또한 발진각의 편차도 5% 정도 인정되었다. 발진각의 편차는 조사 영역 면적의 편차를 야기하기 때문에, 결과로서 반도체막 표면에서의 에너지 밀도(단위 면적 당 에너지 값)는 총 10% 이상도 변동될 수 있다. 또한, 레이저 발진의 장기 안정성도 부족하여, 박막 반도체 장치의 로트간 변동을 야기하고 있다. 이 때문에, 가령 레이저광이 활성 반도체를 투과하여 본원 발명의 횡성장을 생기게 하는 조건을 만족한다 하여도, 종래의 가스 레이저를 사용하고 있는 한, 활성 반도체막 표면에서의 에너지 밀도 변동이 크고, 횡성장이 생기기 이전에 활성 반도체막이 심하게 손상된다. 이에 비하여 고체 레이저에는 이러한 문제가 존재할 수 없고, 레이저 발진은 매우 안정되며, 활성 반도체막 표면에서의 에너지 밀도의 변동(평균치에 대한 표준 편차의 비)을 5% 정도 미만으로 할 수 있다. 본원 발명을 보다 효과적으로 활용하기 위해서는, 이렇게 반도체막 표면에서의 레이저 에너지 밀도의 변동이 5% 정도 미만으로 되는 고체 레이저의 사용이 요구된다. 또한, 고체 레이저의 사용은 박막 반도체 장치 제조 시에 있어서의 로트간 변동을 최소화한다는 효과나, 종래 빈번히 행해지고 있던 복잡한 가스 교환 작업으로부터 박막 반도체 장치의 제조가 해방됨으로써, 박막 반도체 장치를 제조할 때의 생산성의 향상이나 저 가격화를 도모한다는 효과를 갖는다. 앞선 파장이나 흡수 계수의 요청과 고체 레이저의 요청을 동시에 만족시킬 수 있는 것이 네오듐(Nd)을 산화 이트륨(Y2O3)과 산화 알루미늄(A12O3)과의 복합 산화물에 첨가한 네오디뮴 첨가의 이트륨 알루미늄 가닛(Garnet)(Nd:YAG) 레이저광의 제 2 고조파(YAG2ω광, 파장 532㎚)이다. 따라서, 본원 발명의 결정화 공정에서는 활성 반도체막 표면에 있어서의 에너지 밀도의 변동이 5% 정도 미만인 YAG2ω광을 활성 반도체막에 조사하는 것이 가장 적합하다. Q 스위치 고체 레이저의 레이저 매체로는 Nd 이온이 도핑된 결정이나 Yb 이온이 도핑된 결정, Nd 이온이 도핑된 유리, Yb 이온이 도핑된 유리 등이 바람직하다. 따라서 구체적으로는 YAG2ω외에는, Q 스위치 발진하는 Nd:YVO4 레이저광의 제 2 고조파(파장 532㎚), Q 스위치 발진하는 Nd:YLF 레이저광의 제 2 고조파(파장 524㎚), Q 스위치 발진하는 Yb:YAG 레이저광의 제 2 고조파(파장 515㎚) 등을 펄스 레이저광으로서 사용하는 것이 가장 우수하다.
우량한 결정성 활성 반도체 박막을 얻기 위해서는 펄스 레이저광의 활성 반도체막 상에 있어서의 조사 에너지 밀도의 제어도 중요하게 된다. 환언하면, 우수한 박막 반도체 장치를 제조하기 위해서는 조사 에너지 밀도를 적절한 범위 내로 제어해야 한다. 우선 국소 가열 기구 상의 활성 반도체막에서 횡성장이 생기는 형태의 용융 결정화를 진행시키기 위해서는, 국소 가열 기구 상에 위치하는 활성 반도체막의 두께 방향이 적어도 절반 정도 이상 용융하는데 충분한 강도를 펄스 레이저광이 갖고 있어야 한다(본원 명세서에서는 이를 1/2 용융 에너지 밀도(E1/2)라고 약칭함). 이것이 결정화 공정에 있어서의 펄스 레이저광 조사 에너지 밀도의 적절한 범위의 최하한값이다. 국소 가열 기구 상의 활성 반도체막은 그 밖의 활성 반도체막보다도 가열되어 있기 때문에, 이 에너지 밀도(E1/2)에서는 활성 반도체막의 그 밖의 부위는 막두께 방향에 대해서 절반도 용융되어 있지 않다. 또한 실험에 따르면, 펄스 레이저광의 에너지 밀도가 피조사 반도체막의 두께 방향에 있어서의 부피 성분의 3분의 2 정도 이상을 용융시킬 때에 횡성장은 매우 촉진되며, 그에 따라 이와 같은 결정성 활성 반도체막을 갖고 있는 박막 반도체 장치는 우수한 전기 특성을 나타내게 된다. 따라서 보다 바람직한 하한값은 국소 가열 기구를 그 하부에 갖는 활성 반도체막의 두께 방향에 있어서의 부피 성분의 3분의 2 정도 이상을 용융시키는 조사 에너지 밀도이다(2/3 용융 에너지 밀도(E2/3). 적절한 조사 에너지 밀도에는 상한값도 존재한다. 활성 반도체막 표면에서의 레이저광의 에너지 밀도가 너무 높으면, 반도체 박막은 소실되기 때문에, 에너지 밀도는 소실(Abrasion)을 야기하는 값보다도 당연히 작게 해야 한다(소실이 생기는 조사 에너지 밀도를 본원 명세서에서는 소실 에너지 밀도(EAb)로 약칭함). 이 값이 최상한 값으로 된다. 또한, 전면적인 소실이 발생하지 않아도, 국소 가열 기구 상의 활성 반도체막이 두께 방향의 전체에 걸쳐 완전히 용융되면(이 조사 에너지 밀도를 본원 명세서에서는 완전 용융 에너지 밀도(ECM)로 약칭함), 활성 반도체막의 부분적인 소실이 발생하기 쉽게 된다. 이는 박막 반도체 장치를 작성했을 때의 결함을 유발하여 양품율을 저하시키는 요인이 될 수 있기 때문에, 당연히 바람직하지 못하다. 따라서 고양품율로써 우량한 박막 반도체 장치를 제조하기 위해서는, 반도체막 표면에서의 펄스 레이저광의 에너지 밀도는 반도체막의 두께 방향의 전체가 완전히 용융하는 값(ECM)보다도 약간 낮은 것이 바람직하다. 이것이 적절한 조사 에너지 밀도에 대한 바람직한 상한값이 된다. 결국, 파장이 370㎚ 이상 710㎚ 이하의 펄스 발진하는 고체 레이저광을 규소를 주체로 한 활성 반도체막에 조사하여 횡성장을 촉진시키는 경우, 고체 레이저광의 활성 반도체막 상에 있어서의 바람직한 조사 에너지 밀도는 1/2 용융 에너지 밀도(E1/2) 이상 소실 에너지 밀도(EAb) 이하로 된다. 보다 바람직하게는 1/2 용융 에너지 밀도(E1/2) 이상 완전 용융 에너지 밀도(ECM) 이하, 혹은 2/3 용융 에너지 밀도(E2/3) 이상 소실 에너지 밀도(EAb) 이하, 이상적으로는 2/3 용융 에너지 밀도(E2/3) 이상에서 완전 용융 에너지 밀도(ECM) 이하라고 할 수 있다. 국소 가열 기구 상의 활성 반도체막에 조사되는 펄스 레이저광의 강도가 2/3 용융 에너지 밀도(E2/3) 이상으로 완전 용융 에너지 밀도(ECM) 이하인 때에, 본원 명세서에서는「국소 가열 기구 상의 활성 반도체막은 두께 방향에서 거의 완전히 용융하고 있다」라고 정의한다. 이상적인 조사 에너지 밀도는, 국소 가열 기구 상의 활성 반도체막이 두께 방향에서 거의 완전히 용융하고 있고, 한편으로 그 밖의 다른 활성 반도체막 부위는 완전 용융하지 않는 강도이다. 구체적으로 고체 펄스 레이저광이 Nd : YAG 레이저광의 제 2 고조파이고, 하측 절연막 상에 형성된 규소를 주체로 하는 활성 반도체막의 두께가 30㎚ 정도 내지 70㎚ 정도를 갖는 경우의, 국소 가열 기구 상의 활성 반도체막 표면에 있어서의 YAG2ω 펄스 레이저광의 조사 에너지 밀도는
이기 때문에, 국소 가열 기구 상의 활성 반도체막의 두께 방향에 있어서의 부피 성분의 절반이 용융하는 조사 에너지 밀도는
로 되고, 또한 국소 가열 기구 상의 활성 반도체막의 두께 방향에 있어서의 부피 성분의 3분의 2가 용융하는 조사 에너지 밀도는
로 된다. 따라서, 국소 가열 기구 상의 활성 반도체막 상에 있어서의 YAG2ω 광의 바람직한 조사 에너지 밀도는 350 mJcm-2 정도 이상 950 mJcm-2 정도 이하이고, 보다 바람직하게는 450 mJcm-2 정도 이상 950 mJcm-2 정도 이하, 혹은 350 mJcm-2 정도 이상 625 mJcm-2 정도 이하, 이상적으로는 450 mJcm-2 정도 이상 625 mJcm-2 정도 이하라고 할 수 있다.
결정화 공정에서 펄스 레이저광을 활성 반도체막에 조사할 때의, 활성 반도체막 상에서의 조사 영역은 폭이 WL(㎛)이고, 길이가 LL(㎜)의 선형상 내지는 거의 직사각형으로 한다(도 6-a). 조사 영역 내의 길이 방향에 있어서의 단면(도 6-a의 A-A □단면)에서의 레이저광 조사 에너지 밀도는 조사 영역의 단부(도 6-b, ±LL/2 부근)를 제외하고 거의 한결같이 분포되어 있다(도 6-b). 구체적으로는 길이 방향의 좌우 각각의 단부 5%를 제외한 중앙부 90% 이내에서의 에너지 밀도의 변동(평균치에 대한 표준 편차의 비)은 5% 정도 미만으로 되어 있다. 한편, 조사 영역 내의 폭 방향에 있어서의 단면(도 6-a의 B-B □단면)에서의 레이저광 조사 에너지 밀도는 거의 사다리꼴 형상을 이루든지(도 7-a), 혹은 거의 가우스 함수 형태를 이룬다(도 7-b). 폭 방향 단면이 거의 가우스 함수 형태라는 것은 폭 방향의 레이저광 강도(도 7-b)가 실제로 가우스 함수로 근사될 수 있는 분포 형상뿐만 아니라, 그 강도가 중심(도 7-b에 있어서의 0점)으로부터 미분 가능한 함수로써 단부 영역(도 7-b에 있어서의 ±WL/2부근)으로 원활하게 감소하고 있는 분포 형상도 포함한다. 폭 방향 단면이 거의 사다리꼴 형상(도 7-a)인 경우, 에너지 밀도 분포의 변동이 5% 정도 미만으로 되는 중앙 평탄 영역의 비율은 30% 정도 내지 90% 정도가 바람직하며, 따라서 상하 각각의 단부 영역(도 7-a, ±WL/2 부근)은 5% 정도 내지 35% 정도로 된다. 예컨대, 폭 WL= 100㎛의 경우, 중앙 평탄 영역은 30㎛ 정도 내지 90㎛ 정도이며, 상하 각각의 단부 영역은 5㎛ 정도 내지 35㎛ 정도가 바람직하다. 활성 반도체막으로부터 효과적으로 결함을 저감하고, 또한 광학적으로도 횡성장을 촉진하기 위해서는, 폭 방향에 있어서의 조사 에너지 밀도 구배의 최대값을 취하는 위치와 폭 방향에 있어서의 조사 에너지 밀도의 최대값을 취하는 위치가 거의 일치하는 것이 바람직하다. 완전 용융하는 것은 조사 에너지 밀도가 최대인 위치이고, 그 곳에서의 조사 에너지 밀도 구배가 최대이면, 조사 에너지 밀도 구배에 따라 결정 입자가 가로 방향으로 성장하기 때문이다. 이러한 본원 발명에서 이상적이라고 할 수 있는 폭 방향 단면은 사다리꼴형(도 8-a) 내지는 후지산 함수형(도 8-b)의 레이저광 강도 분포이다.
활성 반도체막이 완전 용융했을 때에 구조적으로뿐만 아니라 광학적으로도 횡성장을 촉진시키기 위해서는, 레이저 광원의 선택이나 또한 그것에 적합한 활성 반도체막 두께의 결정 등과 같은 구조적인 결정 성장 제어 외에, 광학적인 수평 방향으로의 결정 성장 제어도 중요하게 된다. 구체적으로는 선형 내지는 직사각형 형상의 레이저광 조사 영역의 길이(조사 길이로 약칭함) LL에 대한 폭(조사폭으로 약칭함) WL의 비(LL/WL)와 조사 영역의 주사 방법을 최적화시키는 것으로, 소망하는 방향으로의 결정 성장은 보다 한층 촉진된다. 우선 조사 길이 LL에 대한 조사폭 WL의 비(LL/WL)를 100 정도 이상으로 한다. 이 비(LL/WL)가 100 정도 이상이면, 각 조사 시에 온도 구배는 조사 영역의 길이 방향으로는 거의 발생하지 않고, 주로 폭 방향(도 6-a의 B-B □방향)에 생기는 것이 된다. 그 결과, 결정은 조사 영역의 폭 방향으로 일차원적인 횡성장을 나타낸다. 조사폭 WL은 5㎛ 정도 내지 500㎛ 정도가 바람직하므로, 생산성을 고려하면 이 비(LL/WL)는 100 정도 이상, 이상적으로는 1000 정도 이상이 바람직하다. 이어서 이러한 형상의 조사 영역을 각 조사마다 폭 방향으로 비켜나가, 기판 전면의 주사를 행한다. 그 때에 조사 영역의 폭 방향은 국소 가열 기구의 길이 방향에 거의 일치시키고, 조사 영역의 길이 방향은 국소 가열 기구의 폭 방향에 거의 일치하도록 한다. 국소 가열 기구의 길이 방향과 반도체 장치 활성 영역의 길이 방향은 일치하며, 국소 가열 기구의 폭 방향과 반도체 장치 활성 영역의 폭 방향이 일치하고 있기 때문에, 조사 영역의 폭 방향은 반도체 장치 활성 영역의 길이 방향에 거의 일치하고, 조사 영역의 길이 방향은 반도체 장치 활성 영역의 폭 방향에 거의 일치한다. 이와 같이 하면 국소 가열 기구 등에 의한 구조적인 횡성장 방향과 조사 영역 형상에 의한 광학적인 횡성장 방향이 일치하여, 활성 반도체막에서의 횡성장 거리가 점점 커진다. 따라서 박막 반도체 장치의 액티브 영역의 방향(MOSFET의 경우에는 소스·드레인 방향, 바이폴라 트랜지스터의 경우에는 에미터·콜렉터 방향)을 조사폭 방향으로 취함으로서, 액티브 영역 내(MOSFET의 채널 형성 영역 내 또는 바이폴라 트랜지스터의 에미터·베이스 접합 영역과 베이스 영역, 및 베이스·콜렉터 접합 영역)에 전류를 가로지르는 결정 입자계가 존재하지 않거나(도 4), 혹은 가령 전류를 가로지르는 결정 입자계가 존재하여도 그것은 항상 활성 영역의 길이 방향에 관한 중심 부근에 한 개(도 3)로 한 우수한 박막 반도체 장치가 용이하게 실현된다. 또한, 구조적인 횡성장이 조사 영역 형상에 의해 저해되지 않기 위해서는, 조사 영역의 폭 WL은 적어도 국소 가열 기구의 길이 LHS보다도 크고(WL/LHS> 1), 조사 영역의 길이 LL은 국소 가열 기구의 폭 WHS보다도 충분히 크게 되지 않으면 안된다(LL/WHS>100). 펄스 레이저광은 활성 반도체막 상에서 조사 영역을 각 조사마다 조사 영역의 폭 방향으로 비켜가서, 기판 전면의 조사를 완료시킨다.
이와 마찬가지로 결정 입자의 횡성장을 촉진시키기 위해서는 국소 가열 기구를 마련한다는 구조적인 수법과 조사광의 종류나 그 형상을 조정한다는 광학적인 수법을 조합하는 것이 중요하다. 활성 반도체막의 완전 용융 시에 결정 입자의 폭 방향으로의 일차원적인 횡성장을 촉진시키는 광학적으로 또 하나의 중요한 요소는, 조사 영역의 폭 방향에 있어서의 레이저 에너지 밀도의 구배(에너지 밀도 구배로 약칭함)이다. 용융 결정화 시의 결정 성장 속도 u(x)는 반도체막의 온도 구배 dT(x)/dx에 비례한다.
단, k는 속도 정수이고, T(x)는 반도체막 상의 임의의 점 x에 있어서의 반도체막의 온도이다. 반도체막의 용융 시간을 tm으로 표시하면, 결정 성장 크기 Lc는 결정 성장 속도와 용융 시간 tm과의 곱으로써 표시된다.
속도 정수 k는 일정하고 용융 시간도 거의 일정하기 때문에, 결정 성장 크기는 반도체막의 온도 구배에 비례하게 된다. 한편, 반도체막의 온도는 조사 펄스 레이저광의 에너지 밀도에 비례하기 때문에, 결국, 결정 성장 크기 Lc는 에너지 밀도 구배 dE/dx에 비례한다.
결정 성장 크기를 크게 하기 위해서는 에너지 밀도 구배를 크게 하면 좋은 까닭이다. 출원인 등이 행한 실험 결과에 의하면, YAG2ω광을 펄스 레이저광으로서 이용하여 유리 기판 상의 반도체막을 완전 용융 결정화시킨 경우, 에너지 밀도 구배의 최대값이 3mJ·cm-2·㎛-1 정도 이상인 3.0mJ·cm-2·㎛-1 정도 내지 4.0mJ·cm-2·㎛-1 정도인 때에 조사폭 방향으로의 결정 성장 크기는 1㎛ 정도 이상으로 되었다. 또한, 에너지 밀도 구배의 최대값이 10mJ·cm-2·㎛-1 정도 내지 20J·cm-2·㎛-1 정도인 때에는 조사폭 방향으로의 결정 성장 크기는 2㎛ 정도 이상으로 증대했다. 또한 에너지 밀도 구배의 최대값이 30mJ·cm-2·㎛-1 정도인 때에는 조사폭 방향으로의 결정 성장 크기는 3㎛ 정도로 되었다. 따라서 국소 가열 기구 상의 활성 반도체막 부위에 결정을 크게 횡성장시켜, 이로써 우량한 박막 반도체 장치를 제조하기 위해서는, 조사 영역의 폭 방향을 국소 가열 기구의 길이 방향에 거의 일치시키고, 또한 에너지 밀도 구배의 최대값을 3mJ·cm-2·㎛-1 정도 이상으로 하면 좋다. 에너지 밀도 구배의 최대값이 10mJ·cm-2·㎛-1 정도 내지 20J·cm-2·㎛-1정도의 사이이면 보다 바람직하며, 이상적으로는 30mJ·cm-2·㎛-1 정도 이상이다.
우수한 박막 반도체 장치를 작성하기 위해서는 활성 반도체막 상의 임의의 일점을 조사하는 펄스 레이저광의 조사 회수(조사 회수로 약칭함)를 최적화할 필요가 있다. 조사 회수의 최소값은 1회이고, 최대값은 40회 정도이다. 40회 정도 이상의 조사를 반복하면, 국소 가열 기구 상의 활성 반도체막에 손상이 발생하게 된다. 이러한 막을 이용하여 박막 반도체 장치를 작성하여도 게이트 리크 등에 의해 반도체 장치는 전연 기능하지 않는다. 활성 반도체막의 소망하는 위치에 결정을 횡성장시키고, 또한 반도체막의 표면을 평활하게 유지하여 우량한 박막 반도체 장치를 제조하기 위해서는, 조사 회수가 1회 정도 이상 40회 정도 이하가 되도록 펄스 레이저 조사 영역을 주사한다.
본원 발명을 액정 표시 장치에 적응하는 때는 기판은 가시광에 대하여 투명한 것이 바람직하고, 그 외에 적응될 때에도 기판은 적어도 펄스 레이저광에 대하여 거의 투명한 것이 바람직하다. 구체적으로는 펄스 레이저광에 대한 기판의 흡수 계수가, 다결정 규소에 대한 흡수 계수의 백분의 1정도 이하인 것이 바람직한 조건으로 된다. 이는 본원 발명이 활성 반도체막을 투과한 광을 국소 가열 기구가 흡수하고, 활성 반도체막을 국소적으로 가열하면서 용융 결정화를 진행시킨다는 본원 발명원리에 근거한다. 기판이 펄스 레이저광을 흡수하는 소재라면, 기판도 가열되어, 국소적으로 활성 반도체막을 가열하는 기구가 동작하지 않게 되기 때문이다. 기판의 흡수 계수가 국소 가열 기구의 흡수 계수의 백분의 1정도 이하이면, 국소 가열 기구 상의 활성 반도체막만이 선택적으로 가열되어, 그 부위에 횡성장한 결정 입자를 형성하는 것이 가능해진다.
이상 상술한 바와 같이, 종래 저품질로 결정 입자를 제어할 수 없는 다결정 반도체막을, 본원 발명에서는 국소 가열 기구를 마련하여 결정화 공정 시에 조사하는 광을 특정함으로서, 결정 입자의 위치 제어를 가능하게 하며, 또한 형성되는 결정 입경을 크게 하는 한편 그 분포를 균일하게 한다. 이에 따라 박막 트랜지스터에 대표되는 박막 반도체 장치의 전기 특성을 현저하게 향상시키고, 동시에 그들의 변동을 최소로 하며, 박막 반도체 장치를 저전압으로써 고속 동작시키고, 또한 이러한 박막 반도체 장치를 안정적으로 제조할 수 있다는 효과가 인식된다.
첨부 도면을 참조하여, 본 발명의 실시형태를 설명한다.
(실시예 1)
도 9 (a), (b), (c)는, 본 발명의 실시예 1를 나타내는 박막 반도체 장치의 제조 방법을 나타내는 공정도이다. 이하, 이 도면을 참조하여 본 발명에 따른 박막 반도체 장치의 제조 방법을 (1), (2), (3)의 순서로 설명한다.
(1) 도 9(a)의 공정
기판 상에 박막 반도체 장치를 제조한다. 기판으로서 두께 1.1㎜의 석영 기판(111)을 이용하고, 이 석영 기판(111) 상에 하지 보호막으로서 전자 사이클로트론 공명 플라즈마 화학 기상 퇴적법(ECR-PECVD법)에 의해 산화 규소막(112)을 막두께 200㎚ 정도 퇴적한다. 다음에 하지 보호막으로서의 산화 규소막(112) 상에 저압 화학 기상 퇴적법(LPCVD 법)에 따라 비정질 규소막을 막두께 50㎚정도 퇴적하고, 그 후 포토리소그래피법에 의해 비정질 규소막을 패터닝하여 제 1 반도체막(113)으로 한다. 제 1 반도체막의 길이는 반도체 장치 활성 영역의 길이보다도 약 1㎛ 길게 하고, 반도체 장치 활성 영역은 길이 방향에 관해서 제 1 반도체막의 중앙 부근에 오도록 되었다. 또한, 제 1 반도체막의 폭은 50㎛ 정도이고, 반도체 장치 활성 영역은 폭 방향에 관해서 완전히 제 1 반도체막에 포함된다. 제 1 반도체막(113) 상에는 하측 절연막으로서 ECR-PECVD법에 의해 산화 규소막(114)을 막두께 160㎚ 정도퇴적한다. 이어서 하측 절연막으로서의 산화 규소막(114) 상에 활성 반도체막(115)으로서 LPCVD 법에 의해 비정질 규소막을 막두께 50㎚ 정도 퇴적하여, 그 후 고상 성장법에 의해 질소 분위기 하의 600℃에서 48 시간의 열처리를 실시하여 활성 반도체막(115)의 결정성을 개선하고, 또한 활성 반도체막(115)으로서의 대입경 다결정 규소막에 크세논 염소(XeC1) 엑시머 레이저(파장 308㎚)를 조사하여 활성 규소막 중의 결정 내부 결함을 저감한다.
(2) 도 9(b)의 공정
다음에 활성 반도체막으로서의 다결정 규소막(115)측으로부터 이트륨 알루미늄 가닛(Yttrium Aluminum Garnet)에 Nd3+ 이온을 도핑한 것을 모체 결정으로 한 레이저(YAG 레이저, 파장 1064㎚)의 제 2 고조파를 이용한 레이저(YAG2ω 레이저, 파장 532㎚)광(116)을 조사한다. YAG2ω 광의 조사 영역은 길이 15㎜에서 폭 65㎛의 직사각형 형상으로 폭 방향에 관해서는 가우스 함수형의 강도 분포를 나타낸다. 조사 시에는 YAG2ω광조사 영역의 길이 방향과 제 1 반도체막의 폭 방향을 대강 일치시켰다. 따라서 조사 영역의 진행 방향과 박막 반도체 장치의 소스 드레인 방향이 거의 평행하게 된다. YAG2ω 레이저광의 조사 에너지 밀도는 450mJcm-2이고, 활성 반도체막 형상의 임의 한 점은 20회의 펄스 레이저 조사를 받는다. YAG2ω 레이저 조사를 실시하면, 일부의 YAG2ω 레이저광(116)은 활성 반도체막으로서의 다결정 규소막(115)에 흡수되지만, 일부의 YAG2ω 레이저광(116)은 활성 반도체막으로서의 다결정 규소막(115)에 흡수되지 않고 투과한다. 활성 반도체막으로서의 다결정 규소막(115)을 투과한 YAG2ω 레이저광(117)은 하측 절연막으로서의 산화 규소막(114)으로 반사나 간섭된 후에 제 1 반도체막(113)에 흡수된다. 제 1 반도체막(113)은 YAG2ω 레이저광(117)을 흡수함으로서 온도가 상승한다. 이 제 1 반도체막(113)으로부터 방출되는 열(118)이 활성 반도체막(115)에 영향을 미쳐, 제 1 반도체막(113) 바로 위의 활성 반도체막의 온도가, 제 1 반도체막(113) 바로 위 이외의 활성 반도체막의 온도보다도 높아진다. 이와 같이 하여 발생한 활성 반도체막(115) 내의 온도 차이에 의해 활성 반도체막의 결정 성장이 온도가 낮은 영역(제 1 반도체막(113) 바로 위 이외의 활성 반도체막)으로부터 온도가 높은 영역(제 1 반도체막(113) 바로 위의 활성 반도체막)으로 가로 방향으로 발생한다. 최종적으로 제 1 반도체막 중앙 바로 위로 두 개의 결정이 충돌하여, 거기에 결정의 횡성장 방향에 수직인 방향의 결정 입자계(119)가 발생한다. 횡성장의 크기는 전형적으로는 2㎛ 내지 2.5㎛ 정도이며, 최대 3.5㎛ 정도가 된다.
(3) 도 9(c)의 공정
YAG2ω레이저광(116)의 조사에 의한 활성 반도체막(115)의 결정화를 실행한 후, 활성 반도체막(115) 상에 게이트 절연막으로서 ECR-PECVD 법에 의해 산화 규소막(120)을 막두께 60㎚ 정도 퇴적한다. 게이트 절연막으로서의 산화 규소막(120) 상에 스퍼터링법에 의해 질화 탄탈(TaN)막을 50㎚ 정도 퇴적하여, 탄탈(Ta)막을 450㎚ 정도 퇴적한다. 그 후, 포토리소그래피법에 의해 상기 TaN막, Ta막을 제 1 반도체막(113)의 패턴과 거의 동일하게 되도록 패터닝하여 게이트 전극(121)으로 한다. 다음에 상기 게이트 전극(121)을 마스크로서 도너 또는 억셉터로 되는 불순물 이온을 이온 도핑법에 의해 주입하여, 소스·드레인 영역(115a, 115c)과 채널 형성 영역(115b)을 자기 정합적으로 형성한다. 이 때, 활성 반도체막의 결정의 횡성장 방향에 따라 캐리어가 이동하도록 소스·드레인 영역을 형성한다. 그리고, 소스·드레인 영역에 첨가된 불순물 원소의 활성화를 행하기 위해, 질소 분위기 하의 300℃에서 4 시간의 열처리를 실시한다. 그 후, 층간 절연막(122)으로서 플라즈마 CVD 법(PECVD 법)에 의해 TEOS(Si(OCH2CH3)4)와 산소를 원료 가스로 한 산화 규소막을 막 두께 500㎚ 정도 퇴적한다. 마지막으로 포토리소그래피법에 의해 콘택트홀을 연 후에, 스퍼터링법에 의해 알루미늄(Al)을 퇴적하고, 포토리소그래피법에 의해 A1를 패터닝하여 소스·드레인 전극(123, 124)을 형성하여 반도체 장치가 완성된다.
이렇게 하여 작성한 박막 반도체 장치의 전달 특성을 측정했다. 본 발명에 의한 박막 반도체 장치의 전달 특성의 일례를 도 10에 나타낸다. 그 밖에도 채널 형성 영역의 길이 L이 10㎛이고 폭 W가 10㎛인 박막 반도체 장치와, L이 5㎛이고 W가 10㎛인 박막 반도체 장치의 전달 특성도 측정했다. 종래 기술을 대표하는 비교예로서, YAG2ω 레이저광을 조사하지 않고 활성 반도체막의 결정을 횡성장시키지 않은 박막 반도체 장치의 전달 특성도 마찬가지로 측정했다. 측정 결과를 표 1에 나타낸다. 도 10 및 표 1로부터 알 수 있듯이, 본 발명에 따르면 이동도가 크고, 급준한 서브스레숄드 특성을 나타내는 전기 특성이 우수한 반도체 장치를 제조할 수 있다. 이것은 본 발명이 채널 형성 영역이 되는 활성 반도체막이 횡성장한 기둥 형상의 큰 결정 입자로 이루어지는 증거이다. 또한 본 발명의 제조 방법에 의해서 작성된 L이 5㎛의 반도체 장치의 전달 특성은 L이 10㎛의 반도체 장치의 전달 특성보다도 우수하다. 이것은 L을 짧게 한 것에 의해, 채널 형성 영역 내에 존재하는 캐리어의 이동하는 방향에 수직인 방향의 결정 입자계(전류를 가로지르는 결정 입자계)가 채널 형성 영역 중앙부에 단지 하나만 존재하도록 되고, 따라서 캐리어의 이동이 용이하게 변했기 때문이다. 게다가, 채널 형성 영역 내의 결정 입자계의 위치가, 채널 형성 영역 중앙부로 제어되기 때문에, 반도체 장치의 전기 특성의 편차가 억제되었다. 이상 설명한 바와 같이, 본 발명의 실시예 1에 따르면, 반도체막의 채널 형성 영역이 큰 결정 입자로 이루어지고, 캐리어의 이동하는 방향에 수직인 방향의 결정 입자계의 위치가 제어되며, 이렇게 하여 전기 특성이 좋고 편차가 적은 박막 반도체 장치가 제조된다.
도 11(a), (b), (c)는, 본 발명의 실시예 2를 나타내는 박막 반도체 장치의 제조 방법을 나타내는 공정도이다. 이하, 이 도면을 참조하여 본 발명의 반도체 장치의 제조 방법을 (1), (2), (3)의 순서로 설명한다.
(1) 도 11(a)의 공정
실시예 1의 도 9(a)의 공정과 마찬가지다. 기판으로서 두께 1.1㎜의 석영 기판(211)을 이용하며, 석영 기판(211) 상에 하지 보호막으로서 전자 사이클로트론 공명 플라즈마 화학 기상 퇴적법(ECR-PECVD 법)에 의해 산화 규소막(212)을 막두께 200㎚ 정도 퇴적한다. 하지 보호막으로서의 산화 규소막(212) 상에 저압 화학 기상 퇴적법(LPCVD 법)에 의해 비정질 규소막을 막두께 50㎚ 정도 퇴적하고, 그 후 포토리소그래피법에 의해 비정질 규소막을 패터닝하여 제 1 반도체막(213)으로 한다. 제 1 반도체막의 길이는, 후에 형성되는 반도체 장치 활성 영역의 길이의 두 배보다도 약 2㎛ 길게 하며, 또한 반도체 장치 활성 영역은 길이 방향에 관해서 제 1 반도체막의 중앙 근방을 피하고, 동시에 제 1 반도체막에 완전히 포함되도록 비정질 규소막을 패터닝한다. 또한, 제 1 반도체막의 폭은 반도체 장치 활성 영역의 폭 방향보다도 수 ㎛ 이상 크게 하며, 폭 방향에 관해서 반도체 활성 영역은 완전히 제 1 반도체막에 포함되도록 비정질 규소막을 패터닝한다. 제 1 반도체막(213) 상에 하측 절연막으로서 ECR-PECVD 법에 의해 산화 규소막(214)을 막두께 160㎚ 정도 퇴적한다. 하측 절연막으로서의 산화 규소막(214) 상에 활성 반도체막(215)으로서 LPCVD 법에 의해 비정질 규소막을 막두께 50㎚ 정도 퇴적하고, 그 후 질소 분위기하의 600℃에서 48시간의 열처리를 실시하여 고상 성장법으로 활성 반도체막(215)의 결정성을 개선한다. 또한 고상 성장 처리가 실시된 활성 반도체막(215)에 크세논 염소(XeC1) 엑시머 레이저(파장 308㎚)를 조사하여 다결정 규소막 중의 결정 내 결함을 저감시킨다.
(2) 도 11(b)의 공정
실시예 1의 도 9(b)의 공정과 마찬가지다. 활성 반도체막으로서의 다결정 규소막(215) 측으로부터 이트륨 알루미늄 가닛(Yttrium Aluminum Garnet)에 Nd3+ 이온을 도핑한 것을 모체 결정으로 한 레이저(YAG 레이저, 파장 1064㎚)의 제 2 고조파를 이용한 레이저(YAG2ω 레이저, 파장 532㎚)광(216)을 조사한다. YAG2ω 광의 조사 영역은 길이 15㎜에서 폭 65㎛의 직사각형 형상이며, 폭 방향에 관해서는 가우스 함수형의 강도 분포를 나타낸다. 조사 시에는 YAG2ω광 조사 영역의 길이 방향과 제 1 반도체막의 폭 방향을 대강 일치시킨다. 따라서 조사 영역의 진행 방향과 박막 반도체 장치의 소스 드레인 방향이 거의 평행하게 된다. YAG2ω 레이저광의 조사 에너지 밀도는 450mJcm-2으로 한다. YAG2ω 레이저 조사를 실시하면 일부의 YAG2ω레이저광(216)은 활성 반도체막으로서의 다결정 규소막(215)에 흡수되지만, 다른 일부의 YAG2ω레이저광(216)은 활성 반도체막으로서의 다결정 규소막(215)에 흡수되지 않고 투과한다. 활성 반도체막으로서의 다결정 규소막(215)을 투과한 YAG2ω레이저광(217)은 하측 절연막으로서의 산화 규소막(214)으로 반사나 간섭된 후, 제 1 반도체막(213)에 흡수된다. 제 1 반도체막(213)은 YAG2ω 레이저광(217)을 흡수함에 따라 온도가 상승한다. 이 제 1 반도체막(213)으로부터의 방출열(218)이 활성 반도체막(215)에 영향을 미쳐, 제 1 반도체막(213) 바로 위의 활성 반도체막의 온도가, 제 1 반도체막(213) 바로 위 이외의 활성 반도체막의 온도보다도 높아진다. 이 활성 반도체막(215) 내의 온도 차이에 의해 활성 반도체막의 결정 성장이 온도가 낮은 영역(제 1 반도체막(213) 바로 위 이외의 활성 반도체막)으로부터 온도가 높은 영역(제 1 반도체막(213) 바로 위의 활성 반도체막)으로 가로 방향으로 발생한다. 마지막으로 제 1 반도체막 중앙 바로 위에서 두 개의 결정이 충돌하며, 거기에 결정의 횡성장 방향에 수직인 방향의 결정 입자계(219)가 만들어진다. 횡성장의 크기는 2㎛ 내지 2.5㎛ 정도이며, 최대로 3.5㎛ 정도가 된다.
(3) 도 11(c)의 공정
YAG2ω 레이저광(216)의 조사에 의한 활성 반도체막(215)의 결정화를 실행한 후, 상기 활성 반도체막(215) 상에 게이트 절연막으로서 ECR-PECVD 법에 의해 산화 규소막(220)을 막두께 60㎚ 정도 퇴적한다. 상기 게이트 절연막으로서의 산화 규소막(220) 상에 스퍼터링법에 의해 질화 탄탈(TaN)막을 50㎚ 정도 퇴적하고, 탄탈(Ta)막을 450㎚ 정도 퇴적한다. 그 후, 포토리소그패피법에 의해 상기 TaN막, Ta 막을 패터닝하여 게이트 전극(221)으로 한다. 이 패터닝을 실행할 때, 반도체 장치 활성 영역이 되는 게이트 전극(221) 바로 아래의 활성 반도체막에, 결정의 횡성장 방향에 수직인 방향의 결정 입자계(219)가 포함되지 않도록 게이트 전극(221)을 형성한다. 다음에 상기 게이트 전극(221)을 마스크로서 도너 또는 억셉터가 되는 불순물 이온을 이온 도핑법에 의해 주입하여, 소스·드레인 영역(215a, 215c)과 채널 형성 영역(215b)을 자기정합적으로 형성한다. 이 때, 활성 반도체막 결정의 횡성장 방향을 따라 캐리어가 이동하도록 소스·드레인 영역을 형성한다. 그리고, 소스·드레인 영역에 첨가된 불순물 원소의 활성화를 실행하기 위하여, 질소 분위기 하의 300℃에서 4시간의 열처리를 실시한다. 그 후, 층간 절연막으로서 플라즈마 CVD 법(PECVD 법)에 의해 TEOS(Si(OCH2CH3)4)와 산소를 원료 가스로 한 산화 규소막을 막두께 500㎚ 정도 퇴적한다. 마지막으로 포토리소그래피법에 의해 콘택트홀을 개방한 후에, 스퍼터링법에 의해 알루미늄(Al)을 퇴적하여, 포토리소그래피법에 의해 Al를 패터닝하여, 소스·드레인 전극(223, 224)을 형성하여 반도체 장치가 완성된다. 이상 설명한 것과 마찬가지로, 본 실시예 2에 따르면, 반도체 장치의 채널 형성 영역이 되는 게이트 전극 바로 아래의 활성 반도체막에, 캐리어가 이동하는 방향에 수직인 방향의 결정 입자계가 존재하지 않기 때문에, 단결정 반도체 장치마다 고성능인 반도체 장치를 제조할 수 있다.
이상과 같이, 본 발명의 박막 반도체 장치의 제조 방법에 의하면, 저렴한 유리 기판의 사용이 가능해지는 저온 프로세스를 이용하여 고성능인 박막 반도체 장치를 용이하고 안정적으로 제조할 수 있다. 따라서 본 발명을 액티브·매트릭스 액정 표시 장치의 제조에 적용한 경우에는, 대형으로 고품질인 액정 표시 장치를 용이하고 안정적으로 제조할 수 있다. 또한, 다른 전자 회로의 제조에 적용한 경우에도 고품질인 전자 회로를 용이하고 또한 안정적으로 제조할 수 있다.

Claims (36)

  1. 박막 반도체 장치의 제조 방법으로서,
    기판상에 섬형상의 가열기구를 마련하는 공정과,
    상기 가열기구상에 반도체 장치 활성 영역을 형성하는 공정과,
    상기 가열기구를 가열하여, 상기 반도체 장치 활성 영역을 결정화하기 위해 상기 가열기구가 상기 반도체 장치 활성 영역을 국소적으로 가열하는 공정과,
    결정화된 반도체 장치 활성 영역을 패터닝하여, 반도체층의 활성 영역을 섬형상으로 형성하는 공정
    을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 장치 활성 영역의 길이를 L(㎛)로 할 때에,
    상기 국소 가열기의 길이 LHS(㎛)보다도 해당 반도체 장치 활성 영역의 길이 L(㎛)를 짧게(L<LHS) 가공하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 가열 기구를 마련하는 공정은
    기판 상에 제 1 반도체막을 퇴적하는 제 1 반도체막 퇴적 공정과,
    해당 제 1 반도체막을 소정의 형상으로 가공하는 제 1 반도체막 가공 공정과,
    해당 제 1 반도체막 상에 하측 절연막을 형성하는 하측 절연막 형성 공정
    으로 이루어지는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 반도체막의 두께가 25㎚ 정도 이상 100㎚ 정도 이하인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항에 있어서,
    상기 활성 반도체막 형성 공정이 비정질 반도체막을 퇴적하는 비정질 반도체막 퇴적 공정을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  17. 제 1 항에 있어서,
    상기 활성 반도체막 형성 공정이,
    비정질 반도체막을 퇴적하는 비정질 반도체막 퇴적 공정과,
    해당 비정질 반도체막의 결정성을 높이는 반도체막 개질 공정을 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 1 항에 있어서,
    상기 활성 반도체막이 규소를 주체로 한 반도체막인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  23. 제 1 항에 있어서,
    상기 결정화 공정이 상기 활성 반도체막 측으로부터, 다결정 규소막에서의 흡수 계수가 2×10-4㎚-1 정도 이상 1×10-1㎚-1 정도 이하인 광을 조사하여 활성 반도체막의 용융 결정화를 진행시키는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 기판 상에 형성된 반도체막을 반도체 장치의 활성 영역(반도체 장치 활성 영역)으로서 이용하고 있는 박막 반도체 장치의 제조 방법에 있어서,
    후에 반도체 장치 활성 영역으로 되는 반도체막(활성 반도체막) 부위를 국소적으로 가열하는 국소 가열 기구를 기판 상에 마련하는 가열 기구 형성 공정과,
    해당 가열 기구 형성 공정 후에 활성 반도체막을 형성하는 활성 반도체막 형성 공정과,
    해당 국소 가열 기구에 의해 해당 활성 반도체막이 국소적으로 과열된 상태에서 해당 활성 반도체막을 용융 결정화시키는 결정화 공정과,
    해당 활성 반도체막을 섬 형상으로 가공하여 반도체 장치 활성 영역을 형성하는 소자 분리 공정을 포함하고,
    상기 결정화 공정은 상기 활성 반도체막 측으로부터, 다결정 규소막에서의 흡수 계수가 2×10-4㎚-1 정도 이상 1×10-1㎚-1 정도 이하인 광을 조사하여 활성 반도체막의 용융 결정화를 진행시키고,
    상기 결정화 공정에서 조사되는 광은, 펄스 레이저광으로서, Q 스위치 발진하는 고체 레이저의 고조파인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR10-2002-7001851A 2000-06-12 2001-06-12 박막 반도체 장치의 제조 방법 Expired - Fee Related KR100490497B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000175789 2000-06-12
JPJP-P-2000-00175789 2000-06-12

Publications (2)

Publication Number Publication Date
KR20020032551A KR20020032551A (ko) 2002-05-03
KR100490497B1 true KR100490497B1 (ko) 2005-05-19

Family

ID=18677610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7001851A Expired - Fee Related KR100490497B1 (ko) 2000-06-12 2001-06-12 박막 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US6602765B2 (ko)
JP (1) JP4164360B2 (ko)
KR (1) KR100490497B1 (ko)
CN (1) CN1197127C (ko)
TW (1) TW503582B (ko)
WO (1) WO2001097266A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677214B1 (en) * 1993-11-19 2004-01-13 Mega Chips Corporation Semiconductor device and method of fabricating the same
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
WO2001075953A1 (en) * 2000-04-04 2001-10-11 Matsushita Electric Industrial Co., Ltd. Thin film manufacturing method and manufacturing apparatus, and thin-film transistor and manufacturing method
US7797729B2 (en) * 2000-10-26 2010-09-14 O2Micro International Ltd. Pre-boot authentication system
KR100662492B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
KR20040052468A (ko) * 2001-11-12 2004-06-23 소니 가부시끼 가이샤 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003243668A (ja) * 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP2006512749A (ja) 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
CN100459041C (zh) * 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
US6759284B2 (en) * 2002-09-06 2004-07-06 Industrial Technology Research Institute Method for polysilicon crystallization by simultaneous laser and rapid thermal annealing
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100454751B1 (ko) * 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
US6828260B2 (en) * 2002-10-29 2004-12-07 Hewlett-Packard Development Company, L.P. Ultra-violet treatment of a tunnel barrier layer through an overlayer a tunnel junction device
TWI254456B (en) * 2003-06-12 2006-05-01 Ind Tech Res Inst A thermal plate crystallization method
US20040258930A1 (en) * 2003-06-23 2004-12-23 Sharp Laboratories Of America Inc. Grain-free polycrystalline silicon and a method for producing same
US7595096B2 (en) * 2003-07-30 2009-09-29 Oc Oerlikon Balzers Ag Method of manufacturing vacuum plasma treated workpieces
WO2005029551A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7329361B2 (en) * 2003-10-29 2008-02-12 International Business Machines Corporation Method and apparatus for fabricating or altering microstructures using local chemical alterations
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP4935059B2 (ja) * 2005-02-17 2012-05-23 三菱電機株式会社 半導体装置の製造方法
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI280292B (en) * 2005-12-12 2007-05-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
US7560321B2 (en) * 2006-03-17 2009-07-14 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
KR20070113743A (ko) * 2006-05-26 2007-11-29 삼성전자주식회사 박막 트랜지스터, 이를 갖는 어레이 기판 및 이의 제조방법
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
WO2008047240A2 (en) * 2006-09-20 2008-04-24 Zecotek Medical Systems Inc. Methods of making optical waveguide structures by way of molecular beam epitaxy
US20080232761A1 (en) * 2006-09-20 2008-09-25 Raveen Kumaran Methods of making optical waveguide structures by way of molecular beam epitaxy
TWI319625B (en) * 2006-11-30 2010-01-11 Tpo Displays Corp Image display system and manufacturing method of multi-gates thin film transistor
US8494817B1 (en) * 2006-11-30 2013-07-23 Pdf Solutions, Inc. Methods for yield variability benchmarking, assessment, quantification, and localization
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI464880B (zh) 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
CN101355090B (zh) * 2008-09-19 2012-08-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN102543997B (zh) * 2008-09-19 2015-03-11 友达光电股份有限公司 薄膜晶体管阵列基板
TW201037769A (en) * 2009-04-09 2010-10-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
WO2011066548A1 (en) * 2009-11-30 2011-06-03 Uvt Tech Systems, Inc. Laser doping
FR2957193B1 (fr) * 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
CN103081078A (zh) * 2011-07-05 2013-05-01 松下电器产业株式会社 薄膜晶体管及其制造方法以及显示装置
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6655301B2 (ja) * 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
JP6434872B2 (ja) * 2015-07-31 2018-12-05 東芝メモリ株式会社 半導体装置
CN105977148A (zh) 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列的制造方法及阵列基板
CN108550580B (zh) * 2018-04-27 2019-10-11 武汉华星光电技术有限公司 Tft阵列基板
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11417730B2 (en) 2019-08-09 2022-08-16 Micron Technology, Inc. Vertical transistors with channel region having vertically elongated crystal grains that individually are directly against both of the top and bottom source/drain regions
KR20220022016A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 디스플레이 장치의 제조 장치 및 디스플레이 장치의 제조 방법
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
EP0254921B1 (en) * 1986-07-07 1993-12-15 Fuji Photo Film Co., Ltd. Optical wavelength conversion device, and a method of making the same
DE3626662C1 (de) * 1986-08-07 1987-12-10 Degussa Verfahren zur Herstellung kationisierter Polyvinylalkohole
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
US4986214A (en) * 1986-12-16 1991-01-22 Mitsubishi Denki Kabushiki Kaisha Thin film forming apparatus
JPS63199328A (ja) * 1987-02-16 1988-08-17 Fuji Photo Film Co Ltd 光波長変換素子
JP3047424B2 (ja) * 1990-04-02 2000-05-29 セイコーエプソン株式会社 半導体装置の製造方法
US5066291A (en) * 1990-04-25 1991-11-19 Cincinnati Sub-Zero Products, Inc. Solid-state laser frequency conversion system
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
JP3466633B2 (ja) * 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
JPH05121509A (ja) * 1991-10-24 1993-05-18 Dainippon Screen Mfg Co Ltd シリコン薄膜の結晶性評価方法
US5265114C1 (en) * 1992-09-10 2001-08-21 Electro Scient Ind Inc System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
TW280037B (en) * 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP3306300B2 (ja) * 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JPH10150202A (ja) * 1996-11-20 1998-06-02 Sharp Corp 薄膜トランジスタ及びその製造方法
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
US6002697A (en) * 1998-04-03 1999-12-14 Lambda Physik Gmbh Diode pumped laser with frequency conversion into UV and DUV range
FR2777358B1 (fr) * 1998-04-10 2000-06-30 France Telecom Procede electrooptique de traitement de signaux, dispositif pour la mise en oeuvre de celui-ci et utilisation
US6449022B1 (en) * 1999-04-16 2002-09-10 Nec Corporation Liquid crystal display
JP3386017B2 (ja) * 1999-10-15 2003-03-10 日本電気株式会社 液晶表示装置用の薄膜トランジスタの製造方法
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
TWI234546B (en) * 2000-08-18 2005-06-21 Ritek Corp Polysilicon formation method

Also Published As

Publication number Publication date
CN1197127C (zh) 2005-04-13
JP4164360B2 (ja) 2008-10-15
CN1393032A (zh) 2003-01-22
WO2001097266A9 (en) 2002-08-15
WO2001097266A8 (en) 2002-05-30
WO2001097266A1 (en) 2001-12-20
TW503582B (en) 2002-09-21
US20020052069A1 (en) 2002-05-02
KR20020032551A (ko) 2002-05-03
US6602765B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP4323724B2 (ja) 半導体装置の製造方法
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
US6521492B2 (en) Thin-film semiconductor device fabrication method
CN1614756B (zh) 半导体器件及其制造方法
US7354810B2 (en) Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
WO1999031719A1 (en) Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP2004335839A (ja) 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4290349B2 (ja) 半導体装置の製造方法
KR20070093371A (ko) 반도체 박막의 결정화 방법
KR20070093337A (ko) 반도체 박막의 결정화 방법
JP4642310B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
KR100753432B1 (ko) 다결정 실리콘 및 그의 결정화 방법
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JP2004039660A (ja) 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置
JP2004265897A (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JP2008311425A (ja) 光吸収性キャップ膜の形成方法、半導体膜の結晶化方法、及び薄膜トランジスタの製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150512

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150512

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000