[go: up one dir, main page]

KR101067939B1 - 유기전계발광표시소자의 제조방법 - Google Patents

유기전계발광표시소자의 제조방법 Download PDF

Info

Publication number
KR101067939B1
KR101067939B1 KR1020050012070A KR20050012070A KR101067939B1 KR 101067939 B1 KR101067939 B1 KR 101067939B1 KR 1020050012070 A KR1020050012070 A KR 1020050012070A KR 20050012070 A KR20050012070 A KR 20050012070A KR 101067939 B1 KR101067939 B1 KR 101067939B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
forming
light emitting
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050012070A
Other languages
English (en)
Other versions
KR20060091183A (ko
Inventor
정인호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050012070A priority Critical patent/KR101067939B1/ko
Publication of KR20060091183A publication Critical patent/KR20060091183A/ko
Application granted granted Critical
Publication of KR101067939B1 publication Critical patent/KR101067939B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광표시소자의 제조방법에 관한 것으로, 액티브 층과 게이트 전극을 차례로 형성한 다음, 유기전계발광소자의 제 1 전극을 소스 및 드레인 전극보다 먼저 형성하고, 상기 제 1 전극을 형성하기 위해 사용된 제 1 포토레지스트 패턴을 스트립 하지 않고 남긴 채, 소스 및 드레인 영역을 노출시키는 제 2 포토레지스트 패턴을 형성하고 상기 제 1 및 제 2 포토레지스트 패턴을 동시에 스트립 함으로서 유기전계발광표시소자의 제조공정을 단축한다.
유기전계발광표시소자, 제조공정

Description

유기전계발광표시소자의 제조방법{METHOD FOR FABRICATING ORGANIC ELECTROLUMINESCENCE DEVICE}
도 1은 일반적인 유기전계발광소자의 구조를 나타내는 개념도.
도 2는 일반적인 유기전계발광소자의 단위 화소의 회로도.
도 3은 일반적인 유기전계발광소자의 구조를 나타내는 단면도.
도 4는 본 발명의 유기전계발광표시소자의 단면도.
도 5a~5g는 본 발명의 유기전계발광표시소자의 제조공정을 나타내는 수순도.
*********** 도면의 주요부분에 대한 부호의 설명 ************
400: 기판 401: 버퍼층
402: 액티브 층 402a,402b: 드레인 영역, 소스 영역
403: 커패시터의 제 1 전극 404: 제 1 절연 층
405: 게이트 전극 406: 커패시터의 제 2 전극
407: 제 2 절연 층 408: 제 1 전극
409: 드레인 전극 410: 소스 전극
411: 제 3 절연 층 412: 유기발광층
413: 제 2 전극
본 발명은 유기전계발광표시소자(Organic Electro luminescence, 유기EL)의 제조방법에 관한 것으로, 특히 포토레지스트 스트립 공정을 감소시킨 유기EL표시소자의 그 제조방법에 관한 것이다.
21세기는 정보화 사회가 될 것으로 예상되는데, 이에 따라 어디에서나 손쉽게 정보를 얻을 필요가 있기 때문에 멀티미디어용 고성능 평판표시소자의 개발이 중요시되고 있다. 특히, 통신 및 컴퓨터에 관련하여 반도체와 표시장치의 소자개발 에 관련한 기술개발이 중요시되고 있고 있는데, 그 중 천연색표시소자로써 주목받는 한 소자가 유기EL이다.
유기EL표시장치는 구조에 따라 수동형유기발광소자(passive matrix organic light emitting device, PMOLED)과 능동형 유기발광소자(active matrix organic light emitting device, AMOLED)로 구분될 수 있는데, 대면적 및 고해상도의 표시장치가 요구됨에 따라 AMOLED의 개발이 필수적이다.
전계발광소자(Electro Luminescence Display, ELD)란 형광성 유기화합물을 전기적으로 여기 시켜 발광시키는 자 발광형 표시장치로, 낮은 구동전압에서 구동이 가능하며, 박형을 제작할 수 있다는 장점이 있다. 또한, 광시야각, 응답속도 등의 액정표시장치(LCD)에서의 문제점들을 해결할 수 있어 차세대 표시장치로 주목받고 있다.
이하 상기 유기전계발광소자의 동작원리를 살펴본다.
전원으로부터 공급받는 전자는 음극을 통해 전자수송 층의 도움으로 발광 층으로 이동하고, 반면 양극에서는 전공(hole)이 전공수송 층의 도움을 받아 발광 층으로 이동한다. 상기 전자와 전공이 유기물질인 발광 층에서 서로 결합하여 여기자(exciton)를 형성하는데, 상기 여기자가 낮은 에너지상태로 떨어지면서 빛을 발한다.
상기 발생하는 빛은 유기물질이 무엇이냐에 따라 그 색깔이 달라질 수 있는데, 적, 녹, 청색의 빛을 내는 유기물질을 이용하여 천연색을 구현할 수 있다.
상기 유기ELD의 구조를 살펴보면, 유기 ELD는 크게 싱글 레이어 (single- layer)와 멀티 레이어(multi-layer)로 나눌 수 있다. 싱글 레이어는 양전극과 음전극 사이에 유기층으로 하나의 발광 층이 형성된 구조이며, 멀티 레이어는 양전극과 음전극 사이에 발광 층을 포함한 복수의 유기층이 형성되는 구조이다.
유기ELD 중 커리어들이 직접 발광 층에 주입되지 않아 구동전압을 낮출 수 있는 멀티 레이어의 유기ELD가 널리 사용된다.
이하도 1을 참조하여 멀티 레이어를 가지는 유기ELD의 구조를 살펴본다.
유기ELD은 두 개의 전극과 그 사이에 유기EL층이 형성된다. 상기 두 전극은 양전극(102)과 음전극(101)이며, 상기 두 전극 사이에 유기EL층(110)이 구성된다.
상기 양전극(102)은 주로 IT0(Indium Tin Oxide)등의 투명전극으로 구성되며, 상기 음전극(101)은 알루미늄 등의 금속 박막으로 구성되어 발광 층에서 생성되는 빛이 한 방향으로 모일 수 있게 반사시켜 준다.
한편, 상기 양전극(102)을 통해서는 전공이 발광 층(104)으로 공급되고, 상기 음전극(101)을 통해서는 전자가 상기 발광 층(104)으로 공급된다.
상기 유기EL층(110)은 상기 발광 층(104)과 음전극(101)에 형성되는 전자수송 층(electron transfer layer)(103)과, 발광 층(104)과 양전극(102) 사이에 형성되는 전공수송 층(hole transfer layer)(105)과, 발광 층(104)을 포함하여 구성된다.
상기 유기EL층(110)은 투명한 유리 등의 기판(107) 상에 형성되는데, 기판상에는 매트릭스 배열을 하는 단위 화소가 형성되고 각 단위 화소마다 상기 구조를 가지는 유기EL소자가 각각 형성되어 있다.
상기 멀티 레이어 유기ELD에서 상기 유기EL층은 더 많은 유기막 층으로 구성될 수 있으며 전자주입 층과 전공주입 층이 더 포함되어 구동전압을 낮출 수 있다.
이하도 2를 참조하여 상기 원리에 의해 구성되는 유기전계발광장치의 기본적 회로도를 살펴본다.
어레이 기판에는 M ×N개의 단위 화소가 정의되고 각 단위 화소는 매트릭스 배열을 한다.
각각의 단위 화소(210)는 스위칭 박막 트랜지스터(220), 구동 박막 트랜지스터(230), 커패시터(240)와, 상기 구동 박막 트랜지스터(230)로부터 신호를 인가받는 유기발광소자(250)를 구비한다.
상기 스위칭 박막 트랜지스터(220)는 게이트 라인(212)을 통해 게이트에 주사신호가 입력되고 데이터 라인(214)을 통해 소오스에 데이터신호가 입력된다. 그리고 드레인 전극에 구동트랜지스터(230)의 게이트 전극이 연결된다.
또한, 구동 트랜지스터(230)는 소오스 전극이 제 1 전원 선(216)의 제 1 전원공급단자(Vdd)와 연결되고 드레인 전극이 상기 유기발광소자(250)의 양극과 연결되며 상기 유기발광소자(250)의 음극은 제 2 전원공급단자(Vss)와 연결된다.
상기 유기발광소자(250)는 유기발광 층을 포함하는 적어도 하나 이상의 유기층을 구비한다.
도 3은 어레이 기판상에 실질적으로 형성되는 유기발광소자와 상기 유기발광소자에 신호를 인가하는 구동 박막 트랜지스터의 구조를 나타내고 있다.
도 3을 참조하면, 유기전계발광소자는 박막 트랜지스터, 유기발광 층, 그리 고 커패시터를 포함하고 있다.
도 3에는 하나의 박막 트랜지스터만 도시되었지만, 실질적으로 단위 화소마다 둘 또는 네 개의 박막 트랜지스터가 구성된다.
박막 트랜지스터는 액티브 층(320) 및 소오스 / 드레인 전극(351/350)을 구비하며, 상기 게이트 전극(330)과 액티브 층 (320) 사이에는 이들 간의 절연을 위한 게이트 절연막(325)이 형성되어 있다. 또한, 상기 액티브 층(320)의 양쪽 가장자리에는 고농도의 불순물이 도핑 된 소스 및 드레인 영역(323B,323A)이 형성되며, 이들은 모두 투명한 기판(300)에 형성된 버퍼 층(301)상에 형성된다. 상기 드레인 전극(350)과 소스전극(351)은 각각 액티브 층(320)의 드레인 영역(323A)과 소스 영역(323B)에 연결된다.
유기발광소자는 드레인 전극(350)과 접속되는 음전극(cathode, 360)과, 기판의 최상층에 형성되는 양전극(anode, 370), 그리고 상기 두 층 사이에 형성되는 유기발광 층(372)으로 구성되며, 상기 유기발광 층(372)은 복수의 유기 막으로 구성된다. 상기 유기발광 층(372)이 멀티 레이어로 구성될 때, 상기 유기발광 층은 전자주입 층(electron injecting layer), 전자수송 층(electron transporting layer), 유기발광 층, 전공주입 층(hole injecting layer) 및 전공수송 층(hole transporting layer)으로 구성될 수 있다.
커패시터는 액티브 층(320) 형성시 함께 형성되는 하부전극(321)과 소스전극(351)에 접속되는 파워 라인(340)과, 상기 두 전극 사이에 형성되는 게이트 절연 층(325)에 의해 형성된다. 또한, 상기 양전극(370) 하부에는 절연 층들 (325,326,327) 및 패시베이션 막(328)이 더 형성된다. 상기 양전극(370)은 ITO등의 투명한 도전성 물질로 이루어진다.
그런데 상기 구조의 유기전계발광소자의 제조공정은 다수의 박막형성공정을 필요로 하며, 상기 박막형성공정은 통상 포토공정을 통해 이루어진다.
특히, 상기 구조의 유기전계발광소자의 제조공정 중 소스/드레인전극, 상기 드레인전극과 연결되는 음전극의 형성공정을 살펴보면, 상기 공정은 소스 영역(323A) 및 드레인 영역(323B)을 노출시키기 위한 제 1 포토 공정과, 상기 소스(323A) 및 드레인 영역(323B)에 연결되는 소스(351) 및 드레인 전극(350)을 형성하기 위한 제 2 포토 공정과, 상기 드레인 전극(350) 상부의 제 3 절연 층(327)을 제거하여 상기 드레인 전극을 노출시키는 제 3 포토 공정과, 상기 드레인 전극(350)과 연결되는 음전극(360)을 형성하는 제 4 포토 공정을 포함하여 이루어진다.
상기 제 1 포토공정은 포토레지스트(PR)를 도포하는 공정, 노광공정, 현상공정, 식각공정 및 PR스트립 공정으로 이루어지고, 상기 제 2 포토공정은 금속박막증착 공정, PR도포공정, 노광공정, 현상공정, 식각공정 및 PR스트립공정으로 이루어지며, 상기 제 3 포토공정은 PR도포공정, 노광공정, 현상공정, 식각공정 및 PR스트립공정으로 이루어지며, 상기 제 4 포토공정은 PR도포공정, 노광공정, 현상공정, 식각공정 및 PR스트립공정을 포함하여 이루어진다.
특히, 상기 유기전계발광소자의 제조공정은 소스 및 드레인전극이 음전극보다 먼저 형성되어 상기 소스 및 드레인전극상에 제 3절연층(327)을 형성하고 그 위에 상기 드레인전극과 연결되는 음전극을 형성하기 때문에 제 3절연층을 식각하는 포토공정을 한 번 더 해야하는 공정의 번거로움을 가진다.
포토 공정을 추가는 노광 공정 및 PR스트립 공정의 추가를 의미하며 상기 공정들의 추가는 표시소자의 생산성을 저하시키는 문제를 야기한다.
그러므로 본 발명은 표시소자, 특히 유기전계발광표시소자의 제조공정을 단축하는 방법을 제안하며, 본 발명의 제조공정에 의해 유기전계발광소자의 생산성을 향상시키고자 한다. 또한, 본 발명은 포토 공정을 포함하는 표시소자의 제조공정에서 포토레지스트의 스트립 공정을 줄임으로써 스트립 약액의 사용을 줄여 환경친화적인 표시소자 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 이루기 위해 본 발명의 유기전계발광표시소자의 제조방법은 기판상에 액티브 층을 형성하는 단계; 상기 액티브 층상에 제 1 절연 층을 형성하는 단계; 상기 제 1 절연 층상에 게이트 전극을 형성하는 단계; 상기 액티브 층상에 불순물 이온을 주입하여 소스 및 드레인 영역을 형성하는 단계; 상기 게이트 전극 상에 제 2 절연 층을 형성하는 단계; 상기 제 2 절연 층상에 제 1 전극 층을 형성하는 단계; 상기 제 1 전극 층상에 제 1 전극을 정의하는 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴을 식각 마스크로 사용하여 제 1 전극을 형성하는 단계; 상기 제 1 포토레지스트 패턴 및 층간절연층 상에 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토 레지스트 패턴을 식각 마스크로 적용하여 소스 및 드레인영역을 노출시키는 제 1 및 제 2 콘택트 홀을 형성하는 단계; 상기 제 1 포토레지스트 패턴 및 제 2 포토레지스트 패턴을 동시에 제거하는 단계; 상기 드레인영역 및 제 1 전극과 각각 연결되는 드레인전극과 상기 소스 영역과 연결되는 소스 전극을 형성하는 단계; 상기 소스 및 드레인전극상에 상기 제 1 전극을 노출시키는 제 3 절연층을 형성하는 단계; 상기 제 1 전극과 연결되는 유기발광 층을 형성하는 단계; 상기 유기발광 층과 연결되는 제 2 전극 층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제 1 전극을 형성하는 단계는 상기 제 2 절연층상에 도전성의 제 1 전극층을 도포하는 단계; 상기 제 1 전극 층상에 제 1 포토레지스트를 도포하는 단계; 상기 제 1 포토레지스트를 노광 및 현상하여 유기전계발광소자의 제 1 전극을 정의하는 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴을 식각 마스크로 적용하고 상기 제 1 전극층을 식각하여 제 1 전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 제 2 포토레지스트 패턴을 형성하는 단계는 상기 제 1 포토레지스트 패턴 상에 제 2 포토레지스트를 도포하는 단계; 상기 제 2 포토레지스트를 노광 및 현상하여 상기 제 1 컨택홀 영역 및 제 2 컨택홀 영역을 구비하는 제 2 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 먼저 유기전계발광소자를 형성함에 있어 포토 공정 수를 줄이기 위해 소스 및 드레인전극을 형성하기 전에 유기전계발광소자의 제 1 전극을 먼저 형성하고, 이어서, 상기 제 1 전극과 액티브 층의 드레인영역과 각각 연결되는 드 레인전극과 소스 전극을 형성하는 한다. 상기 공정순서의 변경을 통해 소스 및 드레인전극을 절연시키는 절연 층 형성공정을 줄일 수 있다.
또한, 본 발명은 소스 및 드레인전극을 형성하기 전에 제 1 전극을 형성함으로써 상기 제 1 전극 형성시 사용된 제 1 포토레지스트 패턴을 제거하지 않고 상기 포토레지스트 패턴 위에 소스 및 드레인영역을 노출시키는 컨택홀 형성용 제 2 포토레지스트 패턴을 형성하며, 상기 제 2 포토레지스트 패턴을 제거할 때 상기 1 포토레지스트도 동시에 제거함으로써 제 1 포토레지스트 패턴을 제거하기 위한 스트립공정을 별도로 진행하지 않는 것을 특징으로 한다.
이하 도 4를 참조하여 본 발명의 유기전계발광표시소자의 구조를 살펴본다.
먼저, 도 4를 참조하면, 유리 등으로 구성되는 기판(400)상에 버퍼 층(401)이 형성되어 있고, 상기 버퍼 층(401)상에 폴리실리콘으로 구성되는 액티브 층(402)과, 커패시터의 제 1 전극(403)이 형성되어 있다. 상기 액티브 층(402)은 불순물이온이 도핑 됨으로써 형성되는 소스 및 드레인 영역(402a,402b)을 더 구비하고 있다.
상기 액티브 층(402)상에는 게이트 절연 층으로서 제 1 절연 층(404)이 형성되며, 상기 제 1 절연 층(404)상에 게이트 라인(405)과 커패시터의 제 2 전극(406)이 각각 형성되어 있다. 상기 제 2 전극(406)은 상기 제 1 절연 층(404)을 사이에 개재한 채 상기 제 1 전극(403)과 서로 대향 함으로써 커패시터를 구성한다.
또한, 상기 게이트 전극(405) 상에는 층간 절연 층으로써 제 2 절연 층(407)이 형성되어 있고, 상기 제 1 및 제 2 절연 층(404,407)을 통해 각각 소스 영역 (402b) 및 드레인 영역(402a)과 각각 연결되는 소스전극(410) 및 드레인 전극(409)이 상기 제 2 절연 층(407)상에 형성되어 있다. 또한, 상기 소스전극(410)은 연장되어 상기 커패시터의 제 2 전극(406)과 연결되어 커패시터에 전압을 제공한다.
한편, 상기 제 2 절연 층(407)상에는 유기전계발광표시소자의 양전극 또는 음전극으로 작용하는 제 1 전극(408)이 형성되어 있고, 상기 제 1 전극(408)은 드레인전극(409)과 직접 연결되어 있다. 상기 제 1 전극(408)은 통상 ITO등의 투명전극으로 구성될 수 있다.
한편, 상기 소스(410) 및 드레인전극(409)상에는 제 3 절연 층(411)이 형성되어 있고, 상기 제 3 절연 층(411)은 상기 제 1 전극(408)을 노출시킬 수 있도록 일부가 절개되어 있다.
또한, 상기 제 3 절연 층(411)의 절개부를 통해 상기 제 1 전극(408)과 연결되는 유기발광 층(412)이 형성되어 있다. 상기 유기발광 층(412)은 전자 또는 전공의 이동을 원활히 하기 위해 멀티 레이어로 구성될 수 있는데, 상기 멀티 레이어로 구성될 경우, 상기 유기발광 층(412)은 전자주입 층, 전자수송 층, 발광 층, 전공수송 층 및 전공주입 층이 순차적으로 적층된 멀티 레이어 일수 있다.
또한, 상기 유기발광 층(412)상에는 음전극 또는 양전극(상기 제 1 전극과 더불어 양전극 및 음전극의 한 쌍을 이룬다)일 수 있는 제 2 전극 층(413)이 형성된다. 상기 제 2 전극 층(413)은 기판 전면에 형성될 수 있다.
상기 구조를 가지는 본 발명의 유기 전극 및 소스전극과 절연을 위한 별도의 절연층을 구비하지 않고도 구성될 수 있다는데 특징이 있다. 상기와 같은 특징으로 인해 본 발명의 유기전계발광표시소자는 그 제조공정이 단순화될 수 있다.
이하 도 5a~5g를 참조하여 본 발명의 유기전계발광표시소자의 제조공정을 살펴본다.
도 5a를 참조하면, 유리 등의 투명한 기판(400) 실리콘질화막 또는 실리콘산화막으로 구성되는 버퍼 층(401)을 형성한다. 상기 버퍼 층(401)은 PECVD(plasma enhanced chemical vapor deposition) 방법에 의해 기판(400)상에 형성될 수 있다. 상기 버퍼 층(401)은 가열공정 중에 상기 기판(400) 등에 포함되어 있을 수 있는 불순물 등이 액티브 층으로 확산 되어 액티브 층을 오염시키는 것을 방지한다.
상기 버퍼 층(401)이 형성된 다음, 반도체 층을 PECVD 방법 등에 의해 상기 버퍼 층(401)상에 형성한다. 상기 반도체 층은 통상 비정질의 실리콘층이 사용될 수 있다.
이어서, 상기 비정질의 실리콘층을 고온가열공정 또는 레이저결정화 방법등에 의해 결정화하는 공정을 실시한다. 통상 비정질실리콘이 결정화되어 결정질 실리콘이 되면, 그 전기 이동도가 수십 배 내지 수백 배 크기지 때문에 고속동작에 적합한 소자를 구현할 수 있다. 통상 유기전계발광소자의 경우 빠른 동작구동을 위해 폴리실리콘을 사용한다.
상기 비정질실리콘을 결정화하는 방법으로는 고온의 퍼니스에서 비정질실리콘을 장시간 가열하여 서서히 결정화를 진행하는 고온가열방법이나, 순간적인 고 에너지를 제공할 수 있는 레이저를 비정질실리콘에 조사하여 순간적인 결정화를 유도할 수 있는 레이저결정화 방법 등이 사용될 수 있다. 레이저 결정화 방법은 저온 에서 결정화를 이룰 수 있고 형성되는 결정질의 특성이 우수하기 때문에 저온 전이온도를 가지는 유리 등을 기판으로 사용할 경우 적합하다.
비정질실리콘의 결정화가 이루어진 후, 상기 비정질실리콘에 포토 공정을 진행하여 액티브 층(402)과 커패시터의 제 1 전극(403)을 형성한다. 상기 포토 공정은 상기 결정화된 실리콘층 상에 포토레지스트를 도포하는 단계, 상기 포토레지스트상에 마스크를 정렬하는 단계, 상기 마스크를 통해 상기 포토레지스트를 노광하는 단계, 상기 노광 된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 결정질실리콘을 식각하여 액티브층 및 커패시터의 제 1 전극을 패터닝하는 단계 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하여 이루어진다.
상기 결과 형성되는 폴리실리콘의 패턴(액티브 층 및 커패시터의 제 1 전극)은 전기이동도 특성이 우수하기 때문에 커패시터의 일 전극으로 사용될 수 있다.
이어서, 도 5b를 참조하면, 상기 액티브 층(402) 및 커패시터의 제 1 전극(403)을 덮는 제 1 절연 층(404)을 형성한다. 상기 제 1 절연 층(404)은 실리콘질화막 또는 실리콘산화막을 PECVD방법에 의해 증착함으로써 형성할 수 있다.
이어서, 상기 제 1 절연 층(404)상에 알루미늄합금 또는 알루미늄합금과 몰리브덴 등의 복층으로 구성될 수 있는 금속 층을 스퍼터링방법에 의해 형성한 다음, 포토리소그래피 공정을 진행하여 게이트 전극(405) 및 커패시터의 제 2 전극(406)을 형성한다.
이어서, 상기 게이트 전극(405)을 이온 도핑의 블록킹 마스크로 적용하여 상 기 액티브 층(402)에 불순물 이온을 주입함으로써 소스(402b) 및 드레인 영역(402a)을 형성한다. 형성하고자 하는 박막 트랜지스터의 형에 따라 3족의 불순물을 주입하여 P형의 TFT를 형성할 수도 있고, 5족의 불순물을 주입하여 N형의 TFT를 형성할 수도 있다.
이어서, 도 5c를 참조하면, 상기 게이트 전극(405) 및 커패시터의 제 2 전극(406) 상에 층간 절연층으로써 제 2 절연 층(407)을 PECVD 방법 등에 의해 형성한다.
이어서, 상기 제 2 절연 층(407)상에 유기발광소자의 제 1 전극(408)을 형성한다.
상기 제 1 전극(408)은 연결되는 TFT의 형에 따라 양전극 또는 음전극으로 작용할 수 있는데, 통상 음전극으로 투명전극인 ITO전극이 사용된다.
이하, 일 예로 투명한 음전극을 형성하는 공정을 설명한다.
즉, 상기 제 1 전극(408)은 상기 제 2 절연 층(407)상에 ITO층을 스퍼터링 방법등에 의해 형성하는 단계, 상기 ITO층에 제 1 포토레지스트를 도포하는 단계, 상기 제 1 포토레지스트에 마스크를 정렬하고 노광하는 단계, 상기 노광 된 포토레지스트를 현상하여 제 1 전극(408)의 패턴을 구비하는 제 1 포토레지스트 패턴(420)을 형성하는 단계 및 상기 제 1 포토레지스트 패턴(420)을 식각 마스크로 적용하여 상기 ITO층을 식각함으로 제 1 전극(408)을 패터닝하는 단계를 포함하여 이루어진다.
이후, 도 5d를 참조하면, 상기 제 1 포토레지스트 패턴(420)을 제거하지 않 고, 남겨둔 채, 상기 제 1 포토레지스트 패턴(420) 및 제 2 절연 층(407)상에 제 2 포토레지스트를 도포한다.
이어서, 상기 제 2 포토레지스트 상에 소스 및 드레인 영역을 노출시키는 콘택트 홀들(414a,414b)의 패턴을 구비하는 마스크를 정렬하고 상기 제 2 포토레지스트를 노광한다. 이어서, 상기 제 2 포토레지스트를 현상하여 소스 및 드레인 영역을 노출시키는 콘택트 홀들 영역을 정의한다.
이어서, 상기 컨택홀 영역을 구비하는 제 2 포토레지스트 패턴(430)을 식각마스크로 적용하여 소스 영역(402b)을 노출시키는 제 2 컨택홀(414b)과 드레인영역(402a)을 노출시키는 제 1 컨택홀(414a)을 형성한다.
한편, 상기 제 1,2 컨택홀(414a,414b)이 형성될 때, 커패시터의 제 2 전극(406)을 노출시키는 제 3 컨택홀(414c)도 동시에 형성된다.
상기 콘택트 홀들이 형성된 다음, 상기 제 2 포토레지스트 패턴(430) 및 제 1 포토레지스트 패턴(420)을 동시에 스트립공정을 통해 제거한다. 상기 제 1 및 제 2 포토레지스트 패턴은 서로 순차적으로 적층되어 있기 때문에 하번의 스트립공정을 통해 동시에 제거될 수 있어, 본 발명은 포토레지스트의 스트립공정을 단축할 수 있는 장점을 가진다.
이어서, 도 5e를 참조하면, 제 1 및 제 2 포토레지스트 패턴들이 제거된 제 2 절연층(407)상에 도전층을 스퍼터링방법등에 의해 형성하고, 포토리소그래피 공정을 진행하여 소스전극(410) 및 드레인전극(409)을 형성한다.
이때, 상기 소스 전극(410)은 소스 영역(402b)과 커패시터의 제 2 전극(406) 과 각각 연결되고, 상기 드레인전극(409)은 유기발광표시소자의 제 1 전극(408)과 연결된다.
이어서, 도 5f를 참조하면, 상기 소스 및 드레인 전극을 덮는 제 3 절연 층(411)을 형성하고 포토 공정을 진행하여 상기 제 1 전극(408)을 노출시킨다. 이어서, 상기 제 1 전극(408) 상에 유기발광층(412)을 형성한다. 상기 유기발광층은 전자가 이동하는 전자주입 층, 전자수송 층, 발광 층, 전공수송 층, 전공주입 층이 순차적으로 적층된 멀티 레이어일 수 있다. 상기 전자주입 층 및 전자수송 층은 전자가 원활하게 이동할 수 있도록 에너지 장벽을 낮추는 역할을 한다. 또한 상기 발광 층에서는 전자와 전공이 결합하면서 여기자(exciton)를 형성하고 상기 여기자가 낮은 에너지 레벨로 떨어지면서 빛을 발하게 된다. 상기 과정을 통해 유기발광 층은 자체적으로 빛을 발생시킨다.
이어서, 도 5g에 도시된 바와 같이, 상기 유기발광 층(412)상에 제 2 전극 층(413)을 형성한다. 상기 제 2 전극 층(413)은 제 1 전극(408)과 쌍을 이루며, 양전극 또는 음전극일 수 있다. 즉, 제 1 전극이 음전극일 때 제 2 전극은 양전극으로 작용한다. 그러므로 제 2 전극은 투명전극 또는 광 투과성을 가진 금속 층을 사용할 수 있다.
상기 공정을 통해 유기전계발광표시소자는 완성되며, 제 1 전극이 소스 및 드레인전극보다 먼저 형성되기 때문에 소스 및 드레인 전극과 제 1 전극을 분리하기 위한 절연 층 형성공정을 줄일 수 있고, 또한 제 1 전극과 소스 및 드레인 영역을 노출시키는 컨택홀 형성공정에서 두 종류의 포토레지스트 패턴을 한 번의 포토 레지스트 스트립 공정을 진행하여 제거할 수 있어 공정을 단축하는 효과를 얻을 수 있다.
상기에서 살펴본 것은 유기전계발광표시소자의 제조공정을 살펴보았으나, 본 발명의 제조공정의 기술적 사상을 이용하여 액정표시소자의 스위칭 소자를 형성하는 것도 가능하다. 즉, 상기 제조공정에서 제 1 전극은 액정표시소자의 화소 전극으로 대응될 수 있으므로, 제 1 전극 대신 화소 전극을 형성하는 것으로 공정을 진행하면, 액정표시소자의 스위칭 소자로서 박막 트랜지스터를 제조할 수 있다.
상기에서 살핀 바와 같이, 본 발명의 유기전계발광표시소자는 종래의 제조공정에 비해 포토레지스트 스트립 공정을 줄일 수 있고, 절연 층 형성공정을 줄일 수 있어 전체적으로 제조공정을 단축하는 효과를 얻을 수 있다. 또한, 본 발명은 유기전계발광표시소자의 제조공정은 포토레지스트 스트립공정을 줄일 수 있기 때문에 환경오염의 원인이 되는 스트립 액의 사용을 줄일 수 있어 환경친화적인 표시소자 제조공정을 실현할 수 있다.

Claims (7)

  1. 기판상에 소스 및 드레인 영역을 포함하는 액티브 층을 형성하는 단계;
    상기 액티브 층 상에 게이트 전극을 형성하는 단계;
    상기 게이트전극상에 층간 절연층을 형성하는 단계;
    상기 층간 절연층상에 제 1 전극층을 형성하는 단계;
    상기 제 1 전극 층상에 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴을 식각 마스크로 사용하여 제 1 전극을 형성하는 단계;
    상기 제 1 포토레지스트 패턴 및 층간절연층 상에 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 제 2 포토레지스트 패턴을 식각 마스크로 적용하여 소스 및 드레인영역을 노출시키는 제 1 및 제 2 콘택트 홀을 형성하는 단계;
    상기 제 1 포토레지스트 패턴 및 제 2 포토레지스트 패턴을 동시에 제거하는 단계;
    상기 드레인영역 및 제 1 전극과 각각 연결되는 드레인전극과 상기 소스 영역과 연결되는 소스 전극을 형성하는 단계;
    상기 소스 및 드레인 전극과 절연 층을 개재한 채, 상기 제 1 전극과 연결되는 유기발광 층을 형성하는 단계;
    상기 유기발광 층과 연결되는 제 2 전극 층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
  2. 제 1항에 있어서, 상기 제 1 전극을 형성하는 단계는
    상기 층간 절연층상에 도전성의 제 1 전극층을 도포하는 단계;
    상기 제 1 전극 층상에 제 1 포토레지스트를 도포하는 단계;
    상기 제 1 포토레지스트를 노광 및 현상하여 유기전계발광소자의 제 1 전극을 정의하는 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴을 식각 마스크로 적용하고 상기 제 1 전극 층을 식각하여 제 1 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
  3. 제 1항에 있어서, 상기 제 2 포토레지스트 패턴을 형성하는 단계는
    상기 제 1 포토레지스트 패턴 상에 제 2 포토레지스트를 도포하는 단계;
    상기 제 2 포토레지스트를 노광 및 현상하여 상기 제 1 컨택홀 영역 및 제 2 컨택홀 영역을 구비하는 제 2 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
  4. 제 1항에 있어서, 상기 소스 및 드레인 영역을 포함하는 액티브 층 및 상기 액티브 층상에 형성되는 게이트 전극을 형성하는 단계는
    기판상에 액티브 층 패턴을 형성하는 단계;
    상기 액티브 층상에 게이트 절연 층을 형성하는 단계;
    상기 게이트 절연 층상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 마스크로 적용하여 상기 액티브 층에 불순물 이온을 주입함으로써 소스 및 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
  5. 제 4항에 있어서, 상기 액티브 층 패턴을 형성하는 단계에서
    커패시터의 제 1 전극이 동시에 형성되는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
  6. 제 5항에 있어서, 상기 게이트 전극을 형성하는 단계에서
    상기 게이트 절연층상에 상기 커패시터의 제 1 전극과 대응되는 커패시터의 제 2 전극이 더 형성되는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
  7. 제 6항에 있어서, 상기 소스 전극이 형성되는 단계에서
    상기 소스전극은 상기 커패시터의 제 2 전극과 연결되는 것을 특징으로 하는 유기전계발광표시소자 제조방법.
KR1020050012070A 2005-02-14 2005-02-14 유기전계발광표시소자의 제조방법 Expired - Lifetime KR101067939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050012070A KR101067939B1 (ko) 2005-02-14 2005-02-14 유기전계발광표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012070A KR101067939B1 (ko) 2005-02-14 2005-02-14 유기전계발광표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060091183A KR20060091183A (ko) 2006-08-18
KR101067939B1 true KR101067939B1 (ko) 2011-09-26

Family

ID=37593072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012070A Expired - Lifetime KR101067939B1 (ko) 2005-02-14 2005-02-14 유기전계발광표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101067939B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608060B2 (en) 2016-06-17 2020-03-31 Samsung Display Co., Ltd. Organic light emitting diode display and a method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057224A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크
KR20030082647A (ko) * 2002-04-17 2003-10-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
KR20040037889A (ko) * 2002-10-30 2004-05-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057224A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크
KR20030082647A (ko) * 2002-04-17 2003-10-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
KR20040037889A (ko) * 2002-10-30 2004-05-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608060B2 (en) 2016-06-17 2020-03-31 Samsung Display Co., Ltd. Organic light emitting diode display and a method of manufacturing the same

Also Published As

Publication number Publication date
KR20060091183A (ko) 2006-08-18

Similar Documents

Publication Publication Date Title
CN105280137B (zh) 有机发光显示器及其制造方法
KR100796654B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
US7830476B2 (en) Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
KR20160043327A (ko) 유기 발광 표시 장치
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
WO2018120365A1 (zh) Oled背板及其制作方法
KR101506671B1 (ko) 유기 발광 장치 및 그 제조 방법
JP2001100654A (ja) Ｅｌ表示装置
KR101097167B1 (ko) 유기전계발광표시소자 및 그 제조방법
WO2003107394A2 (en) Organic electroluminescent device
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
US6635504B2 (en) Method of manufacturing organic EL display
KR20050087283A (ko) 유기 전계 발광 표시장치 및 그 제조방법
CN1259807C (zh) 光发射器以及其制造方法
KR102037487B1 (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
US20060214564A1 (en) Organic electroluminescent display and method for fabricating the same
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101067939B1 (ko) 유기전계발광표시소자의 제조방법
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR100943953B1 (ko) 표시 장치의 제조방법
KR100669708B1 (ko) 유기 전계 발광 표시 장치와, 이를 제조하기 위한 방법
KR20130025730A (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
JP2005327523A (ja) 有機エレクトロルミネセンスディスプレイ及びその製造方法
KR20070071412A (ko) 스위칭 소자의 제조 방법 및 표시 기판

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20250215

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000