[go: up one dir, main page]

KR101102017B1 - Method and apparatus for generating gate-on voltage of liquid crystal display panel - Google Patents

Method and apparatus for generating gate-on voltage of liquid crystal display panel Download PDF

Info

Publication number
KR101102017B1
KR101102017B1 KR1020040022124A KR20040022124A KR101102017B1 KR 101102017 B1 KR101102017 B1 KR 101102017B1 KR 1020040022124 A KR1020040022124 A KR 1020040022124A KR 20040022124 A KR20040022124 A KR 20040022124A KR 101102017 B1 KR101102017 B1 KR 101102017B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
driving
liquid crystal
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040022124A
Other languages
Korean (ko)
Other versions
KR20050096672A (en
Inventor
김병조
이상민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040022124A priority Critical patent/KR101102017B1/en
Publication of KR20050096672A publication Critical patent/KR20050096672A/en
Application granted granted Critical
Publication of KR101102017B1 publication Critical patent/KR101102017B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 과전류로 인한 게이트-온 전압의 전압 강하를 보상할 수 있는 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치를 제공하는 것이다.The present invention provides a method and apparatus for generating a gate-on voltage of a liquid crystal display panel capable of compensating a voltage drop of the gate-on voltage due to overcurrent.

이를 위하여, 본 발명의 게이트-온 전압 발생 방법은 게이트-온 전압을 발생하여 출력 라인을 통해 게이트 드라이버로 공급하는 단계와; 상기 게이트-온 전압이 과전류로 인하여 전압 강하되는 경우 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 단계를 포함한다.
To this end, the gate-on voltage generation method of the present invention comprises the steps of generating a gate-on voltage and supplying it to the gate driver through the output line; Compensating for the voltage drop using the first driving voltage when the gate-on voltage drops due to overcurrent.

Description

액정 표시 패널의 게이트-온 전압 발생 방법 및 장치{METHOD AND APPARATUS FOR GENERATING GATE-ON VOLTAGE OF LIQUID CRYSTAL DISPLAY PANEL} Method and apparatus for generating gate-on voltage of liquid crystal display panel {METHOD AND APPARATUS FOR GENERATING GATE-ON VOLTAGE OF LIQUID CRYSTAL DISPLAY PANEL}             

도 1은 종래의 액정 표시 장치의 구성을 도시한 블록도.1 is a block diagram showing the configuration of a conventional liquid crystal display device.

도 2는 도 1에 도시된 전원부의 게이트-온 전압 발생부를 도시한 회로도.FIG. 2 is a circuit diagram illustrating a gate-on voltage generator of the power supply unit illustrated in FIG. 1.

도 3은 게이트 드라이버의 정상 및 비정상 동작시 도 2에 도시된 게이트-온 전압 발생부에서 공급되는 게이트-온 전압 및 전류 파형도.3 is a gate-on voltage and current waveform diagram supplied from the gate-on voltage generator shown in Figure 2 during normal and abnormal operation of the gate driver.

도 4는 본 발명의 실시 예에 따른 게이트-온 전압 발생부를 도시한 회로도.4 is a circuit diagram illustrating a gate-on voltage generator according to an exemplary embodiment of the present invention.

도 5는 게이트 드라이버의 정상 및 비정상 동작시 도 4에 도시된 게이트-온 전압 발생부에서 공급되는 게이트-온 전압 및 전류 파형도.FIG. 5 is a gate-on voltage and current waveform diagram supplied from the gate-on voltage generator shown in FIG. 4 during normal and abnormal operation of the gate driver. FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 액정 패널 12 : 게이트 드라이버10 liquid crystal panel 12 gate driver

14 : 데이터 드라이버 16 : 타이밍 컨트롤러14: data driver 16: timing controller

18 : 전원부 20 : 파워 IC18: power supply unit 20: power IC

30 : 전압 보상부
30: voltage compensation unit

본 발명은 액정 표시 장치에 관한 것으로, 특히 게이트-온 전압이 과전류로 인하여 전압 강하되는 것을 보상할 수 있는 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a method and apparatus for generating a gate-on voltage of a liquid crystal display panel capable of compensating for a voltage drop due to an overcurrent.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 드라이버를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal panel having a pixel matrix and a driver for driving the liquid crystal panel.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(12)과, 액정 패널(12)의 게이트 라인들(GL1 내지 GLm)을 구동하기 위한 게이트 드라이버(14)와, 액정 패널(12)의 데이터 라인들(DL1 내지 DLn)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(18)와, 상기 구성 요소들이 필요로 하는 구동 전압들(VDD, VGH, VGL 등)을 공급하는 전원부(18)를 구비한다.Specifically, the liquid crystal display includes a liquid crystal panel 12 having a pixel matrix, a gate driver 14 for driving gate lines GL1 to GLm of the liquid crystal panel 12, as shown in FIG. A data driver 16 for driving the data lines DL1 to DLn of the liquid crystal panel 12, a timing controller 18 for controlling the driving timing of the gate driver 14 and the data driver 16; The power supply unit 18 supplies driving voltages VDD, VGH, and VGL required by the above components.

액정 패널(12)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다. The liquid crystal panel 12 includes a pixel matrix composed of pixels formed at respective regions defined by intersections of the gate lines GL and the data lines DL. Each of the pixels includes a liquid crystal cell Clc for adjusting light transmittance according to a pixel signal, and thin film transistors TFT for driving the liquid crystal cell Clc.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트-온 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트-오프 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. The thin film transistor TFT is turned on when the gate-on voltage VGH from the gate line GL is supplied to supply the pixel signal from the data line DL to the liquid crystal cell Clc. The thin film transistor TFT is turned off when the gate-off voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell Clc.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(도시하지 않음)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. The liquid crystal cell Clc is equivalently represented by a capacitor and includes a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the thin film transistor TFT. In addition, the liquid crystal cell Clc further includes a storage capacitor (not shown) so that the charged pixel signal is stably maintained until the next pixel signal is charged. In the liquid crystal cell Clc, an array state of liquid crystals having dielectric anisotropy varies according to pixel signals charged through the thin film transistor TFT, thereby adjusting grayscale.

게이트 드라이버(14)는 타이밍 컨트롤러(18)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 전원부(18)로부터의 게이트-온 전압(VGH)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트-온 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 전원부(18)로부터의 게이트-오프 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(14)는 상기 스캔 펄스의 펄스 폭을 타이밍 컨트롤러(18)로부터의 게이트 출력 이네이블(Gate Output Enable; GOE) 신호에 따라 제어하게 된다.The gate driver 14 sequentially shifts the gate start pulse GSP from the timing controller 18 according to the gate shift clock GSC, and sequentially supplies the gate lines GL1 to GLm to the gate lines GL1 to GLm. The scan pulse having the gate-on voltage VGH from 18 is supplied. The gate driver 14 supplies the gate-off voltage VGL from the power supply 18 in the remaining periods in which the scan pulse of the gate-on voltage VGH is not supplied to the gate lines GL. In addition, the gate driver 14 controls the pulse width of the scan pulse according to a gate output enable (GOE) signal from the timing controller 18.

데이터 드라이버(16)는 타이밍 컨트롤러(18)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(16)는 상기 SSC에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(16)는 라인단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 여기서, 데이터 드라이버(16)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 컨트롤러(18)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(16)는 상기 소스 출력 이네이블(SOE) 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL)에 공급되는 기간을 결정한다.The data driver 16 shifts the source start pulse SSP from the timing controller 18 according to the source shift clock SSC to generate a sampling signal. The data driver 16 latches the pixel data RGB according to the SSC according to the sampling signal and supplies the data in units of lines in response to a source output enable (SOE) signal. Subsequently, the data driver 16 converts the gamma voltage from a gamma voltage unit (not shown) into pixel data RGB supplied in line units, and converts the gamma voltage from an gamma voltage unit (not shown) to an analog pixel signal and supplies it to the data lines DL. Here, the data driver 16 determines the polarity of the pixel signal in response to the polarity control (POL) signal from the timing controller 18 when converting the pixel data into the pixel signal. The data driver 16 determines a period in which the pixel signal is supplied to the data lines DL in response to the source output enable signal SOE.

타이밍 컨트롤러(18)는 게이트 드라이버(14)를 제어하는 GSP, GSC, GOE 신호 등을 발생하고, 데이터 드라이버(16)를 제어하는 SSP, SSC, SOE, POL 신호 등을 발생한다. 이 경우, 타이밍 컨트롤러(18)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.The timing controller 18 generates GSP, GSC, GOE signals, etc. for controlling the gate driver 14, and generates SSP, SSC, SOE, POL signals, etc., for controlling the data driver 16. In this case, the timing controller 18 transmits a data enable (DE) signal, a horizontal sync signal (Hsync), a vertical sync signal (Vsync), and pixel data (RGB) indicating a valid data section input from the outside. Control signals such as the GSP, GSC, GOE, SSP, SSC, SOE, and POL are generated by using a dot clock (DCLK) that determines timing.

전원부(18)는 입력 구동 전압(VCC)을 이용하여 IC 디지털 구동 전압, IC 아날로그 구동 전압(VDD), 게이트-온 전압(VGH), 게이트-오프 전압(VGL) 등을 발생한다. 그리고, 전원부(18)는 IC 디지털 구동 전압을 타이밍 컨트롤러(16) 및 데이 터 드라이버(14)로, IC 아날로그 구동 전압(VDD)을 데이터 드라이버(14)로, 게이트-온 전압(VGH)과 게이트-오프 전압(VGL)을 게이트 드라이버(12)로 공급한다. 또한, 전원부(18)는 액정 패널(10)의 액정셀 구동시 기준이 되는 공통 전압(도시하지 않음)을 발생하여 공통 전극에 공급한다.The power supply unit 18 generates an IC digital driving voltage, an IC analog driving voltage VDD, a gate-on voltage VGH, a gate-off voltage VGL, and the like using the input driving voltage VCC. The power supply unit 18 converts the IC digital driving voltage into the timing controller 16 and the data driver 14, the IC analog driving voltage VDD into the data driver 14, and the gate-on voltage VGH and the gate. The off voltage VGL is supplied to the gate driver 12. In addition, the power supply unit 18 generates a common voltage (not shown) which is a reference when driving the liquid crystal cell of the liquid crystal panel 10 and supplies the same to the common electrode.

이러한 전원부(18)에서 게이트-온 전압을 발생하는 게이트-온 전압 발생부를 상세히 하면 도 2와 같다.The gate-on voltage generating unit generating the gate-on voltage in the power supply unit 18 will be described in detail with reference to FIG. 2.

도 2에 도시된 게이트-온 전압 발생부에서 파워 IC(20)는 펄스 폭 변조(Pulse Width Modulation; 이하, PWM이라 함)를 이용하여 펄스 신호를 발생한다. 파워 IC(20)로부터의 펄스 신호는 제1 캐패시터(C1) 및 제1 다이오드(D2)를 거쳐 그 펄스 신호의 최고 전압을 유지하는 제1 직류 전압으로 변환되어 제1 노드(N1)로 공급된다. 제1 노드(N1)는 제1 직류 전압과, 제2 다이오드(D2)를 경유하여 공급되는 IC 아날로그 구동 전압(VDD)을 가산하고, 가산된 전압은 전류 제한용 저항(R1)를 통해 전압 강하됨으로써 게이트-온 전압(VGH)이 되어 게이트 드라이버(12)로 공급된다.In the gate-on voltage generator shown in FIG. 2, the power IC 20 generates a pulse signal using pulse width modulation (hereinafter, referred to as PWM). The pulse signal from the power IC 20 is converted into a first DC voltage which maintains the highest voltage of the pulse signal via the first capacitor C1 and the first diode D2 and is supplied to the first node N1. . The first node N1 adds the first DC voltage and the IC analog driving voltage VDD supplied via the second diode D2, and the added voltage drops through the current limiting resistor R1. As a result, the gate-on voltage VGH is supplied to the gate driver 12.

그런데, 게이트 드라이버(12)에서 정전기 등으로 인한 비정상적인 동작으로 과전류가 발생하는 경우 게이트-온 전압 발생부에서 공급되는 게이트-온 전압(VGH)는 도 3과 같이 과전류에 의해 전압 강하된다. 이러한 전압 강하로 인하여 게이트 드라이버(12)에서 요구되는 최소치(VGH_min) 보다 낮아지게 되는 경우 게이트 드라이버(12)가 오동작하는 문제가 발생하게 된다.
However, when overcurrent occurs due to an abnormal operation due to static electricity or the like in the gate driver 12, the gate-on voltage VGH supplied from the gate-on voltage generator is dropped due to the overcurrent as shown in FIG. 3. If the voltage drop is lower than the minimum value VGH_min required by the gate driver 12, the gate driver 12 may malfunction.

따라서, 본 발명의 목적은 과전류로 인한 게이트-온 전압의 전압 강하를 보상할 수 있는 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치를 제공하는 것이다.
Accordingly, an object of the present invention is to provide a method and apparatus for generating a gate-on voltage of a liquid crystal display panel capable of compensating a voltage drop of the gate-on voltage due to overcurrent.

상기 목적을 달성하기 위하여, 본 발명에 따른 게이트-온 전압 발생 방법은 게이트-온 전압을 발생하여 출력 라인을 통해 게이트 드라이버로 공급하는 단계와; 상기 게이트-온 전압이 과전류로 인하여 전압 강하되는 경우 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 단계를 포함한다.In order to achieve the above object, the gate-on voltage generation method according to the present invention comprises the steps of generating a gate-on voltage and supplying it to the gate driver through the output line; Compensating for the voltage drop using the first driving voltage when the gate-on voltage drops due to overcurrent.

상기 게이트-온 전압은 펄스 신호를 평활하여 제1 직류 전압을 발생하고, 제1 직류 전압을 상기 제1 구동 전압과 가산하고, 가산된 전압이 전류 제한 저항을 경유하여 전압 강하됨으로써 발생된다.The gate-on voltage is generated by smoothing a pulse signal to generate a first DC voltage, adding a first DC voltage to the first driving voltage, and adding the voltage down through the current limiting resistor.

상기 게이트-온 전압이 상기 제1 구동 전압 보다 낮아지는 경우 상기 제1 구동 전압을 이용하여 상기 전압 강하분을 보상하게 된다.When the gate-on voltage is lower than the first driving voltage, the voltage drop is compensated by using the first driving voltage.

본 발명에 따른 게이트-온 전압 발생 장치는 게이트-온 전압을 발생하여 출력 라인을 통해 게이트-온 전압을 공급하는 게이트-온 전압 발생부와; 상기 출력 라인과 제1 구동 전압 공급 라인 사이에 접속되어 상기 게이트-온 전압이 과전류로 인한 전압 강하로 인하여 상기 제1 구동 전압 보다 낮아진 경우 상기 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 전압 강하 보상부를 구비한다. A gate-on voltage generator according to the present invention includes a gate-on voltage generator for generating a gate-on voltage and supplying a gate-on voltage through an output line; The gate-on voltage is connected between the output line and the first driving voltage supply line to compensate for the voltage drop using the first driving voltage when the gate-on voltage is lower than the first driving voltage due to a voltage drop due to overcurrent. And a voltage drop compensator.                     

상기 게이트-온 전압 발생부는 펄스 폭 변조 방법을 이용하여 펄스 신호를 발생하는 펄스 신호 발생부와; 상기 펄스 신호를 그의 초고 전압을 유지하는 직류 전압으로 변환하는 평활 회로와; 상기 평활 회로로부터의 직류 전압과 상기 제1 구동 전압 공급 라인으로부터 다이오드를 경유하여 공급된 제1 구동 전압을 가산하여 가산된 전압을 발생하는 가산 노드와; 상기 가산된 전압을 전압 강하시켜 상기 출력 라인으로 상기 게이트-온 전압을 공급하는 전류 제한용 저항을 구비한다.The gate-on voltage generator comprises a pulse signal generator for generating a pulse signal using a pulse width modulation method; A smoothing circuit for converting the pulse signal into a direct voltage maintaining its ultra high voltage; An addition node for generating an added voltage by adding a DC voltage from the smoothing circuit and a first driving voltage supplied via the diode from the first driving voltage supply line; And a current limiting resistor for supplying the gate-on voltage to the output line by dropping the added voltage.

상기 전압 강하 보상부는 상기 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 순방향 접속된 다이오드와, 상기 다이오드와 상기 출력 라인 사이에 접속된 전류 제한용 저항을 구비한다.The voltage drop compensator includes a diode forward connected between the first driving voltage supply line and the output line, and a current limiting resistor connected between the diode and the output line.

상기 제1 구동 전압은 데이터 드라이버에서 필요로 하는 아날로그 구동 전압이다.The first driving voltage is an analog driving voltage required by the data driver.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 첨부한 도 4 및 도 5를 참조하여 상세하게 설명하기로 한다.Hereinafter, with reference to Figures 4 and 5 attached to a preferred embodiment of the present invention will be described in detail.

도 4는 본 발명의 실시 예에 따른 액정 표시 패널의 게이트-온 전압 발생부를 도시한 회로도이고, 도 5는 도 4에 도시된 게이트-온 전압 발생부로부터 출력되는 게이트-온 전압(VGH) 및 전류 파형을 도시한 것이다.4 is a circuit diagram illustrating a gate-on voltage generator of a liquid crystal display panel according to an exemplary embodiment of the present invention, and FIG. 5 is a gate-on voltage VGH output from the gate-on voltage generator illustrated in FIG. 4. The current waveform is shown.

도 4에 도시된 게이트-온 전압 발생부는 펄스 신호를 발생하는 파워 IC(20)와, 파워 IC(20)로부터의 펄스 신호를 제1 직류 전압으로 변환하여 공급하는 제1 캐패시터(C1) 및 제1 다이오드(D2)와, IC 아날로그 구동 전압(VDD) 공급 라인(34)과 제2 다이오드(D2)를 경유하여 공급된 IC 아날로그 구동 전압(VDD)과 제1 직류 전압을 가산하여 출력 라인(32)으로 공급하는 제1 노드(N1)와, 출력 라인(32)과 IC 아날로그 구동 전압(VDD) 공급 라인(34) 사이에 접속되어 게이트-온 전압(VGH)의 전압 강하분을 보상하기 위한 전압 보상부(30)를 구비한다.The gate-on voltage generator shown in FIG. 4 includes a power IC 20 for generating a pulse signal, a first capacitor C1 for converting the pulse signal from the power IC 20 into a first DC voltage, and a first capacitor C1. The output line 32 is obtained by adding the first analog voltage and the IC analog driving voltage VDD supplied via the first diode D2, the IC analog driving voltage VDD supply line 34, and the second diode D2. Is connected between the first node N1 and the output line 32 and the IC analog driving voltage VDD supply line 34 to compensate the voltage drop of the gate-on voltage VGH. Compensation unit 30 is provided.

파워 IC(20)는 펄스 폭 변조(Pulse Width Modulation; 이하, PWM이라 함)를 이용하여 펄스 신호를 발생한다. The power IC 20 generates a pulse signal using pulse width modulation (hereinafter referred to as PWM).

제1 캐패시터(C1) 및 제1 다이오드(D2)는 파워 IC(20)로부터의 펄스 신호를 평활함으로써 그 펄스 신호의 최고 전압을 유지하는 제1 직류 전압으로 변환하여 제1 노드(N1)로 공급한다.The first capacitor C1 and the first diode D2 smooth the pulse signal from the power IC 20, convert it into a first DC voltage which maintains the highest voltage of the pulse signal, and supply it to the first node N1. do.

제1 노드(N1)는 제1 직류 전압과, IC 아날로그 구동 전압(VDD) 공급 라인(34)으로부터 제2 다이오드(D2)를 경유하여 공급되는 IC 아날로그 구동 전압(VDD)을 가산하고, 가산된 전압은 전류 제한용 제1 저항(R1)를 통해 전압 강하되어 출력 라인(32)에 게이트-온 전압(VGH)으로 공급된다.The first node N1 adds the first DC voltage and the IC analog driving voltage VDD supplied from the IC analog driving voltage VDD supply line 34 via the second diode D2 and is added. The voltage is dropped through the current limiting first resistor R1 and supplied to the output line 32 as the gate-on voltage VGH.

전압 강하 보상부(30)는 출력 라인(32)과 IC 아날로그 구동 전압(VDD) 공급 라인 사이에 직렬 접속된 전류 제한용 제2 저항(R2) 및 제3 다이오드(D3)를 구비한다. 다이오드는 IC 아날로그 구동 전압(VDD) 공급 라인과 출력 라인(32) 사이에 순방향 접속된다.The voltage drop compensator 30 includes a current limiting second resistor R2 and a third diode D3 connected in series between the output line 32 and the IC analog drive voltage VDD supply line. The diode is forward connected between the IC analog drive voltage (VDD) supply line and the output line 32.

제3 다이오드(D3)는 게이트 드라이버에서 정전기 등으로 인한 비정상적인 동작으로 도 6과 같이 과전류가 발생되어 출력 라인(32) 상의 게이트-온 전압(VGH)이 전압 강하되는 경우, 즉 게이트-온 전압(VGH)가 IC 아날로그 구동 전압(VDD) 보다 낮아지게 되는 경우 턴-온된다. 이에 따라, IC 아날로그 구동 전압(VDD)이 턴-온된 제3 다이오드(D3) 및 전류 제한용 제2 저항(R2)을 통해 출력 라인(32)으로 공급됨으로써 게이트-온 전압(VGH)의 전압 강하분을 보상하게 된다. 이때, 전류 제한용 저항(R2)는 수백 옴(Ω) 정도로 설정하여 전압 강하 보상부(30)가 IC 아날로그 구동 전압(VDD)에 근접한 전압으로 게이트-온 전압(VGH)의 전압 강하분을 보상할 수 있게 한다.When the third diode D3 is an abnormal operation caused by static electricity or the like in the gate driver, an overcurrent is generated as illustrated in FIG. Is turned on when VGH becomes lower than the IC analog drive voltage (VDD). Accordingly, the IC analog driving voltage VDD is supplied to the output line 32 through the turned-on third diode D3 and the current limiting second resistor R2, thereby lowering the voltage of the gate-on voltage VGH. Will reward the minute. In this case, the current limiting resistor R2 is set to about several hundred ohms so that the voltage drop compensator 30 compensates the voltage drop of the gate-on voltage VGH with a voltage close to the IC analog driving voltage VDD. To do it.

이에 따라, 출력 라인(32)을 통해 공급되는 게이트-온 전압(VGH)이 과전류로 인하여 최소 게이트-온 전압(VGH_min)까지 내려가는 것을 방지함으로써 게이트 드라이버의 오동작을 방지할 수 있게 된다.
Accordingly, a malfunction of the gate driver may be prevented by preventing the gate-on voltage VGH supplied through the output line 32 from being lowered to the minimum gate-on voltage VGH_min due to overcurrent.

상술한 바와 같이, 본 발명에 따른 액정 표시 패널의 게이트-온 전압 발생부는 과전류로 인하여 게이트-온 전압이 전압 강하되는 경우 IC 아날로그 구동 전압을 이용하여 전압 강하분을 보상하게 된다. 이에 따라, 게이트-온 전압의 전압 강하로로 인한 게이트 드라이버의 오동작을 방지할 수 있게 된다.As described above, the gate-on voltage generator of the liquid crystal display panel according to the present invention compensates the voltage drop by using the IC analog driving voltage when the gate-on voltage drops due to overcurrent. Accordingly, malfunction of the gate driver due to the voltage drop of the gate-on voltage can be prevented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (8)

게이트-온 전압을 발생하여 출력 라인을 통해 게이트 드라이버로 공급하는 단계와;Generating a gate-on voltage and supplying it to the gate driver through an output line; 상기 게이트-온 전압이 과전류로 인하여 전압 강하되는 경우 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 단계를 포함하고;Compensating for the voltage drop using the first driving voltage when the gate-on voltage drops due to overcurrent; 상기 게이트-온 전압은 펄스 신호를 평활하여 제1 직류 전압을 발생하고, 제1 직류 전압을 상기 제1 구동 전압과 가산하고, 가산된 전압이 전류 제한 저항을 경유하게 하여 발생하는 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 방법.The gate-on voltage is generated by smoothing a pulse signal to generate a first DC voltage, adding a first DC voltage to the first driving voltage, and causing the added voltage to pass through a current limiting resistor. Method of generating gate-on voltage of a liquid crystal display panel. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 게이트-온 전압이 상기 제1 구동 전압 보다 낮아지는 경우 상기 제1 구동 전압을 이용하여 상기 전압 강하분을 보상하는 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 방법.And compensating for the voltage drop by using the first driving voltage when the gate-on voltage is lower than the first driving voltage. 제 1 항에 있어서,The method of claim 1, 상기 제1 구동 전압은 데이터 드라이버에서 필요로 하는 아날로그 구동 전압인 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 방법.And the first driving voltage is an analog driving voltage required by a data driver. 게이트-온 전압을 발생하여 출력 라인을 통해 게이트-온 전압을 공급하는 게이트-온 전압 발생부와;A gate-on voltage generator for generating a gate-on voltage to supply a gate-on voltage through an output line; 제1 구동 전압이 공급되는 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 순방향 접속된 다이오드와, 상기 다이오드와 상기 출력 라인 사이에 접속된 전류 제한용 저항을 포함하여, 상기 게이트-온 전압이 과전류로 인한 전압 강하로 인하여 상기 제1 구동 전압 보다 낮아진 경우 상기 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 전압 강하 보상부를 구비하는 것을 특징으로 하는 게이트-온 전압 발생 장치.The gate-on voltage is overcurrent, including a diode connected forward between the first drive voltage supply line to which the first drive voltage is supplied and the output line, and a current limiting resistor connected between the diode and the output line. And a voltage drop compensator for compensating the voltage drop using the first driving voltage when the voltage is lower than the first driving voltage due to the voltage drop caused by the voltage drop. 제 5 항에 있어서,The method of claim 5, 상기 게이트-온 전압 발생부는The gate-on voltage generator 펄스 폭 변조 방법을 이용하여 펄스 신호를 발생하는 펄스 신호 발생부와;A pulse signal generator for generating a pulse signal using a pulse width modulation method; 상기 펄스 신호를 그의 초고 전압을 유지하는 직류 전압으로 변환하는 평활 회로와;A smoothing circuit for converting the pulse signal into a direct voltage maintaining its ultra high voltage; 상기 평활 회로로부터의 직류 전압과 상기 제1 구동 전압 공급 라인으로부터 다이오드를 경유하여 공급된 제1 구동 전압을 가산하여 가산된 전압을 발생하는 가산 노드와;An addition node for generating an added voltage by adding a DC voltage from the smoothing circuit and a first driving voltage supplied via the diode from the first driving voltage supply line; 상기 가산된 전압을 전압 강하시켜 상기 출력 라인으로 상기 게이트-온 전압을 공급하는 전류 제한용 저항을 구비하는 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 장치.And a current limiting resistor for supplying the gate-on voltage to the output line by voltage dropping the added voltage. 삭제delete 제 5 항에 있어서,The method of claim 5, 상기 제1 구동 전압은 데이터 드라이버에서 필요로 하는 아날로그 구동 전압인 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 장치.The first driving voltage is an analog driving voltage required by the data driver, the gate-on voltage generator of the liquid crystal display panel.
KR1020040022124A 2004-03-31 2004-03-31 Method and apparatus for generating gate-on voltage of liquid crystal display panel Expired - Fee Related KR101102017B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022124A KR101102017B1 (en) 2004-03-31 2004-03-31 Method and apparatus for generating gate-on voltage of liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022124A KR101102017B1 (en) 2004-03-31 2004-03-31 Method and apparatus for generating gate-on voltage of liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR20050096672A KR20050096672A (en) 2005-10-06
KR101102017B1 true KR101102017B1 (en) 2012-01-04

Family

ID=37276712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022124A Expired - Fee Related KR101102017B1 (en) 2004-03-31 2004-03-31 Method and apparatus for generating gate-on voltage of liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR101102017B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253684B1 (en) * 2015-01-21 2021-05-18 엘지디스플레이 주식회사 Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047215A (en) * 1999-11-18 2001-06-15 윤종용 Liquid crystal display device
KR20010053782A (en) * 1999-12-01 2001-07-02 윤종용 A driving circuit of Liquid Crystal Display
KR100304707B1 (en) * 1999-07-13 2001-11-01 윤종용 Reference voltage regulator capable of compensating drop of reference voltage and semiconductor memory device including the same
KR20030052583A (en) * 2001-12-21 2003-06-27 삼성전자주식회사 device for driving liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304707B1 (en) * 1999-07-13 2001-11-01 윤종용 Reference voltage regulator capable of compensating drop of reference voltage and semiconductor memory device including the same
KR20010047215A (en) * 1999-11-18 2001-06-15 윤종용 Liquid crystal display device
KR20010053782A (en) * 1999-12-01 2001-07-02 윤종용 A driving circuit of Liquid Crystal Display
KR20030052583A (en) * 2001-12-21 2003-06-27 삼성전자주식회사 device for driving liquid crystal display

Also Published As

Publication number Publication date
KR20050096672A (en) 2005-10-06

Similar Documents

Publication Publication Date Title
KR101519917B1 (en) Driving circuit for liquid crystal display device and method for driving the same
JP4590390B2 (en) Liquid crystal display device and driving method thereof
KR20070015695A (en) LCD and its driving method
KR20090117426A (en) Driving device of liquid crystal display and driving method thereof
KR20080020095A (en) Backlight driving device and method of liquid crystal display
KR101265440B1 (en) LCD and drive method thereof
KR101356294B1 (en) Liquid Crystal Display
JP2008186011A (en) Liquid crystal display device and driving method thereof
KR101991384B1 (en) Liquid Crystal Display Device
KR101441385B1 (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101696459B1 (en) Liquid crystal display device and driving method thereof
KR101624314B1 (en) Voltage Calibration Circuit And Related Liquid Crystal Display Device
KR20070115538A (en) LCD Display
US20080231619A1 (en) Apparatus and method for driving liquid crystal display
KR20090005500A (en) Driving device of liquid crystal display and driving method thereof
KR20090058982A (en) Common Voltage Compensation Circuit of LCD
KR101102017B1 (en) Method and apparatus for generating gate-on voltage of liquid crystal display panel
KR101633119B1 (en) Backlight Unit and Liquid Crystal Display Device using the same
KR101245912B1 (en) Gate drive circuit of LCD
KR100947770B1 (en) LCD and its driving method
KR101274700B1 (en) LCD and drive method thereof
KR101287195B1 (en) Liquid crystal display device having voltage source apparatus
KR20080046934A (en) LCD and its driving method
KR102507616B1 (en) Voltage compensation circuit and display device including the same
KR20070071725A (en) Driving device of liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20201228

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20201228