[go: up one dir, main page]

KR20000075598A - 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법 - Google Patents

봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법 Download PDF

Info

Publication number
KR20000075598A
KR20000075598A KR1019997007659A KR19997007659A KR20000075598A KR 20000075598 A KR20000075598 A KR 20000075598A KR 1019997007659 A KR1019997007659 A KR 1019997007659A KR 19997007659 A KR19997007659 A KR 19997007659A KR 20000075598 A KR20000075598 A KR 20000075598A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
inclusions
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019997007659A
Other languages
English (en)
Other versions
KR100545338B1 (ko
Inventor
모리소위베르
브뤼엘미셸
아스파베르나르
말르빌크리스토프
Original Assignee
쉔느 필립
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쉔느 필립, 꼼미사리아 아 레네르지 아토미끄 filed Critical 쉔느 필립
Publication of KR20000075598A publication Critical patent/KR20000075598A/ko
Application granted granted Critical
Publication of KR100545338B1 publication Critical patent/KR100545338B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본발명은 초기의 기판(20)내에서 경계지워진 적어도 하나의 고상 물질 박막을 전사하는 방법에 대한 것이다. 이것은 다음과 같은 단계들을 포함한다.
-초기 기판(20)내의 요구되는 박막 두께에 대응하는 깊이에서, 봉입들의 층(21)을 형성하는 단계로, 상기 봉입들은 이후에 주입될 기상 화합물에 대한 트랩들을 형성하도록 한다.
-이어서, 상기 기상 화합물을 주입하는 단계로, 상기 기상 화합물의 주입 에너지는 기판(20)에서의 그들의 평균 투사 범위가 봉입들의 층(21) 깊이에 대응하도록 하고, 주입되는 기상 화합물의 도우즈는 기판의 나머지로부터 박막이 분리될 수 있는 파쇄면을 형성가능케하는 미세 공동들의 형성을 유발하기에 충분하도록 한다.

Description

봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법{Process for the transfer of a thin film comprising an inclusion creation step}
프랑스 특허공보 FR-A-2 681472호(미국 특허공보 US-A-5 374564호에 대응함)는 반도전성 물질의 박막을 만들기 위한 방법을 기술하고 있다. 이 문헌은, 반도전성 물질로 만들어진 기판 속으로의 희가스 또는 수소의 주입이, 주입되는 이온들의 평균 투사 범위 (Rp)근처의 깊이에서 미세 공동들(micro-cavities) 또는 미세 기포들(micro-bubbles)(또는 작은 판(platelets)이라는 의미)의 층의 형성을 유발시킬 수 있다는 것을 공표하고 있다. 미세 공동의 개념은 분명히 미세한 틈(micro-cracks)을 포함한다. 미세 공동층의 두께는 주입 조건에 의하여 결정된다. 만약, 이 기판이 그 주입된 표면을 통하여 고정대(Stiffener)와 밀접하게 접촉하게 되고, 충분히 높은 온도에서 열처리가 가해진다면, 반도전성 기판을 두개의 부분으로 분리하되 첫째는 고정대에 결합되는 반도전성 박막과 두번째는 반도전성 기판에 결합되는 나머지로 분리하는 미세 공동들 또는 미세 기포들 사이에서 상호작용이 일어난다. 분리는 미세 공동들 또는 미세 기포들의 위치에서 발생한다. 열처리는, 주입에 의하여 창출된 미세 기포들 또는 미세 공동들 사이의 상호작용이 박막과 기판의 나머지 사이에서 분리를 유발할 수 있는 정도이다. 그러므로, 박막은 초기의 기판으로부터 이 박막의 지지대로 사용되는 고정대로 전사(transfer)된다.
이 방법은 또한 반도전성 물질이 아닌 도전 또는 유전물질의 결정 또는 비결정 고상 물질의 박막 제조에 적용될 수 있다.
만약, 기판 내에서 경계지워진 박막이 그 자체로 충분히 단단하다면(그것의 두께로 인하여 또는 그것의 기계적 성질들로 인하여), 전사 어닐링 이후에 자기 지지(self-supported)되는 박막이 얻어질 수도 있다. 이것은 프랑스 특허공보 FR-A-2 738671호에 기재되어 있다.
유럽 특허공보 EP-A-0 767486호는 위에서 언급된 프랑스 특허공보 FR-A-2 681472호에 공표된 방법에 대한 개선을 제안한다. 유럽 특허공보 EP-A-0 767486호에 따르면(칼럼 8 참조), 프랑스 특허공보 FR-A-2 681472호에 공표된 방법은 다음과 같은 결점을 가지고 있다. 전사될 박막의 두께에 대한 선택은 충분하지 못한 자유도(degree of freedom)를 가지고 있다. 전사될 막의 두께(Rp에 대응됨)와 초기의 기판으로부터 막을 분리하기 위한 조건들은 상호 관련되어 있다. 분리 이후에 얻어지는 막 표면의 평탄도는 만족스럽지 못하고, 전사 동안에 균일한 박막 두께를 유지하는 어떠한 방법도 존재하지 않는다. 유럽 특허공보 EP-A-0 767486호에 의하여 제안된 개선은, 실리콘 기판의 표면상에 형성된 실리콘 기공층(porous layer) 내의 깊이 Rp에 이온주입을 수행하는 것으로 구성된다. 이 이온주입은 기공층의 기공들의 벽안에 미세 공동들이 나타날 정도까지 기공도(기공의 밀도)의 증가를 유발한다. 그러면, 이 층은 미세한 기공의 구조물이라고 간주된다. 어떤 주입 조건하에서는, 프랑스 특허공보 FR-A-2 681472호에 개시된 메카니즘에 따라 이 미세한 기공층에서 분리가 유발된다. 그러므로, 두개의 지대효과(Zone effects)가 있는데, 첫째는 기공성 실리콘의 생성 단계에 의하여 창출되는 기공들의 지대로 인한 것이고, 둘째는 프랑스 특허공보 FR-A-2 681472호에 따른 방법에서와 같이 작고 완벽한 실리콘 지대들내의 기공들 사이에 생성되는 공동들의 지대에 기인한 것이다. 그러므로, 제안된 개선은 분리 이후에 양호하게 제어된 균일한 두께를 얻기 위하여 기공층을 이용하는 것으로 구성된다.
유럽 특허공보 EP-A-0 767486호에 의하여 공표된 방법은, 기공성의 실리콘(기공도의 정도는 수십 퍼센트이다) 형성을 추천하는데, 이는 분리 지대로부터 실리콘 또는 물질을 제거하는 것과 동등한 것으로 물질의 약화를 유발한다.
프랑스 특허공보 FR-A-2 681472호에 의하여 공지된 방법에 대한 더 중요한 개선은 이온 주입에 의하여 얻어진 미세 공동층의 두께를 감소시키는 것이다. 이것은 본 발명에서 제안되어지는 것이다.
이 발명은 고상 물질의 박막을 전사하기 위한 방법에 관한 것이다. 특히, 이 방법은 같은 성질 또는 다른 성질의 고상 물질로 이루어진 지지대 위로 고상 물질의 박막을 전사하기 위하여 이용될 수 있다.
본 발명은 첨부된 도면들 함께 비제한적 실시예로 주어진 아래의 설명을 읽고나면 보다 잘 이해될 것이다.
도 1은 원주상 성장에 의한 봉입들의 층을 포함하는 막구조물을 성장시키기 위하여 스퍼터링 기술이 이용된 초기의 지지대 상에 형성된 기판의 단면도이다;
도 2는 과립 성장에 의한 봉입들의 층을 포함하는 막 구조물을 성장시키기 위하여 스퍼터링 기술이 이용된 초기의 지지대상에 형성된 기판의 단면도이다;
도 3 및 도 4는 결정 조성의 그리드 변수에 있어서의 변화를 조성에 도입된 원소의 양의 함수로서 도시한 다이어그램들이다;
도 5는 식각에 의하여 봉입들이 생성된 기판의 단면도를 나타낸다;
도 6a 내지 도 6d는 박막이 고정대상에 전사될 경우에 본 발명에 따른 방법을 도시한다;
도 7은 본 발명에 따른 방법을 이용하여 SOI구조물을 얻기 위하여 이용될 수 있는 기판의 단면도이다.
본 발명에 의하여 제안되는 개선은, 이온주입단계 동안 도입되는 기상 화합물들을 가두기 위하여 초기의 기판 물질에 봉입(inclusion) 또는 봉입들의 세트를 창출하는 것에 의하여 가능해진다. 봉입은, 하나 또는 그 이상의 박막들이 전사될 기판 물질의 성질과는 성질이 같지 않은 일정 볼륨의 물질이다. 봉입들은, 주입이 행해지는 표면과 근사적으로 평행하게 뻗쳐있는 층의 형태일 수도 있다. 이 볼륨은 다양한 형태들을 가질 수도 있고, 그 치수가 수십 나노미터에서 수백 마이크로까지 변화할 수도 있다.
이 봉입들의 역할은 주입되는 기상 화합물들에 대한 트랩들(traps)로 기능하는 것이다. 이 트랩들의 활동반경은 만들어진 봉입들의 성질에 의존한다. 이 경우에는 유럽 특허공보 EP-A-0 767486호에 공표된 방법에 대한 경우에서와 같이 어떠한 제거된 물질도 존재하지 않는다.
본 발명에 따른 방법은 초기 기판물질에 봉입들을 형성하는 것으로 구성되는 예비 단계를 포함한다. 이어지는 단계는 기상 화합물들(희가스 또는 다른 것)을 상기 물질에 주입하는 것으로 구성된다. 전단계 동안에 형성된 봉입들의 존재는 주입된 기상 화합물의 가둠을 유발한다. 이 봉입들의 효율성은, 기상 화합물들을 가두는 능력과 관련된다.
봉입들은 완전하게 제어가능한 깊이 근처에 형성될 수 있다. 그러면, 그들의 존재는 종래기술에 따른 방법을 사용하여 얻어질 수 있는 것보다 더 얇은 요란층(disturbed layer)내에 주입된 화합물들의 가둠을 도입한다. 이것은 몇가지 장점들을 가진다. 주입된 기상 화합물들은, 이 봉입들에 의하여 영향을 받으며 봉입들의 근처라고 불리는 지대의 레벨에서 및/또는 안에서 바람직하게 포획된다. 이 정확한 위치는 분리(전사)파쇄가 봉입들 및/또는 봉입들의 근처에서 유발될 수 있다는 것을 의미한다. 그 결과는 파쇄지점에서의 상대적으로 낮은 표면 거칠기이다. 나아가 가둠능력으로 인해, 이 방법은 파쇄를 위하여 필요한 낮은 주입 도우즈의 사용을 가능케한다. 마지막으로, 봉입들의 존재에 기인한 가둠 효과는 파쇄를 유도하는 공동들의 핵생성 및 성장이 촉진될 수 있을 정도까지, 파쇄를 위하여 필요한 열적 버짓(thermal budget)을 감소시킬 수 있다. 최대 온도 상승에 한계가 있는 막 구조물들을 전사하는 경우에 장점은 분명하다. 예를 들어, 하나의 경우는 10% 이상 다른 팽창계수를 가지는 물질들의 이질적 접착이다.
그러므로, 본 발명의 목적은 초기 기판에서 경계지워진 적어도 하나의 고상 물질 박막을 전사하기 위한 방법을 제공하는 것으로, 이것은 다음과 같은 단계들을 포함하는 것을 특징으로 한다.
-초기 기판 내의 요구되는 박막 두께에 해당되는 깊이에 봉입들의 층을 형성하는 단계로, 상기 봉입들은 다음에 주입되는 기상 화합물들에 대한 트랩들을 형성하도록 한다;
-이어서, 상기 기상 화합물들을 주입하는 단계로, 상기 기상 화합물들의 주입에너지는 기판 내에서의 그들의 평균 투사 범위가 봉입들의 층 깊이에 대응하도록 하고, 주입되는 기상 화합물들의 도우즈는 기판의 나머지로부터 박막이 분리될 수 있게 하는 파쇄면의 형성이 가능할 정도로 미세 공동들의 형성을 유발하기에 충분하도록 한다.
상기 주입단계는 동시에 또는 순차적으로 주입되는 하나 또는 몇개의 기상 화합물들로부터 수행될 수 있다.
초기의 기판은 하나 또는 그 이상의 막들로 구성된 구조물을 지지하는 고상 부분으로 구성될 수 있는데, 여기에서 고상 물질의 상기 막은 경계지워져야 한다. 이 구조물의 전부 또는 부분은 에피택시에 의하여 얻어질 수 있다. 이 구조물은, 에피택시 캐리어일 수도 있고 아닐 수도 있는 기판의 나머지가, 박막이 전사된 이후에 다른 박막을 전사하기 위하여 재사용될 수 있는 그러한 것일 수 있다.
봉입들의 층은 막 증착 기술에 의하여 형성될 수 있다. 그러면, 이것은 원주들을 생성하거나 그레인들을 생성하는 것으로 이루어질 수 있다.
봉입들은 상기 기상 화합물들과 화학적 친화력을 가질 수도 있다.
봉입들은, 봉입들의 층을 형성하는 물질과 그것에 인접하는 기판 영역들 사이의 매개적 부조화(parametric mismatch)로부터 유래할 수도 있다. 이 매개적 부조화는 결정 변수들의 크기에 있어서의 변화, 전사되는 구조물의 표면과 평행한 평면을 따르는 결정 방향에서의 변화, 막들중 하나와 초기 물질(및/또는 다른 막들)사이의 열팽창 계수의 차이로 이루어질 수 있다.
봉입층은 또한 기판층을 식각하는 기술에 의하여 형성될 수도 있다.
이것은 또한 기판층내에 원소들을 주입함으로써 형성될 수도 있다. 이 원소들은 하나 또는 여러 번의 단계로 주입될 수 있다. 이 원소들의 주입은 트랩들의 효율성을 증가시킬 수 있는 열처리에 의하여 보조될 수도 있는데, 이 열처리는 주입 전, 주입동안 및/또는 주입 이후에 행해질 수 있다. 이 열처리는 봉입들의 형태 및/또는 조성을 변화시킬 수 있는데, 이는 이어지는 기상 화합물들의 가둠을 촉진한다. 이 열처리는 전체 봉입층에 걸쳐서 파쇄를 만드는데 이용될 수 없는 그러한 정도의 온도와 시간동안 행해진다.
봉입층은 또한 막(들)의 열처리에 의하여 및/또는 막 구조물내의 막(들)에 스트레스를 인가함으로써 얻어질 수 있다.
봉입층은 또한 위에서 언급된 다른 기술들의 조합에 의하여 얻어질 수 있다.
기상화합물들은 중성 화합물 또는 이온들 가운데서 선택된 화합물의 충격에 의하여 주입될 수 있다. 이것은 또한 플라즈마 확산, 열적 확산 및 열적 확산과 결합된 및/또는 전기적 분극에 의하여 보조된 플라즈마 확산으로부터 선택된 방법에 의하여 형성될 수 있다. 주입은 기판의 주입되는 표면과 수직으로 수행될 수 있고 소정의 각도로 수행될 수 있다. 이것은 희가스들 또는 다른 원소들을 사용하여 수행될 수 있다.
이 방법은 박막과 기판의 나머지 사이의 분리를 가능케하는 봉입층에서 기판을 약화시킬 수 있는 열처리 단계를 포함할 수 있다. 이 열처리는 공정동안 이용되는 다양한 열적 버짓들에 의존하는 주어진 열적 버짓을 가지고 인가될 수 있다. 특히, 이 열처리는 열역학적 평형이 달성되지 않는 열처리들에 의하여 유발되는 온도의 상승들, 예컨대 봉입들의 형성단계 및/또는 기상 화합물들의 주입단계 및 기판을 가열하거나 냉각하는 열처리들, 예컨대 주입 또는 지지대상에 접착시켰을 때의 결합력의 강화를 위한 열처리로부터 유발되는 온도상승들을 고려한다. 그러므로, 공정에 있어서 다른 단계들에 의하여 상기 약화가 달성될 수 있다면 이 열처리는 빠져도 된다. 이것은 양의 온도 또는 음의 온도를 인가하여 달성될 수 있다. 본 발명에 따른 이 약화는, 이것이 기계적 스트레스를 사용하거나 사용하지 않고서 기판 나머지로부터의 박막 분리를 가능케하는 그러한 정도이다. 이 열처리는 온도를 빨리 상승시키기 위하여, 예컨대 펄스화된 가열에 의하여 이루어질 수 있다. 예를 들어, 이 펄스화된 가열은 RTA(Rapid Thermal Annealing) 또는 RTP(Rapid Thermal Process) 타입일 수 있다.
이 방법은 또한 기판에서 경계지워지는 박막을 기판의 나머지로부터 분리한 이후에 결합될 지지대와 밀접하게 접촉하는 단계를 포함할 수 있다. 막은 직접적으로(예컨대, 웨이퍼 본딩에 의하여) 또는 물질위의 부가된 막을 통하여 밀접한 접촉상태에 놓여질 수 있다. 기판내에서 경계지워진 박막과 지지대 상에 부가된 막과의 결합을 강화하기 위하여 열처리 단계가 이용될 수 있다.
열처리 동안 및/또는 열처리 후에 기계적 스트레스가 박막과 기판 나머지 사이의 분리에 기여하기 위하여 가해질 수 있다.
본 발명에 따른 방법은 특히 초기 기판으로부터의 실리콘 박막 전사에 적합하다. 이것은 또한 초기의 기판으로부터 Ⅲ-Ⅴ족 반도전성 물질(예컨대, AsGa)로 만들어진 박막의 전사에 적용될 수 있다. 박막은 자체적으로 박막 구조물을 구성할 수 있다. 이것은 전사되기 전에 집적회로 또는 광전자 소자를 그 위에 형성하기 위하여 적어도 부분적으로 처리될 수 있다.
박막이 분리될 기판은 고상 기판(단일물질로부터 형성된) 또는 합성 기판, 다시 말해 동일 또는 다른 화학적 및/또는 물리적 성질들을 가진 막들로부터 형성된 합성 기판일 수 있다.
봉입들은 초기의 물질내에 생성될 수 있는데, 특히 다음과 같은 것들에 의하여 생성될 수 있다.
-초기의 물질내에서의 구조적 변화(결정구조, 결정방향, 국소적으로 비정질인 영역들, 빠진 물질, 등);
-물리적 성질의 변화(조밀화, 생산 중의 가스 봉입, 다양한 이온들의 주입, 몇개 층들의 이온 식각 및/또는 선택적 화학식각 및/또는 전기화학 식각, 등);
-화학적 성질 또는 화학적 결합들의 변화(도핑효과, 조성의 변화효과, 먼저 접착된 구조물의 계면의 이용, 침전물들의 핵생성 및/또는 성장, 등);
- 어느 정도의 국소적 물질변형들(계면 효과들, 다른 팽창계수를 가지는 층들에 대한 열처리 효과, 연속하는 층들 사이에서 발생되는 스트레스 효과, 등)
물질 표면과 비교적 평행한 지대에 봉입들을 형성하기 위하여 박막에 있어서 물질들의 준비 또는 처리에 대한 많은 기술들이 이용될 수 있다.
예를 들어, 적용의 측면에서 이러한 유형의 방법의 장점은, 하나 또는 몇개의 적층된 박막들을 목적으로 또는 마이크로 전자 소자, 센서 등을 형성하기 위하여 부분적으로 또는 완전히 처리된 구조물을 목적으로 기판을 변화시킬 수 있다는 것이다. 예를 들어, 이러한 필요성은 전사되는 박막 또는 구조가 마지막 지지대가 견딜수 없는(과도한 온도, 과도한 열팽창의 차이, 등) 열처리를 당하게 될 경우에 매우 중요할 수 있다.
막증착에 대한 다양한 기술들이 하나 또는 몇개 막들의 적층을 형성하기 위하여 이용될 수 있는데, 여기서 막의 조성, 그들의 스테레스, 구조 및 모폴로지가 쉽게 변화될 수 있다. 막증착은 막을 더하는 것 및/또는 막을 형성하는 것을 의미한다. 이러한 다양한 가능성들은, 기상의 화합물이 주입되는 단계전에 초기의 물질내에 봉입들을 생성하기 위하여 이용될 수 있다. 이후에 계면들, 막(들) 및 관련된 그들의 인접한 부분(들)은, 공정의 두번째 단계동안 주입되는 기상 화합물들에 대한 트랩들로 기능하는 봉입들의 지대로 간주된다.
준비되는 물질들의 성질에 따라 선택되는 많은 증착 기술들이 있다. 물질들은 비정질, 다결정 또는 단결정일 수 있다. 어떤 적용에서는 에피택시(균질적인 또는 이질적인)에 의하여 증착물이 형성되어야 한다. 가장 자주 사용되는 증착기술들은, 이온 스퍼터링에 의한 증착, 고압 또는 저압에서 플라즈마에 의하여 보조되거나 보조되지 않은 상태에서의 기상 반응에 의한 증착, 분자의 분사에 의한 증착, 액상에서의 에피택시에 의한 증착, 레이져 용발(溶發)에 의하여 보조된 증착을 포함한다.
이온 스퍼터링 기술은 다른 방향들과 크기들을 가지는 원주형 성장을 가능케 한다. 이 방향들과 크기들은 증착압력, 온도 및 에너지 조건들에 따라 제어될 수 있다. 원주형 성장에 있어서, 어떤 원주들의 성장은 더 커진 다른 원주들 때문에 정지된다. 예를 들어 Co(Zr, Nb)막의 형성에서는, 증착동안 30mTorr정도의 아르곤 압력이 원주형 성장을 촉진시킨다. 이 효과는 증착물에 초기의 지지면에 대하여 특별한 자기적 성질들을 부과하는 데 이용될 수 있다. 성장이 멈추어 버린 원주들의 끝 및/또는 근처에 있는 지대는 배제지대(exclusion zones)이다.
도 1은 이렇게 얻어진 기판을 도시한다. 이것은, 화합물일 수도 있고 아닐 수도 있는 초기의 지지대(1)로부터 형성되는데, 그 위에는 박막 구조물(2)이 스퍼터링에 의하여 성장된다. 주입되는 기상 화합물들에 대한 트랩지대로 이용될 봉입들의 층(3)을 구축하기 위하여, 원주형 성장이 구조물(2) 내에서 일어났다. 트랩지대 내부 또는 주변의 파쇄면(fracture surface) 위치는, 창출된 트랩들의 효율성에 의존한다.
또한 이 증착기술은, 매우 쉽게 제어가능한 치수들을 가지는 중간 크기의 그레인들(단결정, 다결정 또는 비정질의 집합체들)의 성장을 일으킬 수 있다. 예를 들어, 증착되는 물질의 녹는 온도가 Tm이라면, 비율 T/Tm이 0.5를 초과하는 그러한 증착온도 T는 결정 그레인들의 성장을 촉진시킨다. 이 주제에 대한 더욱 자세한 정보는, 'The Thin Solid Films journal, 47, 219 (1997)'에 공표된 A.G. DIRKS 와 H.J. LEAMY의 논문에 주어져 있다. 그레인들 사이의 접합부분은, 또한 본 발명에 따른 방법에 있어서는 봉입지대들이다.
도 2는 이렇게 얻어진 기판을 도시한다. 이것은 화합물 또는 화합물이 아니며 그 위에는 스퍼터링에 의하여 박막구조물(6)이 성장되는 초기의 지지대(5)로부터 형성된다. 주입되는 기상 화합물들에 대한 트랩지대로 사용될 봉입층(7)을 구축하기 위하여 과립성장이 구조물(6) 내에서 일어났다. 봉입지대에서의 파쇄면의 위치는 창출되는 트랩들의 효율성에 의존한다.
일반적으로, 막증착 기술들은 완전하게 제어가능한 두께를 가지는 막들을 얻기 위하여 이용될 수 있다. 그렇다면, 하나 또는 복수개의 막들로 구성된 막 구조물들을 형성하는 것이 가능하다. 막 증착물들은 어떠한 결정적(crystalline) 관계(초기 지지대와의 관계 및/또는 박막들 사이의 관계) 없이 형성되거나, 에피택시(균질적 또는 이질적)로 형성된다. 게다가, 막 증착물이라는 용어는 완충층들 및/또는 결정 구조물을 형성하기 위한 씨드층들로 구성되는 다층막 증착물을 포함해야 한다. 같은 성질의 지지대 위에 막을 균질적 에피택시하는 경우에는 계면(만약, 이것이 존재한다면)은 봉입들의 위치일 수 있다. 이후에 주입되는 기상의 화합물들은 이 계면 및/또는 이 계면 주위에 위치할 것이다.
하나 또는 그 이상의 막들로 형성된 이 구조물들은, 아래에 주어진 성질에 따라 봉입지대의 전부 또는 부분을 차지한다.
-막들의 물리적 및/또는 화학적 성질(막들 사이의 화학적 상호작용, 다층 구조물의 경우에는 결정 방향의 변화, 나중에 주입될 기상 화합물들에 대한 친화도, 등);
-이 다양한 막들 및 생성된 계면들에 존재하는 스테레스들(결정 메쉬들의 불일치, 열팽창 계수들의 차이, 계면 미세 거칠기, 증착되는 물질의 원소들 이외의 원소들의 포함, 이질적 상들의 포함, 등).
예를 들어, 적어도 하나의 결정막이 층착되어 있으며, 완충 및/또는 씨드층이라고 불리는 하나 또는 여러 개의 막들에 의하여 초기의 결정 지지대로 부터 분리되는 다층 구조물이 형성될 수 있다. 결정막에서의 결정방향들은 초기의 지지대의 방향들과 같을 수도 있고, 다를 수도 있다. 완충층의 역할은 평판 표면, 특히 초기의 지지대에 대한 표면의 전부 또는 부분에 걸쳐 결정 방향에 변화를 일으키는 것이다. 이 경우에, 스테레스 및/또는 전위(dislocations)지대가 생성되는데, 이것들은 결정 메쉬들을 조절하는 데 이용될 것이다. 이 지대는 언급된 막들의 근처에 위치한다. 따라서, 초전도성 YBaCuO막들의 증착의 경우, 이것은 SrTiO3및/또는 CeO2완충층들 상에 에피택시적으로 형성된다. 이 완충층들은 R 평면 (1102)에서 사파이어 기판상에 에피택시로 존재한다. 메쉬 일치는 평면내의 〈001〉 타입 결정축들의 45°회전을, 동시에 언급된 막들의 계면들 또는 볼륨내에서 높은 스트레스로서 부과한다. 어떤 지대들에서 상기 45°회전은, 매우 얇은 MgO막을 이지대들 내에 개재시킴으로써 제거될 수 있다. 이 주제에 대한 더욱 상세한 정보는, the Physica Journal C 269 (1996) 255-267에 공표된 S. NICOLETTI 등에 의한 논문 "Bi-Epitaxyal YBCO Grain Boundary Josephson Junctions on SrTiO3and Sapphire Substrates" 에 기재되어 있다.
결정 메쉬들 사이의 불일치에 의하여 유발되는 스트레스들과 관련된 다른 예는, 실리콘 지지대 상의 Si(1-x)Gex막의 화학기상증착일 것이다. 상기 스트레스는, 막조성에서의 게르마늄 농도 x의 함수로 제어될 것이다. 도 3은 상기 조성에서의 게르마늄 농도 x의 함수로써, 그리드 변수 PR이 어떻게 변하는지를 도시한다. 직선 (10)의 기울기는, Ge의 원자 퍼센트에 따르면 +0.022nm 와 동일하다. 다른 예는, 약간 도핑된 실리콘 보드상에 증착된 실리콘 막 내의 도핑정도(예컨대, 1014내지 1020atom/㎤의 보론 도핑)와 관련된 스트레스들의 효과이다. 도 4는 보론원자의 농도 x, 즉 원자 퍼센트의 함수로써 네트웨크 변수 PR이 어떻게 변화하는지를 도시한다. 직선(11)의 기울기는 -0.14nm와 동일하다. 우리는 또한 화학적 성질에 의한 봉입들의 개념을 포함할 수 있다. 따라서, 실리콘 지지대에 증착되고 나서 캡슐화막으로 덮여지는 Ti막은, 존재할 지도 모르며("흡수(Getter)" 효과) 이후의 열처리 시간동안 실리콘을 통하여 확산하는 어떠한 산소에도 강한 민감성을 유지한다. 상기 유발되는 효과는 봉입지대라고 불리는 스트레스 지대를 생성하는 것이다.
막을 증착하는 동안 스트레스를 생성하는 일예는, 증착압력, 증착온도, 증착전력, 캐리어 가스들, 중성 가스들 및 반응가스들의 분압비를 통한 증착분위기의 조성과 같은 증착 인자들을 이용하는 것이다. 막 증착 압력에 따라서, 스트레스들은 증착된 막에 높은 압축이나 인장을 창출하는 것으로 알려져 있다. 1987년 9월 14일부터 16일 사이에 영국의 샐포드에서 개최된 E.M.M.A.컨퍼런스에서 발표된 "Change in stress and Coercivity after Annealing of Amorphous Co(Zr,Nb) Thin films Deposited by R.F. Sputtering"이라는 제하의 A. MATERNE 등에 의한 논문은 이 주제에 대한 정보를 더 포함하고 있다. 따라서, 음극 스퍼터링에 의하여 Co(Zr, Nb)막을 증착하는 경우에, 수 mTorr 정도의 낮은 압력은 막의 압축상태를 초래하는데 반하여, 수십 mTorr정도의 높은 압력은 동일한 물질을 인장의 상태로 되게 할 것이다. 이 변화는 증착 동안에 막에 포함된 아르곤과 산소의 밀도에 의하여 유발되는 것임이 화학적 분석을 통하여 결정되었다. 한계 상황들에서는 상기 스트레스의 크기가 막의 결합 결함(Bond defects)을 유발할 수 있는 정도이다.
"막증착"이라는 용어는, 이러한 효과들이 증착된 막들에 유발될 수 있도록 증착이전 또는 이후에 수행되는 어떠한 열 및/또는 물리화학적 처리를 포함한다.
봉입들은 또한 식각에 의하여 생성될 수 있다. 건식방법(이온적, 반응성 이온적) 및/또는 습식 화학적 방법(선택적 식각, 이방성 식각) 및/또는 전기화학적 방법에 의한 식각은, 매우 작은 표면적에 걸쳐 열린 선택된 크기의 공동들을 형성하기 위하여 이용될 수 있다. 이후에 공동들은, 전사에 필요한 기상 화합물들을 위해 트랩물질로 채워질 수도 있고 그렇지 않을 수도 있다.
다층구조물을 식각하는 기술들은 봉입들을 생성하기 위하여 이용될 수 있는데, 어느 정도는 평판 표면의 전부 또는 일부를 부분적으로 마스킹하는 기술들(마이크로 전자공학에서는 통상적인 기술들)에 의하여 보조될 수도 있다. 따라서, 실리콘 질화물로 이루어진 매우 얇은 표면막에, 매우 작은 개구(마이크론 이하)인 그리드를 식각하는 것이 가능하다. 분리기술은, 양성 또는 음성 수지막 상의 마스크를 통하여 이용된다. 그러면, 어떤 지대에서는 수지막이, 사용된 수지에 걸맞는 현상액에 의하여 화학적으로 제거될 수 있다. 이 열린 지대에서는, 이온 식각이라고 불리는 가속된 이온빔을 사용하는 식각기술이 실리콘 질화막에 개구를 형성하는 데 사용될 수 있다. 그러면, 이 표면막이 실리콘 막의 표면 상에 증착될 때, 테트라에틸암모늄 수산화물을 사용하여, 형성된 개구에 정렬되게 실리콘을 식각하는 것이 가능하다. 이 화학적 식각은 실리콘 식각 속도가 질화물 식각속도보다 100배 이상일 정도로 매우 선택적이다. 따라서, 질화막에 생성된 개구들보다 큰 공동들을 형성하는 것이 가능하다.
도 5는 이 유형의 실시예를 도시한다. 이것은 실리콘막(15)에 의하여 덮혀진 초기의 지지대(14)로 구성된 기판(13)을 나타낸다. 막(15)은 작은 개구들(17)이 형성된 매우 얇은 실리콘 질화막(16)에 의하여 덮혀있다. 개구들(17)은 실리콘막(15)내에 공동들(18)을 얻기 위하여 이용되었다. 실리콘 질화막(16) 내에 만들어진 개구들(17)의 치수와 이 필름(16)의 두께에 따라서, 공동들(18) 내에 물질(19)을 증착하는 것이 가능한데, 이 물질의 화학적 성질은 이후의 주입단계 동안에 주입되는 기상 화합물들(예컨대, 산소)의 포획(예컨대, '흡수' 효과를 위한 티타늄)에 대하여 호의적이다.
이어서, 층의 증착에 의하여 형성된 개구들은 막힐 수도 있다. 이 증착물은, 예를 들어 결정 실리콘막에 만들어진 패드구조물을 전사하는 경우처럼 반드시 필요한 것만은 아니다. 유사하게 어떤 조건하에서는, 제어된 분위기하에서의 열처리가 약간의 공동들의 폐쇄를 용이하게 하는데 이용되거나, 심지어는 공동들을 폐쇄하는데 이용된다. 본 발명에 따른 방법에서, 이 식각 지대들은 봉입들로 간주될 것이고, 이후에 주입되는 기상 화합물들의 트랩들이 될 것이다.
봉입들은 또한 이온 주입에 의하여 생성될 수도 있다.
물질 내부에 중성 화합물들 또는 이온들의 충격에 의한 주입은 주입되는 원소에 따라 특정 깊이에서 봉입들이 풍부한 층을 형성할 수 있다. 그러면, 주입되는 화합물들에 대하여, 타겟 물질의 전자 및 원자핵에 의한 지연 효과들이 고려된다. 본 발명에 따른 방법에서는, 초기 물질은 타겟 물질이라고 간주된다. 주입 공정은 하나 또는 수차례의 주입으로 행해질 수도 있다. 가능하게는 이 주입들은 주입이 진행되는 동안 또는 각각의 주입 사이에 열처리에 의하여 보조될 수 있다. 주입되는 화합물들 및 관련되는 결함들은 평균 주사 범위인 Rp의 근처에서 발견될 것이다. 생성된 봉입들은 물질의 국소적 범위에서 소규모의 무질서처럼 보인다. 그들의 모폴로지 및 크기는 열처리 및/또는 동일한 또는 다른 원소들의 단일 및/또는 복수의 주입에 의하여 변형될 수도 있다.
예를 들어, SIMOX(산소의 주입에 의한 분리)공정을 이용하는 절연물질 상의 실리콘(SOI)의 생산을 고려해보라. 120keV의 산소의 주입 이후에는 생성된 봉입들의 토폴로지와 모폴로지를 변형시키기 위하여 고온(예를 들어, 약 1300℃)에서의 열처리가 뒤따른다. 실리콘 기판 내에 낮은 도우즈(약 4.1017O+/㎠)의 산소 주입은 전형적으로 250nm의 깊이에서 얇은 산소층(전형적 두께는 80에서 100nm임)을 형성할 수 있다. 이 층은 결함이 있다; 주입되는 도우즈에 따라서, 이것은 다소간은 연속적이고(실리콘 파이프들이 존재), 실리콘 섬들(전형적인 치수는 수십 나노미터임)을 포함한다. 이 점에 관해서는, Proc. 6th International Conference on SOI Technology and Devices, Electroch. Soc., Vol 94-11 (1994) 62. "Ultra Thin Buried Oxide Layers Formed by Low Dose SIMOX Processes"라는 제하의 B. ASPAR 등에 의한 논문을 참조하라. 유사하게, 이 산소층과 상부막과의 계면은 가해지는 열처리에 따라서 다소 거칠다. 전형적으로 계면의 거칠기는, The Materials Science and Engineering journal B 46 (1997) 29-32로 공표된 "Characterization by Atomic Force Microscopy of the SOI Layer Topography in Low-Dose SIMOX Materials"라는 제하의 C. GUILHALMENC 등에 의한 논문에 기재된 것처럼, 수십 나노미터에서 수 나노미터의 범위 내에서 제어될 수도 있다. 이 주입된 층과 그것의 계면들은 봉입 지대, 즉 본 발명에 따른 방법의 두번째 단계 동안에 주입되는 기상 화합물들에 대한 가둠 지대들이라고 간주될 것이다.
열처리는 또한 초기 물질, 지지대 또는 전사되는 막구조물의 적어도 하나의 층들 내에 봉입들을 생성하기 위하여 이용될 수 있다.
예를 들어 실리콘에 대해서는, 특정한 깊이에서 물질내에 존재하는 산소를 침전시키기 위하여 고-저-고 열처리들이 이용된다. 쵸코랄스키 당김(Czochralski pulling)에 의하여 얻어진 단결정 실리콘의 경우에 있어서 이 깊이는 전형적으로 수 마이크로미터이다. 이 열처리는, 전형적으로 1000℃가 넘는 일정한 온도, 이어서 900℃ 아래의 일정한 온도, 그리고나서 1000℃를 넘는 다른 일정한 고온으로 구성되는 주기적인 온도를 인가함으로써 수행된다. 상기 깊이 X의 크기 정도는 확산방정식 X α(Dt)1/2로부터 평가될 수 있는데, 여기에서 D는 열처리 온도에서의 확산 계수이고, t는 이 온도에서의 확산시간이다. 열처리들에 의하여 생성된 이 층은 봉입 지대로 간주된다.
다른 예로써 열처리들은, 위에서 언급된 방법들 중 어느 하나에 의하여 증착된 막들에서의 스트레스 레벨을 조절할 수 있는 것으로 알려져 있다. 따라서, CVD에 의하여 증착된 실리콘 산화막에 대한 500℃가 넘는 열처리는 압축 스트레스를 감소시킬 수 있거나, 그것을 완전히 제거할 수 있거나, 심지어는 그것을 인장으로 바꾸기도 한다. [A. SLINTANI 외., J. Appl. phys. 51 (8), p. 4197 (1980) 참조]. 이러한 유형의 작용은 산화물의 수증기에 대한 반응에 의하여 유발된다고 여겨지고 있다. 이것은 가스제거 효과 또는 조밀화 효과라고 해석할 수도 있다. 유사하게, 막들 중의 하나와 초기의 지지대(또는, 다른 막들) 사이의 큰 열팽창은 높은 스트레스 상태를 유발할 수 있고, 국소적으로 기상 화합물들에 대한 포획을 촉진하는 스트레스 봉입들을 생성할 수 있다. 예를 들어, 사파이어 R 평면 상에 준비된 실리콘막(100)의 경우가 있다. 팽창계수는 각각 9.10-6/K 및 4.10-6/K 정도이다. 스트레스는 계면 주위의 막 두께내에서 국소화되기 때문에, 이것은 물질의 국소적 변형을 초래한다. 이런 식으로 요란된 지대는, 본 발명에 따른 방법에서는 봉입지대로 간주된다.
평면 막 구조물상에 스트레스를 유발시키는 다른 방법은, 초기의 지지대의 후면상에 형태적인 변형(오목 또는 볼록)을 가능케하는 매우 높은 스트레스가 인가되어 있는 막을 증착하는 것이다. 그러면, 막 구조물은 변형된다. 본 발명에 따른 방법에서 전사되는 막 또는 막들을 포함하는 구조물내에서 국소적으로 스트레스를 받는 지대는, 이후에 주입되는 기상 화합물들에 대한 봉입지대이다.
본 발명에 따른 방법은 관련된 물질내에 봉입들을 생성시킨 후에 두번째 단계를 포함한다. 이 두번째 단계는, 전단계에서 생성된 봉입들의 층 근처의 깊이에 기상 화합물들(원자들, 이온들)을 주입하는 것으로 구성된다. 이러한 기상 화합물물들은 봉입들의 존재에 의하여 갇힌다. 그들은 전사 파쇄를 위해 필요한 미세 공동들, 미세 기포들(또는 작은 판들)의 핵 생성 및/또는 성장에 참여한다. 이 주입은, 충격 및/또는 플라즈마에 의하여 보조된 확산 및/또는 열처리 및/또는 전기적인 분극에 의하여, 전사될 구조물의 평평한 표면을 통하여 이루어질 수 있다.
충격(중성 화합물들 및/또는 이온들)에 의한 주입의 경우에, 이 기상 화합물들은 평균 투사 범위인 Rp에 주입된다. 이 깊이는 주어진 타겟내에 주입되는 원소들의 주입에너지에 의해 특성지워진다. 그러므로, 주입 에너지는 깊이 Rp 가 봉입지대의 레벨에 대응하도록 선택될 것이다. 기상의 화합물들은 H, F, He과 같은 희가스들일 수도 있고, 아닐 수도 있다. 그들은 동시에 또는 순서대로 주입될 수 있다.
도 6a 내지 도 6d는 박막이 고정대 위로 전사될 경우에 본 발명에 따른 공정을 도시한다. 도 6a는 위에서 설명된 방법들 중 하나에 의하여 형성된 봉입 지대(21)를 포함하는 기판(20)(예컨대, 초기의 기판상에 박막(들)의 구조물이 형성된)을 나타낸다. 이 봉입지대는 기판의 표면(22)으로부터 전사될 박막의 두께에 해당하는 일정 거리에 위치한다. 도 6b는 이온주입 단계를 도시한다. 기상의 화합물들은, 예컨대 충격 또는 확산에 의해 기판의 표면(22)을 통하여 주입된다. 깊이 p의 함수로서의 기상 화합물들의 밀도 d는, 그들의 평균 투사 범위 Rp가 고밀도의 기상 화합물들을 가진 트랩지대가 될 봉입지대(21)에 대응한다. 도 6c는 기판(20)의 표면(22)을 매개층(24)을 개재하여 고정대(23)에 결합하는 단계를 도시한다. 매개층을 개재시키지 않고 표면(22)과 고정대(23)를 접합시키는 데 다른 기술들이 또한 이용될 수 있다. 도 6d는 위에서 설명된 바와 같이 요구되는 열적 버짓의 함수로서의 적절한 열처리 단계 이후에 뒤따르는 분리단계를 도시한다. 이 도면에서, 분리파쇄는 트랩지대에서 시작된다. 그러므로, 초기 기판은 고정대(23)에 접합된 박막(25)과 나머지 부분(26)으로 구성된다. 트랩지대는 두개의 분리 영역들로 구성되는 것으로 다이어그램에 나타나 있다. 그러나, 경우에 따라서 이것은 박막(25)에 완전히 결합되어 남아 있을 수도 있고, 기판의 나머지 부분(26)에 완전히 결합되어 남아 있을 수도 있다.
기상확산에 의한 주입의 경우에는, 확산 시간과 온도를 조절함으로써 화합물들을 봉입들 근처의 깊이까지 확산시킬 수 있다. 전통적인 확산법칙인 (Dt)1/2은 확산깊이를 조절하는 데 적용될 수 있다. 따라서, 9:1의 비율의 아르곤 및 수소 분위기(형성가스라고 불림)하의 열처리는, 약 350℃에서 실리콘 내부로의 수소확산을 가능케한다.
주입방법과는 상관없이 주입되는 기상 화합물들의 양은, 위에서 설명된 봉입들에서 시작하거나 봉입들의 근처에서 시작하는 미세 공동들, 미세 기포들(또는 작은 판들)의 핵생성 및/또는 성장에 참여할 수 있을 만큼 충분해야만 한다. 주입조건들(도우즈, 에너지, 타겟온도, 주입시간)은 특히 다음과 같은 것들에 의존한다.
-초기의 물질(타겟),
-봉입들의 성질 또는 위치,
-주입에 의하여 공급되는 열적 버짓,
-주입되는 기상 화합물들의 성질,
-접착이후에 공급되는 열적 버짓(만약 있다면),
-열처리를 약화시키는 것에 의하여 공급되는 열적 (에너지) 버짓,
-어떠한 기계적 스트레스들.
하지만, 주입된 도우즈는, 주입 동안 물질에서 박리가 발생하는 것에 의하여 결정되는 최대 도우즈보다 반드시 작아야 한다. 봉입들의 효율성은 그들이 전사를 위하여 필요한 기상 화합물들을 가두는 능력에 의하여 정의되며, 봉입들 근처에 이 화합물들이 집중되는 정도도 고려한다.
이온 주입의 경우에, 이 효과는 주입 Rp 주위의 주입된 화합물들의 더 높은 농도에 따른 주입 프로파일의 폭 감소에 의하여 설명된다. 예를 들어, 실리콘 지지대상에 생성된 0.4㎛ 두께의 실리콘 산화막으로 구성된 전사될 구조물을 고려하라. 봉입들을 생성할 목적으로 의도된 100keV의 에너지를 가진 3.1016H+/㎠의 첫번째 수소 이온 주입은 평균 깊이인 0.9㎛에서 수소의 집중을 초래할 것이다. 열처리는 전형적으로 약 350℃에서 2 시간 동안 수행되며, 봉입들(미세 공동들)의 형태를 변형시키기 위하여 의도된다. 이 공동들을 포함하는 층은 프랑스 특허공보 FR-A-2 681472호에 의하여 공지된 방법의 경우에서처럼 높은 도우즈를 가지고 주입이 행해졌을 때보다 더 얇다라는 것이 밝혀졌다. 봉입지대는 성장하는 미세 공동들의 층에 해당한다. 2.1016H+/㎠의 두번째 주입은 분리 열처리, 예컨대 500℃에서 1시간 동안의 분리 열처리 동안에 이 봉입지대 근처에서 파쇄를 가능케하기에 충분할 것이다.
만들어진 봉입 지대의 두께 및/또는 이용된 막 구조에 의한 미세 공동들, 미세 기포들(또는 작은 판들)의 매우 작은 두께에 걸친 가둠 및 위치선정이 가능하다는 잇점을 매우 쉽게 이해할 수 있다. 유사하게 파쇄면의 거칠기는 또한 봉입들의 가둠 그리고 파쇄지대에 의하여 감소될 것이다.
일반적으로, 그러면 미세 공동들의 핵생성 및/또는 성장을 위해 필요한 주입도우즈를 줄이는 것 및/또는 가해지는 힘을 줄이는 것 및/또는 파쇄를 유발하기 위한 열처리의 에너지 버짓을 줄이는 것이 가능하다.
지지대 상에 최후의 막 구조물을 얻기 위하여 의도된 전사 공정은 세번째 단계동안 초기 물질이 두번째 지지대상에 부가되는 것을 전제로 한다. 접착은 웨이퍼 본딩에 의하여 직접적으로 또는 결합층을 통하여 만들어진다. 이것은 최후의 지지대가 고정대로 기능할 있게 하여야 한다. 두가지 유형의 접착에 있어서(직접적 또는 간접적), 저온 열처리를 이용하는 고착단계가 필요할 수 있다. 이 처리는, 초기 물질에서 미세 공동 및 파쇄의 성장 메카니즘을 방해하지 않도록 조절되어야 한다. 이것은, 공정에서의 네번째 단계동안 파쇄를 유발하기 위하여 필요한 열적 버짓에 있어서 고려되어져야 할 것이다. 만약 전사되는 구조물이 충분히 단단 및/또는 두껍고 이 단계가 필요하지 않다면, 전사되는 동안에 "자기 지지되는" 구조물이 얻어질 것이다.
따라서, 실리콘 지지대로 전사되는 실리콘 산화막으로 덮여진 구조물의 예에서는, 200℃정도의 온도가 웨이퍼 결합을 강화하는데 충분할 것이다. 산화막과 실리콘 지지대 사이의 접착 에너지는 0.3 J/㎡을 초과할 것이다.
막 구조물을 전사하기 위한 공정에 있어서 네번째 단계는, 시간과 온도가, 특히 창출되는 봉입들의 효율성, 주입되는 기상 화합물의 도우즈, 초기 물질에의 주입을 위한 열적 조건들 및 최후의 지지판에 결합하기 위한 열적 조건들의 함수로써 정의되는 열처리를 필요로 한다. 열처리는 초기물질에 파쇄를 유발하기에 충분해야 한다. 따라서, 이것은 최후의 지지대와 접촉하고 있는 막 구조물로부터 초기 물질의 비사용 부분의 분리를 일으킨다. 이 분리는 포획된 화합물들의 층 근처에서 발생한다. 본 발명에 따른 조건들하에서는, 종래기술에 따른 방법에서 필요한 열적 버짓보다 낮은 파쇄 열적 버짓을 가지고 막 구조물(단일층 또는 복수층)을 전사할 수 있다. 분리 열적 버짓을 정의함에 있어서, 생성된 봉입들의 효율성과 공정의 다양한 단계 동안, 즉 봉입들을 생성시키는 동안, 주입 동안 및 고정하는 지지대상에 초기 물질을 접착하는 동안에 평판에 입력되는 광역 열적 버짓을 고려하는 것이 필요하다.
게다가, 구조물들의 전사를 위하여 필요한 에너지의 일부는 열처리 및/또는 스트레스, 예컨대 독립적 또는 조합으로 인가되는 최후 지지대의 고정 효과와 관련된 스트레스, 전단, 휨, 인장과 관련된 스트레스 또는 압력 스트레스에 의해 입력될 수도 있다. 이 효과는 프랑스 특허공보 FR-A-2 748851호에 기재된 것과 같은 성질의 것이다. 이 경우에, 공정의 두번째 단계 동안에 주입되는 기상 화합물의 최소 도우즈는, 표면과 평행한 작은 평판의 충분한 약화를 유발하는 미세 공동들의 충분한 창출 및/또는 성장이 존재하게 하는 것 이상의 도우즈이다.
도 7은 SOI구조물이 얻어질 때 본 발명에 따른 방법의 적용을 나타낸다. 초기의 기판(30)은 실리콘 평판(31)으로부터 출발하여 형성되는데, 표면상에는 에피택시에 의하여 약 50nm 두께의 실리콘막(32)이 보론으로 강하게 도핑(약 1019atoms/㎤)되어 증착되어 있다. 막(32) 자체는 또한 에피택시에 의한 약 350nm 두께의 실리콘막(33)이 보론으로 약하게 도핑(5.1015atoms/㎤)되어 덮여져 있다. 마지막으로, 막(33)은 약 400nm두께이며 아무것도 없는 평면(35)을 가지는 실리콘 산화막(34)으로 코팅되어 있다. 강하게 도핑된 실리콘막(32)은 봉입지대로 기능할 것이다.
그리고나서, 기판(30)은 표면(35)을 통한 기상 화합물 주입 단계를 거치게 된다. 수소는 5.1016atoms/㎠의 도우즈, 80keV의 에너지 및 상온에서 주입된다.
그리고나서 표면(35)은, 250℃에서 30분동안의 열처리에 의하여 강화된 웨이퍼 본딩에 의하여 실리콘 판에 접착된다.
초기의 기판(30)을 두개의 부분으로 분리하는 단계는 열처리를 포함하는데, 파쇄에 대한 열처리의 효율성은 열적 버짓(다양한 열입력들의 지속시간과 온도)에 의하여 조절된다. 이 마지막 열처리는 초기의 기판에서 파쇄를 유발하는데, 막(32)에서 및/또는 막(32) 근처에서 유발한다. 마지막 열처리는 전형적으로 250℃에서 2 시간일 수 있다.
따라서, 약하게 도핑된 실리콘막(초기의 기판에서 막(33))이 실리콘 산화막(초기의 기판에서 막(34))상에 형성된 구조물을 얻는 것이 가능한데, 상기 구조물은 실리콘 덩어리에 부착된다. 강하게 도핑된 실리콘막(12)은 파쇄를 한정하기 위하여 이용되었다.
본 발명에 따른 방법은, 특히 하나 또는 수개의 막들이 프랑스 특허공보 FR-A-2 681472호에 개시된 방법에서의 온도만큼 높은 온도에서 열처리되지 않아야 하는 구조물의 전사에 대하여 관심을 집중시킨다. 상기 방법은 또한 전사되는 구조물이 다른 열팽창 계수를 가지는 물질들로 구성된 경우에 유용하다.
마지막으로, 본 발명에 따른 방법의 다음과 같은 장점을 주목하는 것이 중요하다. 전사된 막 구조물의 표면은 파쇄동안 얻어진 요란된 지대이다. 상기 요란된 지대의 두께는 주입된 기상의 화합물의 도우즈를 가두는 봉입들 및/또는 그 근처의 층을 사용함으로써 매우 작을 수 있다. 따라서, 이것은 전사되는 구조물의 낮은 표면 거칠기를 제공하는데, 이것은 전사되는 동안 물질의 두께내의 미세 공동들 또는 미세 기포들의 분포에 직접적으로 관련되기 때문이다.

Claims (27)

  1. 초기의 기판(20)에서 경계지워진 적어도 하나의 고상 물질 박막(25)을 전사하는 방법으로서,
    초기 기판내의 요구되는 박막 두께에 해당하는 깊이에서, 다음에 주입될 기상 화합물들을 위한 트랩들을 형성하도록 하는 봉입들의 층(21)을 형성하는 단계; 및
    이어서, 상기 기상 화합물들을 주입하는 단계로, 이 기상 화합물들의 주입 에너지는 기판(20)에서의 그들의 평균 투사 범위가 봉입들의 층(21) 깊이에 대응하도록 하고, 주입되는 기상 화합물들의 도우즈는 기판(20)의 나머지로부터 박막(25)이 분리될 수 있는 파쇄면의 형성이 가능할 정도로 미세 공동들의 형성을 유발하기에 충분하도록 하는 단계를 포함하는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  2. 제 1항에 있어서, 상기 초기 기판은 상기 고상 물질 박막이 경계지워져야 하는 막 구조물을 지지하는 고상 부분으로 구성되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  3. 제 2항에 있어서, 상기 구조물의 전부 또는 부분은 에피택시에 의하여 얻어지는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  4. 제 2항 또는 제 3항에 있어서 상기 구조물은, 상기 기판의 나머지(에피택시 캐리어 일수도 있고, 아닐 수도 있는)는 상기 박막이 전사된 이후에 다른 박막의 전사를 위하여 재사용될 수 있는 것임을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  5. 제 2항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들의 층은 막 증착 기술에 의하여 형성되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  6. 제 5항에 있어서, 상기 봉입들의 층(3)은 생성된 원주들로 이루어진 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  7. 제 5항에 있어서, 상기 봉입들의 층(7)은 생성된 그레인들의 접합으로 이루어진 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  8. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들은 상기 기상 화합물들과 화학적 친화력을 가지는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  9. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들은 봉입들의 층을 형성하는 물질의, 그것에 인접하는 상기 기판 영역과의 매개적 부조화에 의하여 유래하는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  10. 제 2항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들의 층은 기판(13)의 층(15)을 식각하는 기술에 의하여 형성되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  11. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들의 층은 상기 기판의 층에 원소들을 주입함으로써 형성되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  12. 제 11항에 있어서, 상기 원소들의 주입은 상기 트랩들의 효율성을 증가시킬 수 있는 열처리에 의하여 보조되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  13. 제 11항에 있어서, 봉입들의 형태는 열처리에 의하여 변형되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  14. 제 2항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들의 층은 상기 막 구조물의 막(들)을 열처리함에 의하여 얻어지는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  15. 제 2항 내지 제 4항의 어느 한 항에 있어서, 상기 봉입들의 층은 상기 막 구조물의 막(들)에 스트레스를 적용하여 얻어지는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  16. 제 1항 내지 제 15항의 어느 한 항에 있어서, 상기 기상 화합물들은 중성 화합물들 및 이온들 중에서 선택된 화합물들의 충격에 의하여 주입되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  17. 제 1항 내지 제 15항의 어느 한 항에 있어서, 상기 기상 화합물들은 플라즈마 확산, 열적 화산, 및 열적 확산 및/또는 전기적 분극에 의하여 보조된 확산과 결합된 플라즈마 확산으로부터 선택된 방법에 의하여 주입되는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  18. 제 1항 내지 제 17항의 어느 한 항에 있어서, 이것은 봉입들의 층에서 기판을 약화시켜 상기 박막(25)과 기판의 나머지(26) 사이를 분리시킬 수 있는 열처리 단계를 포함하는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  19. 제 1항 내지 제 18항의 어느 한 항에 있어서, 이것은 또한 기판내에서 경계지워진 상기 박막(25)을 그것이 상기 기판의 나머지(26)와 분리되고 나서 결합될 지지대(23)와 밀접하게 접촉시키는 단계를 포함하는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  20. 제 19항에 있어서, 상기 밀접한 접촉은 웨이퍼 본딩에 의하여 얻어지는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  21. 제 18항 내지 제 20항의 어느 한 항에 있어서, 상기 기판을 약화시키는 상기 열처리는 펄스화된 가열에 의하여 행해지는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  22. 제 1항 내지 제 21항의 어느 한 항에 있어서, 이것은 상기 박막과 상기 기판의 나머지 사이의 분리에 기여하는 기계적 스트레스의 사용을 포함하는 것을 특징으로 하는 적어도 하나의 박막을 전사하는 방법.
  23. 제 1항 내지 제 22항의 어느 한 항에 따른 방법을, 초기 기판으로부터 실리콘 박막을 전사하는 데 적용하는 것.
  24. 제 1항 내지 제 22항의 어느 한 항에 따른 방법을, 초기 기판으로부터 출발하는 Ⅲ-Ⅴ족 반도전성 물질의 박막을 전사하는 데 적용하는 것.
  25. 제 1항 내지 제 22항의 어느 한 항에 따른 방법을, 박막들로 만들어진 구조물로 이루어진 박막 그 자체를 전사하는 데 적용하는 것.
  26. 제 1항 내지 제 22항의 어느 한 항에 따른 방법을 적용하는 데 있어서, 상기 박막은 집적회로를 형성하기 위하여 전사되기 전에 적어도 부분적으로는 처리된 것을 특징으로 하는 상기 방법의 적용.
  27. 제 1항 내지 제 22항의 어느 한 항에 따른 방법을 적용하는 데 있어서, 상기 박막은 그 위에 광전자 소자를 형성하기 위하여 전사되기 전에 적어도 부분적으로 처리된 것을 특징으로 하는 상기 방법의 적용.
KR1019997007659A 1997-12-30 1998-12-29 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법 Expired - Fee Related KR100545338B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR97/16696 1997-12-30
FR9716696A FR2773261B1 (fr) 1997-12-30 1997-12-30 Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
PCT/FR1998/002904 WO1999035674A1 (fr) 1997-12-30 1998-12-29 Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions

Publications (2)

Publication Number Publication Date
KR20000075598A true KR20000075598A (ko) 2000-12-26
KR100545338B1 KR100545338B1 (ko) 2006-01-24

Family

ID=9515292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997007659A Expired - Fee Related KR100545338B1 (ko) 1997-12-30 1998-12-29 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법

Country Status (9)

Country Link
US (5) US6756286B1 (ko)
EP (2) EP0963598B1 (ko)
JP (1) JP3681178B2 (ko)
KR (1) KR100545338B1 (ko)
DE (1) DE69841545D1 (ko)
FR (1) FR2773261B1 (ko)
MY (1) MY119838A (ko)
TW (1) TW412598B (ko)
WO (1) WO1999035674A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120621B1 (ko) * 2003-10-28 2012-03-16 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 이중이온주입후 박층의 카타스트로픽 이동 방법

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7622129B1 (en) 2002-08-05 2009-11-24 Purdue Research Foundation Nano-structured polymers for use as implants
US7833283B2 (en) * 2001-08-16 2010-11-16 Purdue Research Foundation Material and method for promoting tissue growth
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US6998327B2 (en) * 2002-11-19 2006-02-14 International Business Machines Corporation Thin film transfer join process and multilevel thin film module
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7993412B2 (en) * 2003-03-27 2011-08-09 Purdue Research Foundation Nanofibers as a neural biomaterial
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US7446016B2 (en) 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
US8329202B2 (en) 2004-11-12 2012-12-11 Depuy Products, Inc. System and method for attaching soft tissue to an implant
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
DE602006021014D1 (de) * 2005-06-07 2011-05-12 Fujifilm Corp Struktur enthaltender funktionaler film und verfahren zur herstellung eines funktionalen films
FR2887075B1 (fr) * 2005-06-09 2007-10-12 St Microelectronics Crolles 2 Realisation de deux elements superposes au sein d'un circuit electronique integre
FR2887074A1 (fr) * 2005-06-09 2006-12-15 St Microelectronics Crolles 2 Formation d'un masque sur un circuit electronique integre
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
JP5064692B2 (ja) 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5064693B2 (ja) * 2006-02-13 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
US7442599B2 (en) * 2006-09-15 2008-10-28 Sharp Laboratories Of America, Inc. Silicon/germanium superlattice thermal sensor
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5201831B2 (ja) * 2006-12-25 2013-06-05 ルネサスエレクトロニクス株式会社 膜の評価方法
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20100099640A1 (en) * 2007-05-04 2010-04-22 Joannes Geuns Tissue degeneration protection
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009141753A1 (en) 2008-05-21 2009-11-26 Nxp B.V. A method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
CN102099894B (zh) * 2008-08-27 2014-04-16 S.O.I.Tec绝缘体上硅技术公司 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法
FR2936904B1 (fr) 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
WO2010036622A1 (en) * 2008-09-24 2010-04-01 S.O.I. Tec Silicon On Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
CN102203904B (zh) 2008-10-30 2013-11-20 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
EP2457257B9 (en) 2009-07-20 2014-03-26 Soitec Methods of fabricating semiconductor structures and devices using quantum dot structures and related structures
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
US8114754B2 (en) * 2009-11-18 2012-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
US7935612B1 (en) 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
CN102822970B (zh) 2010-03-31 2015-06-17 Soitec公司 键合半导体结构及其形成方法
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
TW201214627A (en) 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
WO2012085219A1 (en) 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
US8617925B2 (en) 2011-08-09 2013-12-31 Soitec Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
TWI500123B (zh) 2011-08-09 2015-09-11 Soitec Silicon On Insulator 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
US8728863B2 (en) 2011-08-09 2014-05-20 Soitec Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
US9653313B2 (en) 2013-05-01 2017-05-16 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9330906B2 (en) 2013-05-01 2016-05-03 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
SG11201404576TA (en) 2012-02-22 2014-10-30 Soitec Silicon On Insulator Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
WO2013132332A1 (en) 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9245836B2 (en) 2012-06-28 2016-01-26 Soitec Interposers including fluidic microchannels and related structures and methods
WO2014020390A1 (en) 2012-07-31 2014-02-06 Soitec Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures
WO2014020388A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
WO2014020389A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including a conductive interconnection, and related structures
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
WO2014030040A1 (en) 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
TWI588955B (zh) 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
TWI648872B (zh) 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
US10460952B2 (en) 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
JP6400693B2 (ja) 2013-06-27 2018-10-03 ソイテックＳｏｉｔｅｃ 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
CN104516576B (zh) 2013-09-29 2016-04-13 宸鸿科技(厦门)有限公司 触控面板的制作方法
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9627249B2 (en) 2015-09-17 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
EP3563411B1 (en) 2016-12-28 2021-04-14 Invensas Bonding Technologies, Inc. Method of processing a substrate on a temporary substrate
FR3068510B1 (fr) 2017-07-03 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire
DE102017120535B4 (de) 2017-09-06 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer

Family Cites Families (325)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ko) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
US4324631A (en) 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
JPS6288137A (ja) 1985-10-14 1987-04-22 Sumitomo Special Metals Co Ltd 磁気ディスク用基板の製造方法
JPS62265717A (ja) 1986-05-13 1987-11-18 Nippon Telegr & Teleph Corp <Ntt> ガリウムひ素集積回路用基板の熱処理方法
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
EP0284818A1 (de) 1987-04-03 1988-10-05 BBC Brown Boveri AG Verfahren zum Herstellen eines Schichtverbunds sowie Vorrichtung zur Durchführung eines Verfahrens
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPS644013A (en) 1987-06-26 1989-01-09 Sony Corp Formation of substrate
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
NL8900388A (nl) 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
US4962090A (en) * 1990-03-22 1990-10-09 International Flavors & Fragrances Inc. 2,4-disubstituted and 2,2,4-trisubstituted tetrahydropyranyl-4-ethers, process for preparing same and perfumery uses thereof
US5529108A (en) 1990-05-09 1996-06-25 Lanxide Technology Company, Lp Thin metal matrix composites and production methods
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5243049A (en) 1992-01-22 1993-09-07 Neurogen Corporation Certain pyrroloquinolinones: a new class of GABA brain receptor ligands
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5611316A (en) 1993-12-28 1997-03-18 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
DE4400985C1 (de) 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
TW289837B (ko) * 1994-01-18 1996-11-01 Hwelett Packard Co
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5880010A (en) 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
DE69502709T2 (de) 1994-10-18 1998-12-24 Philips Electronics N.V., Eindhoven Verfahren und herstellung einer dünnen silizium-oxid-schicht
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
ATE216802T1 (de) * 1994-12-12 2002-05-15 Advanced Micro Devices Inc Verfahren zur herstellung vergrabener oxidschichten
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2746919B1 (fr) 1996-03-28 1998-04-24 Commissariat Energie Atomique Capteur a jauge de contrainte utilisant l'effet piezoresistif et son procede de fabrication
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
JP4001650B2 (ja) 1996-05-16 2007-10-31 株式会社リコー 画像形成装置
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
SG67458A1 (en) 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
EP0851513B1 (en) 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
EP1009235A1 (de) * 1997-06-04 2000-06-21 Basf Aktiengesellschaft Fungizide mischungen
IL133129A0 (en) * 1997-06-11 2001-03-19 Univ New York Prenylcysteine carboxyl methyltransferase dna encoding same and a method of screening for inhibistors thereof
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6645833B2 (en) * 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
EP0895282A3 (en) 1997-07-30 2000-01-26 Canon Kabushiki Kaisha Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3697034B2 (ja) 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
JPH1174208A (ja) 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP3412470B2 (ja) 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
JP4173573B2 (ja) 1997-12-03 2008-10-29 株式会社ナノテム 多孔質砥粒砥石の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6418999B1 (en) 1997-12-26 2002-07-16 Cannon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2774797B1 (fr) 1998-02-11 2000-03-10 Commissariat Energie Atomique Procede de realisation d'un ensemble a plusieurs tetes magnetiques et ensemble a tetes multiples obtenu par ce procede
JPH11233449A (ja) 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6156623A (en) 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
GB9813070D0 (en) * 1998-06-17 1998-08-19 Exxon Chemical Patents Inc Lubricant compositions
DE19840421C2 (de) 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
US6276345B1 (en) 1998-12-23 2001-08-21 Kohler Co. Dual fuel system for an internal combustion engine
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
GB2347230B (en) 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6387600B1 (en) 1999-08-25 2002-05-14 Micron Technology, Inc. Protective layer during lithography and etch
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
JP2001196566A (ja) 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6306720B1 (en) 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6548375B1 (en) 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
WO2001080308A2 (fr) 2000-04-14 2001-10-25 S.O.I.Tec Silicon On Insulator Technologies Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002016150A (ja) 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US20020005990A1 (en) 2000-07-11 2002-01-17 Nikon Corporation Optical element formed with optical thin film and exposure apparatus
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100414479B1 (ko) 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
TWI292583B (en) 2000-08-22 2008-01-11 Harvard College Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP2002270553A (ja) 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
DE10153319B4 (de) 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
TWI251813B (en) 2001-11-09 2006-03-21 Via Tech Inc Method for protecting phase lock loop in optical data-reading system
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
KR100442105B1 (ko) 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6596569B1 (en) 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6632082B1 (en) 2002-05-01 2003-10-14 Colibri Corporation Lighter and method of use
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7157119B2 (en) 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
EP1403684A1 (en) 2002-09-30 2004-03-31 Corning Incorporated High-speed optical modulator
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2847076B1 (fr) 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848337B1 (fr) 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US20040124509A1 (en) 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
US20040126708A1 (en) 2002-12-31 2004-07-01 3M Innovative Properties Company Method for modifying the surface of a polymeric substrate
EP1588416B1 (en) 2003-01-07 2009-03-25 S.O.I.Tec Silicon on Insulator Technologies Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
FR2892228B1 (fr) 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2855910B1 (fr) 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2856841A1 (fr) 2003-06-24 2004-12-31 Commissariat Energie Atomique Procede de realisation d'une structure empilee par transfert de couche mince.
US20040262686A1 (en) 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2857983B1 (fr) 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
EP1652230A2 (fr) 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
US7279369B2 (en) 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US7052978B2 (en) 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US20050067377A1 (en) 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7029980B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US6975562B2 (en) 2003-12-05 2005-12-13 Timex Group B.V. Wearable electronic device with mode operation indicator
WO2005059979A1 (en) 2003-12-16 2005-06-30 Koninklijke Philips Electronics N.V. Method for forming a strained si-channel in a mosfet structure
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
CN100459072C (zh) 2004-01-16 2009-02-04 国际商业机器公司 具有高驰豫和低堆垛层错缺陷密度的薄sgoi晶片的制作方法
KR100631922B1 (ko) 2004-02-23 2006-10-04 삼성전자주식회사 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
FR2868202B1 (fr) 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
FR2871172B1 (fr) 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US6893936B1 (en) 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2876219B1 (fr) 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
DE602004011353T2 (de) 2004-10-19 2008-05-15 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt
FR2877142B1 (fr) 2004-10-21 2007-05-11 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere.
FR2877491B1 (fr) 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
JP5364368B2 (ja) 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
FR2888400B1 (fr) 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
US7754008B2 (en) 2005-07-19 2010-07-13 The Regents Of The University Of California Method of forming dislocation-free strained thin films
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7399686B2 (en) 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895562B1 (fr) 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
ATE383656T1 (de) 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US7998835B2 (en) 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
FR2934924B1 (fr) 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120621B1 (ko) * 2003-10-28 2012-03-16 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 이중이온주입후 박층의 카타스트로픽 이동 방법

Also Published As

Publication number Publication date
FR2773261B1 (fr) 2000-01-28
US8609514B2 (en) 2013-12-17
MY119838A (en) 2005-07-29
US20040058555A1 (en) 2004-03-25
FR2773261A1 (fr) 1999-07-02
EP2175478A3 (fr) 2014-11-19
US20070232025A1 (en) 2007-10-04
EP2175478A2 (fr) 2010-04-14
US20110092051A1 (en) 2011-04-21
TW412598B (en) 2000-11-21
US7883994B2 (en) 2011-02-08
EP0963598B1 (fr) 2010-03-10
US20130273713A1 (en) 2013-10-17
KR100545338B1 (ko) 2006-01-24
US6756286B1 (en) 2004-06-29
EP0963598A1 (fr) 1999-12-15
US8470712B2 (en) 2013-06-25
US7229899B2 (en) 2007-06-12
EP2175478B1 (fr) 2017-05-17
WO1999035674A1 (fr) 1999-07-15
JP2001507525A (ja) 2001-06-05
JP3681178B2 (ja) 2005-08-10
DE69841545D1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
KR100545338B1 (ko) 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법
US6489654B2 (en) Silicon-on-insulator (SOI) substrate
US6352909B1 (en) Process for lift-off of a layer from a substrate
EP0843345B1 (en) Method of manufacturing a semiconductor article
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US8679946B2 (en) Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
US7911016B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
EP0843346B1 (en) Method of manufacturing a semiconductor article
CA2233132C (en) Semiconductor substrate and process for producing same
US20080064182A1 (en) Process for high temperature layer transfer
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
FR3108787A1 (fr) Procédé basse température de transfert et de guérison d’une couche semi-conductrice
RU2244984C1 (ru) Способ изготовления гетероструктуры
JPH10335617A (ja) 半導体基板の製造方法
JPH10200078A (ja) 半導体部材の製造方法および半導体部材

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180117

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180117