[go: up one dir, main page]

KR20010040371A - 임계치수 성장 억제를 위하여 하드 마스크를 사용하는 방법 - Google Patents

임계치수 성장 억제를 위하여 하드 마스크를 사용하는 방법 Download PDF

Info

Publication number
KR20010040371A
KR20010040371A KR1020007007953A KR20007007953A KR20010040371A KR 20010040371 A KR20010040371 A KR 20010040371A KR 1020007007953 A KR1020007007953 A KR 1020007007953A KR 20007007953 A KR20007007953 A KR 20007007953A KR 20010040371 A KR20010040371 A KR 20010040371A
Authority
KR
South Korea
Prior art keywords
substrate
hard mask
features located
critical growth
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020007007953A
Other languages
English (en)
Other versions
KR100538839B1 (ko
Inventor
디오넬라스스테판피.
제르드레슬리지.
코퍼알프레드
Original Assignee
테갈 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테갈 코퍼레이션 filed Critical 테갈 코퍼레이션
Publication of KR20010040371A publication Critical patent/KR20010040371A/ko
Application granted granted Critical
Publication of KR100538839B1 publication Critical patent/KR100538839B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 기판(56) 상의 피처의 임계치수 성장을 억제하기 위한 하나의 방법으로, 반응성 금속 또는 산화된 금속으로 구성되는 하드 마스크(52)를 구비한 기판을 챔버 내에 위치시키고 웨이퍼를 에칭하는 방법이다. 상기 방법은 낮은 스퍼트 수율과 공정에서의 에칭제에 대한 낮은 반응성을 갖는 하드 마스크를 사용하는 것을 추가적으로 포함한다.

Description

임계치수 성장 억제를 위하여 하드 마스크를 사용하는 방법{METHOD FOR USING A HARD MASK FOR CRITICAL DIMENSION GROWTH CONTAINMENT}
반도체 웨이퍼 또는 반도체 공정 기술을 사용하여 제조되는 임의의 제품 상의 피처의 임계치수(critical dimension, CD)는 그 피처의 폭이다. 피치(pitch)는 임계치수에 다음 피처까지의 거리를 더한 것으로 정의되는 것이 일반적이다.
에칭 기술을 사용하는 반도체 공정 방법들에서는, 예를 들면 포토레지스트 층과 같은 리소그래픽(lithographic) 마스킹 층이 에칭될 물질의 상면에 형성될 수 있다. 포토레지스트 층들은 원하는 피처들을 규정하면서, 아래에 놓인 층의 에칭되지 않을 부분을 마스킹하고, 노출된 부분은 에칭되도록 한다. 에칭 공정 시에는, 에칭 가스들, 리소그래픽 마스크 그리고 에칭될 층의 물질들의 다양한 조합에 의해 형성된 혼합물은 물론, 층의 에칭된 부분으로부터의 물질들이 원하는 피처 및 리소그래픽 마스크의 측면을 코팅하기 쉬운 경향이 있을 수 있고, 그에 의해서 피처의 임계치수를 리소그래픽 마스크 아래에서 바로 규정된 임계치수보다 증가시키게 될 수 있다. 그러한 임계치수의 성장은 피처들 사이의 공간을 불리하게 감소시킬 수 있고, 그에 의해서 피처들의 작용에 악영향을 미치게 된다.
이 분야의 종래 기술에서 알려진 바와 같이, 리소그래픽 마스크는, 예로서만 들자면, (1) 포토레지스트 마스크, 전자빔(e-beam)레지스트 마스크, 엑스레이레지스트 마스크와 같은 소프트 마스크와, (2) 금속류 또는 이산화규소(SiO2)와 같은 금속산화물류 등과 같은 하드 마스크를 포함할 수 있다. 그러나, 그러한 소프트 혹은 하드 마스크들은 임계치수의 성장을 억제하는데는 특별히 유용하지 않은 것으로 판명되고 있다.
따라서, 에칭 공정 시에 피처의 임계치수의 성장을 야기함이 없이 원하는 피처들이 적절하게 에칭될 수 있도록 하는 반도체 공정 방법에 대한 요구가 있어 왔다.
본 발명은 반도체 웨이퍼와, 기타 반도체 공정 기술을 사용하여 만들어질 수 있는 다른 제품들, 예를 들면 디스크 드라이브용 마그네틱 헤드와 평판 디스플레이와 같은 제품들 상의 피처(feature)의 임계치수 성장을 최소화하고 억제하기 위한 방법에 관한 것이다.
도 1은 하드 마스크가 에칭될 재료 위에 위치되고 초기 포토레지스트 패턴이 하드 마스크 위에 위치되어진 웨이퍼의 측면을 개략적으로 보인 것이다.
도 2는 하드 마스크 층을 정의하기 위하여 에칭된, 도 1과 유사한 것을 나타내는 것이다.
도 3은 하드 마스크 아래에 놓여진 재료 내의 패턴을 정의하기 위하여 에칭된, 도 2와 유사한 것을 나타내는 것이다.
도 4는 본 발명의 방법이 내부에서 수행될 수 있는 어떤 에치 리액터를 개략적으로 보인 것이다.
본 발명은 에칭 공정시 피처의 임계치수의 성장을 억제하고 최소화하면서 피처를 에칭하는 것을 가능하게 하는 방법을 제공하기 위한 것이다. 이 방법은, 예로서만 들면, 칩 제품, 디스크 드라이브용 마그네틱 헤드, 평판 디스플레이를 생산하기 위하여 반도체 웨이퍼를 제조하는데 유용하다.
임계치수 성장 억제를 위한 상기 방법은, 에칭될 층위에 증착된, 반응성 금속(reactive metal)으로 만들어진 하드 마스크를 가지는 웨이퍼를 리액터(reactor)에 위치시키는 것과 상기 리액터 내의 웨이퍼를 에칭하는 것을 포함한다. 상기 위치시키는 단계는 반응성 금속으로 또는 어떤 반응성 금속의 산화물, 질화물, 불화물, 탄화물, 붕화물로 또는 어떤 반응성 금속의 산화물, 질화물, 불화물, 탄화물 및/또는 붕화물의 어떤 조합으로 만들어진 하드 마스크를 위치시키는 것을 추가적으로 포함한다. 그러한 조합은, 예로서만 들면 어떤 반응성 금속의 산질화물(oxinitride), 산붕화물(oxiboride), 산불화물(oxifluride), 또는 산탄화물(oxicarbide)를 포함할 수 있고, 또는 어떤 반응성 금속을 산소, 질소, 불소, 붕소, 및/또는 탄소의 임의의 조합들의 이온들 또는 라디칼들에 노출시킴으로서 형성된 임의의 다른 조합물 또는 화합물을 포함할 수 있다.
상기 위치시키는 단계는 티타늄, 알루미늄, 탄탈륨, 텅스텐, 코발트, 또는 몰디브덴, 또는 상기 반응성 금속들의 산화물, 질화물, 불화물, 탄화물 또는 붕화물 중의 하나로 구성되는 하드 마스크를 구비한 웨이퍼를 위치시키는 것을 추가적으로 포함한다.
상기 하드 마스크는 구리, 철 및 니켈과 그들의 화합물들과 같은 기타의 반응성 금속들을 포함할 수 있다.
상기 방법은 또한 상기 반응성 금속과의 화합물을 형성하기 위하여 에칭단계 전에 또는 에칭단계 동안에 리액터 내에서 하드 마스크를 산소, 질소, 불소, 붕소 또는 탄소와 같은 산화가스의 흐름에 노출시키는 것을 포함한다.
상기 방법은 또한 상기 반응성 금속 상에 산화물, 질화물, 불화물, 붕화물 또는 탄화물 또는 그것들의 어떤 조합을 형성시키기 위하여 에칭단계 전에 또는 에칭단계 동안에 리액터 내에서 하드 마스크를 산소, 질소, 불소, 붕소 또는 탄소의 이온 또는 라디칼에 노출시키는 것을 포함한다.
상기 하드 마스크는 또한 여기에서 기술된 특징들을 가지는 반도체 제조 공정 그리고 반도체 제조 기구들 및 장비들과 호환되는 임의의 재료들을 포함할 수 있다.
본 발명은 산화물, 질화물, 불화물, 탄화물, 또는 붕화물, 또는 반응성 금속의 어떤 조합을 가지는 또는 발달시킬 수 있는(can develop) 하드 마스크를 선택하는 것을 추가적으로 포함한다.
본 발명의 다른 측면에서, 상기 방법은 하드 마스크의 침식률(rate of erosion)을 늦추기 위하여 산화물, 질화물, 불화물, 붕화물 또는 탄화물 중 하나가 하드 마스크 상에 형성되는 속도를 증가시키는 것을 포함한다.
상기 발명은 낮은 스퍼터 수율(sputter yield)을 갖는 금속으로 만들어진 하드 마스크를 선택하는 것을 추가적으로 포함한다.
본 발명의 또 다른 측면은, 예로서만 들어 반도체 제품, 마그네틱 헤드 또는 평판 디스플레이를 만들기 위한 것으로, 에칭되기 위한 층 위에 놓여진 하드 마스크를 가지는 웨이퍼 또는 다른 기판을 리액터 내에 위치시키는 단계를 포함하되, 여기서의 하드 마스크는 에칭 공정의 에칭제(etch chemistry)에 대한 낮은 반응성과 낮은 스퍼터 수율 중 하나 이상을 가지는, 에칭 공정시의 임계치수 성장을 억제하기 위한 방법을 제공한다.
따라서, 본 발명의 하나의 목적은 에칭되는 피처의 임계치수 성장을 억제, 제어 및 최소화하는 것이다.
본 발명의 추가적인 목적은 에칭 공정이 (대기압 보다)낮은 압력에서 행해지든 대기압에서 행해지든 또는 (대기압 보다)높은 압력에서 행해지든 간에, 에칭 공정시의 피처의 임게치수 성장을 억제하고 최소화하는 방법론을 수행하는 것이다.
본 발명의 다른 목적들과, 이점들과 특징들은 여기에서 설명되고 청구범위와 도면들에서 명확하게 될 것이다.
본 발명의 방법은 도 4에 도시된 에치 리액터와 같은 에치 리액터 내에서 행해질 수 있다. 본 발명의 요지와 범위 내에서, 기타의 에치 리액터들을 포함하는 그러나 그에 한정되지 않는 다른 에치 리액터들이 사용될 수 있다는 것이 이해되어야만 한다.
도 4의 에치 리액터는 숫자 20으로 나타내어지고 다중 주파수, 삼전극 리액터(multi-frequency, tri-electrode reactor)로 형성된다. 상기 에칭 장치(20)는 하우징(22)과 에칭 챔버(24)를 포함한다. 하나의 웨이퍼(26)가 하부 전극 내로 통합된 척크(28) 상에 위치한다. 상기 챔버(24)는 추가적으로 하나의 옆둘레 전극(side peripheral electrode)(30)과 하나의 상부 전극(32)을 포함한다. 하나의 바람직한 실시예에서, 상기 옆둘레 전극(30)은 접지되거나 또는 챔버(24) 내에 발현된 플라즈마의 결과로서 부동 포텐셜(floating potential)을 만들도록 허용될 수 있다. 상기 상부 전극(32)은 일반적으로 접지되나, 부동 전기 포텐셜을 가지도록 설계될 수도 있다. 전형적인 작업에서는, 상기 옆둘레 전극(30) 및 상부 전극(32)은 도 4에 도시된 바와 같이 접지된다.
바람직하게는 두개의 교류 전원 즉, 제 1 전원(34)과 제 2 전원(36)이 적당한 전기회로(38)를 통해 하부 전극(28)에 연결된다. 상기 적당한 전기회로(38)는 예로서만 들면, 매칭 네트워크와 컴바이너를 포함할 수 있다. 추가적으로 컨트롤러(40)가 제 1 및 제 2 교류전원(34,36)의 시퀀싱(sequencing)을 제어한다. 이 특별한 예에 대해서만 전형적으로, 상기 제 1 전원(34)은 킬로헤르쯔 범위에서 작동하고 적당히는 약 450 KHz 에서, 전형적으로는 500 KHz 보다 작은 범위에서 제공된다. 상기 제 2 전원(36)은 메가헤르쯔 범위에서 작동하고, 비록 약 1 MHz 이상의 다른 주파수 및 13.56 MHz의 배수가 본 발명에 사용될 수 있으나, 전형적으로는 약 13.56 MHz 범위에서 작동한다. 본 예에서 상기 전원(34)은 200와트에서, 그리고 상기 제 2 전원(36)은 500와트에서 동력을 공급받는다. 이온 에너지는 킬로헤르쯔 범위쪽으로 증가하는 반면에 이온 밀도는 메가헤르쯔 범위쪽으로 증가한다.
추가적으로, 리액터(20)는 가스 입구 헤드(42)와 가스 출구 포트(44)를 포함한다. 나아가, 그리고 바람직하게는, 상기 척크(28)는 그 위에 놓여진 웨이퍼가 공정중에 약 80℃ 내지 약 300℃의 범위에서 가열될 수 있도록 가열된다.
임계치수의 성장은, 에칭된 물질들, 마스크 물질들, 및/또는 에칭된 물질들, 마스크 물질들의 화합물, 및/또는 에칭되고 있는 피처의 측벽들 상과 소프트 및/또는 하드 마스크들 상의 공정 가스들의 디포지트(deposit)에 기인한다. 예로서만 들면, 염소가스로 백금을 에칭하기 위한 리액터 내에서, 측벽들에 부착될 수 있는 물질들은 일반적으로 이염화백금(PtCl2), 삼염화백금(PtCl3), 및/또는 기타의 화합물들을 포함한다. 본 공정은 백금(Pt), 구리(Cu), 이리듐(Ir), 이산화이리듐(IrO2), 납 지르코늄 티타네이트(PZT), 루테늄(Ru), 이산화루테늄(RuO2), 바륨 스트론튬 티타네이트(BST), 그리고 비스무스 스트론튬 탄탈레이트(Y-1 또는 SBT)으로 구성되는 에칭필름들을 위해서 보다 유리하게 사용될 수 있다는 것이 이해되어야 한다. 이들 에칭되는 물질들은 낮은 휘발성을 갖는 금속 또는 화합물들이다. 또 다른 필름들 그리고 또 다른 반도체 및 비반도체 공정들이 이 방법으로부터 수혜를 받을 수 있다.
도 1 내지 도 3은 도 4의 리액터를 사용한 발명의 에칭 방법에서의 여러 단계들을 보인 것이다. 도 1은 주사전자현미경 사진(SEM)을 개략적으로 나타낸 것이다. 도 1에서, 분리된 수직 구조물들은 리소그래픽 마스크(소프트 마스크 그리고 본 예에서는 특히 포토레지스트 마스크)(50)를 나타내는데, 상기 리소그래픽 마스크는 아직 에칭되지 않은 하드 마스크(52) 위에서 패터닝되어 있다. 상기 하드 마스크(52)는 층(54) 상에 디포지트되어 있는데, 상기 층은 궁극적으로 에칭될 물질이다. 층 또는 필름(54)은 기판(56) 상에 디포지트되어 있다.
도 1의 실시예에서, 상기 리소그래픽 마스크(소프트 마스크)(50)는 하드 마스크(52) 상에 위치하며, 상기 하드 마스크는 질화티타늄(TiN)으로 구성되어 있다. 상기 하드 마스크(52)는 에칭될 층(54)위에 디포지트되는데 본 실시예에서는 상기 층은 백금(Pt)이다. 층(54)은 기판(56) 위에 디포지트되는데 상기 기판은 예를 들면 실리콘을 포함할 수 있다. 본 공정에서의 첫번째 단계는 상기 하드 마스크(52)를 에칭하여 포토레지스트 마스크(50)에 의해 나타내어진 원하는 패턴으로 만드는 것이다. 이 공정의 결과는 도 2에서 보여질 수 있다. 도 3은 백금층이 오버-에칭된 것을 나타낸다. 아래의 표 1은 위의 네가지 도면에 대한 프로파일, 피치, 피처, 및 스페이스의 치수 변화를 기록하고 있는데, 여기서 피치는 피처의 치수에 스페이스의 치수를 더한 것과 같다. 변화값은 도 1의 피처 치수에 대해 상대적으로 측정되었다.
[표 1]
오버-에치로 Pt 에치 공정
79°프로파일로 0.025μCD 게인(gain)
프로파일 피치 피처 스페이스 변화값
초기 레지스트 마스크 층 CD(도 1) 79.2° 0.564μ 0.307μ 0.257μ -
초기 TiN 마스크 층 CD(도 2) 66.7° 0.557μ 0.317μ 0.240μ +0.010μ
백금 층 CD(도 3) 78.9° 0.555μ 0.332μ 0.227μ +0.025μ
도 4의 리액터를 사용하는 표 1에 대한 작업 파라미터들은 다음과 같다.
압력: 1 내지 50 밀리토르
MHz동력: 110 내지 1500 와트
KHz동력: 0 내지 500 와트
총유량: 10 내지 500 SCCM
HBR유량: 0 내지 200 SCCM
Cl2유량: 0 내지 200 SCCM
O2유량: 0 내지 200 SCCM
하나의 비슷한 백금 공정은 CD 게인이 없고 84°의 프로파일을 낳았다. 하드 마스크를 위한 초기 물질은 티나늄이었다. 이 에칭 공정에 대한 치수상의 특징들이 아래의 표 2에 보여진다. 에칭은 오버-에치까지 진행되도록 허용되었다. 이 특정한 공정에 대한 작업 파라미터들은 표 1에서의 그것들과 같다. 표 2는 본 발명이 임계치수가 일정하게 유지되면서 에칭 공정 동안에 어떠한 실질적인 성장도 없는 것을 보여준다.
[표 2]
오버-에치로 Pt 에칭 공정
84°프로파일로 0.00μCD 게인(gain)
프로파일 피치 피처 스페이스 변화값
초기 레지스트 마스크 CD 79.2° 0.564μ 0.307μ 0.257μ -
초기 Ti 마스크 CD 66.7° 0.557μ 0.317μ 0.240μ +0.010μ
Pt 층 CD 84° 0.555μ 0.310μ 0.254μ +0.003μ
위로부터 일반화하면, 본 발명은 에칭 공정 중에 웨이퍼 상에 위치되는 피처의 임계치수 성장을 억제하기 위한 방법을 포함하는데, 여기에서 웨이퍼는 반응성 금속 또는 반응성 금속의 산화물, 질화물, 불화물, 붕화물, 또는 탄화물, 및/또는 그것들의 조합으로 구성되어 에칭될 층 위에 디포지트되는 하드 마스크를 포함한다. 상기 산화물, 질화물, 불화물, 붕화물 또는 탄화물 또는 그것들의 조합은 (1)층으로 디포지트되거나 또는 (2)에칭 공정 전이나 에칭 공정 동안에 상기 반응성 금속을 산소, 질소, 불소, 붕소 또는 탄소 및/또는 그것들의 이온들 또는 라디칼들의 흐름에 노출시키는 것에 의해 인시튜(in situ)로 형성된다. 상기 하드 마스크 층은 그렇게 하여 자가 패시베이션 층(self-passivation layer)으로 작용한다. 일반적으로, 본 발명에 가장 적합한 반응성 금속들의 클래스는 티타늄(Ti), 알루미늄(Al), 및 탄탈륨(Ta)을 포함한다. 다른 반응성 금속들로는 구리(Cu), 텅스텐(W), 철(Fe), 니켈(Ni) 코발트(Co), 및 몰리브덴(Mo)를 포함할 수 있다. 가장 적당한 산화물과 질화물들은 산화티타늄(TiO2), 산화알루미늄(Al2O3), 질화티타늄(TiN), 산화탄탈륨(tantalum pentoxide, Ta2O5), 및 질화탄탈륨(TaN)이다. 불화물, 붕화물, 및 탄화물들인 금속 유사물들(metal analogs)이 또한 적합하다.
반응성이며 쉽게 산화물, 질화물, 불화물, 붕화물 또는 탄화물을 형성하는 기타의 금속들도 본 발명의 요지와 범위 내에 있다. 나아가, 이들 금속들은 바람직하게는 에칭제(etchants)와의 낮은 스퍼터링 수율을 가지며, 이에 따라 임계치수 성장 억제를 더욱 향상시킨다. 아래의 표 3은 600 전자볼트(eV)에서의 아르곤 이온 폭격(bombardment)에 대한 이들 물질들의 스퍼터링 수율을 백금 및 이산화규소와 비교한다.
[표 3]
600 eV 이온에너지의 아르곤 폭격
Pt 1.56
SiO2 1.34
Ti 0.58
TiO2 0.96
Al 1.24
Al2O3 0.18
Ta 0.62
Ta2O5 0.15
TiN 1.60
W 0.62
산소와 같은 산화제를 공정 가스에 가하는 것은, 특히 티타늄 또는 알루미늄으로 구성된 하드 마스크에 대하여 산소와 같은 산화제를 공정 가스에 가하는 것은 하드 마스크의 표면에 산화물이 형성되도록 하여 하드 마스크가 보다 적게 침식되도록 하고 임계치수의 성장을 최소화한다. 이러한 금속의 산화는 보다 적은 스퍼터링을 낳고, 이는 하드 마스크 그 자체가 보다 얇아 질 수 있음을 의미한다. 반응성 금속들의 질화물, 탄화물, 및/또는 붕화물, 및/또는 그것들의 어떠한 조합물에도 이와 유사한 이점들이 있다.
따라서, 산화물, 질화물, 불화물, 붕화물 및/또는 탄화물의 스킨을 형성하는 반응성 금속들은 본 발명의 방법에 유리하다는 것을 알 수 있다. 나아가, 웨이퍼의 표면에서의 온도를 높이는 것, 바람직하게는 80℃ 내지 300℃ 범위에서 온도를 높이는 것은, 하드 마스크의 침식 속도를 완화시키는 산화의 속도를 증가시킨다. 또 다시, 반응성 금속들의 산화물, 질화물, 불화물, 탄화물, 및/또는 붕화물, 및/또는 그것들의 조합물들에도 유사한 결과가 관찰된다.
그러므로, 위로 부터, 반응성 금속으로부터 또는 반응성 금속의 적당한 산화물, 질화물, 불화물, 탄화물, 붕화물, 또는 그것들의 어떤 조합물로부터 선택되며, 바람직하게는 낮은 스퍼터 수율을 갖는 물질은 본 발명의 하드 마스크를 위한 적당한 물질이다. 그러한 방법은 서브미크론(submicron) 피처에 대한, 특히 0.5μ미만의 피치를 갖는 피처에 대한 임계치수 성장을 제어하는데 특히 중요하다.
나아가, 위의 바람직한 하드 마스크를 위해서는 낮은 스퍼터 수율 및 공정 가스들과의 낮은 화학적 반응성이 고려사항이라는 것이 이해되어야 한다. 예를 들면, 표 3으로부터 보면, 0.58의 스퍼터 수율을 갖는 티타늄이 0.96의 스퍼터 수율을 갖는 산화티타늄 보다 적당한 하드 마스크라고 생각될 수 있다. 그러나, 염소를 에칭 가스로 하는 경우에는, 티타늄이 산화티타늄 보다 반응성이 크고 따라서, 산화티타늄이 비록 높은 스퍼터 수율을 갖지만 보다 우수한 임계치수 성장 억제를 제공할 수 있는 것이다.
위에서 기술한 바와 같이, 본 발명의 방법은 서브미크론 치수 제품들에 대한 피처를 만들기 위하여 임계치수 성장을 억제하면서 에칭 또는 기타의 반도체 공정 단계들을 수행하는데 유용하다.
본 발명의 다른 특징들과, 측면들과 목적들은 도면과 청구범위를 살펴보는 것에 의해 얻어 질 수 있다.
클레임된 발명의 요지와 범위의 범위 내에서 본 발명의 다른 실시예들이 얻어 질 수 있슴이 이해되어야 한다.

Claims (41)

  1. 에칭될 층 위에 디포지트된, 반응성 금속으로 구성된 하드 마스크를 갖는 기판을 선택하는 단계와;
    상기 층을 리액터 내에서 공정처리하는 단계를 포함하여서 되는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  2. 제 1 항에 있어서, 상기 선택하는 단계는 티타늄, 알루미늄, 그리고 탄탈륨 중 하나로 구성된 하드 마스크를 갖는 기판을 선택하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  3. 제 1 항에 있어서, 에칭 단계 전 또는 에칭 단계 시에 상기 리액터 내에서 상기 하드 마스크를 산화 가스의 흐름에 노출시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  4. 제 1 항에 있어서, 에칭 단계 전 또는 에칭 단계 시에 상기 리액터 내에서 상기 하드 마스크를 산소, 질소, 불소, 붕소, 및 탄소 가스, 그리고 산소, 질소, 불소, 붕소, 및 탄소 가스의 임의의 조합 중 어느 하나로 구성되는 산화 흐름에 노출시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  5. 제 1 항에 있어서, 상기 선택하는 단계는 리액터 내로 들어가는 상기 하드 마스크를 덮는 리소그래픽 층을 갖는 기판을 선택하는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  6. 제 1 항에 있어서, 상기 선택하는 단계는 쉽게 산화될 수 있는 하드 마스크를 갖는 기판을 선택하는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  7. 제 1 항에 있어서, 상기 선택하는 단계는 낮은 스퍼터 수율을 갖는 금속으로 구성되는 하드 마스크를 갖는 기판을 선택하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  8. 제 1 항에 있어서, 하드 마스크의 표면을 산화시키고 그리하여 하드 마스크의 에칭속도를 완화시키기 위하여, 에칭 단계 전 또는 에칭 단계 시에 리액터 내에서 하드 마스크를 산화 가스의 흐름에 노출시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  9. 제 1 항에 있어서, 상기 선택하는 단계는 산화물, 질화물, 불화물, 붕화물 그리고 탄화물 중 하나 이상이 (1)그 위에 있거나 (2)그 위에 발달될 수 있는 하드 마스크를 선택하는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  10. 제 1 항에 있어서, 상기 하드 마스크의 산화 속도를 증가시켜 하드 마스크의 침식 속도를 완화시키기 위하여 상기 리액터에 에너지를 공급하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  11. 제 10 항에 있어서, 상기 에너지를 공급하는 단계는 리액터 내의 기판이 약 80℃ 내지 약 300℃로 가열되도록 하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  12. 제 1 항에 있어서, 상기 공정처리 단계 전 또는 공정처리 단계 시에 상기 하드 마스크를 산화시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  13. 에칭될 층 위에 디포지트된, 낮은 스퍼터 수율과 에칭 공정에서의 에칭제(etch chemistry)에 대한 낮은 반응성을 갖는 하드 마스크를 구비한 기판을 선택하는 단계와;
    상기 에칭제를 사용하여 상기 층을 리액터 내에서 공정처리하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  14. 제 13 항에 있어서, 상기 선택하는 단계는 상기 하드 마스크가 반응성 금속으로 만들어지는 기판을 선택하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  15. 제 13 항에 있어서, 상기 선택하는 단계는 티타늄, 알루미늄, 탄탈륨, 텅스텐, 코발트, 그리고 몰리브덴 중 하나 이상으로 구성된 하드 마스크를 갖는 기판을 선택하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  16. 제 13 항에 있어서, 상기 공정처리 단계 전 또는 공정처리 단계 시에 리액터 내에서 상기 하드 마스크를 산화 가스의 흐름에 노출시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  17. 제 13 항에 있어서, 산소, 질소, 불소, 붕소, 및 탄소 그리고 산소, 질소, 불소, 붕소 및 탄소의 임의의 조합 중 하나로 구성된 흐름에 상기 하드 마스크를 노출시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  18. 제 13 항에 있어서, 상기 선택하는 단계는 상기 하드 마스크를 덮는 리소그래픽 층을 갖는 기판을 선택하는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  19. 제 13 항에 있어서, 상기 선택하는 단계는 쉽게 산화될 수 있는 하드 마스크를 갖는 기판을 선택하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  20. 제 13 항에 있어서, 하드 마스크의 표면을 산화시키고 그리하여 하드 마스크의 에칭속도를 완화시키기 위하여, 에칭 단계 전 또는 에칭 단계 시에 리액터 내에서 하드 마스크를 산화 가스의 흐름에 노출시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  21. 제 13 항에 있어서, 상기 선택하는 단계는 (1)산화되었거나 (2)산화될 수 있는 하드 마스크를 위치시키는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  22. 제 13 항에 있어서, 상기 하드 마스크의 산화 속도를 증가시켜 하드 마스크의 침식 속도를 완화시키기 위하여 상기 리액터에 에너지를 공급하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  23. 제 22 항에 있어서, 상기 에너지를 공급하는 단계는 리액터 내의 기판이 약 80℃ 내지 약 300℃로 가열되도록 하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  24. 제 13 항에 있어서, 상기 공정처리 단계 전 또는 공정처리 단계 시에 상기 하드 마스크를 산화시키는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  25. 티타늄, 티타늄 화합물, 알루미늄, 알루미늄 화합물, 탄탈륨, 탄탈륨 화합물, 텅스텐, 텅스텐 화합물, 코발트, 코발트 화합물, 몰리브덴, 그리고 몰리브덴 화합물 중 하나 이상으로 구성되고, 리액터 내에서 에칭될 층 위에 있는 하드 마스크를 구비한 기판을 선택하는 단계와;
    상기 층을 리액터 내에서 공정처리하는 단계를 포함하는,
    웨이퍼 상에 위치된 피처의 임계치수 성장 억제 방법.
  26. 반응성 금속, 반응성 금속의 산화물, 반응성 금속의 질화물, 반응성 금속의 불화물, 반응성 금속의 붕화물, 반응성 금속의 탄화물 중 하나 이상으로 구성된 하드 마스크를 기판 상에 에칭 될 층 위에 디포지트하는 단계와;
    리액터 내에서 상기 층을 공정처리 하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  27. 제 26 항에 있어서, 상기 하드 마스크는 낮은 스퍼터 수율을 갖는 물질로부터 선택되는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  28. 낮은 스퍼터 수율과 에칭 공정에서의 에칭제에 대한 낮은 반응성 중 하나 이상을 갖는 하드 마스크를 기판 상에 에칭될 층 위에 디포지트하는 단계와;
    리액터 내에서 상기 에칭제를 사용하여 상기 층을 공정처리하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  29. 티타늄, 티타늄 화합물, 알루미늄, 알루미늄 화합물, 탄탈륨, 탄탈륨 화합물, 텅스텐, 텅스텐 화합물, 코발트, 코발트 화합물, 몰리브덴, 그리고 몰리브덴 화합물 중 하나 이상으로 구성된 하드 마스크를 기판 상에 에칭될 층 위에 디포지트하는 단계와;
    리액터 내에서 상기 층을 공정처리하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  30. 반응성 금속, 반응성 금속의 산화물, 반응성 금속의 질화물, 반응성 금속의 불화물, 반응성 금속의 붕화물, 반응성 금속의 탄화물, 그리고 반응성 금속의 산화물, 불화물, 질화물, 탄화물, 및 붕화물의 임의의 조합으로 된 화합물 중의 하나로 구성되어 에칭될 층 위에 디포지트된 하드 마스크를 구비한 기판을 선택하는 단계와;
    리액터 내에서 상기 층을 공정처리하는 단계를 포함하는,
    웨이퍼 상에 위치된 피처의 임계치수 성장 억제 방법.
  31. 제 30 항에 있어서, 상기 선택하는 단계는 티타늄, 티타늄 화합물, 알루미늄, 알루미늄 화합물, 탄탈륨, 탄탈륨 화합물, 텅스텐, 텅스텐 화합물, 코발트, 코발트 화합물, 몰리브덴, 그리고 몰리브덴 화합물 중 하나로 구성된 하드 마스크를 갖는 기판을 선택하는 것을 포함하는,
    웨이퍼 상에 위치된 피처의 임계치수 성장 억제 방법.
  32. 제 30 항에 있어서, 반응성 금속으로 구성되는 하드 마스크를 선택하는 단계와;
    에칭 단계 전 또는 에칭 단계 시에, 리액터 내에서, 상기 하드 마스크를 산소, 질소, 불소, 붕소, 탄소, 그리고 산소의 이온 또는 라디칼, 질소의 이온 또는 라디칼, 불소의 이온 또는 라디칼, 붕소의 이온 또는 라디칼, 탄소의 이온 또는 라디칼 중 하나 이상으로 구성되는 흐름에 노출시키는 단계를 포함하는,
    웨이퍼 상에 위치된 피처의 임계치수 성장 억제 방법.
  33. 제 30 항에 있어서, 상기 선택하는 단계는 낮은 스퍼터링 수율을 갖는 금속으로 구성된 하드 마스크를 구비한 기판을 선택하는 단계를 포함하는,
    웨이퍼 상에 위치된 피처의 임계치수 성장 억제 방법.
  34. 제 30 항에 있어서, 상기 하드 마스크의 산화 속도를 증가시켜 하드 마스크의 침식 속도를 완화시키기 위하여 상기 리액터에 에너지를 공급하는 단계를 포함하는,
    웨이퍼 상에 위치된 피처의 임계치수 성장 억제 방법.
  35. 제 13 항에 있어서, 상기 선택하는 단계는 반응성 금속, 반응성 금속의 산화물, 반응성 금속의 질화물, 반응성 금속의 불화물, 반응성 금속의 탄화물, 반응성 금속의 붕화물 또는 반응성 금속의 어떤 조합 중에서 하나 이상으로 구성되는 하드 마스크를 구비한 기판을 선택하는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  36. 제 1 항에 있어서, 에칭된 기판을 반도체 칩, 마그네틱 헤드, 평판 디스플레이 중 하나를 만드는데 사용하는 단계를 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  37. 제 1 항에 있어서, 상기 선택하는 단계는 반응성 금속과 반응성 금속의 화합물 중 하나 이상으로 구성되는 하드 마스크를 포함하고;
    상기 선택하는 단계는 티타늄, 알루미늄, 탄탈륨, 텅스텐, 코발트, 몰리브덴, 구리, 니켈, 철, 및 티타늄, 알루미늄, 탄탈륨, 텅스텐, 코발트, 몰리브덴, 구리, 니켈, 철 중 하나 이상의 화합물 중의 하나 이상으로 구성된 하드 마스크를 선택하는 단계를 추가적으로 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  38. 제 1 항에 있어서, 상기 선택하는 단계는 반응성 금속과 반응성 금속의 화합물 중 하나 이상으로 구성되는 하드 마스크를 포함하고, 상기 화합물은 반응성 금속의 산화물, 질화물, 불화물, 붕화물, 탄화물, 그리고 반응성 금속의 산화물, 질화물, 불화물, 붕화물, 탄화물의 임의의 조합 중 하나 이상으로 구성되는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  39. 제 1 항에 있어서, 상기 선택하는 단계는 반응성 금속과 반응석 금속의 화합물 중 하나 이상으로 구성되는 하드 마스크를 포함하고, 상기 화합물은 반응성 금속을 산소, 질소, 불소, 붕소, 탄소 그리고 상기 가스들의 임의의 조합 중 하나 이상의 것의 이온 또는 라디칼에 노출시켜 형성되는 임의의 화합물로 구성되는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  40. 제 1 항에 있어서, 상기 선택하는 단계는 반응성 금속과 반응성 금속의 산화물 중 하나 이상으로 구성되는 하드 마스크를 포함하고;
    상기 선택하는 단계는 티타늄, 알루미늄, 탄탈륨, 텅스텐, 코발트, 몰리브덴, 구리, 철, 니켈, 그리고 티타늄, 알루미늄, 탄탈륨, 텅스텐, 코발트, 몰리브덴, 구리, 철, 및 니켈 중 하나의 화합물 중에서 하나로 구성되는 하드 마스크를 선택하는 것을 포함하는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
  41. 제 38 항에 있어서, 상기 공정처리하는 단계는 대기압 미만, 대기압, 그리고 대기압 초과 중 하나에서 이루어지는,
    기판 상에 위치된 피처의 임계치수 성장 억제 방법.
KR10-2000-7007953A 1998-01-20 1999-01-05 하드 마스크 사용을 통한 임계치수 성장 억제방법 Expired - Lifetime KR100538839B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/009,369 US6287975B1 (en) 1998-01-20 1998-01-20 Method for using a hard mask for critical dimension growth containment
US09/009,369 1998-01-20
PCT/US1999/000073 WO1999036947A1 (en) 1998-01-20 1999-01-05 Method for using a hard mask for critical dimension growth containment

Publications (2)

Publication Number Publication Date
KR20010040371A true KR20010040371A (ko) 2001-05-15
KR100538839B1 KR100538839B1 (ko) 2005-12-26

Family

ID=21737233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7007953A Expired - Lifetime KR100538839B1 (ko) 1998-01-20 1999-01-05 하드 마스크 사용을 통한 임계치수 성장 억제방법

Country Status (7)

Country Link
US (1) US6287975B1 (ko)
EP (1) EP1074040A4 (ko)
JP (2) JP2002510142A (ko)
KR (1) KR100538839B1 (ko)
CN (1) CN1148785C (ko)
CA (1) CA2319188A1 (ko)
WO (1) WO1999036947A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
JP3433721B2 (ja) * 2000-03-28 2003-08-04 ティーディーケイ株式会社 ドライエッチング方法及び微細加工方法
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6964929B1 (en) 2002-05-02 2005-11-15 Cypress Semiconductor Corporation Method of forming a narrow gate, and product produced thereby
KR100596893B1 (ko) * 2004-06-02 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JPWO2009096328A1 (ja) 2008-01-29 2011-05-26 株式会社アルバック 磁気デバイスの製造方法
US8772133B2 (en) * 2012-06-11 2014-07-08 Infineon Technologies Ag Utilization of a metallization scheme as an etching mask
KR101674989B1 (ko) 2013-05-21 2016-11-22 제일모직 주식회사 레지스트 하층막용 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스
US9564326B2 (en) 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction
US9754793B2 (en) 2015-06-12 2017-09-05 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP6489951B2 (ja) 2015-06-12 2019-03-27 東芝メモリ株式会社 半導体装置の製造方法
KR102435855B1 (ko) * 2015-08-06 2022-08-25 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20170134234A (ko) * 2016-05-27 2017-12-06 주식회사 테스 탄화금속 박막의 증착 방법
JP2018098287A (ja) 2016-12-09 2018-06-21 東芝メモリ株式会社 半導体装置の製造方法
JP2019057560A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 磁気抵抗効果素子および磁気抵抗効果素子の製造方法
US11527414B2 (en) * 2020-08-18 2022-12-13 Applied Materials, Inc. Methods for etching structures with oxygen pulsing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516914A (en) * 1968-02-26 1970-06-23 United Aircraft Corp Aluminum masking of active components during tantalum/nitride sputtering
US3975252A (en) * 1975-03-14 1976-08-17 Bell Telephone Laboratories, Incorporated High-resolution sputter etching
DE3102647A1 (de) * 1981-01-27 1982-08-19 Siemens AG, 1000 Berlin und 8000 München Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen
US4634395A (en) * 1984-03-22 1987-01-06 Donald Burchett Inflatable elastomeric balloons having increased buoyant lifetimes
US4628588A (en) * 1984-06-25 1986-12-16 Texas Instruments Incorporated Molybdenum-metal mask for definition and etch of oxide-encapsulated metal gate
US4745089A (en) * 1987-06-11 1988-05-17 General Electric Company Self-aligned barrier metal and oxidation mask method
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
JPH0963988A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JP3108374B2 (ja) * 1996-01-26 2000-11-13 松下電子工業株式会社 半導体装置の製造方法
JPH09270495A (ja) * 1996-04-01 1997-10-14 Ricoh Co Ltd 容量素子およびその製造方法
JPH11145112A (ja) * 1997-11-07 1999-05-28 Nec Corp パターニング方法
KR100252889B1 (ko) * 1997-11-14 2000-04-15 김영환 백금식각방법
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer

Also Published As

Publication number Publication date
EP1074040A4 (en) 2009-05-06
CN1291346A (zh) 2001-04-11
CA2319188A1 (en) 1999-07-22
KR100538839B1 (ko) 2005-12-26
JP2002510142A (ja) 2002-04-02
JP2009278142A (ja) 2009-11-26
US6287975B1 (en) 2001-09-11
WO1999036947A1 (en) 1999-07-22
EP1074040A1 (en) 2001-02-07
CN1148785C (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
KR100538839B1 (ko) 하드 마스크 사용을 통한 임계치수 성장 억제방법
US4256534A (en) Device fabrication by plasma etching
KR100738850B1 (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR940000913B1 (ko) 플라즈마 에칭에 관한 원상태 포토레지스트의 캡핑방법
EP0824269A2 (en) Method for etching an Al metallization by a C12/HC1 based plasma
GB2137143A (en) Plasma reactive ion etching of aluminum and aluminum alloys
JPH0336300B2 (ko)
US6492280B1 (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6951820B2 (en) Method for using a hard mask for critical dimension growth containment
JP2000208488A (ja) エッチング方法
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
US20060273072A1 (en) Tungsten silicide etch process with reduced etch rate micro-loading
US6127277A (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
US4407850A (en) Profile control photoresist
TW200401946A (en) Process for etching photomasks
US11322364B2 (en) Method of patterning a metal film with improved sidewall roughness
KR20010080994A (ko) 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
KR0165416B1 (ko) 다층금속 식각방법
JP7498370B2 (ja) プラズマ処理方法
JPH09306877A (ja) Ｃｕ又はＡｌＣｕ合金膜のパターニング方法及び反応性イオンエッチング装置
WO2025115105A1 (ja) プラズマ処理方法
JPH04213822A (ja) 配線形成方法
Horn et al. Comparison of etching tools for resist pattern transfer

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000720

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040105

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20081014

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091016

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130103

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130103

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131209

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20141210

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20151216

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20161205

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20171130

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20171130

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20181128

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20181128

Start annual number: 14

End annual number: 14

PC1801 Expiration of term