[go: up one dir, main page]

KR20230021177A - 일렉트로닉스 테스터 - Google Patents

일렉트로닉스 테스터 Download PDF

Info

Publication number
KR20230021177A
KR20230021177A KR1020237003482A KR20237003482A KR20230021177A KR 20230021177 A KR20230021177 A KR 20230021177A KR 1020237003482 A KR1020237003482 A KR 1020237003482A KR 20237003482 A KR20237003482 A KR 20237003482A KR 20230021177 A KR20230021177 A KR 20230021177A
Authority
KR
South Korea
Prior art keywords
socket
post
electronic device
chuck
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020237003482A
Other languages
English (en)
Other versions
KR102712882B1 (ko
Inventor
조반 조바노비치
케네스 더블유 데보
스티븐 씨 스텝스
스코트 이 린지
Original Assignee
에어 테스트 시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 테스트 시스템즈 filed Critical 에어 테스트 시스템즈
Priority to KR1020247032421A priority Critical patent/KR20240146697A/ko
Publication of KR20230021177A publication Critical patent/KR20230021177A/ko
Application granted granted Critical
Publication of KR102712882B1 publication Critical patent/KR102712882B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1401—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means
    • H05K7/1402—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1401—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means
    • H05K7/1411—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting box-type drawers
    • H05K7/1412—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting box-type drawers hold down mechanisms, e.g. avionic racks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1417—Mounting supporting structure in casing or on frame or rack having securing means for mounting boards, plates or wiring boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

테스터 장치가 설명된다. 삽입 및 제거 장치, 열 포스트들, 독립적인 짐벌링, 광 검출기의 포함, 열 제어 방법들의 조합, 소켓 리드 내의 검출 회로, 스탠드-오프들을 가진 관통 포스트들, 및 전압 리타겟팅을 포함하는, 다양한 컴포넌트들이 테스터 장치의 기능성에 기여한다.

Description

일렉트로닉스 테스터{ELECTRONICS TESTER}
관련 출원들에 대한 상호-참조
본 출원은 2017년 3월 3일자로 출원된 미국 가특허출원 제62/466,462호 및 2017년 6월 28일자로 출원된 미국 가특허출원 제62/526,089호로부터 우선권을 주장하고, 이들은 이로써 전부 본 출원에 참조로 통합된다.
본 발명은 마이크로전자 회로들을 테스팅하기 위해 사용되는 테스터 장치에 관한 것이다.
마이크로전자 회로들은 보통 반도체 웨이퍼들 내에 및 그 위에 제작된다. 이러한 웨이퍼는 후속하여 개개의 다이들로 "싱귤레이팅 (singulating)" 또는 "다이싱 (dicing)" 된다. 이러한 다이는 통상적으로, 강성을 제공할 목적으로 및 다이의 집적 또는 마이크로전자 회로와의 전자 통신을 위해 지지 기판에 장착된다. 최종 패키징은 다이의 캡슐화를 포함할 수도 있고 결과의 패키지가 그 후 고객에게 수송될 수 있다.
다이 또는 패키지는 고객에게 수송되기 전에 테스팅되는 것이 요구된다. 이상적으로, 다이는 초기 단계 제조 동안 발생하는 결함들을 식별할 목적으로 초기 단계에서 테스팅되어야 한다. 웨이퍼 레벨 테스팅은, 핸들러 및 콘택터에 콘택들을 제공하고 그 후 핸들러를 사용하여 웨이퍼를 이동시켜 웨이퍼 상의 콘택들이 콘택터 상의 콘택들과 접촉하게 함으로써 달성될 수도 있다. 전력 및 전자 신호들은 그 후 콘택터를 통해 웨이퍼에 형성된 마이크로전자 회로들로 및 그들로부터 제공될 수 있다.
다양한 실시형태들에 따르면, 웨이퍼는 실리콘 기판 또는 인쇄 회로 보드와 같은 기판 및 기판 내에 제작되거나 또는 기판에 장착된 하나 이상의 디바이스들을 포함한다.
대안적으로, 웨이퍼는 전기 인터페이스 및 열 척 (thermal chuck) 을 갖는 휴대용 카트리지 내에 위치될 수 있다. 전력 및 신호들은 웨이퍼의 온도가 열 척을 가열 또는 냉각함으로써 열적으로 제어되는 동안 전기 인터페이스를 통해 웨이퍼로 및 그로부터 제공될 수 있다.
웨이퍼가 싱귤레이팅된 후, 다시 개개의 다이들을 테스팅하도록 요구될 수도 있고, 다이가 지지 기판에 장착된 후 다시 그 다이를 테스팅하도록 요구될 수도 있다.
본 발명은 테스팅 장치를 제공하고, 그 테스팅 장치는, 프레임, 프레임 상의 슬롯 어셈블리, 슬롯 어셈블리 상의 슬롯 어셈블리 인터페이스, 복수의 마이크로전자 디바이스들을 유지하는 카트리지를 배치하기 위한 유지 구조, 카트리지를 슬롯 어셈블리 안으로 제 1 위치로부터 제 2 위치로 수평으로 이동시키도록 동작가능한 수평 운반 장치, 슬롯 어셈블리 인터페이스를 카트리지 상의 카트리지 인터페이스와 맞물리게 하기 위해 카트리지 및 슬롯 어셈블리를 서로에 대해 제 1 수직 방향으로 이동시키도록 동작가능한 수직 운반 장치 및 적어도 전력을 각각의 마이크로전자 디바이스에 제공하고 마이크로전자 디바이스의 성능을 측정하기 위해 제 1 슬롯 어셈블리 인터페이스 및 카트리지 인터페이스를 통해 연결된 테스터로서, 수직 운반 장치는 슬롯 어셈블리 인터페이스를 카트리지 인터페이스로부터 맞물림해제하게 하기 위해 카트리지 및 슬롯 어셈블리를 서로에 대해 제 1 수직 방향에 반대인 제 2 수직 방향으로 이동시키도록 동작가능하고, 수평 운반 장치는 카트리지를 슬롯 어셈블리 밖으로 제 2 위치로부터 제 1 위치로 수평으로 이동시키도록 동작가능한, 상기 테스터를 포함한다.
본 발명은 또한 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 적어도 부분적으로 프레임 상의 슬롯 어셈블리 밖의 제 1 위치에 복수의 마이크로전자 디바이스들을 유지하는 카트리지를 유지하는 단계, 카트리지를 슬롯 어셈블리 안으로 제 1 위치로부터 제 2 위치로 수평으로 이동시키는 단계, 슬롯 어셈블리 상의 슬롯 어셈블리 인터페이스를 카트리지 상의 카트리지 인터페이스와 맞물리게 하기 위해 카트리지 및 슬롯 어셈블리를 서로에 대해 제 1 수직 방향으로 이동시키는 단계, 적어도 전력을 각각의 마이크로전자 디바이스에 제공하고 마이크로전자 디바이스의 성능을 측정하는 것에 의해 제 1 슬롯 어셈블리 인터페이스 및 카트리지 인터페이스를 통해 마이크로전자 디바이스들을 테스팅하는 단계, 슬롯 어셈블리 인터페이스를 카트리지 인터페이스로부터 맞물림해제하게 하기 위해 카트리지 및 슬롯 어셈블리를 서로에 대해 제 1 수직 방향에 반대인 제 2 수직 방향으로 이동시키는 단계 및 카트리지를 슬롯 어셈블리 밖으로 제 2 위치로부터 제 1 위치로 수평으로 이동시키는 단계를 포함한다.
본 발명은 카트리지를 더 제공하고, 그 카트리지는, 절연 재료로 제조되고 상부 측 및 하부 측을 갖는 소켓으로서, 상부 측은 제 1 전자 디바이스를 릴리즈가능하게 유지하기 위한 제 1 형성물 (formation) 을 갖고, 소켓은 소켓을 통해 하부 측으로부터 상부 측까지 형성된 제 1 소켓 열 개구를 갖는, 상기 소켓, 제 1 디바이스를 전기 테스터에 연결하기 위해 소켓에 연결된 인터페이스, 열 전도성 재료의 척 및 척에 부착된 제 1 열 포스트로서, 제 1 열 포스트는 제 1 소켓 열 개구 안으로 삽입되고, 제 1 열 포스트의 단부는 제 1 디바이스에 열적으로 연결되어, 열이 척과 제 1 전자 디바이스 사이의 절연 재료의 소켓이 아니라 주로 제 1 열 포스트를 통해 트랜스퍼하는, 상기 제 1 열 포스트를 포함한다.
본 발명은 또한 테스트 피스를 제공하고, 그 테스트 피스는, 절연 재료로 제조되고 상부 측 및 하부 측을 갖는 소켓으로서, 상부 측은 제 1 전자 디바이스를 릴리즈가능하게 유지하기 위한 제 1 형성물을 갖고, 소켓은 소켓을 통해 하부 측으로부터 상부 측까지 형성된 제 1 소켓 열 개구를 갖고, 제 1 열 전도성 포스트는 하부 측으로부터 제 1 소켓 열 개구 안으로 삽입가능한, 상기 소켓, 소켓에 유지되고 제 1 디바이스를 회로 보드에 연결하는 핀들의 제 1 세트로서, 핀들의 제 1 세트는 탄력적으로 내리누를 수 있는, 상기 핀들의 제 1 세트 및 제 1 전자 디바이스를 제 1 열 포스트의 단부와 접촉시키기 위해 핀들의 제 1 세트를 내리누르도록 소켓에 대해 이동가능한 리드를 포함한다.
본 발명은 테스트 피스를 더 제공하고, 그 테스트 피스는, 열 전도성 재료의 척 및 척에 부착된 제 1 열 포스트로서, 제 1 열 포스트는, 제 1 열 포스트의 단부가 제 1 디바이스에 열적으로 연결된 상태로 제 1 소켓 열 개구 안으로 삽입가능하여, 열이 척과 제 1 전자 디바이스 사이의 절연 재료의 소켓이 아니라 주로 제 1 열 포스트를 통해 트랜스퍼하는, 상기 제 1 열 포스트를 포함한다.
본 발명은 또한 하나 이상의 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 절연 재료로 제조된 소켓의 상부 측의 제 1 형성물에 제 1 디바이스를 릴리즈가능하게 유지하는 단계, 제 1 디바이스를 소켓에 연결된 인터페이스를 통해 전기 테스터에 연결하는 단계, 소켓을 통해 하부 측으로부터 상부 측까지 형성된 제 1 소켓 열 개구 안으로 열 전도성 재료의 척에 부착된 제 1 열 포스트를 삽입하는 단계로서, 제 1 열 포스트의 단부는 제 1 디바이스에 열적으로 연결되는, 상기 제 1 열 포스트를 삽입하는 단계 및 척과 제 1 전자 디바이스 사이에 열을 트랜스퍼하는 단계로서, 열은 절연 재료의 소켓이 아니라 주로 제 1 열 포스트를 통해 트랜스퍼하는, 상기 열을 트랜스퍼하는 단계를 포함한다.
본 발명은 카트리지를 더 제공하고, 그 카트리지는, 상부 측 및 하부 측, 제 1 전자 디바이스를 유지하기 위한 상부 측 상의 제 1 형성물, 및 제 2 전자 디바이스를 유지하기 위한 상부 측 상의 제 2 형성물을 갖는 절연 재료의 소켓, 리드, 리드에 회전가능하게 장착된 제 1 푸셔 플레이트, 리드에 회전가능하게 장착된 제 2 푸셔 플레이트로서, 리드는 소켓 위에 위치가능하고 소켓을 향하여 이동가능하고, 제 1 푸셔 플레이트의 회전가능한 장착은 제 1 전자 디바이스가 리드에 대해 제 1 푸셔 플레이트를 회전하게 하고 제 2 푸셔 플레이트의 회전가능한 장착은 제 2 전자 디바이스가 리드에 대해 제 1 푸셔 플레이트와는 독립적으로 제 2 푸셔 플레이트를 회전하게 하는, 상기 제 2 푸셔 플레이트, 제 1 전자 디바이스에 연결하기 위해 소켓에 유지된 콘택들의 제 1 세트, 콘택들의 제 1 세트에 연결된 단자들의 제 1 세트, 제 2 전자 디바이스에 연결하기 위해 소켓에 유지된 콘택들의 제 2 세트 및 콘택들의 제 2 세트에 연결된 단자들의 제 2 세트를 포함한다.
본 발명은 또한 하나 이상의 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 절연 재료의 소켓의 상부 측 상의 제 1 형성물에 제 1 전자 디바이스를 릴리즈가능하게 유지하는 단계, 소켓의 상부 측 상의 제 2 형성물에 제 2 전자 디바이스를 릴리즈가능하게 유지하는 단계, 소켓 위에 리드를 위치시키는 단계로서, 리드는 리드에 회전가능하게 장착된 제 1 푸셔 플레이트 및 리드에 회전가능하게 장착된 제 2 푸셔 플레이트를 갖는, 상기 리드를 위치시키는 단계, 소켓을 향하여 리드를 이동시키는 단계로서, 제 1 푸셔 플레이트의 회전가능한 장착은 제 1 전자 디바이스가 리드에 대해 제 1 푸셔 플레이트를 회전하게 하고 제 2 푸셔 플레이트의 회전가능한 장착은 제 2 전자 디바이스가 리드에 대해 제 1 푸셔 플레이트와는 독립적으로 제 2 푸셔 플레이트를 회전하게 하는, 상기 리드를 이동시키는 단계, 및 제 1 및 제 2 전자 디바이스들을 소켓에 연결된 인터페이스를 통해 전기 테스터에 연결하는 단계를 포함한다.
본 발명은 카트리지를 더 제공하고, 그 카트리지는, 입력 콘택 및 광 이미터를 갖는 전자 디바이스를 제거가능하게 유지하기 위한 형성물을 갖는 전자 디바이스 홀더, 전자 디바이스 홀더 상의 입력 콘택을 통해 전자 디바이스 상의 입력 콘택에 입력 전력을 제공하기 위해 전자 디바이스 상의 입력 콘택에 연결하기 위한 전자 디바이스 홀더 상의 입력 콘택으로서, 입력 전력은 광 이미터가 광을 송신하게 하는, 상기 전자 디바이스 홀더 상의 입력 콘택, 전자 디바이스 홀더에 장착되고 광을 검출하고 광의 크기에 응답하여 출력 전력을 생성하도록 포지셔닝된 광 검출기 및 출력 전력을 측정하기 위해 광 검출기에 연결된 출력 콘택을 포함한다.
본 발명은 또한 하나 이상의 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 입력 콘택 및 광 이미터를 갖는 전자 디바이스를 디바이스 홀더 안으로 삽입하는 단계, 전자 디바이스 홀더 상의 입력 콘택을 전자 디바이스 상의 입력 콘택에 연결하는 단계, 전자 디바이스 홀더 상의 입력 콘택을 통해 전자 디바이스 상의 입력 콘택에 입력 전력을 제공하는 단계로서, 입력 전력은 광 이미터가 광을 송신하게 하는, 상기 입력 전력을 제공하는 단계, 광을 검출하는 단계, 검출되는 광을 출력 전력으로 변환하는 단계, 출력 콘택을 통해 출력 전력을 측정하는 단계 및 전자 디바이스 홀더로부터 전자 디바이스를 제거하는 단계를 포함한다.
본 발명은 테스팅 장치를 더 제공하고, 그 테스팅 장치는, 입력 단자 및 광 이미터를 갖는 전자 디바이스를 제거가능하게 유지하기 위한 형성물을 갖는 소켓, 소켓 상의 입력 콘택을 통해 전자 디바이스 상의 입력 단자에 입력 전력을 제공하기 위해 전자 디바이스 상의 입력 단자에 연결하기 위한 소켓 상의 입력 콘택으로서, 입력 전력은 광 이미터가 광을 송신하게 하는, 상기 소켓 상의 입력 콘택, 소켓의 제 1 측 상의 온도 변경 디바이스로서, 그 온도 변경 디바이스는, 동작될 때, 전자 디바이스의 온도를 변경하기 위해 온도 변경 디바이스와 전자 디바이스 사이의 온도차 및 온도 변경 디바이스와 전자 디바이스 사이의 열의 트랜스퍼를 야기하도록 온도를 변화시키는, 상기 온도 변경 디바이스, 온도 변경 디바이스 반대의 소켓의 측 상의 열 싱크로서, 그 열 싱크는 광을 흡수하기 위한 표면을 갖고, 광의 흡수는 열 싱크에서 열을 생성하는, 상기 열 싱크 및 열 싱크로부터의 열을 제거하기 위해 열 싱크에 열적으로 연결된 방열 디바이스를 포함한다.
본 발명은 또한 하나 이상의 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 입력 콘택 및 광 이미터를 갖는 전자 디바이스를 소켓 안으로 삽입하는 단계, 소켓 상의 입력 콘택을 전자 디바이스 상의 입력 단자에 연결하는 단계, 소켓 상의 입력 콘택을 통해 전자 디바이스 상의 입력 단자에 입력 전력을 제공하는 단계로서, 입력 전력은 광 이미터가 광을 송신하게 하는, 상기 입력 전력을 제공하는 단계, 전자 디바이스의 온도를 변경하기 위해 온도 변경 디바이스와 전자 디바이스 사이의 온도차 및 온도 변경 디바이스와 전자 디바이스 사이의 열의 트랜스퍼를 야기하도록 소켓의 제 1 측 상의 온도 변경 디바이스의 온도를 변화시키는 단계, 온도 변경 디바이스 반대의 소켓의 측 상의 열 싱크의 표면으로 광을 흡수하는 단계로서, 광의 흡수는 열 싱크에서 열을 생성하는, 상기 광을 흡수하는 단계, 열 싱크에 열적으로 연결된 방열 디바이스로 열 싱크로부터의 열을 제거하는 단계; 및 소켓으로부터 전자 디바이스를 제거하는 단계를 포함한다.
본 발명은 카트리지를 더 제공하고, 그 카트리지는, 상부 측 및 하부 측 및 전자 디바이스를 유지하기 위한 상부 측 상의 형성물을 갖는 절연 재료의 소켓, 전자 디바이스에 연결하기 위해 소켓에 유지된 콘택들의 세트, 소켓에 의해 유지된 콘택들의 세트에 연결된 단자들의 세트, 회로 보드로서, 콘택들의 세트에 연결된 단자들의 세트는 회로 보드 상의 콘택들의 세트에 연결되는, 상기 회로 보드, 리드, 리드에 장착된 검출기로서, 리드는, 전력이 소켓에 의해 유지된 단자들의 세트의 적어도 하나를 통해 전자 디바이스에 공급될 때 및 공급되기 때문에 검출기가 전자 디바이스의 피처를 검출하기 위한 위치에 위치된 상태로 소켓 위에 포지셔닝되도록 이동가능한, 상기 검출기 및 검출기를 회로 보드 상의 인터페이스에 연결하는 측정 채널을 포함한다.
본 발명은 또한 하나 이상의 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 상부 측 및 하부 측 및 전자 디바이스를 유지하기 위한 상부 측 상의 형성물을 갖는 절연 재료의 소켓에 전자 디바이스를 릴리즈가능하게 유지하는 단계, 소켓에 유지된 콘택들의 세트를 전자 디바이스에 연결하는 단계, 콘택들의 세트에 연결된 단자들의 세트를 회로 보드 상의 콘택들의 세트에 연결하는 단계, 소켓 위로 검출기가 장착되어 있는 리드를 이동시키는 단계, 검출기를 측정 채널을 통해 회로 보드 상의 인터페이스에 연결하는 단계, 소켓에 의해 유지된 콘택들의 적어도 하나를 통해 전자 디바이스에 전력을 공급하는 단계, 전력이 소켓에 의해 유지된 콘택들의 적어도 하나를 통해 전자 디바이스에 공급될 때 및 공급되기 때문에 전자 디바이스의 피처를 검출하는 단계 및 인터페이스를 통해 피처를 측정하는 단계를 포함한다.
본 발명은 카트리지를 더 제공하고, 그 카트리지는, 포스트 개구가 관통하고 있는 지지 보드, 콘택을 갖는 회로 보드를 적어도 포함하는, 지지 보드의 제 1 측 상의 백킹 구조, 지지 보드의 제 1 측 반대의 지지 보드의 제 2 측 상에 포지셔닝된 전자 디바이스 상의 단자와 접촉시키기 위한 콘택, 지지 보드에 의해 유지된 부분 및 회로 보드 상의 콘택에 연결된 단자를 갖는 컨덕터, 스프링, 지지 보드 반대의 전자 디바이스의 측 상의 힘 발생 디바이스로서, 힘 발생 디바이스 및 지지 보드는, 전자 디바이스를 지지 보드에 더 가깝게 이동시키고 스프링을 변형시키기 위해 서로에 대해 이동가능한, 상기 힘 발생 디바이스 및 포스트로서, 전자 디바이스의, 지지 보드에 더 가까운 이동을 막기 위해 지지 보드의 표면의 평면으로부터 이격된 평면에 표면을 가진 스탠드-오프, 적어도 부분적으로 포스트 개구를 통해 스탠드-오프로부터 연장되는 힘 트랜스퍼 부분, 및 힘 트랜스퍼 부분으로부터 연장되는 힘 딜리버리 부분으로서, 힘 딜리버리 부분은 백킹 구조에 의해 유지되는, 상기 힘 딜리버리 부분을 갖는, 상기 포스트를 포함한다.
본 발명은 또한 카트리지를 제공하고, 그 카트리지는, 지지 보드의 제 1 측 상에, 콘택을 갖는 회로 보드를 적어도 포함하는, 백킹 구조를 포지셔닝하는 것, 지지 보드의 제 1 측 반대의 지지 보드의 제 2 측 상에 포지셔닝된 전자 디바이스 상의 단자에 컨덕터의 콘택을 연결하는 것으로서, 컨덕터는 지지 보드에 의해 유지된 부분 및 회로 보드 상의 콘택에 연결된 단자를 갖는, 상기 콘택을 연결하는 것, 지지 보드 반대의 전자 디바이스의 측 상에 힘 발생 디바이스를 포지셔닝하는 것, 전자 디바이스를 지지 보드에 더 가깝게 이동시키고 스프링을 그의 스프링력에 대해 변형시키기 위해 힘 발생 디바이스 및 지지 보드를 서로에 대해 이동시키는 것, 지지 보드의 표면의 평면으로부터 이격된 평면에 표면을 가진 스탠드-오프를 갖는 포스트로 전자 디바이스의, 지지 보드에 더 가까운 이동을 막는 것, 포스트의 스탠드-오프로 전자 디바이스로부터의 힘을 받는 것, 적어도 부분적으로 지지 보드를 통해 형성된 포스트 개구를 통해 스탠드-오프로부터 연장되는 포스트의 힘 트랜스퍼 부분으로 스탠드-오프로부터의 힘을 적어도 부분적으로 개구를 통해 트랜스퍼하는 것, 힘 트랜스퍼 부분으로부터 연장되는 포스트의 힘 딜리버리 부분으로 힘을 받는 것으로서, 힘 딜리버리 부분은 백킹 구조에 의해 유지되는, 상기 딜리버리 부분으로 힘을 받는 것 및 그 힘을 백킹 구조로 딜리버리하는 것을 포함한다.
테스터 장치는, 전압 타겟팅 시스템, 적어도 제 1 및 제 2 클러스터들에 복수의 전자 디바이스들을 유지하기 위한 홀더, 병렬의 제 1 클러스터의 전자 디바이스들에 제 1 테스트 전압을 제공하기 위해 제 1 클러스터의 전자 디바이스들에 연결가능하고 병렬의 제 2 클러스터의 전자 디바이스들에 제 1 테스트 전압을 제공하기 위해 제 2 클러스터의 전자 디바이스들에 연결가능한 적어도 하나의 전압 소스, 적어도 하나의 전류 검출기로서, 그 적어도 하나의 전류 검출기는, 제 1 클러스터의 디바이스들로부터의 제 1 테스트 전류를 측정하기 위해 제 1 클러스터의 디바이스들에 연결가능한 것으로서, 전류 검출기에 의해 측정되는 제 1 클러스터의 디바이스들로부터의 제 1 테스트 전류는 병렬의 제 1 클러스터의 디바이스들의 총 전류인, 상기 제 1 클러스터의 디바이스들에 연결가능하고, 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류를 측정하기 위해 제 2 클러스터의 디바이스들에 연결가능한 것으로서, 제 2 클러스터의 디바이스들로부터 전류 검출기에 의해 측정되는 제 1 테스트 전류는 병렬의 제 2 클러스터의 디바이스들의 총 전류인, 상기 제 2 클러스터의 디바이스들에 연결가능하고, 전압 타겟팅 시스템은 측정되는 제 1 클러스터의 디바이스들로부터의 제 1 테스트 전류를 타겟 전류와 비교하는 것에 의해 제 1 비교를 수행하는, 상기 적어도 하나의 전류 검출기, 제 1 클러스터의 디바이스들로부터의 제 1 테스트 전류가 타겟 전류에 더 가까운 제 2 테스트 전류로 조정되도록 제 1 비교에 응답하여 제 1 테스트 전압을 제 1 클러스터에 대한 제 2 테스트 전압으로 조정하는 제 1 전압 조정기로서, 전압 타겟팅 시스템은 측정되는 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류를 타겟 전류와 비교하는 것에 의해 제 2 비교를 수행하는, 상기 제 1 전압 조정기, 및 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류가 타겟 전류에 더 가까운 제 2 테스트 전류에 더 가깝게 조정되도록 제 2 비교에 응답하여 제 1 테스트 전압을 제 2 클러스터에 대한 제 2 테스트 전압으로 조정하는 제 2 전압 조정기를 포함한다.
본 발명은 또한 복수의 전자 디바이스들을 테스팅하는 방법을 제공하고, 그 방법은, 적어도 제 1 및 제 2 클러스터들에 복수의 전자 디바이스들을 유지하는 단계, 적어도 하나의 전압 소스를, 병렬의 제 1 클러스터의 전자 디바이스들에 제 1 테스트 전압을 제공하기 위해 제 1 클러스터의 전자 디바이스들에 연결하고 병렬의 제 2 클러스터의 전자 디바이스들에 제 1 테스트 전압을 제공하기 위해 제 2 클러스터의 전자 디바이스들에 연결하는 단계, 적어도 하나의 전압 소스를 병렬의 제 2 클러스터의 전자 디바이스들에 제 1 테스트 전압을 제공하기 위해 제 2 클러스터의 전자 디바이스들에 연결하는 단계, 적어도 하나의 전류 검출기로, 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류를 측정하는 단계로서, 제 2 클러스터의 디바이스들로부터 전류 검출기에 의해 측정되는 제 1 테스트 전류는 병렬의 제 2 클러스터의 디바이스들의 총 전류인, 상기 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류를 측정하는 단계, 적어도 하나의 전류 검출기로, 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류를 측정하는 단계로서, 제 2 클러스터의 디바이스들로부터 전류 검출기에 의해 측정되는 제 1 테스트 전류는 병렬의 제 2 클러스터의 디바이스들의 총 전류인, 제 2 클러스터의 디바이스들로부터의 상기 제 1 테스트 전류를 측정하는 단계, 측정되는 제 1 클러스터의 디바이스들로부터의 제 1 테스트 전류를 타겟 전류와 비교하는 것에 의해 전압 타겟팅 시스템으로 제 1 비교를 수행하는 단계, 제 1 전압 조정기로, 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류가 타겟 전류에 더 가까운 제 2 테스트 전류로 조정되도록 제 1 비교에 응답하여 제 1 테스트 전압을 제 1 클러스터에 대한 제 2 테스트 전압으로 조정하는 단계, 측정되는 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류를 타겟 전류와 비교하는 것에 의해 전압 타겟팅 시스템으로 제 2 비교를 수행하는 단계 및 제 2 전압 조정기로, 제 2 클러스터의 디바이스들로부터의 제 1 테스트 전류가 타겟 전류에 더 가까운 제 2 테스트 전류에 더 가깝게 조정되도록 제 2 비교에 응답하여 제 1 테스트 전압을 제 2 클러스터에 대한 제 2 테스트 전압으로 조정하는 단계를 포함한다.
본 발명은 첨부 도면들을 참조하여 예들로서 추가 설명된다.
도 1 은 본 발명의 하나의 실시형태에 따른 슬롯 어셈블리들을 갖는 테스터 장치의 측단면도이다.
도 2 는 도 1 의 2-2 에 따른 테스터 장치의 측단면도이다.
도 3 는 도 1 의 3-3 에 따른 테스터 장치의 측단면도이다.
도 4 는 도 2 및 도 3 의 4-4 에 따른 테스터 장치의 측단면도이다.
도 5a, 5b 및 5c 는 프레임에 의해 정의된 오븐 안으로 또는 밖으로의 휴대용 카트리지들의 삽입 또는 제거를 예시하는 테스터 장치의 투시도들이다.
도 6 은 하나의 카트리지가 웨이퍼들의 전자 디바이스들을 테스팅하기 위해 삽입 및 사용될 수 있는 방법 및 다른 카트리지의 후속 삽입을 도시하는 타임 차트이다.
도 7 은 하나의 슬롯 어셈블리의 삽입 또는 제거를 예시하는 테스터 장치의 투시도이다.
도 8a 및 도 8b 는 도 1 내지 7 에 대하여 설명된 카트리지의 구성에서 스탠드-오프의 사용을 예시하는 측단면도들이다.
도 9a, 도 9b 및 도 10 은 오븐 안으로 및 밖으로의 휴대용 카트리지들의 삽입 및 제거를 위해 사용되는 장치를 예시하는 측면도들이다.
도 11 은 본 발명의 다른 실시형태에 따른 카트리지를 예시하는 투시도이다.
도 12 는 도 11 의 카트리지의 부분의 측단면도이다.
도 13 은 도 12 의 도면의 부분의 상세들을 예시하는 측단면도이다.
도 14a 및 도 14b 는 도 11 내지 도 13 의 구성에서 스탠드-오프의 사용을 예시하는 측단면도들이다.
도 15 는 개개의 전자 디바이스들에 대한 전압들을 제어하는데 사용되는 테스터 장치의 컴포넌트들을 예시한다.
도 16 은 도 15 의 컴포넌트들의 동작을 예시하는 플로우 차트이다.
도 17 은 도 16 의 프로세스를 따르는 전압 리타겟팅을 예시하는 그래프이다.
도 18 은 도 16 에서 수행되는 정적 필터링을 예시하기 위한 히스토그램들을 도시한다.
도 19 는 도 16 에서 수행되는 이상값 필터링을 예시하기 위한 히스토그램들을 도시한다.
도 20 은 도 16 에서 수행되는 샘플 사이즈 필터링을 예시하기 위한 다이어그램들을 도시한다.
첨부 도면들 중 도 1 은 본 발명의 실시형태에 따른 테스터 장치 (10) 를 예시하고, 그 테스터 장치 (10) 는, 테스터 (12), 프레임 (14), 전력 버스 (16), 제 1 및 제 2 슬롯 어셈블리들 (18A 및 18B), 테스터 케이블 (20), 전력 케이블 (22), 차가운 액체 공급 라인 (24A), 차가운 액체 회수 라인 (24B), 제어 액체 공급 라인 (24C), 제어 액체 회수 라인 (24D), 진공 라인 (24E), 제 1 및 제 2 카트리지들 (28A 및 28B), 및 제 1 및 제 2 웨이퍼들 (30A 및 30B) 을 포함한다.
슬롯 어셈블리 (18A) 는 슬롯 어셈블리 바디 (32), 열 척 (34), 온도 검출기 (36), 가열 저항기 (38) 형태의 온도 변경 디바이스, 제 1 슬롯 어셈블리 인터페이스 (40), 및 제어 인터페이스 (44), 전력 인터페이스 (46) 및 차가운 액체 공급 인터페이스 (48A), 차가운 액체 회수 인터페이스 (48B), 제어 액체 공급 인터페이스 (48C), 제어 액체 회수 인터페이스 (48D) 및 진공 인터페이스 (48E) 를 포함하는 복수의 제 2 슬롯 어셈블리 인터페이스들을 포함한다.
제 1 슬롯 어셈블리 인터페이스 (40) 는 슬롯 어셈블리 바디 (32) 내에 위치되고 슬롯 어셈블리 바디 (32) 에 장착된다. 제어 인터페이스 (44), 전력 인터페이스 (46) 및 인터페이스들 (48A 내지 48E) 형태의 제 2 인터페이스들은 슬롯 어셈블리 바디 (32) 의 좌측 벽에 장착된다.
슬롯 어셈블리 (18A) 는 프레임 (14) 안으로 왼쪽으로부터 오른쪽으로 삽입가능하고 프레임 (14) 으로부터 오른쪽으로 왼쪽으로 제거가능하다. 테스터 케이블 (20), 전력 케이블 (22) 및 라인들 (24A 내지 24E) 은 각각 제어 인터페이스 (44), 전력 인터페이스 (46) 및 인터페이스들 (48A 내지 48E) 에 수동으로 연결된다. 프레임 (14) 으로부터 슬롯 어셈블리 (18A) 를 제거하기 전에, 테스터 케이블 (20), 전력 케이블 (22) 및 라인들 (24A 내지 24E) 은 각각 제어 인터페이스 (44), 전력 인터페이스 (46) 및 인터페이스들 (48A 내지 48E) 로부터 먼저 수동으로 연결해제된다.
슬롯 어셈블리 (18A) 는 테스트 일렉트로닉스를 갖는 마더보드 (60), 테스트 일렉트로닉스를 갖는 복수의 채널 모듈 보드들 (62), 플렉서블 커넥터들 (64), 및 연결 보드 (66) 를 포함한다. 제어 인터페이스 (44) 및 전력 인터페이스 (46) 는 마더보드 (60) 에 연결되고 열 제어기 (50) 는 마더보드 (60) 에 장착된다. 채널 모듈 보드들 (62) 은 마더보드 (60) 에 전기적으로 연결된다. 플렉서블 커넥터들 (64) 은 채널 모듈 보드들 (62) 을 연결 보드 (66) 에 연결한다. 제어 기능성이 제어 인터페이스 (44) 를 마더보드 (60) 에 연결하는 전기 컨덕터들을 통해 제공된다. 전력은 전력 인터페이스 (46) 를 통해 마더보드 (60) 에 제공된다. 전력 및 제어 양자 모두는 마더보드 (60) 로부터 컨덕터들을 통해 채널 모듈 보드들 (62) 에 제공된다. 플렉서블 커넥터들 (64) 은 채널 모듈 보드들 (62) 을 연결 보드 (66) 에 연결하는 컨덕터들을 제공한다. 연결 보드 (66) 는 플렉서블 커넥터들 (64) 을 제 1 슬롯 어셈블리 인터페이스 (40) 에 연결하는 컨덕터를 포함한다. 이 제 1 슬롯 어셈블리 인터페이스 (40) 는 따라서, 전력 및 제어가 제어 인터페이스 (44) 및 전력 인터페이스 (46) 를 통해 제 1 슬롯 어셈블리 인터페이스 (40) 에 제공될 수 있도록 다양한 커넥터들을 통해 제어 인터페이스 (44) 및 전력 인터페이스 (46) 에 연결된다.
제 2 슬롯 어셈블리 (18B) 는 제 1 슬롯 어셈블리 (18A) 와 유사한 컴포넌트들을 포함하고 유사한 참조 번호들은 유사한 컴포넌트들을 나타낸다. 제 2 슬롯 어셈블리 (18B) 는 프레임 (14) 안으로 삽입되고 제 2 슬롯 어셈블리 (18B) 의 제어 인터페이스 (44), 전력 인터페이스 (46) 및 인터페이스들 (48A 내지 48E) 은 각각 별도의 테스터 케이블 (20), 별도의 전력 케이블 (22) 및 별도의 라인들 (24A 내지 24E) 을 포함하는 연결 컴포넌트들의 별도의 세트에 수동으로 연결된다.
카트리지 (28A) 는 얇은 척 (72) 및 백킹 보드 (74) 에 의해 형성된 카트리지 바디를 포함한다. 웨이퍼 (30A) 에는 그 안에 복수의 마이크로전자 디바이스들이 형성되어 있다. 웨이퍼 (30A) 는 얇은 척 (72) 과 백킹 보드 (74) 사이의 카트리지 바디 안으로 삽입된다. 카트리지 콘택들 (76) 은 웨이퍼 (30A) 상의 개별의 콘택들 (미도시) 과 접촉한다. 카트리지 (28A) 는 백킹 보드 (74) 상의 카트리지 인터페이스 (78) 를 더 포함한다. 백킹 보드 (74) 내의 컨덕터들은 카트리지 인터페이스 (78) 를 카트리지 콘택들 (76) 에 연결한다.
카트리지 (28A) 는 백킹 보드 (74) 와 얇은 척 (72) 사이에 연결된 시일 (seal) (77) 을 갖는다. 진공이 시일 (77), 백킹 보드 (74) 및 얇은 척 (72) 에 의해 정의된 영역에 적용된다. 진공은 카트리지 (28A) 를 함께 유지하고 카트리지 콘택들 (76) 과 웨이퍼 (30A) 상의 콘택들 사이에 적절한 접촉을 보장한다.
온도 검출기 (36) 는 열 척 (34) 에 위치해 있고 따라서 웨이퍼 (30A) 의 섭씨 5 도, 바람직하게는 섭씨 2 도의 1 도 내로 웨이퍼 (30A) 의 온도를 검출하기 위해 웨이퍼 (30A) 에 충분히 가깝다.
슬롯 어셈블리 (18A) 는 힌지 (84) 에 의해 슬롯 어셈블리 바디 (32) 에 연결된 도어 (82) 를 더 갖는다. 도어 (82) 가 개방 위치로 회전될 때, 카트리지 (28A) 는 도어 개구 (86) 를 통해 슬롯 어셈블리 바디 (32) 안으로 삽입될 수 있다. 카트리지 (28A) 는 그 후 열 척 (34) 위에 내려놓여지고 도어 (82) 는 폐쇄된다. 열 척 (34) 은 슬롯 어셈블리 바디 (32) 에 장착된다. 열 척 (34) 은 그 후 본질적으로 웨이퍼에 대한 테스팅 스테이션을 갖는 홀더를 형성한다.
슬롯 어셈블리 (18A) 는 열 척 (34) 과 얇은 척 (72) 사이에 위치되는 시일 (88) 을 더 갖는다. 진공이 진공 인터페이스 (48E) 및 진공 라인 (90) 을 통해 시일 (88), 열 척 (34) 및 얇은 척 (72) 에 의해 정의된 영역에 적용된다. 우수한 열적 연결이 이로써 열 척 (34) 과 얇은 척 (72) 사이에 제공된다. 열이 가열 저항기 (38) 에 의해 생성될 때, 열은 열 척 (34) 및 얇은 척 (72) 을 통해 전도되어 웨이퍼 (30A) 에 도달한다. 열 척 (34) 이 웨이퍼 (30A) 보다 더 낮은 온도에 있을 때 열은 반대 방향으로 전도된다.
카트리지 인터페이스 (78) 는 제 1 슬롯 어셈블리 인터페이스 (40) 와 맞물리게 된다. 전력 및 신호들은 제 1 슬롯 어셈블리 인터페이스 (40), 카트리지 인터페이스 (78) 및 카트리지 콘택들 (76) 을 통해 웨이퍼 (30A) 에 제공된다. 웨이퍼 (30A) 내의 디바이스들의 성능은 카트리지 콘택들 (76), 카트리지 인터페이스 (78) 및 제 1 슬롯 어셈블리 인터페이스 (40) 를 통해 측정된다.
슬롯 어셈블리 (18B) 의 도어 (82) 는 폐쇄된 위치에 도시된다. 전방 시일 (100) 은 슬롯 어셈블리 (18A) 의 상부 표면 상에 장착되고 슬롯 어셈블리 (18B) 의 하부 표면과 함께 밀봉한다. 전방 시일 (102) 은 슬롯 어셈블리 (18B) 의 상부 표면에 장착되고 프레임 (14) 의 하부 표면과 함께 밀봉한다. 연속적인 밀봉된 전방 벽 (104) 은 슬롯 어셈블리들 (18A 및 18B) 의 도어들 (82) 및 전방 시일들 (100 및 102) 에 의해 제공된다.
슬롯 어셈블리 (18A) 는 열 제어기 (50) 를 더 포함한다. 온도 검출기 (36) 는 온도 피드백 라인 (52) 을 통해 열 제어기 (50) 에 연결된다. 전력은, 가열 저항기 (38) 가 뜨거워지도록 전력 인터페이스 (46) 및 전력 라인 (54) 을 통해 가열 저항기 (38) 에 제공된다. 가열 저항기 (38) 는 그 후 열 척 (34) 및 열 척 (34) 상의 웨이퍼 (30A) 를 가열한다. 가열 저항기 (38) 는 온도 검출기 (36) 에 의해 검출된 온도에 기초하여 열 제어기 (50) 에 의해 제어된다.
열 척 (34) 에는, 그 안에 열 유체 통로 (224) 가 형성되어 있다. 열 유체 통로 (224) 는 열 유체를 유지한다. 열 유체는, 액체가 압축가능하지 않고 열이 액체로 또는 액체로부터 더 빨리 대류하기 때문에 기체가 아니라 액체가 바람직하다. 상이한 열 유체들이 상이한 애플리케이션들을 위해 사용되며, 온도가 가장 높은 경우의 애플리케이션들을 위해서는 오일이 사용된다.
제어 액체 공급 및 회수 라인들 (226 및 228) 은 열 유체 통로 (224) 의 대향 단부들을 각각 차가운 액체 공급 및 회수 인터페이스들 (48C 및 48D) 에 연결한다. 가열 저항기 (38) 는 열 척 (34) 을 가열하기 위한 위치에 장착되는 히터로서 기능하며, 이는 열 유체를 가열한다. 열 유체 통로 (224) 를 통해 열 유체를 재순환시킴으로써, 보다 균일한 열 분포가 열 척 (222) 에 의해 열 척 (34) 에 그리고 궁극적으로는 웨이퍼 (30A) 에 제공된다. 유체의 온도는 또한, 열 척 (34) 을 냉각시키기 위해 열 척 (34) 에 열을 추가하도록 제어될 수 있다.
테스터 장치 (10) 는 냉각 시스템 (240), 온도 제어 시스템 (242) 및 진공 펌프 (244) 를 더 포함한다. 제 1 및 제 2 슬롯 어셈블리들 (18A 및 18B) 에 연결되는 2 개의 차가운 액체 공급 라인들 (24A) 은 또한 매니폴드 (미도시) 를 통해 냉각 시스템 (240) 에 연결된다. 추가적인 매니폴드들은 차가운 액체 회수 라인들 (24B) 을 냉각 시스템 (240) 에, 제어 액체 공급 라인들 (24C) 을 온도 제어 시스템 (242) 에, 제어 액체 회수 라인들 (24D) 을 온도 제어 시스템 (242) 에 그리고 진공 라인들 (24E) 을 진공 펌프 (244) 에 연결한다. 각각의 슬롯 어셈블리 (18A 또는 18B) 는 개별의 유체 통로 (248) 를 가진 개별의 냉각판 (cold plate) (246) 을 갖는다. 냉각 시스템 (240) 은 냉각판 (246) 을 냉각시키기 위해 유체 통로 (248) 를 통해 유체를 순환시킨다. 냉각판 (246) 은 그 후 채널 모듈 보드들 (62) 을 차가운 상태로 유지한다. 온도 제어 시스템 (242) 은 열 척 (34) 의 온도를 제어하고 웨이퍼들 (30A 및 30B) 로부터 또는 웨이퍼들 (30A 및 30B) 로 열을 트랜스퍼하기 위해 열 유체 통로 (224) 를 통해 유체를 순환시킨다. 진공 펌프 (244) 는 진공 압력으로 공기를 진공 라인 (90) 에 제공한다.
슬롯 어셈블리 (18A) 는 그의 내부 벽 (106) 상방의 슬롯 어셈블리 바디 (32) 의 상부 표면에 장착된 세퍼레이터 시일 (108) 을 포함한다. 세퍼레이터 시일 (108) 은 슬롯 어셈블리 (18B) 의 하부 표면과 함께 밀봉한다. 슬롯 어셈블리 (18B) 는 그의 슬롯 어셈블리 바디 (32) 의 상부 표면에 장착된 세퍼레이터 시일 (110) 을 갖는다. 세퍼레이터 시일 (110) 은 프레임 (14) 의 하부 표면과 함께 밀봉한다. 연속적인 밀봉된 세퍼레이터 벽 (112) 은 슬롯 어셈블리들 (18A 및 18B) 의 내부 벽들 (106) 및 세퍼레이터 시일들 (108 및 110) 에 의해 제공된다.
도 2 는 도 1 의 2-2 를 따른 테스터 장치 (10) 를 예시한다. 프레임 (14) 은 제 1 폐쇄된 루프 공기 경로 (120) 를 정의한다. 공기 인렛 및 아웃렛 개구들 (미도시) 은 제 1 폐쇄된 루프 공기 경로 (120) 를 개방된 공기 경로로 변경하기 위해 개방될 수 있으며, 여기서 실온에서의 공기는 재순환되지 않고 프레임 (14) 을 통과한다. 폐쇄된 루프 경로는, 적은 미립자 물질이 공기로 릴리즈되게 하기 때문에 깨끗한 룸 환경에서 특히 유용하다.
테스터 장치 (10) 는 제 1 팬 (122), 제 1 팬 모터 (124) 및 워터 쿨러 (126) 형태의 온도 변경 디바이스를 더 포함한다.
제 1 팬 (122) 및 제 1 팬 모터 (124) 는 제 1 폐쇄된 루프 공기 경로 (120) 의 상부 부분에 장착된다. 워터 쿨러 (126) 는 제 1 폐쇄된 루프 공기 경로 (120) 의 상부 부분 내에서 프레임 (14) 에 장착된다.
카트리지들 (28A 및 28B) 은 슬롯 어셈블리들 (18A 및 18B) 과 함께 포지셔닝되고 제 1 폐쇄된 루프 공기 경로 (120) 의 하반부 내에 있다.
사용시, 전류는 제 1 팬 모터 (124) 에 제공된다. 제 1 팬 모터 (124) 는 제 1 팬 (122) 을 회전시킨다. 제 1 팬 (122) 은 제 1 폐쇄된 루프 공기 경로 (120) 를 통해 시계 방향으로 공기를 재순환시킨다.
워터 쿨러 (126) 는 그 후 제 1 폐쇄된 루프 공기 경로 (120) 내의 공기를 냉각시킨다. 공기는 그 후 슬롯 어셈블리들 (18A 및 18B) 을 통해 카트리지들 (28A 또는 28B) 위로 흐른다. 카트리지들 (28A 또는 28B) 은 그 후 대류를 통해 공기에 의해 냉각된다.
도 3 은 도 1 의 3-3 을 따른 테스터 장치 (10) 를 도시한다. 프레임 (14) 은 제 2 폐쇄된 루프 공기 경로 (150) 를 정의한다. 테스터 장치 (10) 는 제 2 팬 (152), 제 2 팬 모터 (154) 및 워터 쿨러 (156) 형태의 온도 변경 디바이스를 더 포함한다. 전기 히터 또는 댐퍼는 도 2 에서와 같이 제공되지 않는다. 공기 인렛 및 아웃렛 개구들 (미도시) 은 제 1 폐쇄된 루프 공기 경로 (150) 를 개방된 공기 경로로 변경하기 위해 개방될 수 있고, 여기서 실온에서의 공기는 재순화되지 않고 프레임 (14) 을 통과한다.
폐쇄된 루프 경로는, 적은 미립자 물질이 공기로 릴리즈되게 하기 때문에 깨끗한 룸 환경에서 특히 유용하다. 제 2 팬 (152) 및 제 2 팬 모터 (154) 는 제 2 폐쇄된 루프 공기 경로 (150) 의 상부 부분에 위치된다. 워터 쿨러 (156) 는 제 2 폐쇄된 루프 공기 경로 (150) 내에서 제 2 팬 (152) 으로부터 약간 하류에 위치된다. 슬롯 어셈블리들 (18A 및 18B) 의 일부를 형성하는 마더보드 (60) 및 채널 모듈 보드들 (62) 은 제 2 폐쇄된 루프 공기 경로 (150) 의 하반부 내에 위치된다.
사용시, 제 2 팬 (152) 을 회전시키는 제 2 팬 모터 (154) 에 전류가 제공된다. 제 2 팬 (152) 은 그 후 제 2 폐쇄된 루프 공기 경로 (150) 를 통해 시계 방향으로 공기를 재순환시킨다. 공기는 워터 쿨러 (156) 에 의해 냉각된다. 냉각된 공기는 그 후, 열이 마더보드 (60) 및 채널 모듈 보드들 (62) 로부터 대류를 통해 공기로 트랜스퍼하도록 마더보드 (60) 및 채널 모듈 보드들 (62) 위를 통과한다.
도 1 의 제 1 폐쇄된 루프 공기 경로 (120) 를 통해 재순환되는 공기는 도 1 에 도시된 연속적인 밀봉된 세퍼레이터 벽 (112) 에 의해 도 3 의 제 2 폐쇄된 루프 공기 루프 (150) 내의 공기와 분리된다. 도 1 에 도시된 연속적인 밀봉된 전방 벽 (104) 은 공기가 제 1 폐쇄된 루프 공기 경로 (120) 밖으로 빠져 나오는 것을 막는다.
도 2 및 도 3 에 도시된 바와 같이, 도 1 에서 사용되는 동일한 냉각 시스템 (240) 이 또한 워터 쿨러들 (126) 을 냉각시키는데 사용된다. 도 4 에 도시된 바와 같이, 플레넘 (plenum) (160) 은 연속적인 밀봉된 세퍼레이터 벽 (112) 에 의해 제공된 영역들을 제외한 모든 영역들에서 제 1 폐쇄된 루프 공기 경로 (120) 를 제 2 폐쇄된 루프 공기 경로 (150) 와 분리시킨다. 프레임 (14) 은 폐쇄된 루프 공기 경로들 (120 및 150) 을 추가로 정의하는 좌측 및 우측 벽들 (162 및 164) 을 갖는다.
도 5a, 도 5b 및 도 5c 는 모든 다른 카트리지들이 웨이퍼들의 디바이스들을 테스팅하는데 사용되고 있고 온도 램프들의 다양한 상태들에 있을 수도 있는 동안 카트리지들 (30C, 30D 및 30E) 이 임의의 시간에 삽입 또는 제거될 수 있는 방법을 예시한다. 도 6 은 그 개념을 더 상세히 예시한다. 시간 (T1) 에서, 제 1 카트리지는 프레임 (14) 안으로 삽입되는 한편, 제 2 카트리지는 프레임 (14) 밖에 있다. T1 에서, 제 1 카트리지의 가열이 개시된다. T1 과 T2 사이에서, 제 1 카트리지의 온도는 실온, 즉 약 22℃ 로부터, T2 에서 실온보다 높은 50℃ 내지 150℃ 인 테스팅 온도까지 증가한다. T2 에서, 전력이 제 1 카트리지에 인가되고 제 1 카트리지 내의 디바이스들이 테스팅된다. T3 에서, 제 2 카트리지가 프레임 (14) 안으로 삽입되고 제 2 카트리지의 가열이 개시된다. T4 에서, 제 1 카트리지의 테스팅이 종료된다. T4 에서, 제 1 카트리지의 냉각이 또한 개시된다. T5 에서, 제 2 카트리지는 테스팅 온도에 도달하고 전력이 제 2 카트리지에 제공되고 제 2 카트리지 내의 웨이퍼가 테스팅된다. T6 에서, 제 2 카트리지는 실온에 가까운 온도에 도달하고 프레임 (14) 으로부터 제거된다. 제 3 카트리지가 그 후 제 1 카트리지 대신에 삽입될 수 있다. T7 에서, 제 2 카트리지의 테스팅이 종료되고 그의 냉각이 개시된다. T8 에서, 제 2 카트리지는 실온으로 또는 실온에 가깝게 냉각되었고 프레임 (14) 으로부터 제거된다.
상이한 테스트들이 상이한 온도들에서 수행될 수 있다. 예로서, 카트리지가 삽입될 수도 있고 테스트가 실온에서 실행될 수도 있다. 다른 테스트가 온도에서의 상향 램프 동안 수행될 수 있다. 추가 테스트가 상승된 온도에서 수행될 수 있다. 추가 테스트가 온도에서의 하향 램프 동안 수행될 수 있다. 이들 테스트들 중 2 개는 하나의 온도 스테이지로부터 다음의 온도 스테이지까지 실행하는 단일 테스트일 수 있다.
도 7 에 도시된 바와 같이, 하나의 슬롯 어셈블리 (18A) 가 제거되거나 또는 프레임 (14) 안으로 삽입될 수 있다. 슬롯 어셈블리 (18A) 는, 도 6 을 참조하여 설명된 바와 같이 프레임 (14) 내의 다른 슬롯 어셈블리들이 웨이퍼들의 디바이스들을 테스팅하기 위해 사용되는 동안 삽입 또는 제거될 수 있다.
도 8a 에 도시된 바와 같이, 백킹 보드 (74) 는 회로 보드 (500), 콘택터 (502), 복수의 핀들 (504), 고정 (securing) 링 (506), 패스너 (508), 및 포스트 (510) 를 포함한다.
회로 보드 (500) 는 주로 절연 재료로 제조되고 그 안에 회로 (미도시) 가 형성되어 있다. 콘택들 (512) 은 회로 보드 (500) 의 하부 측 (514) 상에 형성된다. 하부 측 (514) 안으로 스레디드 개구 (threaded opening) (516) 가 형성된다.
콘택터 (502) 는, 그것을 통해 상부 측 (524) 으로부터 하부 측 (526) 까지 형성된 복수의 핀 개구들 (518), 포스트 개구 (520) 및 패스너 개구 (522) 를 갖는다. 핀 개구들 (518) 의 각각의 핀 개구는 제 1 섹션 (528) 및 제 2 섹션 (530) 을 갖는다. 제 1 및 제 2 섹션들 (528 및 530) 은 양자 모두 평면에서 볼 때 원형이다. 제 1 섹션 (528) 은 제 2 섹션 (530) 보다 더 큰 직경을 갖는다. 제 2 섹션 (530) 의 직경과 비교하여 제 1 섹션 (528) 의 직경이 더 커, 도 8a 의 측단면도에서 볼 때 제 1 섹션 (528) 이 제 2 섹션 (530) 보다 넓다.
포스트 개구 (520) 는 제 1 섹션 (534) 및 제 2 섹션 (536) 을 갖는다. 제 1 섹션 (534) 및 제 2 섹션 (536) 은 양자 모두 평면에서 볼 때 원형이다. 제 1 섹션 (534) 의 직경은 제 2 섹션 (536) 의 직경보다 크다. 제 1 섹션 (534) 의 직경은 제 2 섹션 (536) 의 직경보다 크기 때문에, 도 8a 의 측단면도에서 볼 때 제 1 섹션 (534) 는 제 2 섹션 (536) 보다 넓다. 제 1 및 제 2 섹션들 (534 및 536) 은 수직 측벽들을 갖는다. 수평 랜딩 (538) 은 제 1 및 제 2 섹션들 (534 및 536) 의 수직 측벽들을 연결한다.
각각의 핀 (504) 은 전기 전도성 리테이너 (retainer) 부분 (542), 코일 스프링 (544) 및 제 1 및 제 2 단부 피스들 (546 및 548) 을 포함한다. 제 1 단부 피스 (546) 는 제 1 내부 부분 (550) 및 제 1 팁 (552) 을 갖는다. 제 2 단부 피스 (548) 는 제 2 내부 부분 (554) 및 제 2 팁 (556) 을 갖는다. 코일 스프링 (544) 및 제 1 및 제 2 내부 부분들 (550 및 554) 은, 코일 스프링 (544) 이 제 1 및 제 2 내부 부분들 (550 및 554) 사이에 위치된 상태로 리테이너 부분 (542) 에 보유된다. 제 1 및 제 2 팁들 (552 및 556) 은 각각 리테이너 부분 (542) 의 상부 단부 및 하부 단부 밖으로 돌출된다.
제 1 팁 (552) 의 상부 표면은 단자 (560) 를 형성한다. 제 2 팁 (556) 의 하부 단부는 콘택 (562) 을 형성한다. 코일 스프링 (544) 및 제 1 및 제 2 단부 피스들 (546 및 548) 은 금속 및 따라서 전기 전도성 재료로 제조된다. 코일 스프링 (544) 및 제 1 및 제 2 단부 피스들 (546 및 548) 은 단자 (560) 와 콘택 (562) 사이에 전류를 전도 가능한 컨덕터를 형성한다.
개별의 핀이 상부 측 (524) 을 통해 개별의 핀 개구 (518) 안으로 삽입된다. 제 2 팁 (556) 은 제 2 섹션 (530) 을 통과하고 하부 측 (526) 으로부터 돌출되도록 제 2 섹션 (530) 보다 약간 작다. 리테이너 부분 (542) 은 제 1 섹션 (528) 보다 약간 좁지만, 제 2 섹션 (530) 보다 넓어 핀 (504) 이 하부 측 (526) 으로부터 빠져 나오는 것을 막는다. 핀 (504) 이 핀 개구 (518) 내로 완전히 삽입될 때, 및 콘택터 (502) 가 회로 보드 (500) 에 장착되기 전에, 제 1 팁 (552) 은 여전히 콘택터 (502) 의 상부 측 (524) 상방으로 돌출된다.
포스트 (510) 는 스탠드-오프 (564), 힘 트랜스퍼 부분 (566) 및 힘 딜리버리 부분 (568) 을 갖는다. 포스트 (510) 는 콘택터 (502) 의 세라믹 재료의 강도 및 취성과 비교할 때 그의 강도 때문에 선택되는 금속 또는 다른 재료의 단일 피스로 제조된다.
포스트 (510) 는 상부 측 (524) 을 통해 포스트 개구 (520) 안으로 삽입된다. 스탠드-오프 (564) 및 힘 트랜스퍼 부분 (566) 은 제 2 섹션 (536) 보다 약간 좁다. 힘 딜리버리 부분 (568) 은 제 1 섹션 (534) 보다 약간 좁지만, 제 2 섹션 (536) 보다 넓다. 힘 딜리버리 부분 (568) 의 하부 표면 (570) 은 랜딩 (538) 에 인접한다. 포스트 (510) 는 이로써 하부 측 (526) 으로부터 빠져 나오는 것이 막아진다.
포스트 (510) 는, 포스트 (510) 가 도 8a 에 도시된 바와 같이 완전히 삽입될 때, 하부 측 (526) 의 표면과 평행하고 그 표면 하방에 있는 평면에 있는 표면 (572) 을 갖는다. 포스트 (510) 가 완전히 삽입될 때, 힘 딜리버리 부분 (568) 은 상부 측 (524) 과 동일한 평면에 있는 표면 (574) 을 갖는다.
회로 보드 (500) 는 콘택터 (502) 의 위에 포지셔닝된다. 콘택들 (512) 의 각각의 콘택은 단자들 (560) 의 개별의 단자와 접촉한다. 단자들 (560) 은 상부 측 (524) 의 평면 상방의 평면에 있기 때문에, 하부 측 (514) 은 초기에는 상부 측 (524) 으로부터 이격된다.
패스너 (508) 는 스레디드 샤프트 (578) 및 헤드 (580) 를 갖는다. 링 (506) 은 링 개구 (582) 를 갖는다. 링 (506) 은 콘택터 (502) 의 하부 표면 (584) 상에 위치된다. 스레디드 샤프트 (578) 는 바닥으로부터 링 개구 (582) 를 통해 그리고 패스너 개구 (522) 를 통해 삽입된다. 헤드 (580) 는 링 (506) 의 하부 표면과 접촉한다. 헤드 (580) 는 그 후, 스레디드 샤프트 (578) 상의 스레드가 스레디드 개구 (516) 상의 스레드에 스크류잉하도록 돌려진다. 스레딩 액션은 회로 보드 (500) 를 콘택터 (502) 및 링 (506) 에 더 가깝게 이동시킨다. 하부 측 (514) 은 결국 상부 측 (524) 과 접촉한다. 콘택들 (512) 은 단자들 (560) 이 상부 측 (524) 과 동일한 평면에 있을 때까지 핀 개구 (518) 내로 제 1 단부 피스 (546) 를 하향 이동시킨다. 코일 스프링 (544) 은 압축되고, 따라서 제 2 단부 피스 (546) 의, 상대적으로 제 2 단부 피스 (548) 를 향한 상대 이동을 허용하기 위해 약간 변형된다.
하부 측 (514) 은 포스트 (510) 의 일부를 형성하는 표면 (574) 에 대해 정지되는 섹션을 갖는다. 포스트 (510) 는 회로 보드 (500) 에 인접하기 때문에, 포스트 (510) 는 힘을 표면 (572) 을 통해 회로 보드 (500) 로 트랜스퍼하는 위치에 있다.
제 1 웨이퍼 (32A) 에는 그 안에 복수의 전자 디바이스들이 형성되어 있다. 각각의 전자 디바이스는 제 1 웨이퍼 (32A) 의 상부 표면 (590) 에 복수의 단자들 (588) 을 갖는다. 백킹 보드 (74) 및 제 1 웨이퍼 (32A) 를 함께 가져올 때, 제 1 웨이퍼 (32A) 는 단자들 (588) 의 각각의 단자가 콘택들 (562) 의 개별의 콘택과 접촉하는 것을 보장하기 위해 백킹 보드 (74) 와 정렬된다.
얇은 척 (72) 의 하부 표면 (592) 및 회로 보드 (500) 의 상부 표면 (594) 하방의 압력이 대기압으로 유지되는 동안 진공 압력이 상부 표면 (590) 과 하부 표면 (526) 사이의 영역에서 생성된다. 압력차는 회로 보드 (500) 및 얇은 척 (72) 상에 동일하고 반대되는 힘들 (F1 및 F2) 을 생성한다.
도 8b 에 도시된 바와 같이, 힘들 (F1 및 F2) 은 웨이퍼 (32A) 및 얇은 척 (72) 을 향해 상대적으로 백킹 보드 (74) 를 이동시킨다. 코일 스프링들 (544) 은 제 2 단부 피스 (548) 가 핀 개구 (518) 내로 이동하게 하도록 더 압축된다. 각각의 코일 스프링 (544) 은 그의 스프링력, 예를 들어 F3 에 대해 변형된다. 힘 (F1) 은 그러나, 여전히 합산된 모든 힘들 (F3) 의 총합보다 크다. 상부 표면 (590) 은 결국 스탠드-오프 (564) 의 표면 (572) 에 부딪쳐 멈춘다. 포스트 (510) 는 회로 보드 (500) 에 인접하기 때문에, 스탠드-오프 (564) 는 상부 표면 (590) 이 콘택터 (502) 의 하부 측 (526) 에 더 가깝게 그리고 그 하부 측 (526) 과 접촉하여 이동하는 것을 막는다. 제 1 웨이퍼 (32A) 는 스탠드-오프 (564) 상으로 힘들 (F4) 을 트랜스퍼한다. 힘 트랜스퍼 부분 (566) 은 포스트 개구 (520) 의 제 2 섹션 (536) 을 통해 힘 (F4) 을 트랜스퍼한다. 힘 딜리버리 부분 (568) 은 힘 트랜스퍼 부분 (566) 으로부터의 힘 (F4) 을 받고 그 힘 (F4) 을 표면 (574) 을 통해 회로 보드 (500) 로 딜리버리한다.
따라서 힘 (F4) 이 콘택터 (502) 에 의해 전달되지 않아, 깨지기 쉬운 세라믹 재료의 콘택터 (502) 에 손상을 야기할 수 있는 응력들을 막는 것을 알 수 있다. 대신에, 힘 (F4) 은 제 1 웨이퍼 (32A) 형태의 전자 디바이스로부터 포스트 (510) 를 통해 회로 보드 (500) 상으로 직접 트랜스퍼된다.
도 8a 및 도 8b 에 설명된 실시형태에서, 콘택터 (502) 는 포스트 개구 (520) 가 관통하고 있는 지지 보드로서 기능한다. 회로 보드 (500) 는 콘택 (512) 을 갖는 회로 보드를 적어도 포함하는, 지지 보드의 제 1 측 상의 백킹 구조로서 기능한다. 핀 (504) 은 지지 보드의 제 1 측 반대의 지지 보드의 제 2 측 상에 포지셔닝된 전자 디바이스 상의 단자 (508) 와 접촉하는 콘택 (562) 을 갖는 컨덕터로서 기능한다. 리테이너 부분 (542) 은 지지 보드에 의해 유지되는 컨덕터의 부분으로서 기능한다. 컨덕터는 회로 보드 (500) 상의 콘택 (512) 에 연결되는 단자 (560) 를 더 갖는다. 코일 스프링 (544) 형태의 스프링이 제공된다. 얇은 척 (72) 은 지지 보드 반대의 제 1 웨이퍼 (32A) 의 형태의 전자 디바이스의 측 상의 힘 발생 디바이스로서 기능한다. 힘 발생 디바이스 및 지지 보드는 전자 디바이스를 지지 보드에 더 가깝게 이동시키기 위해 그리고 스프링을 변형시키기 위해 서로에 대해 이동가능하다. 포스트 (510) 는, 전자 디바이스의, 지지 보드에 더 가까운 이동을 막기 위해 지지 보드의 표면의 평면으로부터 이격된 평면에 표면 (572) 을 가진 스탠드-오프 (564), 적어도 부분적으로 포스트 개구 (520) 를 통해 스탠드-오프 (564) 로부터 연장되는 힘 트랜스퍼 부분 (566) 및 힘 트랜스퍼 부분 (566) 으로부터 연장되는 힘 딜리버리 부분 (568) 으로서, 그 힘 딜리버리 부분은 백킹 구조에 의해 유지되는, 상기 힘 딜리버리 부분 (568) 을 갖는다.
도 9a 는 각각의 슬롯 어셈블리 안으로의, 예를 들어, 슬롯 어셈블리 (18A) 안으로의 카트리지의 삽입, 및 그로부터의 제거를 위해 사용되는 테스터 장치 (10) 의 부분을 예시한다. 도 9a 에 도시된 테스터 장치 (10) 의 컴포넌트들은 프레임 (300), 제 1 슬롯 어셈블리 (18A) 의 부분, 제 1 슬롯 어셈블리 인터페이스 (40), 유지 구조 (302), 수평 운반 장치 (304), 수직 운반 장치 (306), 빔 스프링 (308), 및 로킹 메커니즘 (310) 을 포함한다.
프레임 (300) 은 서로 이격되는 제 1 및 제 2 마운트들 (312 및 314) 을 포함한다. 수평 운반 장치 (304) 는 제 1 및 제 2 마운트들 (312 및 314) 사이에 장착되는 슬라이드이다. 유지 구조 (302) 는 수평 운반 장치 (304) 를 따른 슬라이딩 이동을 위해 장착된다. 빔 스프링 (308) 의 대향 단부들은 각각 제 1 및 제 2 마운트들 (312 및 314) 에 장착된다.
로킹 메커니즘 (310) 은 연결 레버 (316), 제어 레버 (318) 및 압력 레버 (320) 를 포함한다. 제어 레버 (318) 는 피봇 연결 (322) 을 통해 제 1 마운트 (312) 에 장착된다. 수직 운반 장치 (306) 는 강성 빔이다. 연결 (324) 은 수직 운반 장치 (306) 및 빔 스프링 (308) 의 중심점들을 서로 연결한다. 압력 레버 (320) 는 제어 레버 (318) 에 회전가능하게 연결된 제 1 링크 (326) 및 수직 운반 장치 (306) 의 단부에 회전가능하게 연결된 제 2 링크 (328) 를 갖는다. 도 9a 에 도시된 언로킹된 구성에서, 라인 (330) 은 피봇 연결 (322) 을 제 2 링크 (328) 와 연결하고 제 1 링크 (326) 는 라인 (330) 의 좌측에 있다.
사용시, 제 1 카트리지 (28A) 는 유지 구조 (302) 상에 위치된다. 제 1 카트리지 (28A) 는 그 후 유지 구조 (302) 와 함께 제 1 슬롯 어셈블리 (18A) 안으로 좌측으로부터 우측으로 이동된다. 제 1 카트리지 (28A) 의 배치 및 이동은 수동으로 실행될 수도 있거나 또는 로봇을 사용하여 실행될 수도 있다.
유지 구조 (302) 는 수평 운반 장치 (304) 를 따라 슬라이딩한다. 연결 레버 (316) 는 제어 레버 (318) 의 단부를 유지 구조 (302) 에 연결한다. 유지 구조 (302) 가 수평 운반 장치 (304) 를 따라 수평 방향으로 이동할 때, 연결 레버 (316) 는 피봇 연결 (322) 에 대해 시계반대 방향으로 제어 레버 (318) 를 회전시킨다.
제 1 링크 (326) 는 제어 레버 (318) 와 함께 시계반대 방향으로 회전한다. 압력 레버 (320) 는 제 1 링크 (326) 의 이동을 제 2 링크 (328) 의 하향 이동으로 트랜슬레이트한다. 처음에는, 하향 이동이 적지만, 제 1 카트리지 (28A) 가 제 1 슬롯 어셈블리 (18A) 안으로 완전히 삽입될 때, 수직 이동은 보다 확연해지고 수직 운반 장치 (306) 는 제 1 카트리지 (28A) 를 제 1 슬롯 어셈블리 (18A) 와 맞물리게 한다. 수평 운반 장치 (304) 는 따라서, 제 1 카트리지 (28A) 를 제 1 슬롯 어셈블리 (18A) 안으로 제 1 위치로부터 제 2 위치로 수평으로 이동시키도록 동작가능하고 수직 운반 장치 (306) 는, 슬롯 어셈블리 인터페이스 (40) 를 제 1 카트리지 (28A) 상의 카트리지 인터페이스와 맞물리게 하기 위해 제 1 카트리지 (28A) 및 제 1 슬롯 어셈블리 (18A) 를 서로에 대해 제 1 수직 방향으로 이동시키도록 동작가능하다.
제어 레버 (318) 는, 제 1 링크 (326) 가 피봇 연결 (322) 및 제 2 링크 (328) 를 연결하는 라인 (330) 의 제 1 측 상에 있는 도 9a 의 언로킹된 위치에 도시된다. 제어 레버 (318) 는, 도 9a 에 도시된 언로킹된 위치로부터, 빔 스프링 (308) 이 빔 스프링 (308) 을 그의 스프링력으로 구부리는 것에 의해 연결 (324) 을 통해 수직 운반 장치 (306) 에 의해 변형되고 제 1 링크 (326) 가 피봇 연결 (322) 및 제 2 링크 (328) 와 일직선을 이루는 압축 위치를 통해 회전한다. 제어 레버 (318) 는 도 9b 및 도 10 에 도시된 바와 같이 압축된 위치로부터 로킹된 위치로 계속 회전한다. 로킹된 위치에서, 제 1 링크 (326) 는 라인 (330) 의 우측, 따라서 제 1 측 반대의 라인 (330) 의 제 2 측에 있다. 제 1 링크 (326) 는 라인 (330) 을 통과하였고 빔 스프링 (308) 은 그의 스프링력에 대해 변형되었기 때문에, 제 1 카트리지 (28A) 는 슬롯 어셈블리 인터페이스 (40) 에 대해 적절한 위치에 로킹된다.
시스템은 유지 구조 (302) 를 우측으로부터 좌측으로 이동시키는 것에 의해 언로킹될 수 있다. 제어 레버 (318) 는 시계 방향으로 회전하고 제 1 링크 (326) 는 라인 (330) 을 지나 우측에서 좌측으로 이동한다. 수직 운반 장치 (306) 는, 제 1 카트리지 (28A) 를 슬롯 어셈블리 인터페이스 (40) 로부터 릴리즈하기 위해, 상향 방향, 즉 제 1 수직 방향 반대의 제 2 수직 방향으로 이동한다. 수평 운반 장치 (304) 를 따른 유지 구조 (302) 의 추가 이동은 제 1 슬롯 어셈블리 (18A) 로부터 제 1 카트리지 (28A) 를 제거한다.
도 11 은 열 서브어셈블리 (342), 보드-및-소켓 서브어셈블리 (344), 및 복수의 리드들 (346) 을 포함하는, 본 발명의 추가 실시형태에 따른, 카트리지 (340) 를 예시한다.
도 12 는 열 서브어셈블리 (342) 의 부분, 보드-및-소켓 서브어셈블리 (344) 의 부분 및 리드들 (346) 의 하나의 리드를 도시한다.
도 13 은 열 서브어셈블리 (342) 의 부분, 보드-및-소켓 서브어셈블리 (344) 의 부분 및 리드 (346) 의 부분을 포함하는, 도 12 의 상세 A 를 도시한다. 도 13 은 또한, 제 1 전자 디바이스 (348) 를 예시한다.
열 서브어셈블리 (342) 는 얇은 척 (350), 제 1 열 앵커 (352), 및 제 1 열 포스트 (354) 를 포함한다. 얇은 척 (350) 은 상부 표면 (356) 에 형성된 개구 (358) 를 가진 상부 표면 (356) 을 갖는다. 제 1 열 앵커 (352) 및 제 1 열 포스트 (354) 는 금속의 단일 피스로 머시닝된다. 제 1 열 앵커 (352) 및 제 1 열 포스트 (354) 는 양자 모두 평면도에서 볼 때 제 1 열 포스트 (354) 의 축에 평행한 개별의 평면들에서 원형 단면들을 갖는다. 제 1 열 앵커 (352) 의 단면은 제 1 열 포스트 (354) 의 단면보다 크다.
제 1 열 앵커 (352) 는 상부 표면 (356) 을 통해 개구 (358) 안으로 삽입된다. 제 1 열 포스트 (354) 는 제 1 열 앵커 (352) 로부터 상향으로 연장된다. 제 1 열 포스트 (354) 의 대부분은 상부 표면 (356) 상방에 위치된다. 제 1 열 앵커 (352) 는 제 1 열 표면 (360) 을 가진 상부 단부를 갖는다. 제 1 열 앵커 (352) 는 원하는 깊이까지 개구 (358) 안으로 압입 끼워맞춤되고, 여기서 제 1 열 표면 (360) 는 상부 표면 (356) 으로부터 원하는 거리 떨어져 있다.
제 1 열 포스트 (354), 제 1 열 앵커 (352) 및 얇은 척 (350) 은 모두 금속들로 제조되고 따라서 우수한 열 컨덕터들이다. 제 1 열 포스트 (354) 의 단면과 비교할 때, 제 1 열 앵커 (352) 의 단면이 더 커, 제 1 열 앵커 (352) 로부터 얇은 척 (350) 으로의 열 트랜스퍼가 더 많다.
보드-및-소켓 서브어셈블리 (344) 는 회로 보드 (362), 소켓 (364), 전자 디바이스용의 핀들의 제 1 세트 (366), 및 검출기용의 핀들의 제 1 세트 (368) 를 포함한다. 핀들 (366 및 368) 은 스프링들을 포함하고 스프링들의 스프링력들에 대해 압축될 수 있는 포고 (pogo) 핀들이다.
소켓 (364) 은 하부 부분 (370) 및 상부 부분 (372) 을 포함한다. 핀들 (366 및 368) 의 각각의 핀은 하부 부분 (370) 과 상부 부분 (372) 사이의 소켓 (364) 내에 보유된다. 상부 부분 (372) 은 제 1 전자 디바이스 (348) 를 유지하기 위한 제 1 리세스된 형성물 (376) 을 갖는다. 핀들 (366) 의 각각의 핀은 제 1 리세스된 형성물 (376) 의 표면 상방으로 연장되는 개별의 콘택 (378) 을 갖는다. 핀들 (368) 의 각각의 핀은 상부 부분 (372) 의 상부 표면 (382) 상방으로 연장되는 개별의 콘택 (380) 을 갖는다.
핀들 (368) 의 콘택들 (380) 은 모두 동일한 평면에 있다. 핀들 (366) 의 콘택들 (378) 은 모두 동일한 평면에 있다. 콘택들 (380) 의 평면은 콘택들 (378) 의 평면과 평행하고 그 평면 상방에 있다. 핀들 (368) 의 단자들 (392) 은 모두 핀들 (366) 의 단자들 (392) 과 동일한 평면에 있다.
회로 보드 (362) 에는, 그 안에 회로 (미도시) 가 형성되어 있다. 콘택들 (388) 은 회로 보드 (362) 의 하부 표면 (390) 내에 형성된다.
소켓 (364) 은 회로 보드 (362) 상에 포지셔닝된다. 회로 보드 (362) 는 따라서 얇은 척 (350) 과 소켓 (364) 사이에 위치된다. 핀들 (366 및 368) 의 각각의 핀은, 초기에는 하부 부분 (370) 의 하부 표면 (394) 하방으로 연장되는 개별의 단자 (392) 를 갖는다. 단자들 (392) 의 개별의 단자는 콘택들 (388) 의 개별의 콘택과 접촉한다. 핀들 (366 및 368) 은 하부 표면 (394) 이 상부 표면 (390) 과 접촉할 때까지 그의 스프링력에 대해 압축된다. 핀들 (366 및 368) 의 단자들 (392) 은 하부 표면 (394) 과 동일한 평면에 있을 때까지 소켓 (364) 안으로 이동한다. 소켓 (364) 은 그 후 회로 보드 (362) 에 영구적으로 장착된다.
소켓 (364) 은 그것을 통해 하부 측으로부터 상부 측까지 형성된 제 1 소켓 열 개구 (398) 를 갖는다. 회로 보드 (362) 는 그것을 통해 하부 측으로부터 상부 측까지 형성된 제 1 회로 보드 열 개구 (400) 를 갖는다. 제 1 소켓 열 개구 (398) 는 제 1 회로 보드 열 개구 (400) 와 정렬된다. 열 서브어셈블리 (342) 및 보드-및-소켓 서브어셈블리 (344) 는 초기에는 도 11 에 예시된 바와 같이 서로 연결해제된다. 보드-및-소켓 서브어셈블리 (344) 는 그 후 열 서브어셈블리 (342) 위에 포지셔닝된다. 제 1 회로 보드 열 개구 (400) 는 제 1 열 포스트 (354) 의 상부 단부 위에 포지셔닝된다. 보드-및-소켓 서브어셈블리 (344) 는 그 후, 제 1 열 포스트 (354) 가 제 1 소켓 열 개구 (398) 를 통과할 때까지 더 낮춰진다. 회로 보드 (362) 의 하부 표면 (402) 은 얇은 척 (350) 의 상부 표면 (356) 상에서 멈춘다. 제 1 열 포스트 (354) 는 제 1 소켓 열 개구 (398) 및 제 1 회로 보드 열 개구 (400) 내에 느슨하게 끼워 맞춤된다. 제 1 열 포스트 (354) 는 제 1 소켓 열 개구 (398) 및 제 1 회로 보드 열 개구 (400) 의 결합된 길이들보다 약간 길기 때문에 상부 표면 (356) 상방으로 연장된다. 제 1 열 표면 (360) 은 따라서 제 1 리세스된 형성물 (376) 의 상부 표면 바로 상방에 위치된다. 콘택들 (378) 은, 이 스테이지에서, 제 1 열 표면 (360) 의 평면 상방의 평면에 위치된다.
소켓 (364) 은 전기 및 열 절연 재료로 제조된다. 핀들 (366 및 368) 은 소켓 (364) 을 통해 전기 컨덕터들을 제공한다. 회로 보드 (362) 는 또한 전기 및 열 절연 재료로 제조된다. 콘택들 (388) 은 회로 보드 (362) 의 절연 재료 내에 전기 회로의 일부를 형성한다. 제 1 열 포스트 (354) 는 제 1 리세스된 형성물 (376) 과 얇은 척 (350) 에 연결된 제 1 열 앵커 (352) 사이에 열 전도성 경로를 제공한다. 제 1 열 포스트 (354) 는 소켓 (364) 및 회로 보드 (362) 내의 전기 컨덕터들로부터 전기 및 열 절연된다. 열은 절연 재료의 소켓 (364) 및 절연 재료의 회로 보드 (362) 가 아니라 주로 제 1 열 포스트 (354) 를 통해 전도될 것이다.
리드 (346) 는 회로 보드 (406) 및 열 싱크 (408) 를 포함한다. 카트리지 (340) 는 제 1 광 검출기 (410), 제 1 조정가능한 컴포넌트 (412) 및 제 1 코일 스프링 (414) 을 더 갖는다.
회로 보드 (406) 는 전기 및 열 절연 재료로 제조된다. 전기 전도성 단자들 (416) 은 회로 보드 (406) 의 하부 표면 (418) 상에 형성된다. 단자들 (416) 은 회로 보드 (406) 내에 형성되는 회로 (미도시) 의 일부를 형성한다.
제 1 광 검출기 (410) 는 회로 보드 (406) 의 상부 표면 (420) 에 부착된다. 제 1 광 검출기 (410) 는 회로 보드 (406) 내의 회로를 통해 단자들 (416) 에 연결된다. 단자들 (416) 의 하나의 단자는, 예를 들어, 제 1 광 검출기 (410) 에 전력을 제공할 수도 있다. 광이 제 1 광 검출기 (410) 위에 오게 되면, 제 1 광 검출기 (410) 는 광의 에너지를 출력 전력으로 변환한다. 다른 단자 (416) 는 출력 전력을 측정하기 위해 제 1 광 검출기 (410) 에 연결된 출력 콘택으로서 기능할 수 있다.
제 1 조정가능한 컴포넌트 (412) 는 푸셔 플레이트 (422), 푸셔 플레이트 (422) 로부터 상향으로 연장되는 측벽들 (424), 및 측벽들 (424) 로부터 외향으로 연장되는 립 (426) 을 갖는다. 회로 보드 (406) 에는, 그 안에 제 1 개구 (428) 가 형성되어 있다. 제 1 조정가능한 컴포넌트 (412) 는 제 1 개구 (428) 안으로 삽입된다. 푸셔 플레이트 (422) 는 그 후 하부 표면 (418) 하방으로 연장된다. 립 (426) 은 상부 표면 (420) 상에서 멈춘다. 제 1 개구 (428) 는 측벽들 (424) 사이의 폭보다 약간 크다. 폭들의 차이는 제 1 조정가능한 컴포넌트 (412) 가 단 몇 도의 작은 양만큼 회로 보드 (406) 에 대한 제 1 축 (432) 에 대해 회전하게 한다. 폭들의 차이는 또한, 제 1 조정가능한 컴포넌트 (412) 가 회로 보드 (406) 에 대한, 지면 안에 있고 제 1 축 (432) 에 직교하는 제 2 축 (434) 에 대해 시계 방향 및 시계반대 방향으로 회전하게 한다. 이러한 직교 회전은 회로 보드 (406) 에 대한 제 1 조정가능한 컴포넌트 (412) 의 작은 양의 짐벌링 (gimbaling) 을 허용한다.
열 싱크 (408) 는 제 1 리세스 (436) 를 갖는다. 제 1 코일 스프링 (414) 은 측벽들 (424) 사이에 삽입된다. 제 1 코일 스프링 (414) 의 하부 단부는 푸셔 플레이트 (422) 의 상부 표면 (438) 에 얹혀 있다. 제 1 코일 스프링 (414) 의 상부 단부는 립 (426) 상방으로 연장된다. 열 싱크 (408) 는 제 1 코일 스프링 (414) 의 상부 단부가 제 1 리세스 (436) 내에 포지셔닝된 상태로 회로 보드 (406) 위에 위치된다. 열 싱크 (408) 의 하부 표면 (440) 은 초기에는 상부 표면 (420) 으로부터 이격된다. 제 1 코일 스프링 (414) 은 열 싱크 (408) 가 회로 보드 (406) 를 향하여 이동될 때 압축되어 그의 스프링력에 대해 변형된다. 하부 표면 (440) 은 상부 표면 (420) 과 접촉한다. 열 싱크 (408) 는 그 후 패스너들 (미도시) 로 회로 보드 (406) 에 고정된다. 제 1 코일 스프링 (414) 에 의해 생성된 작은 힘은 그 후 하부 표면 (418) 을 벗어난 방향으로 제 1 조정가능한 컴포넌트 (412) 를 바이어싱한다.
푸셔 플레이트 (422) 는 그 안에 제 1 개구 (442) 를 갖는다. 열 싱크 (408) 는 제 1 공동 (444) 을 정의한다. 광 흡수 코팅이 제 1 공동 (444) 의 표면들 상에 형성된다.
사용시, 제 1 전자 디바이스 (348) 는 제 1 리세스된 형성물 (376) 안으로 삽입된다. 제 1 전자 디바이스 (348) 의 하부 측 상의 단자들 (446) 은 콘택들 (378) 과 접촉한다. 제 1 전자 디바이스 (348) 의 하부 표면 (448) 은, 이 스테이지에서, 제 1 열 표면 (360) 으로부터 이격된다.
리드 (346) 는 보드-및-소켓 서브어셈블리 (344) 위에 포지셔닝된다. 리드 (346) 는 그 후 보드-및-소켓 어셈블리 (344) 를 향하여 이동된다. 단자들 (416) 의 각각의 단자는 콘택들 (380) 의 개별의 콘택과 접촉한다. 푸셔 플레이트 (422) 의 하부 표면 (450) 은 제 1 전자 디바이스 (348) 의 상부 표면 (452) 과 접촉한다. 제 1 전자 디바이스 (348) 의 하부 표면 (448) 은 여전히 제 1 열 표면 (360) 으로부터 이격된다.
오퍼레이터는 수동으로 누르고, 이로써 리드 (346) 를 더욱 보드-및-소켓 서브어셈블리 (344) 를 향하여 이동시킨다. 핀들 (366 및 368) 의 각각의 핀은 그의 스프링력들에 대해 압축되고, 따라서 핀들 (366 및 368) 내의 스프링들의 스프링력들에 대해 콘택들 (378 및 380) 을 탄력적으로 누른다. 제 1 전자 디바이스 (348) 의 하부 표면 (448) 은 제 1 열 표면 (360) 과 접촉한다.
제 1 전자 디바이스 (348) 의 하부 표면 (448) 과 제 1 열 표면 (360) 사이의 각도 오정렬이 존재하면, 제 1 전자 디바이스 (348) 는 하부 표면 (448) 이 제 1 열 표면 (360) 과 동일한 평면에 있을 때까지 제 1 열 표면 (360) 에 의해 회전된다. 리드 (346) 에 대한 제 1 조정가능한 컴포넌트 (412) 의 회전은 제 1 열 표면 (360) 에 대한 제 1 전자 디바이스 (348) 의 하부 표면 (448) 의 시팅 (seating) 을 허용한다. 제 1 열 표면 (360) 과 하부 표면 (448) 사이의 우수한 열 접촉이 이로써 보장된다. 제 1 코일 스프링 (414) 은 제 1 전자 디바이스 (348) 의 높이를 수용하도록 압축된다. 추가적으로, 제 1 조정가능한 컴포넌트 (412) 는 제 1 전자 디바이스 (348) 가 제 1 열 표면 (360) 에 대해 제 1 조정가능한 컴포넌트 (412) 를 회전할 수 있도록 리드 (346) 에 회전가능하게 장착된다. 리드 (346) 는 그 후 보드-및-소켓 서브어셈블리 (344) 에 고정된다.
소켓 (364) 및 리드 (346) 는 제 1 전자 디바이스 (348) 를 유지하는 전자 디바이스 홀더를 공동으로 형성한다. 회로 보드 (362) 상의 카트리지 인터페이스 (미도시) 는 콘택들 (388) 에 및 그로부터 전력 및 통신을 제공한다. 핀들 (366) 은 단자들 (446) 을 통해 제 1 전자 디바이스 (348) 에 전력 및 통신을 제공한다.
제 1 전자 디바이스 (348) 는, 예를 들어, 레이저 또는 다른 광 송신기를 포함할 수도 있다. 제 1 전자 디바이스 (348) 는, 예를 들어, 그의 상부 표면 (452) 에 레이저 송신기를 가질 수도 있다. 전력 및 통신이 입력 콘택으로서 기능하는 콘택들 (378) 의 하나의 콘택 및 입력 단자로서 기능하는 단자들 (446) 의 하나의 단자에 제공될 때, 제 1 전자 디바이스 (348) 의 레이저 송신기는 제 1 개구 (442) 를 통해 및 제 1 코일 스프링 (414) 및 측벽들 (424) 을 통해 제 1 공동 (444) 안으로 레이저 광을 송신한다.
광의 대부분은 제 1 공동 (444) 의 표면들 상의 광 흡수 재료에 의해 흡수되고, 따라서 열로 변환된다. 열은 열 싱크 (408) 를 통해 전도된다.
작은 비율의 광은 제 1 공동 (444) 의 표면들에서 반사되고 제 1 광 검출기 (410) 에 의해 검출된다. 제 1 광 검출기 (410) 는 콘택들 (388) 의 하나의 콘택, 핀들 (368) 의 하나의 핀, 단자들 (416) 의 하나의 단자 및 회로 보드 (406) 내에 형성된 회로에 의해 형성된 전기 컨덕터를 통해 전력을 공급받는다. 제 1 광 검출기 (410) 가 광을 검출하면, 광을 전력을 변환한다. 전력의 크기는 광 검출기 (410) 에 의해 검출된 광의 크기와 관련이 있다. 제 1 광 검출기 (410) 는 그 후 회로 보드 (406) 내의 회로, 단자들 (416) 의 하나의 단자, 핀들 (368) 의 하나의 핀, 콘택들 (388) 의 하나의 콘택에 의해 공동으로 형성되는 컨덕터를 통해 회로 보드 (362) 에, 그리고 궁극적으로는 회로 보드 (3620 상의 카트리지 인터페이스에 전력을 제공한다.
제 1 광 검출기 (410) 가 회로 보드 (362) 보다는 제 1 전자 디바이스 (348) 의 대향 측에 있더라도, 회로 보드 (406) 및 핀들 (368) 은 제 1 광 검출기 (410) 를 회로 보드 (362) 에 연결하는 측정 채널을 제공한다. 유사한 방식으로, 광 검출기가 아닌 다른 타입의 검출기가 전자 디바이스에 의해 송신된 광 이외의 전자 디바이스의 피처들을 검출하는데 사용될 수도 있다. 예를 들어, 전자 디바이스의 상부 표면 상의 단자 상에서 전류를 검출하고 전자 디바이스 상방의 회로 보드 및 전자 디바이스 하방의 회로 보드에 대한 소켓에 위치된 핀을 통해 유사한 측정 채널을 생성 가능할 수도 있다. 이러한 배열에서, 핀 (368) 과 같은 핀은 소켓에 의해 유지되고 측정 채널의 일부를 형성하는 검출기 측정 핀으로서 기능할 수 있다.
제 1 전자 디바이스 (348) 의 온도는 제 1 열 포스트 (354) 를 통해 열을 전도하는 것에 의해 제어된다. 제 1 전자 디바이스 (348) 는, 예를 들어, 제 1 열 포스트 (354) 를 통해 가열 또는 냉각될 수도 있다. 제 1 전자 디바이스 (348) 는, 예를 들어, 제 1 전자 디바이스 (348) 로부터 제 1 열 포스트 (354) 및 제 1 열 앵커 (352) 를 통해 얇은 척 (350) 으로 열을 트랜스퍼하는 것에 의해 냉각될 수 있다. 제 1 전자 디바이스 (348) 는 얇은 척 (350) 으로부터 제 1 열 앵커 (352) 및 제 1 열 포스트 (354) 를 통해 제 1 전자 디바이스 (348) 에 열을 트랜스퍼하는 것에 의해 가열될 수 있다.
얇은 척 (350) 은 열 싱크 (408) 반대의 제 1 전자 디바이스 (348) 의 측에 있다. 따라서, 제 1 전자 디바이스 (348) 의 온도는 제 1 전자 디바이스 (348) 에 의해 송신된 레이저 광으로 인해 열 싱크 (408) 에 의한 방열과는 독립적으로 제어될 수 있음을 알 수 있다.
다시 도 12 를 참조하면, 복수의 전자 디바이스들은 하나의 소켓 (364) 및 하나의 리드 (346) 를 사용하여 테스팅될 수 있다. 소켓 (364) 은, 예를 들어, 제 2 열 앵커 (352A), 제 2 열 포스트 (354A), 제 2 열 표면 (360A), 제 2 전자 디바이스용의 핀들의 제 2 세트 (366A), 핀들의 제 2 세트 (368A), 제 2 전자 디바이스 (미도시) 용의 제 2 리세스된 형성물 (376A), 제 2 소켓 열 개구 (398A), 제 2 회로 보드 열 개구 (400A), 제 2 광 검출기 (410A), 제 2 조정가능한 컴포넌트 (412A), 제 2 코일 스프링 (414A), 제 2 개구 (428A), 제 2 리세스 (436A), 제 2 개구 (442A), 및 제 2 공동 (444A) 을 포함한다. 유사한 참조 번호들은 유사한 컴포넌트들 및 기능을 나타낸다.
제 1 및 제 2 전자 디바이스들에 의해 송신된 광은 제 1 및 제 2 광 검출기들 (410 및 410A) 에 의해 독립적으로 검출될 수 있다. 열은, 제 1 및 제 2 전자 디바이스들의 광으로 인해, 동일한 열 싱크 (408) 를 통해 방산된다. 복수의 핀들 (454) 은 열 싱크 (408) 에 연결되고 그로부터 연장된다. 열은 핀들 (454) 로 전도되고 그 후 핀들 (454) 로부터 주변 공기로 대류된다. 핀들 (454) 은 따라서 열 싱크 (408) 로부터의 열을 제거하기 위해 열 싱크 (408) 에 열적으로 연결된 방열 디바이스로서 기능한다.
제 1 및 제 2 전자 디바이스들의 온도들은 동일한 얇은 척 (350) 을 통해 공동으로 제어된다. 예를 들어 전자 디바이스들이 냉각되면, 열은 제 1 및 제 2 열 포스트들 (354 및 354A) 을 통해 각각 제 1 및 제 2 열 앵커들 (352 및 352A) 로, 그리고 그 후 제 1 및 제 2 열 앵커들 (352 및 352A) 로부터 얇은 척 (350) 으로 전도된다.
제 1 및 제 2 전자 디바이스들은 제 1 및 제 2 열 표면들 (360 및 360A) 과 각각 접촉하기 위해 독립적으로 회전가능하다. 제 1 및 제 2 전자 디바이스들의 독립적인 회전은 리드 (346) 에 대한 제 1 및 제 2 조정가능한 컴포넌트들 (412 및 412A) 의 독립적인 짐벌링에 의해 허용 및 제어된다.
다시 도 11 을 참조하면, 16 개의 소켓들 (364) 이 회로 보드 (362) 에 부착된다. 각각의 소켓 (364) 은 개별의 리드 (346) 를 갖는다. 각각의 리드 (346) 는 개별의 고정 형성물 (460) 을 갖고 각각의 소켓 (364) 은 개별의 고정 형성물 (462) 을 갖는다. 리드 (346) 는 소켓 (364) 를 향하여 이동된다. 리드 (346) 는 그 후 앞에 설명된 바와 같이 소켓 (364) 으로 눌려진다. 고정 형성물들 (460 및 462) 은 그 후 리드 (346) 를 소켓 (364) 에 고정시키고 열 및 전기 무결성을 유지하기 위해 서로 맞물린다.
얇은 척 (350) 은 16 의 16 개의 그룹들에서 그에 고정된 다수의 열 포스트들을 갖는다. 열 포스트들의 각각의 그룹은 소켓들 (364) 의 개별의 소켓을 통해 삽입된다. 모든 16 개의 소켓들 (364) 에 의해 유지된 전자 디바이스들은 단일 얇은 척 (350) 을 사용하여 그들의 온도들에 유지된다.
카트리지 인터페이스 (464) 는 회로 보드 (362) 의 하부 표면 상에 형성된다. 카트리지 인터페이스 (464) 는 회로 (미도시) 를 통해 도 13 에 도시된 콘택들 (388) 에 연결된다. 카트리지 인터페이스 (464) 는 이하에 설명된 바와 같이 카트리지 (340) 를 전기 테스터에 연결하는데 사용된다. 얇은 척 (350) 은 이하에 설명된 바와 같이 열 척에 열적으로 연결된다. 열 척은 얇은 척 (350) 으로 또는 그로부터 트랜스퍼되는 열을 제어하는 온도 변경 디바이스로서 기능한다.
전자 디바이스들의 테스팅에 이어, 카트리지 (340) 는 시스템으로부터 제거되고, 리드들 (346) 은 벗겨지고 전자 디바이스들은 소켓들 (364) 로부터 제거된다.
열 포스트 (354) 는 또한, 도 8a 및 도 8b 에 설명된 실시형태와 유사한 방식으로 힘을 트랜스퍼하는 포스트로서 기능한다. 리드 (346) 는 힘 발생 디바이스로서 기능한다. 리드 (346) 에 의해 생성된 힘의 일부는 핀들 (366 및 368) 내의 스프링들에 의해 생성된 힘들에 의해 밸런싱된다. 핀들 (366 및 368) 에 의해 밸런싱되지 않는 나머지 힘은, 전자 디바이스 (348) 를 지지하고 전자 디바이스 (348) 의, 리세스된 형성물 (376) 의 베이스에 더 가까운 이동을 막기 위해 표면 (360) 을 갖는 포스트 (364) 의 스탠드-오프에 의해 차지된다. 포스트 (354) 의 중앙 부분은 스탠드-오프로부터 개구 (398) 를 통해 연장되는 힘 트랜스퍼 부분으로서 기능한다. 회로 보드 (362) 및 얇은 척 (350) 은 백킹 구조를 공동으로 형성한다. 포스트 (354) 의 하부 부분은 일반적으로 백킹 구조로 힘을 딜리버리한다. 구체적으로, 힘은 열 앵커 (352) 를 통해 백킹 구조의 일부를 형성하는 얇은 척 (350) 으로 딜리버리된다. 열 앵커 (352) 와 얇은 척 (350) 사이의 압입 끼워맞춤은, 힘이 열 앵커 (352) 를 얇은 척 (350) 에 대해 이동시키지 않도록 그대로 유지될 수 있을 만큼 강하다.
도 14a 는 도 11, 도 12 및 도 13 의 실시형태를 예시하고, 패스너 (600) 및 포스트 (602) 를 포함하는 그의 상세들을 추가 예시한다.
포스트 개구 (604) 및 패스너 개구 (606) 는 소켓 (364) 을 통해 형성된다. 포스트 개구 (520) 는 제 1 섹션 (608) 및 제 2 섹션 (610) 을 갖는다. 제 2 섹션 (610) 은 제 1 섹션 (608) 보다 넓다. 제 1 섹션 (608) 은, 예를 들어, 상부 부분 (372) 을 통해 형성될 수도 있고, 제 2 섹션 (610) 은 하부 부분 (370) 을 통해 형성될 수도 있다. 랜딩 (612) 은 제 1 섹션 (608) 을 제 2 섹션 (610) 에 연결한다.
포스트 (602) 는 스탠드-오프 (614), 힘 트랜스퍼 부분 (616) 및 힘 딜리버리 부분 (618) 을 갖는다. 포스트 (602) 는 힘 딜리버리 부분 (618) 의 표면 (620) 이 랜딩 (612) 에 인접할 때까지 바닥으로부터 포스트 개구 (604) 안으로 삽입된다. 패스너 (600) 의 스레디드 샤프트 (622) 는 패스너 개구 (606) 를 통해 맨 위에서부터 삽입된다. 헤드 (624) 는 그 후, 스레디드 샤프트 (622) 상의 스레드가 얇은 척 (350) 내의 스레디드 개구 (626) 에서의 스레드에 스크류잉하도록 회전된다. 얇은 척 (350) 은 금속으로 제조되기 때문에, 패스너 (600) 에 대해 우수한 앵커를 제공한다. 패스너 (600) 가 더욱 돌려짐에 따라, 열 (624) 은 회로 보드 (362) 에 더 가깝게 이동한다. 핀들 (366) 의 스프링들은 약간 압축되고 포스트 (602) 의 하부 측 (630) 은 회로 보드 (362) 와 접촉한다.
도 14b 에 도시된 바와 같이, 오퍼레이터가 리드 (346) 를 소켓 (364) 위로 누를 때, 푸셔 플레이트 (422) 는 얇은 척 (350) 에서 생성되는 반응력 (F2) 과 같고 그와 반대인 힘 (F1) 을 생성한다. 핀들 (366) 의 스프링들은 그의 스프링들의 스프링력들 (F3) 에 대해 압축된다. 푸셔 플레이트 (422) 및 제 1 전자 디바이스 (348) 는 전자 디바이스 (348) 의 하부 표면 (448) 이 스탠드-오프 (614) 의 표면 (632) 과 접촉할 때까지 계속 소켓 (364) 에 더 가깝게 이동한다. 표면 (632) 은 소켓 (364) 을 향한 전자 디바이스 (348) 의 추가 이동을 막는다.
스탠드-오프 (614) 는 전자 디바이스 (348) 로부터 힘 (F4) 을 받는다. 힘 트랜스퍼 부분 (566) 은 포스트 개구 (604) 의 제 1 섹션 (608) 을 통해 힘을 트랜스퍼한다. 힘 딜리버리 부분 (618) 은 힘 트랜스퍼 부분 (566) 으로부터의 힘을 받고 그 힘을 회로 보드 (362) 로 딜리버리한다. 회로 보드 (362) 는 힘을 얇은 척 (350) 으로 딜리버리한다.
따라서, 소켓 (364) 의 재료는 힘 (F4) 에 노출되지 않고 소켓 (364) 에 대한 손상이 이로써 제거될 수 있음을 알 수 있다.
소켓 (364) 은 포스트 개구 (604) 가 관통하고 있는 지지 보드를 제공한다. 회로 보드 (362) 는 지지 보드의 제 1 측 상에, 백킹 구조를 제공하고 콘택 (388) 을 갖는다. 핀 (366) 은 지지 보드의 제 1 측 반대의 지지 보드의 측 상에 포지셔닝된 전자 디바이스 (348) 상의 단자 (446) 와 접촉하는 콘택 (378) 을 갖는 컨덕터를 형성한다. 컨덕터는 지지 보드에 유지된 부분 및 회로 보드 (362) 상의 콘택 (388) 에 연결된 단자 (392) 를 갖는다. 스프링은 핀 (366) 내에 제공된다. 푸셔 플레이트 (422) 는 지지 보드 반대의 전자 디바이스 (348) 의 측 상에 힘 발생 디바이스를 형성한다. 힘 발생 디바이스 및 지지 보드는 전자 디바이스 (348) 를 지지 보드에 더 가깝게 이동시키고 스프링을 변형시키기 위해 서로에 대해 이동가능하다. 포스트 (602) 는 전자 디바이스 (348) 의, 지지 보드에 더 가까운 이동을 막기 위해 지지 보드의 표면의 평면으로부터 이격된 평면에 표면 (632) 을 가진 스탠드-오프 (614) 를 갖는다. 힘 트랜스퍼 부분 (616) 은 적어도 부분적으로 포스트 개구 (604) 를 통해 스탠드-오프 (614) 로부터 연장된다. 힘 딜리버리 부분 (618) 은 힘 트랜스퍼 부분 (616) 으로부터 연장된다. 힘 딜리버리 부분 (618) 은 백킹 구조에 의해 유지되어 있다.
도 15 는 테스팅 중인 전자 디바이스들 (634) 에 공급되는 전압들을 정확히 제어하는데 사용되는 테스터 장치 (10) 의 추가 컴포넌트들을 예시한다. 전자 디바이스들 (634) 은, 예를 들어, 웨이퍼 (636) 의 표면에 걸쳐 위치될 수도 있거나 또는 소켓들의 레이아웃 내에 유지되는 개개의 디바이스들일 수도 있다.
많은 반도체 디바이스들은 정전류 공급 대 정전압 공급을 필요로 한다. 이것의 일 예는 수직 공동 표면 발광 레이저들 (Vertical Cavity Surface Emitting Lasers; VCSEL) 웨이퍼들의 번-인 (또는 에이징) 이다. 다음의 도전과제들이 있다:
Figure pat00001
VCSEL 웨이퍼는 매우 작은 영역에 매우 많은 수의 디바이스들을 갖는다. 예를 들어, VCSEL 웨이퍼가 3 인치 원 안에 50,000 개의 디바이스들을 갖는 것을 가정한다.
Figure pat00002
50,000 개의 정전류 소스들의 비용은 비용-효율적인 번-인을 위한 시스템 비용을 너무 높게 만들 것이다.
Figure pat00003
50,000 개의 전력 라인들을 3 인치 원에 라우팅하는 것은 불가능하지는 않을지라도 매우 어려울 것이다.
추가 설명을 위해, 다음의 가정들이 이루어질 수 있다:
Figure pat00004
VCSEL들은 다이오드들이므로, 그라운드 쇼트들에 전력이 거의 없다.
Figure pat00005
"개방" 은, 어느 VCSEL들이 "개방" 되는 것으로 인해 또는 웨이퍼에 대한 불량한 접촉으로 인해 훨씬 더 높은 주파수에서 발생할 수 있다.
Figure pat00006
VCSEL 의 내부 저항은 상당하고 (10 mA VCSEL 의 경우 약 100 ohms) 웨이퍼에 걸쳐서 매우 일관적 (1% 이내) 이다.
Figure pat00007
매우 정확한 (1% 이내) 전압 소스들을 구축할 가능성이 많다.
Figure pat00008
전압 소스에 대해 상당히 정확히 전류를 측정하는 것이 가능하다.
Figure pat00009
대부분의 VCSEL 웨이퍼들은 VCSEL들을 직렬로 배치하는 능력을 제한하는 공통 캐소드를 갖는다.
Figure pat00010
예시를 위해, 다음을 가정한다:
Figure pat00011
VCSEL 번인은 약 2.5 Volts 및 10 mA 를 요구한다.
Figure pat00012
시스템이 채널 당 5 Volts 및 200 mA 까지를 가진 1024 개의 전력 채널들을 갖는 것을 가정한다.
Figure pat00013
시스템이 채널 당 정전류 또는 정전압을 제공할 수 있다고 가정한다.
Figure pat00014
목표는 단일 단계에서 1/4 웨이퍼 (12,500 개의 VCSEL들) 를 번인하는 것이라고 가정한다.
다음은 기존 번인 회로 옵션들의 리스트이다:
(1) 개개의 정전류 소스들. 이것은 정확한, 측정가능한 전류를 모든 VCSEL 에 제공하지만, 다음의 문제들을 제시한다:
Figure pat00015
웨이퍼의 약 2% 만이 단계마다 번인될 수 있다 (50,000 개의 디바이스들에 대해 1024 개의 채널들).
Figure pat00016
VCSEL 당 "비용" 은 1 채널이다. 추가적인 채널들이 추가될 수 있더라도, 비용은 VCSEL 당 1 채널로 유지될 것이다.
Figure pat00017
시스템이 12,500 개의 채널들 (웨이퍼의 1/4 을 번인하도록 요구되는 채널들의 최소 수) 로 확장될 수 있더라도, 12,500 개의 전력 채널들을 3 인치 웨이퍼 영역에 라우팅하는 것이 불가능하거나 또는 비용 과도적일 것이다.
(2) 직렬 와이어링. 이것은 약 13 개의 VCSEL들을 직렬로 배치하고 정전류 소스로 구동하는 것을 요구할 것이지만, 다음의 문제들을 제시한다:
Figure pat00018
VCSEL들은 모두 공통 캐소드를 갖기 때문에, VCSEL들의 웨이퍼를 직렬로 와이어링하는 것은 가능하지 않다.
Figure pat00019
이것은 30 Volts 이상 및 10 mA 의 전류 소스를 요구할 것이다. 전류 서지들로부터 이러한 고 전압을 보호하는 것은 매우 어렵다.
(3) 전류 소스와의 병렬 와이어링. 정전류 소스와 병렬로 약 13 개의 VCSEL들을 구동. 이것은 2.5 Volt, 130 mA 전류 소스를 요구할 것이다. 이 시스템은 다음의 문제들을 제시한다:
Figure pat00020
"개방" 또는 불량한 프로브 접촉을 갖는 모든 VCSEL 에 대해, 가외의 전류가 그룹 내의 나머지 VCSEL들 간에 분배된다. 따라서, 각각의 VCSEL 은 그룹 내의 모든 불량한 VCSEL 에 대해 약 가외의 8% 전류 (130 mA/12 개의 VCSEL들) 를 얻을 것이다.
Figure pat00021
전압이 개방 VCSEL 로 인해 크게 시프트하지 않으면, 잘못된 번인 전류를 수신한 다른 12 개의 VCSEL들 및 이에 따른 불량한 디바이스들은 검출을 피할 수도 있음은 알려지지 않을 것이다.
(4) 전압 소스와의 병렬 와이어링. 이러한 시스템은 정전류 소스와 병렬로 13 개의 VCSEL들을 구동할 것이다. 전압 소스는 모든 13 개의 VCSEL들이 10 mA 의 전류를 수신하게 하기 위해 요구된 전압이도록 선택된다. 이 시스템은 다음의 문제들을 제시한다:
Figure pat00022
VCSEL 이 개방되면, 그룹 내의 총 전류는 약간 더 적을 것이다. 모든 개방 VCSEL 에 대해, 그룹 전류는 10 mA 더 낮을 것이다 (예를 들어, 그룹의 경우 140 mA 대 150 mA). 그룹 내의 나머지 VCSEL들은 여전히 10 mA 를 얻을 것이다.
Figure pat00023
그룹 내의 VCSEL 당 전류의 안정성은 매우 우수하다. 최악의 경우, 그것은 전압 공급의 정확성 (<1%) 및 우수한 VCSEL 의 내부 저항의 일관성 (웨이퍼에 걸쳐 <1%) 이다. 따라서, 각각의 VCSEL 을 통한 전류는 병렬 전압 소스를 사용하여 웨이퍼에 걸쳐 2% 이내로 일관적일 것이다.
Figure pat00024
VCSEL 이 쇼트되게 되면 (매우 가능성이 적음), 전력 채널에 대한 과전류 보호가 그 전력 채널을 셧 다운하여, 다른 채널들이 여전히 동작하게 할 것이다.
기존의 솔루션들은 따라서 다음과 같이 요약될 수 있다:
Figure pat00025
회로 1 은 이상적인 회로이지만, 비용 및 기술적 이슈들은 그것을 제외시킨다.
Figure pat00026
회로 2 는 공통 캐소드 VCSEL 웨이퍼에서 사용할 수 없다.
Figure pat00027
회로 3 은 가장 일반적인 고장 모드, "개방" 디바이스들에서 매우 안좋은 결과들을 제공한다.
Figure pat00028
회로 4 는 거의 모든 경우들에서 매우 우수한 결과들을 제공하고 매우 비용-효율적이다.
회로 4 (전압 소스와의 병렬 와이어링) 는 다음과 같은 문제들을 제시한다.
Figure pat00029
VCSEL들이 적절한 전류를 수신하게 하기 위해 전압 소스에 대해 정확한 전압이 선택되어야 한다.
Figure pat00030
적절한 전압은 여러 팩터들의 함수이다:
Figure pat00031
VCSEL 구성. VCSEL 의 설계는 원하는 전류에서의 전압을 결정한다.
Figure pat00032
웨이퍼마다의 VCSEL 제작 프로세스 변동들. 프로세스 변동으로 인해, 주어진 전류에서의 전압은 웨이퍼마다 변할 수 있다.
Figure pat00033
웨이퍼에 걸친 VCSEL 제작 프로세스 변동들. 주어진 전류에서의 전압은 웨이퍼 에지 부근의 디바이스들로부터 웨이퍼 중심에서의 디바이스들까지 변할 수 있다.
Figure pat00034
특정 전류에서의 전압은 온도에 따라 변한다. 번인을 위해 추가되는 열 뿐만 아니라, 디바이스 자신의 내부 가열이 주어진 전류에서의 전압을 변하게 할 수 있다.
Figure pat00035
VCSEL 이 노화됨에 따라, 그의 전압/전류 관계가 달라진다. 따라서 번인 사이클의 처음에 전압이 정확했더라도, 마지막에서의 적절한 전압은 낮아질 가능성이 있을 것이다.
도 15 는 웨이퍼 (636) 의 에지 부근의 영역에 위치된 전자 디바이스들 (634) 의 클러스터들 (클러스터들 1 내지 4) 의 제 1 그룹 (그룹 1) 의 전자 디바이스들 (634) 을 단지 도시한다. 클러스터들의 16 개의 그룹들 (그룹들 1 내지 4) 이 있고 각각의 그룹은 64 개의 클러스터들을 갖고 각각의 클러스터는 12 개의 전자 디바이스들 (634) 을 갖는다는 것이 이해되어야 한다.
제 1 클러스터 (클러스터 1) 의 전자 디바이스들 (634) 은 웨이퍼 (636) 의 일부를 형성하는 컨덕터들을 통해 또는 테스터 장치 (10) 의 일부를 형성하는 외부 디바이스에 의해, 서로 병렬로 연결된다. 전자 디바이스들 (미도시) 의 추가 클러스터들 (클러스터들 2 내지 4) 은 제 1 그룹 (그룹 1) 의 추가 영역들에 위치된다. 각각의 클러스터는 병렬로 서로 연결되는 12 개의 전자 디바이스들의 개별의 세트를 갖는다. 하나의 클러스터를 형성하는 전자 디바이스들은 임의의 다른 클러스터의 일부를 형성하는 전자 디바이스들에 전기적으로 연결되지 않는다.
테스터 장치 (10) 는 클러스터 셀렉터 스위치 (638), 전류 검출기 (640), 정적 필터 (642), 이상값 필터 (644), 샘플 사이즈 필터 (646), 전압 타겟팅 시스템 (648), 전압 소스 (650), 및 제 1 및 제 2 전압 조정기들 (652 및 654) 을 포함한다.
각각의 클러스터는 별도의 전류 출력을 클러스터 셀렉터 스위치 (638) 에 제공한다. 클러스터 셀렉터 스위치 (638) 는 전류 검출기 (640) 를 전류 출력들 (660) 의 개별의 전류 출력에 선택가능하게 연결하도록 조정가능하다. 개별의 전류 출력 (660) 으로부터의 전류는 전류 검출기 (640) 를 통해 그라운드 (662) 로 전달된다.
클러스터 셀렉터 스위치 (638) 는 통상적으로 전류 출력들 (660) 의 각각의 전류 출력을 전류 검출기 (640) 에 연결하도록 동작된다. 전류 검출기 (640) 는 따라서 클러스터들의 각각의 클러스터로부터의 전류들을 검출한다.
전류 검출기 (640) 는 정적 필터 (642) 에 출력을 제공한다. 정적 필터 (642) 는 설정 한계보다 높거나 또는 낮은 개별의 클러스터에 대한 전류 판독값을 제거하도록 적응된다. 정적 필터 (642) 는 통상적으로 설정 한계보다 높거나 또는 낮은 전류 판독값들을 갖는 클러스터들에 대한 데이터를 제거하기 위해 모든 클러스터들에 대한 데이터를 동시에 프로세싱한다.
정적 필터 (642) 는 데이터를 이상값 필터 (644) 로 전달한다. 이상값 필터 (644) 는 클러스터들의 그룹에 대한 중앙값보다 극단적으로 높거나 또는 낮은 개별의 클러스터에 대한 전류 판독값을 제거한다. 이상값 필터 (644) 는 데이터를 샘플 사이즈 필터 (646) 로 전달한다. 샘플 사이즈 필터 (646) 는 클러스터에 대한 채널들 (디바이스들) 의 수가 너무 작으면 클러스터를 포함하는 클러스터들에 대한 전류 판독값들에 대한 평균을 컴퓨팅하는 것을 중단한다.
전압 소스 (650) 는 전압 조정기 (652) 를 통해 제 1 그룹의 전자 디바이스들 (634) 의 입력 전압 단자들에 연결된다. 전압 소스 (650) 는 전압 조정기 (654) 를 통해 제 2 그룹의 전자 디바이스들의 입력 단자들에 추가 연결된다. 유사하게, 전압 소스 (650) 는 추가 전압 조정기들 (미도시) 을 통해 그룹들의 추가 그룹들의 전자 디바이스들에 연결된다.
전압 타겟팅 시스템 (648) 은 샘플 사이즈 필터 (646) 로부터 데이터를 수신하고 그 데이터에 기초하여 전압 조정기들 (652 및 654) 을 조정한다.
도 16 은 도 15 의 테스터 장치 (10) 의 컴포넌트들을 사용하여 복수의 전자 디바이스들 (634) 을 테스팅하는 방법을 예시한다.
700 에서, 복수의 전자 디바이스들은 상기 설명된 바와 같이 클러스터들에 유지된다. 702 에서, 전압 소스 (650) 는 제 1 클러스터의 전자 디바이스들 (634) 에 연결된다. 상기 설명된 바와 같이, 전압 소스 (650) 는 병렬의 제 1 클러스터의 전자 디바이스들 (634) 에 전압을 제공하기 위해 전자 디바이스들 (634) 에 연결된다. 704 에서, 전압 소스 (650) 는 병렬의 제 2 클러스터의 전자 디바이스들에 전압을 제공하기 위해 전압 조정기 (652) 를 통해 제 2 클러스터의 전자 디바이스들에 연결된다. 유사하게, 706 에서, 전압 소스 (650) 는 병렬의 제 3 클러스터의 전자 디바이스들에 전압을 제공하기 위해 전압 조정기 (652) 를 통해 제 3 클러스터의 전자 디바이스들에 연결된다. 전압 소스 (650) 는 유사하게는, 병렬의 각각의 클러스터의 전자 디바이스들에 전압을 제공하기 위해 전압 조정기 (642) 를 통해 전자 디바이스들의 추가 클러스터들에 연결될 수도 있다.
도 17 을 참조하면, 곡선의 기울기는 전압 추측들 "A" 및 "B" 를 먼저 결정하는 것에 의해 계산된다. 도 16 의 단계들 708 내지 724 는 기울기의 계산에 대응한다.
708 에서, 제 1 초기 전압 추측 "VA" 가 행해지고 결과의 제 1 초기 전류 "IA" 가 도 15 의 전류 검출기 (640) 를 사용하여 측정된다. 도 15 의 전압 소스 (650) 는 병렬의 제 1 클러스터의 전자 디바이스들 (634) 에 대해 제 1 초기 전압 추측을 제공한다. 제 2, 제 3 및 추가 클러스터들은 제 1 클러스터와 유사한 처리를 받는다. 예를 들어, 전압 소스 (650) 는 병렬의 제 2 클러스터의 전자 디바이스들에 대해 제 1 초기 전압 추측을 제공한다.
도 15 의 클러스터 셀렉터 스위치 (638) 는 제 1 그룹의 개별의 클러스터들로부터의 전류 출력들 (660) 을 통해 순차적으로 스위칭된다. 클러스터 셀렉터 스위치 (638) 가 제 1 클러스터의 전류 출력 (660) 에 연결될 때, 전류 검출기 (640) 는 제 1 클러스터의 전자 디바이스들 (634) 로부터의 제 1 초기 전류를 측정한다. 전류 검출기 (640) 에 의해 측정되는 제 1 클러스터의 전자 디바이스들 (634) 로부터의 제 1 초기 전류는 병렬의 제 1 클러스터의 전자 디바이스들 (634) 의 총 전류이다. 클러스터 셀렉터 스위치 (638) 가 제 2 클러스터의 전류 출력 (660) 으로 스위칭될 때, 제 2 클러스터는 도 16 의 704 와 710 사이의 대시 라인에 의해 표시된 바와 같이, 제 1 클러스터와 유사한 처리를 받는다. 유사하게, 클러스터 셀렉터 스위치 (638) 를 후속 전류 출력들 (660) 로 계속 스위칭함으로써, 전류 검출기 (640) 는 각 개별의 클러스터의 전자 디바이스들에 대한 제 1 초기 전류를 측정한다.
전류 검출기 (640) 는 도 15 의 정적 필터 (642) 에 전류 측정치들을 제공한다. 도 16 에서 더 명확히 알 수 있는 바와 같이, 정적 필터링 (712), 이상값 필터링 (714), 및 샘플 사이즈 필터링 (716) 을 포함하는 멀티-스테이지 필터링 (710) 이 수행된다. 도 16 에 도시된 바와 같이, 도 15 의 정적 필터 (642) 는 712 에서 정적 필터링을 수행한다.
도 18 은 정적 필터링을 더 상세히 예시한다. 제 1 및 제 2 그룹들로부터의 개개의 전류들이 도시된다. 정적 필터링은 설정 한계보다 높고 낮은, 예를 들어 2 미만 및 6 초과의 전류 판독값들을 제거한다. 정적 필터링은 예를 들어 설정 한계보다 높고 낮은 개별의 그룹 내의 개별의 클러스터에 대한 제 1 초기 전류 판독값을 제거할 수도 있다. 임의의 주어진 클러스터는 "개방" VCSEL 을 갖고 따라서 모든 VCSEL들에 대한 정확한 총 전류를 반환하지 않을 수도 있다. 전류 한계는 임의의 주어진 판독값이 정확한 것으로 보이는지를 결정하는데 사용될 수 있다.
정적 필터링에 이어, 데이터가 도 15 의 이상값 필터 (644) 로 이상값 필터링을 수행하기 위해 도 16 의 714 에서 프로세싱된다. 도 19 는 이상값 필터링을 더 상세히 예시한다. 이상값 필터링은 데이터의 중앙값보다 극단적으로 높고 낮은; 예를 들어, +/-20% 의 데이터를 제거한다. 이상값 필터링은 예를 들어, 그룹에 대한 중앙값보다 극단적으로 높거나 또는 낮은 개별의 클러스터에 대한 제 1 초기 전류 판독값을 제거할 수도 있다. 추가적인 필터링은 주어진 채널의 제 1 초기 전류 판독값이 비정상적인지를 결정하기 위해 통계적 방법들을 사용할 수 있다.
이상값 필터링에 이어, 데이터가 도 16 의 샘플 사이즈 필터 (646) 로 샘플 사이즈 필터링을 수행하기 위해 도 16 의 716 에서 프로세싱된다. 샘플 사이즈 필터링이 도 20 에 예시된다. 샘플 사이즈 필터링은 나머지 클러스터들의 수가 너무 작으면, 예를 들어, <10 이면, 그룹들의 제 1 초기 전류 판독값들의 평균을 컴퓨팅하는 것을 중단한다. 임의의 그룹에, 적절한 컴퓨테이션들을 위해 너무 적은 클러스터들이 남았다면, 주변 그룹들의 평균 컴퓨테이션이 사용될 수 있다. 2 개의 샘플 그룹들은 필터링이 어떻게 진행될 것인지를 보여주기 위해 포함된다. 이상값 필터링 후에, 제 2 그룹에, 전압에 대한 신뢰가능한 컴퓨테이션을 제공하기 위해 너무 적은 클러스터들이 남았다. 그 경우에는, 다른 그룹의 평균이 사용된다.
도 16 의 720 에서, 제 2 전압 추측 "VB" 가 행해지고 결과의 제 2 초기 전류 "IB" 가 측정된다. 제 2 초기 전압 추측은 708 에서의 제 1 초기 전압 추측과 동일한 방식으로 적용된다. 제 2 초기 전압 전류는 클러스터들의 각각의 클러스터에 대해 측정된다.
722 에서, 멀티-스테이지 필터링이 클러스터들로부터의 제 2 초기 전류들을 포함하는 데이터에 대해 수행된다. 722 에서 수행된 멀티-스테이지 필터링은 710 에서 수행된 멀티-스테이지 필터링과 동일하다.
도 17 은 제 1 및 제 2 초기 전류들이 710 및 722 에서 멀티-스테이지 필터링을 통과한 후의 그들의 위치들을 도시한다. 전류 측정치들이 Y 축 상에 도시되고 시간이 X 축 상에 도시된다. 전류 기울기는 다음의 식에 의해 주어진다:
기울기 = (VB-VA)/(IB-IA)
기울기는 따라서, 제 1 그룹의 전자 디바이스들에 대한 제 2 및 제 1 초기 전압들 사이의 차이를 제 1 그룹의 전자 디바이스들에 대한 제 2 및 제 1 초기 전류들 사이의 차이로 나누는 것에 의해 계산된다.
상기 설명되는 단계들 (708, 712 및 724) 은 도 15 의 전압 타겟팅 시스템 (648) 에 의해 실행된다. 전압 타겟팅 시스템 (648) 은 개별의 클러스터들의 전자 디바이스들에 전압들을 제공하기 위해 전압 조정기 (652) 를 제어한다. 전압 타겟팅 시스템 (648) 은 그 후 계산된 기울기를 메모리에 저장한다.
도 17 의 724 에서의 기울기의 컴퓨테이션 및 기울기의 저장에 이어, 전압 타겟팅 시스템 (648) 은 전자 디바이스들 (634) 의 각각의 클러스터에 인가되는 테스트 전압들을 설정 및 리타겟팅하기 위해 기울기를 사용할 수 있다. 테스트 전압들의 설정 및 리타겟팅은 도 16 의 단계들 (726 내지 736) 에 의해 예시된다.
726 에서, 추측이 제 1 테스트 전압 (VG) 에 대해 행해지고 결과의 제 1 테스트 전류 (IG) 가 측정된다. 전압 소스 (650) 가 병렬의 제 1 클러스터의 전자 디바이스들 (634) 에 제 1 테스트 전압을 인가하도록 전압 타겟팅 시스템 (648) 이 전압 조정기 (652) 를 설정하는 것이 상기 설명 및 도 15 로부터 이해되어야 한다. 전류 검출기 (640) 에 의해 측정되는 제 1 클러스터의 전자 디바이스들 (634) 에 대한 제 1 테스트 전류가 병렬의 제 1 클러스터의 전자 디바이스 (634) 의 총 전류인 것이 추가로 이해되어야 한다.
제 1 그룹의 제 2 및 제 3 클러스터들은 유사한 처리를 받는다. 각각의 추가적인 클러스터는 따라서 클러스터의 디바이스들에 인가되는 개별의 제 1 테스트 전압을 갖고 디바이스들로부터 측정되는 제 1 테스트 전류를 갖는다.
클러스터들로부터의 제 1 테스트 전류들의 측정에 이어, 제 1 테스트 전류들의 데이터는 멀티-스테이지 필터링 (730) 을 통해 나아간다. 멀티-스테이지 필터링 (730) 은 클러스터들로부터의 제 1 초기 전류들에 대해 수행된 멀티-스테이지 필터링 (710) 및 제 1 그룹의 클러스터들로부터의 제 2 초기 전류들에 대해 수행된 멀티-스테이지 필터링 (722) 과 유사한 방식으로 제 1 테스트 전류들에 대해 수행된다.
732 에서, 제 1 테스트 전류와 타겟 전류 사이에 제 1 비교가 행해진다. 구체적으로, 측정된 제 1 테스트 전류는 타겟 전류에서 감산된다. 그 차이는 정정되어야 하는 전류 오차의 양으로서 기록된다. 도 17 은 제 1 초기 추측 ("G"), 타겟 전류 (IT) 및 전류 오차 (IT-IG) 의 결과로서 제 1 초기 전류를 도시한다.
도 16 의 734 에서, 리타겟팅이 수행된다. 제 2 테스트 전압이 컴퓨팅되고 제 1 테스트 전압이 제 2 테스트 전압으로 조정된다. 도 17 에 도시된 바와 같이, 제 2 테스트 전압은 다음의 식에 따라 계산된다:
VG+(IT-IG) * 기울기
732 에서의 제 1 비교는 따라서 734 에서의 전압 조정을 위한 기초를 형성한다.
도 16 의 736 은, 726 에서 시작하는 프로세스가 리타겟팅된 전압을 제 1 테스트 전압으로서 사용한 후 테스트 전류를 측정하고 리타겟팅된 전압을 계산함으로써 반복될 수 있다는 것을 나타낸다.
도 16 의 702 및 706 으로부터의 대시 라인은, 클러스터들의 제 2 및 제 3 그룹들이 클러스터들의 제 1 그룹과 유사한 처리를 받는 것을 나타낸다. 주어진 예에서, 전압 소스 (650) 는 전압 조정기 (654) 를 통해 제 2 그룹의 전자 디바이스들에 전압을 제공한다. 제 1 및 제 2 그룹들의 전자 디바이스들에 인가된 전압들은 상기 설명된 방식으로 독립적으로 제어될 수 있다. 유사한 방식으로, 별도의 전압 조정기는 별도의 그룹의 전자 디바이스들에 전압을 제공한다. 단지 단일 전류 검출기 (640) 만이 도시되지만, 다수의 전류 검출기들이 하나 이상의 그룹들 내의 하나 이상의 클러스터들로부터의 전류들을 검출하기 위해 시스템에 포함될 수 있다는 것이 이해되어야 한다.
상기 언급된 바와 같이, 전압 소스와의 병렬 와이어링은 별도의 경제적인 이점들을 갖는다. 추가로, 전압 리타겟팅 프로세스는, 상기 설명된 바와 같이, 디바이스들이 그들의 사양에 따라 정확한 전류들을 수신함을 보장하기 위해 정확한 전압들이 전압 소스와의 병렬 와이어링을 사용하여 연결되는 디바이스들에 인가됨을 보장한다.
클러스터들은 전압/전류 관계에 영향을 미칠 수도 있는 웨이퍼 프로세싱 (또는 다른) 팩터들에 매칭하도록 선택될 수 있다.
Figure pat00036
웨이퍼의 에지 부근의 디바이스들이 웨이퍼의 중앙 부근의 디바이스들과는 상이한 특성들을 갖는 것이 놀라운 일은 아니다.
Figure pat00037
클러스터들은, 에지 디바이스들이 다른 에지 디바이스들로 분석되고 중앙 디바이스들이 다른 중앙 디바이스들로 분석되도록 선택될 수 있다.
리타겟팅 프로세스는 고도로 수렴되고 약간의 오차에 민감하지 않다.
Figure pat00038
예를 들어, 초기 전압/전류 컴퓨테이션이 제대로 수행되지 않았고 결과의 기울기는 20% 만큼 빗나갔다는 것을 가정한다.
Figure pat00039
제 1 리타겟팅 단계에 대해, 컴퓨팅된 전압이 50% 만큼 잘못되었다 (즉, 전류가 50% 만큼 잘못되었다) 는 것을 가정한다.
Figure pat00040
제 1 리타겟팅은 50% 전류 오차를 20% 오차를 갖는 기울기로 정정하려고 시도할 것이다. 네트 정정 (net correct) 은 10% 만큼 잘못될 것이다 (50% * 20%).
Figure pat00041
다음의 리타겟팅 단계는 이 10% 오차를 정정하고 다시 20% 만큼 잘못 컴퓨팅할 것이다. 이 정정은 단지 2% 만큼만 잘못될 것이다 (10% * 20%).
Figure pat00042
따라서, 단지 2 개의 리타겟팅 단계들 후에, 50% 의 시작 오차 및 20% 의 기울기 오차로, 결과의 전류는 이제 2% 이내이다.
Figure pat00043
이것은 이 리타겟팅 알고리즘의 고속 수렴을 예시한다. 보다 통상적으로, 기울기는 약 5% 이내로 컴퓨팅될 것이고 초기 전류는 20% 이내일 것이다. 그 후 단지 단일 단계만이 정확한 전류의 1% 이내가 되도록 요구된다.
소정의 예시적인 실시형태들이 첨부 도면들에 설명되고 도시되었지만, 이러한 실시형태들은 예시적일 뿐이고, 본 발명을 제한하는 것이 아니며, 변경들이 당업자들에게 발생할 수도 있기 때문에, 본 발명은 도시 및 설명된 특정 구성들 및 배열들에 제한되지 않는다는 것이 이해되어야 한다.

Claims (14)

  1. 카트리지로서,
    절연 재료로 제조되고 상부 측 및 하부 측을 갖는 소켓으로서, 상기 상부 측은 제 1 전자 디바이스를 릴리즈가능하게 유지하기 위한 제 1 형성물 (formation) 을 갖고, 상기 소켓은 상기 소켓을 통해 상기 하부 측으로부터 상기 상부 측까지 형성된 제 1 소켓 열 개구를 갖는, 상기 소켓;
    상기 제 1 전자 디바이스를 전기 테스터에 연결하기 위해 상기 소켓에 연결된 인터페이스;
    열 전도성 재료로 제조된 척; 및
    상기 척에 부착된 제 1 열 포스트로서, 상기 제 1 열 포스트는 상기 제 1 소켓 열 개구 안으로 삽입되고, 상기 제 1 열 포스트의 단부는 상기 제 1 전자 디바이스에 열적으로 연결되어, 열이 상기 척과 상기 제 1 전자 디바이스 사이의 상기 절연 재료의 상기 소켓과 반대로 주로 상기 제 1 열 포스트를 통해 트랜스퍼하는, 상기 제 1 열 포스트를 포함하는, 카트리지.
  2. 제 1 항에 있어서,
    상기 상부 측은 제 2 전자 디바이스를 릴리즈가능하게 유지하기 위한 제 2 형성물을 갖고, 상기 소켓은 상기 소켓을 통해 상기 하부 측으로부터 상기 상부 측까지 형성된 제 2 소켓 열 개구를 갖고, 상기 인터페이스는 상기 제 2 디바이스를 상기 전기 테스터에 연결하고,
    상기 척에 부착된 제 2 열 포스트로서, 상기 제 2 열 포스트는 상기 제 2 소켓 열 개구 안으로 삽입되고, 상기 제 2 열 포스트의 단부는 상기 제 2 디바이스에 열적으로 연결되어, 열이 상기 척과 상기 제 1 전자 디바이스 사이의 상기 절연 재료의 상기 소켓과 반대로 주로 상기 제 2 열 포스트를 통해 트랜스퍼하는, 상기 제 2 열 포스트를 더 포함하는, 카트리지.
  3. 제 1 항에 있어서,
    상기 소켓과 상기 척 사이의 회로 보드로서, 상기 인터페이스는 상기 회로 보드 상에 위치되고, 상기 회로 보드는 상기 열 포스트가 삽입되는 제 1 회로 보드 열 개구를 갖는, 상기 회로 보드를 더 포함하는, 카트리지.
  4. 제 3 항에 있어서,
    상기 소켓에 유지되고 상기 제 1 전자 디바이스의 단자들을 상기 회로 보드에 연결하는 콘택들의 제 1 세트로서, 상기 콘택들의 제 1 세트는 상기 제 1 전자 디바이스를 상기 제 1 열 포스트의 제 1 열 표면을 형성하는 단부와 접촉시키기 위해 탄력적으로 내리누를 수 있는, 상기 콘택들의 제 1 세트를 더 포함하는, 카트리지.
  5. 제 4 항에 있어서,
    상기 소켓에 장착되고 상기 제 1 전자 디바이스를 상기 회로 보드에 연결하기 위해 상기 소켓을 통해 연장되는 복수의 핀들을 더 포함하는, 카트리지.
  6. 제 1 항에 있어서,
    상기 제 1 전자 디바이스를 상기 제 1 열 포스트의 단부와 접촉시키기 위해 핀들의 제 1 세트를 내리누르도록 상기 소켓에 대해 이동가능한 리드를 더 포함하는, 카트리지.
  7. 제 1 항에 있어서,
    제 1 열 앵커로서, 상기 제 1 열 포스트는 상기 제 1 열 앵커로부터 연장되고, 상기 제 1 열 앵커는 상기 척과 접촉하는 표면을 갖는, 상기 제 1 열 앵커를 더 포함하는, 카트리지.
  8. 제 6 항에 있어서,
    상기 제 1 열 앵커는, 상기 제 1 열 앵커와 상기 척 사이의 열 전도율을 향상시키기 위해, 상기 제 1 열 포스트와 축에 대해 평행한 개별의 평면들에서 상기 제 1 열 포스트보다 더 큰 단면을 갖는, 카트리지.
  9. 제 7 항에 있어서,
    상기 제 1 열 앵커는 상기 척의 상부 표면 내의 개구 안으로 삽입되는, 카트리지.
  10. 제 6 항에 있어서,
    상기 제 1 열 앵커는 상기 척의 상기 상부 표면 내의 상기 개구에 대한 깊이를 선택하도록 압입 끼워맞춤되는, 카트리지.
  11. 제 10 항에 있어서,
    상기 열 포스트는 상기 제 1 소켓 열 개구 내에 느슨하게 끼워맞춤되는, 카트리지.
  12. 테스트 피스로서,
    절연 재료로 제조되고 상부 측 및 하부 측을 갖는 소켓으로서, 상기 상부 측은 전자 디바이스를 릴리즈가능하게 유지하기 위한 형성물을 갖고, 상기 소켓은 상기 소켓을 통해 상기 하부 측으로부터 상기 상부 측까지 형성된 소켓 열 개구를 갖고, 열 전도성 포스트는 상기 하부 측으로부터 상기 제 1 소켓 열 개구 안으로 삽입가능한, 상기 소켓;
    상기 소켓에 유지되고 상기 디바이스를 상기 회로 보드에 연결하는 핀들의 세트로서, 상기 핀들의 세트는 탄력적으로 내리누를 수 있는, 상기 핀들의 세트; 및
    상기 전자 디바이스를 상기 제 1 열 전도성 포스트의 단부와 접촉시키기 위해 상기 핀들의 세트를 내리누르도록 상기 소켓에 대해 이동가능한 리드를 포함하는, 테스트 피스.
  13. 테스트 피스로서,
    절연 재료로 제조되고 소켓을 통해 하부 측으로부터 상부 측까지 형성된 소켓 열 개구를 갖고, 상기 상부 측은 전자 디바이스를 릴리즈가능하게 유지하기 위한 형성물을 갖는, 상기 소켓;
    열 전도성 재료로 제조된 척; 및
    상기 척에 부착된 열 포스트로서, 상기 열 포스트는 상기 소켓 열 개구 안으로 삽입되고, 상기 열 포스트의 단부는 상기 제 1 디바이스에 열적으로 연결되어, 열이 상기 척과 상기 전자 디바이스 사이의 절연 재료의 상기 소켓과 반대로 주로 상기 열 포스트를 통해 트랜스퍼하는, 상기 열 포스트를 포함하는, 테스트 피스.
  14. 하나 이상의 전자 디바이스들을 테스팅하는 방법으로서,
    절연 재료로 제조된 소켓의 상부 측의 제 1 형성물에 전자 디바이스를 릴리즈가능하게 유지하는 단계;
    상기 전자 디바이스를 상기 소켓에 연결된 인터페이스를 통해 전기 테스터에 연결하는 단계;
    상기 소켓을 통해 하부 측으로부터 상기 상부 측까지 형성된 제 1 소켓 열 개구 안으로 열 전도성 재료로 제조된 척에 부착된 열 전도성 포스트를 삽입하는 단계로서, 상기 제 1 열 전도성 포스트의 단부는 상기 전자 디바이스에 열적으로 연결되는, 상기 열 전도성 포스트를 삽입하는 단계; 및
    상기 척과 상기 제 1 전자 디바이스 사이에 열을 트랜스퍼하는 단계로서, 상기 열은 상기 절연 재료의 상기 소켓과 반대로 주로 상기 열 전도성 포스트를 통해 트랜스퍼하는, 상기 열을 트랜스퍼하는 단계를 포함하는, 하나 이상의 전자 디바이스들을 테스팅하는 방법.
KR1020237003482A 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법 Active KR102712882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247032421A KR20240146697A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762466462P 2017-03-03 2017-03-03
US62/466,462 2017-03-03
US201762526089P 2017-06-28 2017-06-28
US62/526,089 2017-06-28
KR1020197028508A KR102495427B1 (ko) 2017-03-03 2018-02-27 일렉트로닉스 테스터
PCT/US2018/019934 WO2018160557A1 (en) 2017-03-03 2018-02-27 Electronics tester

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028508A Division KR102495427B1 (ko) 2017-03-03 2018-02-27 일렉트로닉스 테스터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247032421A Division KR20240146697A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법

Publications (2)

Publication Number Publication Date
KR20230021177A true KR20230021177A (ko) 2023-02-13
KR102712882B1 KR102712882B1 (ko) 2024-10-04

Family

ID=63355566

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020257026391A Pending KR20250122539A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026392A Pending KR20250126857A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026394A Pending KR20250124891A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026390A Pending KR20250126856A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026393A Pending KR20250122540A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020197028508A Active KR102495427B1 (ko) 2017-03-03 2018-02-27 일렉트로닉스 테스터
KR1020247032421A Pending KR20240146697A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020237003482A Active KR102712882B1 (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법

Family Applications Before (7)

Application Number Title Priority Date Filing Date
KR1020257026391A Pending KR20250122539A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026392A Pending KR20250126857A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026394A Pending KR20250124891A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026390A Pending KR20250126856A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020257026393A Pending KR20250122540A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법
KR1020197028508A Active KR102495427B1 (ko) 2017-03-03 2018-02-27 일렉트로닉스 테스터
KR1020247032421A Pending KR20240146697A (ko) 2017-03-03 2018-02-27 카트리지, 테스트 피스 및 하나 이상의 전자 디바이스들을 테스팅하는 방법

Country Status (7)

Country Link
US (7) US10649022B2 (ko)
EP (3) EP4632390A2 (ko)
JP (8) JP7164539B2 (ko)
KR (8) KR20250122539A (ko)
CN (3) CN120142895A (ko)
TW (4) TWI764994B (ko)
WO (1) WO2018160557A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
KR102789332B1 (ko) 2016-01-08 2025-03-31 에어 테스트 시스템즈 일렉트로닉스 테스터 내의 디바이스들의 열 제어를 위한 방법 및 시스템
WO2018160557A1 (en) 2017-03-03 2018-09-07 Aehr Test Systems Electronics tester
US10983145B2 (en) * 2018-04-24 2021-04-20 Teradyne, Inc. System for testing devices inside of carriers
JP7245639B2 (ja) * 2018-12-14 2023-03-24 株式会社アドバンテスト センサ試験装置
TWI827809B (zh) * 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本
TWI701438B (zh) 2019-05-06 2020-08-11 美商第一檢測有限公司 檢測設備
CN111951880A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备
TWI704360B (zh) * 2019-07-09 2020-09-11 致茂電子股份有限公司 覆晶式面射型雷射二極體之晶圓測試裝置
CN112802536B (zh) * 2019-11-13 2024-09-13 第一检测有限公司 芯片测试装置及芯片测试系统
TWI745913B (zh) * 2020-04-01 2021-11-11 美商第一檢測有限公司 系統級測試設備及系統級測試系統
TWI778362B (zh) * 2020-05-15 2022-09-21 洪義明 高壓崩應測試設備
KR20230082672A (ko) * 2020-10-07 2023-06-08 에어 테스트 시스템즈 일렉트로닉스 테스터
CN112382328B (zh) * 2020-11-06 2024-10-11 润昇系统测试(深圳)有限公司 内存测试装置以及测试电压调整方法
EP4042472A4 (en) * 2020-12-30 2022-12-21 Msv Systems & Services Pte Ltd DEVICE, TRANSFER METHOD, CHAMBER AND FRAME FOR SEMICONDUCTOR BURN-IN PROCESSES
US12235314B2 (en) * 2021-09-14 2025-02-25 Advantest Test Solutions, Inc Parallel test cell with self actuated sockets
TWI815281B (zh) * 2022-01-20 2023-09-11 致茂電子股份有限公司 雙迴道檢測裝置及其檢測方法
KR102502993B1 (ko) * 2022-04-02 2023-02-23 박병화 반도체 소자 소켓용 홀 성형 시스템
TWI825981B (zh) * 2022-09-07 2023-12-11 京元電子股份有限公司 測試系統及其測試裝置與測試方法
TWI827289B (zh) * 2022-09-30 2023-12-21 鴻勁精密股份有限公司 具測試機構之作業裝置及作業機
WO2024070674A1 (ja) * 2022-09-30 2024-04-04 古河電気工業株式会社 光学装置および光トランシーバ
TWI884670B (zh) * 2024-01-02 2025-05-21 中華精測科技股份有限公司 用於共封裝前的光電積體電路的測試裝置
CN119029642B (zh) * 2024-10-28 2024-12-31 嘉兴翼波电子有限公司 一种经济轻便高性能vna连接器及其组装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086269A (en) * 1991-03-08 1992-02-04 Hewlett-Packard Company Burn-in process and apparatus
WO2007010610A1 (ja) * 2005-07-21 2007-01-25 Advantest Corporation プッシャ、プッシャユニットおよび半導体試験装置
JP2007024702A (ja) * 2005-07-19 2007-02-01 Syswave Corp ヒータ機構を備える半導体検査用ソケット
KR20120063576A (ko) * 2010-12-08 2012-06-18 세크론 주식회사 반도체 소자 테스트용 푸싱 기구 및 이를 포함하는 테스트 핸들러
US20150204942A1 (en) * 2012-06-29 2015-07-23 Eles Semiconductor Equipment S.P.A. Test board with local thermal conditioning elements
KR20150106848A (ko) * 2014-03-12 2015-09-22 크로마 에이티이 인코포레이티드 패키지 온 패키지 반도체 디바이스를 테스트하는 장치

Family Cites Families (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3149897A (en) 1961-08-29 1964-09-22 Hans G Martineck Printed cable connector
US3413613A (en) 1966-06-17 1968-11-26 Gen Electric Reconfigurable data processing system
US3482201A (en) 1967-08-29 1969-12-02 Thomas & Betts Corp Controlled impedance connector
US4240021A (en) 1977-05-20 1980-12-16 Citizen Watch Co., Ltd. Solar cell battery charging control system
US4298237A (en) 1979-12-20 1981-11-03 Bell Telephone Laboratories, Incorporated Printed wiring board interconnection apparatus
US4400049A (en) 1981-08-12 1983-08-23 Ncr Corporation Connector for interconnecting circuit boards
US4419626A (en) 1981-08-25 1983-12-06 Daymarc Corporation Broad band contactor assembly for testing integrated circuit devices
JPS5863927A (ja) 1981-10-13 1983-04-16 Canon Inc 閃光撮影装置
US4517512A (en) 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4591217A (en) 1983-08-29 1986-05-27 Gte Communication Systems Corporation Low insertion force connection arrangement
US4608679A (en) * 1984-07-11 1986-08-26 Filenet Corporation Optical storage and retrieval device
JPH06105417B2 (ja) 1984-09-06 1994-12-21 日本電気株式会社 多重化電源装置における障害検出方式
US4582386A (en) 1984-11-01 1986-04-15 Elfab Corp. Connector with enlarged power contact
SU1247600A1 (ru) 1985-01-14 1986-07-30 Всесоюзный научно-исследовательский и конструкторско-технологический институт компрессорного машиностроения Установка дл испытани уплотнений
US4719411A (en) 1985-05-13 1988-01-12 California Institute Of Technology Addressable test matrix for measuring analog transfer characteristics of test elements used for integrated process control and device evaluation
US4814573A (en) 1986-04-07 1989-03-21 Ex-Cell-O Corporation Electrical discharge machining apparatus with exchangeable electrode refeed cartridge
US5247521A (en) 1986-04-23 1993-09-21 Hitachi, Ltd. Data processor
US4816754A (en) 1986-04-29 1989-03-28 International Business Machines Corporation Contactor and probe assembly for electrical test apparatus
US4899208A (en) 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
JPH01162172A (ja) * 1987-12-18 1989-06-26 Daito Denshi Kogyo Kk 電子部品の高温測定装置
FR2631165B1 (fr) 1988-05-05 1992-02-21 Moulene Daniel Support conditionneur de temperature pour petits objets tels que des composants semi-conducteurs et procede de regulation thermique utilisant ce support
JPH0238808A (ja) 1988-07-27 1990-02-08 Tokyo Seimitsu Co Ltd 光センサ
DE3914669C2 (de) 1989-05-03 1999-07-15 Max Liebich Vorrichtung und Verfahren zur Selbstverfertigung von Zigaretten durch den Verbraucher
JPH081455B2 (ja) * 1989-11-20 1996-01-10 株式会社ダイトー Ｉｃの性能試験方法
US4995814A (en) 1989-12-15 1991-02-26 Amp Incorporated Connector for mating blade-shaped members
US4981449A (en) 1990-04-27 1991-01-01 Amp Incorporated Connector for mating multi-layer blade-shaped members
US5108302A (en) * 1991-06-17 1992-04-28 Pfaff Wayne Test socket
JPH06186283A (ja) 1992-11-30 1994-07-08 Ando Electric Co Ltd テストヘッドの冷却制御装置
US5461326A (en) 1993-02-25 1995-10-24 Hughes Aircraft Company Self leveling and self tensioning membrane test probe
JPH0792479B2 (ja) 1993-03-18 1995-10-09 東京エレクトロン株式会社 プローブ装置の平行度調整方法
JP3308346B2 (ja) 1993-06-08 2002-07-29 日置電機株式会社 基板検査装置用のエアプローブピンボード
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
JPH0763788A (ja) 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US5467024A (en) 1993-11-01 1995-11-14 Motorola, Inc. Integrated circuit test with programmable source for both AC and DC modes of operation
KR0140034B1 (ko) 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3395304B2 (ja) 1993-12-16 2003-04-14 松下電器産業株式会社 半導体集積回路の検査方法
JP2544084B2 (ja) 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
JP2925964B2 (ja) 1994-04-21 1999-07-28 松下電器産業株式会社 半導体ウェハ収納器及び半導体集積回路の検査方法
US5515126A (en) 1994-09-28 1996-05-07 Eastman Kodak Company Convertible flash camera and method
US5550466A (en) 1994-09-30 1996-08-27 Hewlett-Packard Company Hinged conduit for routing cables in an electronic circuit tester
US6421754B1 (en) 1994-12-22 2002-07-16 Texas Instruments Incorporated System management mode circuits, systems and methods
US5773986A (en) 1995-04-03 1998-06-30 Motorola, Inc Semiconductor wafer contact system and method for contacting a semiconductor wafer
JPH08340030A (ja) 1995-04-13 1996-12-24 Tokyo Electron Ltd バーンイン装置およびバーンイン用ウエハトレイ
US5666288A (en) 1995-04-21 1997-09-09 Motorola, Inc. Method and apparatus for designing an integrated circuit
JP3106102B2 (ja) 1995-05-19 2000-11-06 松下電器産業株式会社 半導体装置の検査方法
US5600257A (en) 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
DE19581894C2 (de) * 1995-11-06 1999-12-23 Advantest Corp Vorrichtung zum Ändern der Ausrichtung von ICs
US5851143A (en) 1996-05-10 1998-12-22 Thermal Industries Disk drive test chamber
US5808896A (en) 1996-06-10 1998-09-15 Micron Technology, Inc. Method and system for creating a netlist allowing current measurement through a sub-circuit
US6203582B1 (en) 1996-07-15 2001-03-20 Semitool, Inc. Modular semiconductor workpiece processing tool
JPH10116867A (ja) 1996-10-11 1998-05-06 Orion Mach Co Ltd 半導体ウェーハの試験方法及び試験装置用温度調節器
US5894225A (en) 1996-10-31 1999-04-13 Coffin; Harry S. Test fixture
US5886535A (en) 1996-11-08 1999-03-23 W. L. Gore & Associates, Inc. Wafer level burn-in base unit substrate and assembly
US5949246A (en) 1997-01-28 1999-09-07 International Business Machines Test head for applying signals in a burn-in test of an integrated circuit
TW480645B (en) 1997-02-24 2002-03-21 Tokyo Electron Ltd Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus
JPH10256325A (ja) 1997-03-07 1998-09-25 Orion Mach Co Ltd 半導体ウェーハの試験装置用温度調節プレート
US6586954B2 (en) * 1998-02-10 2003-07-01 Celadon Systems, Inc. Probe tile for probing semiconductor wafer
US5821440A (en) 1997-04-30 1998-10-13 Credence Systems Corporation Cable tray assembly for testing device
US6023173A (en) 1997-04-30 2000-02-08 Credence Systems Corporation Manipulator with expanded range of motion
US6040700A (en) 1997-09-15 2000-03-21 Credence Systems Corporation Semiconductor tester system including test head supported by wafer prober frame
MY128129A (en) 1997-09-16 2007-01-31 Tan Yin Leong Electrical contactor for testing integrated circuit devices
CN1274425A (zh) * 1997-10-07 2000-11-22 可靠公司 具有可改变的热沉装置的老化板
JPH11121569A (ja) 1997-10-21 1999-04-30 Matsushita Electric Ind Co Ltd バーンイン装置
US5928036A (en) 1997-10-30 1999-07-27 The Whitaker Corporation Dual row memory card connector
JP3400692B2 (ja) 1997-11-05 2003-04-28 東京エレクトロン株式会社 ウエハ温度制御装置及びウエハ収納室
US6084215A (en) 1997-11-05 2000-07-04 Tokyo Electron Limited Semiconductor wafer holder with spring-mounted temperature measurement apparatus disposed therein
JPH11145216A (ja) 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd ウェハバーンイン装置、検査用基板及びポゴピン
US5973285A (en) 1997-11-26 1999-10-26 Computer Service Technology, Inc. Connector alignment assembly for an electronic memory module tester
JPH11163066A (ja) 1997-11-29 1999-06-18 Tokyo Electron Ltd ウエハ試験装置
US6091060A (en) 1997-12-31 2000-07-18 Temptronic Corporation Power and control system for a workpiece chuck
US6057696A (en) 1998-03-24 2000-05-02 Cypress Semiconductor Corp. Apparatus, method and kit for aligning an integrated circuit to a test socket
JP3611174B2 (ja) 1998-03-30 2005-01-19 オリオン機械株式会社 半導体ウェーハの温度試験装置
JP3430015B2 (ja) 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
TW432221B (en) * 1998-05-29 2001-05-01 Advantest Corp Tray for electronic device, the transporting apparatus of tray for electronic device and testing apparatus for electronic device
US6625557B1 (en) 1998-07-10 2003-09-23 Ltx Corporation Mixed signal device under test board interface
US6381283B1 (en) * 1998-10-07 2002-04-30 Controlnet, Inc. Integrated socket with chip carrier
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
WO2000036410A1 (en) 1998-12-11 2000-06-22 Symyx Technologies, Inc. Sensor array-based system and method for rapid materials characterization
US6137303A (en) * 1998-12-14 2000-10-24 Sony Corporation Integrated testing method and apparatus for semiconductor test operations processing
US6888343B1 (en) 1999-01-13 2005-05-03 Intest Ip Corporation Test head manipulator
US6329603B1 (en) 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6799976B1 (en) 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
AU7329200A (en) 1999-07-14 2001-01-30 Aehr Test Systems Inc. Wafer level burn-in and electrical test system and method
US6340895B1 (en) 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6318243B1 (en) 1999-08-31 2001-11-20 D. Kent Jones Two-piece piston assembly
US20010012726A1 (en) 1999-10-14 2001-08-09 O'neal Sean P. Stacked module connector
US6255834B1 (en) 1999-10-21 2001-07-03 Dell Usa, L.P. Test fixture having a floating self-centering connector
US6358061B1 (en) 1999-11-09 2002-03-19 Molex Incorporated High-speed connector with shorting capability
JP2001166006A (ja) 1999-12-09 2001-06-22 Nec Corp フィクスチャおよびその実装基板接続方法
JP2001203244A (ja) 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
AU2001238675A1 (en) 2000-02-23 2001-09-03 Sri International Electroactive polymer thermal electric generators
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6509751B1 (en) 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor
AU2001271904A1 (en) 2000-07-10 2002-02-05 Temptronic Corporation Wafer chuck having with interleaved heating and cooling elements
JP2002043381A (ja) 2000-07-19 2002-02-08 Tokyo Electron Ltd ウエハ温度制御装置
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
JP4743944B2 (ja) 2000-08-25 2011-08-10 鎮男 角田 シミュレーションモデル作成方法及びそのシステムと記憶媒体
DE10042224C2 (de) 2000-08-28 2003-09-25 Infineon Technologies Ag Modultestsockel für Prüfadapter
JP2002151558A (ja) 2000-08-31 2002-05-24 Seiko Epson Corp 半導体検査装置の製造方法および半導体検査装置、ならびに半導体装置の検査方法
US20090143923A1 (en) 2000-09-08 2009-06-04 Breed David S Arrangement and Method for Monitoring Shipping Containers
US6742144B2 (en) * 2000-09-13 2004-05-25 Kingston Technology Co. Local heating of memory modules tested on a multi-motherboard tester
JP2002090426A (ja) 2000-09-14 2002-03-27 Advantest Corp 半導体試験装置
JP3998169B2 (ja) 2000-09-14 2007-10-24 株式会社ルネサステクノロジ 回路の設計方法および回路の設計支援プログラム並びに回路設計装置
JP2002111267A (ja) 2000-09-26 2002-04-12 Ando Electric Co Ltd 基板冷却装置
US6828810B2 (en) 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
US6472895B2 (en) 2000-12-06 2002-10-29 Advanced Micro Devices, Inc. Method and system for adapting burn-in boards to multiple burn-in systems
US6553542B2 (en) 2000-12-29 2003-04-22 Texas Instruments Incorporated Semiconductor device extractor for electrostatic discharge and latch-up applications
US6640610B2 (en) 2001-03-30 2003-11-04 Analog Devices, Inc. Automatic integrated mechanical and electrical angular motion detector test system
US6617844B2 (en) 2001-06-01 2003-09-09 Texas Instruments Incorporated Compare path bandwith control for high performance automatic test systems
JP4119104B2 (ja) * 2001-07-12 2008-07-16 株式会社アドバンテスト ヒータ付プッシャ、電子部品ハンドリング装置および電子部品の温度制御方法
US6512387B1 (en) * 2001-07-31 2003-01-28 Agilent Technologies, Inc. Pressure-sensitive system and method of testing electronic device interconnections
US6817823B2 (en) * 2001-09-11 2004-11-16 Marian Corporation Method, device and system for semiconductor wafer transfer
US6861859B1 (en) 2001-10-22 2005-03-01 Electroglas, Inc. Testing circuits on substrates
US20030077932A1 (en) 2001-10-22 2003-04-24 Lewinnek David W. Floating blind mate interface for automatic test system
JP3543089B2 (ja) 2001-10-31 2004-07-14 株式会社コガネイ コンタクトユニット
US7071714B2 (en) * 2001-11-02 2006-07-04 Formfactor, Inc. Method and system for compensating for thermally induced motion of probe cards
JP4304699B2 (ja) * 2001-12-28 2009-07-29 日本発條株式会社 検査用ソケット
KR100448913B1 (ko) 2002-01-07 2004-09-16 삼성전자주식회사 반도체 디바이스 테스트 시스템
US6628520B2 (en) 2002-02-06 2003-09-30 Hewlett-Packard Development Company, L.P. Method, apparatus, and system for cooling electronic components
US7694246B2 (en) 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
KR20050024395A (ko) 2002-06-27 2005-03-10 에어 테스트 시스템즈 전자 장치의 번인 검사를 위한 시스템
US6815966B1 (en) 2002-06-27 2004-11-09 Aehr Test Systems System for burn-in testing of electronic devices
US6853209B1 (en) 2002-07-16 2005-02-08 Aehr Test Systems Contactor assembly for testing electrical circuits
US6867608B2 (en) 2002-07-16 2005-03-15 Aehr Test Systems Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component
KR20050029215A (ko) 2002-07-16 2005-03-24 에어 테스트 시스템즈 시험 장치를 피시험체에 연결하기 위한 조립체
JP3657250B2 (ja) 2002-09-03 2005-06-08 ホシデン株式会社 コネクタ
JP4659328B2 (ja) 2002-10-21 2011-03-30 東京エレクトロン株式会社 被検査体を温度制御するプローブ装置
US7084650B2 (en) 2002-12-16 2006-08-01 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
US6897666B2 (en) 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method
JP3820226B2 (ja) 2003-01-22 2006-09-13 オリオン機械株式会社 半導体ウェーハ用検査装置
CN1745310B (zh) 2003-01-28 2010-10-13 因泰斯特Ip公司 用于定位测试头的肘节接头
US7235964B2 (en) 2003-03-31 2007-06-26 Intest Corporation Test head positioning system and method
JP2004327561A (ja) 2003-04-22 2004-11-18 Ebara Corp 基板処理方法及び基板処理装置
US6998862B2 (en) * 2003-04-28 2006-02-14 Micron Technology, Inc. Test socket for semiconductor components having serviceable nest
US7131040B2 (en) 2003-05-12 2006-10-31 Kingston Technology Corp. Manifold-Distributed Air Flow Over Removable Test Boards in a Memory-Module Burn-In System With Heat Chamber Isolated by Backplane
US6891132B2 (en) 2003-10-09 2005-05-10 Micro Control Company Shutters for burn-in-board connector openings
US7317324B2 (en) 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
US7296430B2 (en) 2003-11-14 2007-11-20 Micro Control Company Cooling air flow control valve for burn-in system
US20050111944A1 (en) * 2003-11-25 2005-05-26 Marc Aho Compact wafer handling system with single axis robotic arm and prealigner-cassette elevator
US6994563B2 (en) 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
US7260303B2 (en) 2004-01-02 2007-08-21 Finisar Corporation Systems, devices and methods for thermal testing of an optoelectronic module
TWI378245B (en) * 2004-02-02 2012-12-01 Formfactor Inc Probe card configuration for low mechanical flexural strength electrical routing substrates
US6876321B1 (en) 2004-02-06 2005-04-05 The United States Of America As Represented By The Secretary Of The Navy Pulse descriptor word collector
JP2005265786A (ja) 2004-03-22 2005-09-29 Seiko Epson Corp 押圧方法、押圧装置、ｉｃハンドラ及びｉｃ検査装置
US7697260B2 (en) 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
US7208936B2 (en) * 2004-04-12 2007-04-24 Intel Corporation Socket lid and test device
JP2006032593A (ja) 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
US7108517B2 (en) * 2004-09-27 2006-09-19 Wells-Cti, Llc Multi-site chip carrier and method
JP2006098064A (ja) 2004-09-28 2006-04-13 Elpida Memory Inc プローブカード
JPWO2006038257A1 (ja) * 2004-09-30 2008-05-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US20060091212A1 (en) * 2004-10-28 2006-05-04 International Currency Technologies Corporation Chip card acceptor
JP2006145396A (ja) * 2004-11-19 2006-06-08 Sharp Corp バーンイン装置
JP3945527B2 (ja) 2004-11-30 2007-07-18 住友電気工業株式会社 ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
US7053644B1 (en) * 2004-12-15 2006-05-30 Aehr Test Systems System for testing and burning in of integrated circuits
KR100675343B1 (ko) * 2004-12-20 2007-01-29 황동원 반도체용 테스트 및 번인 소켓
JP4719460B2 (ja) 2004-12-27 2011-07-06 株式会社シキノハイテック バーンイン装置
JP4145293B2 (ja) 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法
US7245134B2 (en) 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
DE102005005101A1 (de) 2005-02-04 2006-08-17 Infineon Technologies Ag Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems
JP4769538B2 (ja) * 2005-02-22 2011-09-07 富士通セミコンダクター株式会社 電子部品用コンタクタ及びコンタクト方法
DE602006004018D1 (de) 2005-03-04 2009-01-15 Temptronic Corp Vorrichtung und verfahren zum regeln der temperatur in einem einspannsystem
CN101137947A (zh) 2005-03-04 2008-03-05 天普桑尼克公司 卡盘系统中用于控制温度的装置和方法
US7285968B2 (en) 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
CN101208607A (zh) * 2005-04-27 2008-06-25 雅赫测试系统公司 用于测试电子装置的设备
US20060263925A1 (en) 2005-05-10 2006-11-23 Chandler David L Ethernet-powered particle counting system
US7114971B1 (en) * 2005-06-23 2006-10-03 Haworth, Inc. Multi-system plug-in power receptacle for modular power distribution system
US7323898B2 (en) 2005-07-18 2008-01-29 Teradyne, Inc. Pin electronics driver
JP2007042911A (ja) 2005-08-04 2007-02-15 Sumitomo Electric Ind Ltd ウェハ保持体およびそれを搭載したウェハプローバ
US7851945B2 (en) 2005-08-08 2010-12-14 Hewlett-Packard Development Company, L.P. System and method of providing power
DE102006011366B8 (de) * 2006-03-09 2017-09-14 Infineon Technologies Austria Ag Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober
US20070273216A1 (en) 2006-05-24 2007-11-29 Farbarik John M Systems and Methods for Reducing Power Losses in a Medical Device
US7557592B2 (en) 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US20080022695A1 (en) 2006-07-26 2008-01-31 Welle Richard P Input Power Control for Thermoelectric-Based Refrigerator Apparatuses
US7611358B2 (en) * 2006-09-08 2009-11-03 Siemens Energy & Automation, Inc. Method of coupling circuit board connectors
US7826995B2 (en) 2006-09-14 2010-11-02 Aehr Test Systems Apparatus for testing electronic devices
JP5259945B2 (ja) * 2006-10-30 2013-08-07 スリーエム イノベイティブ プロパティズ カンパニー 熱放散機能を備えたｉｃソケット
US7646093B2 (en) * 2006-12-20 2010-01-12 Intel Corporation Thermal management of dies on a secondary side of a package
JP2008166306A (ja) 2006-12-26 2008-07-17 Stk Technology Co Ltd 半導体デバイスの検査装置
TWI490513B (zh) 2006-12-29 2015-07-01 Intest Corp 用於使負載沿平移軸線平移之負載定位系統以及使負載達到平衡之方法
JP2008185403A (ja) * 2007-01-29 2008-08-14 Advantest Corp 試験装置
KR100843273B1 (ko) * 2007-02-05 2008-07-03 삼성전자주식회사 반도체 패키지를 테스트하기 위한 테스트 소켓 및 이를구비하는 테스트 장치, 반도체 패키지를 테스트하는 방법
MY152599A (en) * 2007-02-14 2014-10-31 Eles Semiconductor Equipment S P A Test of electronic devices at package level using test boards without sockets
JP2008232667A (ja) 2007-03-16 2008-10-02 Nec Electronics Corp 半導体試験装置および試験方法
JP5400031B2 (ja) * 2007-04-05 2014-01-29 エイアー テスト システムズ 熱膨張係数の異なる信号分配ボード及びウェハチャックをもつエレクトロニックテスター
JP2009031111A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体集積装置ソケットモジュール
US8462471B2 (en) * 2007-09-30 2013-06-11 Huadao Huang Circuit interrupting device with high voltage surge protection
WO2009048618A1 (en) 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
JP5088167B2 (ja) * 2008-02-22 2012-12-05 東京エレクトロン株式会社 プローブ装置、プロービング方法及び記憶媒体
WO2009124223A1 (en) 2008-04-02 2009-10-08 Twilio Inc. System and method for processing telephony sessions
JP2009294187A (ja) * 2008-06-09 2009-12-17 Fujitsu Microelectronics Ltd 電子部品の試験装置用部品及び試験方法
JP5538697B2 (ja) * 2008-09-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置のテスト方法
JP4792546B2 (ja) 2008-10-29 2011-10-12 株式会社アドバンテスト 電子部品の温度制御装置
JP2010151794A (ja) * 2008-11-27 2010-07-08 Panasonic Corp 電子部品試験装置
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
JP5391776B2 (ja) * 2009-03-27 2014-01-15 富士通株式会社 ヒートシンク
US7969175B2 (en) 2009-05-07 2011-06-28 Aehr Test Systems Separate test electronics and blower modules in an apparatus for testing an integrated circuit
JP4482616B1 (ja) 2009-08-07 2010-06-16 株式会社アドバンテスト 試験装置および試験方法
US8465327B2 (en) 2009-11-02 2013-06-18 Apple Inc. High-speed memory connector
US9804223B2 (en) * 2009-11-30 2017-10-31 Essai, Inc. Systems and methods for conforming test tooling to integrated circuit device with heater socket
KR101641108B1 (ko) 2010-04-30 2016-07-20 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
US8279606B2 (en) * 2010-05-07 2012-10-02 Dell Products L.P. Processor loading system including a heat dissipater
US8057263B1 (en) 2010-07-12 2011-11-15 Tyco Electronics Corporation Edge connectors having stamped signal contacts
US8456185B2 (en) * 2010-08-17 2013-06-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Test adapter and method for achieving optical alignment and thermal coupling thereof with a device under test
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
TWI440114B (zh) 2010-11-30 2014-06-01 King Yuan Electronics Co Ltd 晶圓檢測系統
US8465312B2 (en) * 2010-12-07 2013-06-18 Centipede Systems, Inc. Socket cartridge and socket cartridge assembly
KR20120102451A (ko) 2011-03-08 2012-09-18 삼성전자주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
US8643392B2 (en) * 2011-04-01 2014-02-04 Incavo Otax, Inc. Pneumatically actuated IC socket with integrated heat sink
US8713498B2 (en) 2011-08-24 2014-04-29 Freescale Semiconductor, Inc. Method and system for physical verification using network segment current
JP5851878B2 (ja) * 2012-02-21 2016-02-03 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法
KR20140000855A (ko) 2012-06-26 2014-01-06 삼성전자주식회사 테스트 인터페이스 보드 및 테스트 시스템
ITMI20121157A1 (it) * 2012-06-29 2013-12-30 Eles Semiconductor Equipment S P A Test di dispositivi elettronici con riscaldatori disposti tra scheda di test e dispositivi elettronici da testare
US20140125371A1 (en) * 2012-11-05 2014-05-08 Hermes Testing Solutions Inc. Stand alone multi-cell probe card for at-speed functional testing
US10566080B2 (en) 2013-03-14 2020-02-18 Cerner Innovation, Inc. Expression of clinical logic with positive and negative explainability
JP5737536B2 (ja) 2013-11-21 2015-06-17 株式会社東京精密 プローバ
US10297339B2 (en) 2014-02-19 2019-05-21 Advantest Corporation Integrated cooling system for electronics testing apparatus
US9594113B2 (en) * 2014-02-21 2017-03-14 Sensata Technologies, Inc. Package on package thermal forcing device
JP5796104B1 (ja) * 2014-05-07 2015-10-21 株式会社 Ｓｙｎａｘ 電子部品測定用のコンタクトモジュール
US9905400B2 (en) 2014-10-17 2018-02-27 Applied Materials, Inc. Plasma reactor with non-power-absorbing dielectric gas shower plate assembly
KR102433967B1 (ko) * 2014-11-28 2022-08-22 (주)테크윙 전자부품 테스트용 핸들러
JP6447553B2 (ja) * 2016-03-18 2019-01-09 株式会社東京精密 プローバ
EP3465238A4 (en) * 2016-06-02 2020-01-22 KES Systems, Inc. SEMICONDUCTOR AGING TEST SYSTEM AND METHODS
US9911678B2 (en) * 2016-06-13 2018-03-06 Qorvo Us, Inc. Substrate with integrated heat spreader
WO2018160557A1 (en) 2017-03-03 2018-09-07 Aehr Test Systems Electronics tester
JP6895772B2 (ja) 2017-03-07 2021-06-30 東京エレクトロン株式会社 検査装置およびコンタクト方法
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
US11646244B2 (en) * 2019-06-27 2023-05-09 Intel Corporation Socket loading mechanism for passive or active socket and package cooling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086269A (en) * 1991-03-08 1992-02-04 Hewlett-Packard Company Burn-in process and apparatus
JP2007024702A (ja) * 2005-07-19 2007-02-01 Syswave Corp ヒータ機構を備える半導体検査用ソケット
WO2007010610A1 (ja) * 2005-07-21 2007-01-25 Advantest Corporation プッシャ、プッシャユニットおよび半導体試験装置
KR20120063576A (ko) * 2010-12-08 2012-06-18 세크론 주식회사 반도체 소자 테스트용 푸싱 기구 및 이를 포함하는 테스트 핸들러
US20150204942A1 (en) * 2012-06-29 2015-07-23 Eles Semiconductor Equipment S.P.A. Test board with local thermal conditioning elements
KR20150106848A (ko) * 2014-03-12 2015-09-22 크로마 에이티이 인코포레이티드 패키지 온 패키지 반도체 디바이스를 테스트하는 장치

Also Published As

Publication number Publication date
US12169217B2 (en) 2024-12-17
KR20190125380A (ko) 2019-11-06
JP7733178B2 (ja) 2025-09-02
JP7164539B2 (ja) 2022-11-01
KR20250126857A (ko) 2025-08-25
EP3589965B1 (en) 2023-12-06
US20220065921A1 (en) 2022-03-03
TWI852606B (zh) 2024-08-11
KR20250124891A (ko) 2025-08-20
EP4290243A3 (en) 2024-02-28
US20240036103A1 (en) 2024-02-01
JP2025113265A (ja) 2025-08-01
US11199572B2 (en) 2021-12-14
US20200233026A1 (en) 2020-07-23
TWI764994B (zh) 2022-05-21
JP2025113264A (ja) 2025-08-01
JP7526772B2 (ja) 2024-08-01
JP2020511788A (ja) 2020-04-16
TW202343011A (zh) 2023-11-01
US20250093398A1 (en) 2025-03-20
US20250093399A1 (en) 2025-03-20
TW202234078A (zh) 2022-09-01
JP2022189899A (ja) 2022-12-22
JP2025113261A (ja) 2025-08-01
KR20240146697A (ko) 2024-10-08
CN110383092B (zh) 2022-04-01
JP2025113262A (ja) 2025-08-01
US10649022B2 (en) 2020-05-12
KR20250126856A (ko) 2025-08-25
KR20250122539A (ko) 2025-08-13
US20230204651A1 (en) 2023-06-29
EP4290243A2 (en) 2023-12-13
KR20250122540A (ko) 2025-08-13
TWI784909B (zh) 2022-11-21
US20180252762A1 (en) 2018-09-06
WO2018160557A1 (en) 2018-09-07
KR102495427B1 (ko) 2023-02-02
CN114814522A (zh) 2022-07-29
TW202445160A (zh) 2024-11-16
EP3589965A4 (en) 2021-01-06
TW202307447A (zh) 2023-02-16
CN110383092A (zh) 2019-10-25
JP2025113263A (ja) 2025-08-01
CN120142895A (zh) 2025-06-13
TW201835589A (zh) 2018-10-01
JP2024161386A (ja) 2024-11-19
TWI808024B (zh) 2023-07-01
EP3589965A1 (en) 2020-01-08
EP4632390A2 (en) 2025-10-15
CN114814522B (zh) 2025-03-04
US11821940B2 (en) 2023-11-21
KR102712882B1 (ko) 2024-10-04
US11635459B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102495427B1 (ko) 일렉트로닉스 테스터
US20250093400A1 (en) Electronics tester
TWI892751B (zh) 測試設備以及測試一或多個電子裝置的方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20230130

Application number text: 1020197028508

Filing date: 20190927

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230202

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231026

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240627

A107 Divisional application of patent
GRNT Written decision to grant
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20240927

Application number text: 1020197028508

Filing date: 20190927

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240927

End annual number: 3

Start annual number: 1

PG1601 Publication of registration