[go: up one dir, main page]

WO1989006033A3 - Procede de tessellage d'une figure dans un systeme de representation graphique - Google Patents

Procede de tessellage d'une figure dans un systeme de representation graphique Download PDF

Info

Publication number
WO1989006033A3
WO1989006033A3 PCT/US1988/004472 US8804472W WO8906033A3 WO 1989006033 A3 WO1989006033 A3 WO 1989006033A3 US 8804472 W US8804472 W US 8804472W WO 8906033 A3 WO8906033 A3 WO 8906033A3
Authority
WO
WIPO (PCT)
Prior art keywords
array
extension
steps
repeated
respect
Prior art date
Application number
PCT/US1988/004472
Other languages
English (en)
Other versions
WO1989006033A2 (fr
Inventor
Brian Kelleher
Thomas C Furlong
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Priority to EP89901207A priority Critical patent/EP0348479B1/fr
Priority to DE3850389T priority patent/DE3850389T2/de
Publication of WO1989006033A2 publication Critical patent/WO1989006033A2/fr
Publication of WO1989006033A3 publication Critical patent/WO1989006033A3/fr

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Abstract

Le procédé décrit sert à tracer une figure géométrique convexe dans une mémoire de tampon de trame adressable séquentiellement sous la forme de plusieurs réseaux de mise à jour d'origines déterminées qui recouvrent par tessellage le tampon de trame. Un réseau comprend des sites de stockage de pixels, qui peuvent être chacun spécifié par un déplacement depuis l'origine du réseau et qui peuvent être mis à jour simultanément. Une figure est spécifiée comme constituant un groupe de lignes orientées, dont des segments placés entre des intersections mutuelles comprennent la limite de la figure, en parcourant la limite dans un seul sens. La figure est recouverte par tessellage au moyen d'un sous-ensemble de réseaux de mis à jour. L'accès à un premier réseau est sollicité. On effectue des tests pour déterminer si la figure s'étend vers des résaux se trouvant au-dessus ou au-dessous du réseau ayant fait l'objet d'un accès. Si c'est la cas, l'adresse du réseau est stockée et marquée pour l'une et/ou ou l'autre des extensions. Dans un mode de réalisation, on effectue un test pour l'extension gauche et les étapes sont répétées jusqu'à ce qu'on ne trouve aucune autre extension gauche. Après retour au réseau initial, on répète les étapes pour l'extension droite, afin de compléter le sous-ensemble horizontal. L'accès au résau marqué pour l'extension supérieure ou inférieure est ensuite sollicité et les étapes sont répétées pour le réseau verticalement adjacent indiqué jusqu'à ce qu'on ne trouve aucune autre extension dans cette direction verticale. Les étapes sont répétées pour l'autre direction verticale, jusqu'à ce que la figure soit entièrement recouverte par tessellage. Le test des extensions permet de vérifier la juxtaposition de chaque pixel échantillon dans une paire de pixels échantillons adjacente au réseau interrogé par rapport à chacune des lignes orientées.
PCT/US1988/004472 1987-12-24 1988-12-19 Procede de tessellage d'une figure dans un systeme de representation graphique WO1989006033A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP89901207A EP0348479B1 (fr) 1987-12-24 1988-12-19 Procede de tessellage d'une figure dans un systeme de representation graphique
DE3850389T DE3850389T2 (de) 1987-12-24 1988-12-19 Verfahren zum unterteilen einer figur in bereiche in einem graphischen anzeigesystem.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US137,752 1987-12-24
US07/137,752 US4935880A (en) 1987-12-24 1987-12-24 Method of tiling a figure in graphics rendering system

Publications (2)

Publication Number Publication Date
WO1989006033A2 WO1989006033A2 (fr) 1989-06-29
WO1989006033A3 true WO1989006033A3 (fr) 1989-07-27

Family

ID=22478902

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US1988/004472 WO1989006033A2 (fr) 1987-12-24 1988-12-19 Procede de tessellage d'une figure dans un systeme de representation graphique

Country Status (6)

Country Link
US (1) US4935880A (fr)
EP (1) EP0348479B1 (fr)
JP (1) JP2527826B2 (fr)
CA (1) CA1312393C (fr)
DE (1) DE3850389T2 (fr)
WO (1) WO1989006033A2 (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3854641T2 (de) * 1987-09-28 1996-05-09 Ibm Arbeitstellen-Steuergerät zum Schreiben auf einem vollen Bildschirm und zum teilweise Schreiben auf einem Bildschirm.
US5161212A (en) * 1989-10-12 1992-11-03 Texas Instruments Incorporated Graphics cursor handler
FR2664999B1 (fr) * 1990-07-23 1992-09-18 Bull Sa Dispositif d'entree sortie donnees pour l'affichage d'informations et procede mis en óoeuvre par un tel dispositif.
GB9021920D0 (en) * 1990-10-09 1990-11-21 Texas Instruments Ltd Improvements in or relating to raster-scanned displays
US5335296A (en) * 1991-04-30 1994-08-02 Optigraphics Corporation Process for high speed rescaling of binary images
JPH0660173A (ja) * 1992-06-11 1994-03-04 Internatl Business Mach Corp <Ibm> 画像を縮小する方法および装置
US5815168A (en) * 1995-06-23 1998-09-29 Cirrus Logic, Inc. Tiled memory addressing with programmable tile dimensions
JPH09212412A (ja) * 1996-02-06 1997-08-15 Sony Computer Entertainment:Kk メモリアクセス方法及びデータ処理装置
US5826000A (en) * 1996-02-29 1998-10-20 Sun Microsystems, Inc. System and method for automatic configuration of home network computers
US6031550A (en) * 1997-11-12 2000-02-29 Cirrus Logic, Inc. Pixel data X striping in a graphics processor
US5999199A (en) * 1997-11-12 1999-12-07 Cirrus Logic, Inc. Non-sequential fetch and store of XY pixel data in a graphics processor
JP3931577B2 (ja) * 2000-11-22 2007-06-20 セイコーエプソン株式会社 メモリの使用方法、及び演算処理装置
WO2004104790A2 (fr) * 2003-05-20 2004-12-02 Kagutech Ltd. Face arriere numerique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000679A1 (fr) * 1983-07-20 1985-02-14 Ramtek Corporation Procede et generateur de vecteurs de reaction
EP0231780A2 (fr) * 1986-01-20 1987-08-12 Fujitsu Limited Circuit de traitement de vecteurs pour un dispositif d'affichage à mémoire cartographique

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
JPS61261779A (ja) * 1985-05-14 1986-11-19 インタ−ナショナル ビジネス マシ−ンズ・コ−ポレ−ション 二次曲線信号発生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000679A1 (fr) * 1983-07-20 1985-02-14 Ramtek Corporation Procede et generateur de vecteurs de reaction
EP0231780A2 (fr) * 1986-01-20 1987-08-12 Fujitsu Limited Circuit de traitement de vecteurs pour un dispositif d'affichage à mémoire cartographique

Also Published As

Publication number Publication date
CA1312393C (fr) 1993-01-05
DE3850389D1 (de) 1994-07-28
JP2527826B2 (ja) 1996-08-28
US4935880A (en) 1990-06-19
EP0348479A1 (fr) 1990-01-03
WO1989006033A2 (fr) 1989-06-29
DE3850389T2 (de) 1995-03-09
EP0348479B1 (fr) 1994-06-22
JPH04501777A (ja) 1992-03-26

Similar Documents

Publication Publication Date Title
WO1989006033A3 (fr) Procede de tessellage d&#39;une figure dans un systeme de representation graphique
EP0737956B1 (fr) Mémoire de trame pour des données graphiques
CA1258716A (fr) Memoire tampon de stockage de blocs de donnees
EP0447225B1 (fr) Méthode et appareil pour maximaliser la cohérence l&#39;adresses de colonne pour l&#39;accès de portes sérielles et aléatoires dans un système graphique à tampon de trame
TW355784B (en) Active matrix display apparatus and its driving method
US20030142103A1 (en) Method and apparatus for rasterizing in a hierarchical tile order
HK98489A (en) Image processing system
US20130207940A1 (en) Display device and driving method for the same
EP0098869A4 (fr) Procédé de remplissage de polygones et Système graphique à traine pour la mise en oeuvre du procédé.
CN1007941B (zh) 可变存取帧缓冲存储器
US5457482A (en) Method and apparatus for utilizing off-screen memory as a simultaneously displayable channel
HK98490A (en) Memory organization apparatus and method
TW200426766A (en) Liquid crystal display and driving method thereof
US5371519A (en) Split sort image processing apparatus and method
EP0266508A3 (fr) Corrélation rapide de marqueurs avec des entités graphiques
CN111968572B (zh) 显示模组mura补偿数据确定方法、装置
EP0881598B1 (fr) Procédé pour remplir un polygone et système de traitement d&#39;image
WO2004070652A3 (fr) Procede et systeme permettant de composer des images graphiques tridimensionnelles au moyen d&#39;un mecanisme de decision associatif
WO1989006031A3 (fr) Procede de dessin dans un systeme de restitution de graphique
US5581733A (en) Data transfer control of a video memory having a multi-divisional random access memory and a multi-divisional serial access memory
JPH11282437A (ja) 液晶表示パネルのインタフェース装置
KR880009371A (ko) 다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치
CN101772802B (zh) 图像信号处理装置
US10755629B2 (en) Display screen, pixel driving method and display device
KR950034031A (ko) 액티브 매트릭스 표시장치

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1989901207

Country of ref document: EP

AK Designated states

Kind code of ref document: A3

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): DE FR GB

WWP Wipo information: published in national office

Ref document number: 1989901207

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1989901207

Country of ref document: EP