[go: up one dir, main page]

WO1989006031A3 - Procede de dessin dans un systeme de restitution de graphique - Google Patents

Procede de dessin dans un systeme de restitution de graphique Download PDF

Info

Publication number
WO1989006031A3
WO1989006031A3 PCT/US1988/004417 US8804417W WO8906031A3 WO 1989006031 A3 WO1989006031 A3 WO 1989006031A3 US 8804417 W US8804417 W US 8804417W WO 8906031 A3 WO8906031 A3 WO 8906031A3
Authority
WO
WIPO (PCT)
Prior art keywords
line
pixel
site
concurrently
array
Prior art date
Application number
PCT/US1988/004417
Other languages
English (en)
Other versions
WO1989006031A2 (fr
Inventor
Brian Kelleher
Thomas C Furlong
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of WO1989006031A2 publication Critical patent/WO1989006031A2/fr
Publication of WO1989006031A3 publication Critical patent/WO1989006031A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/20—Drawing from basic elements, e.g. lines or circles
    • G06T11/203—Drawing of straight lines or curves
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

Sont décrits un procédé et des moyens pour tracer une figure géométrique convexe dans une mémoire tampon d'images séquentiellement adressable sous forme d'une pluralité de réseaux de mise à jour d'origines déterminées qui tapissent la mémoire tampon d'images. Un réseau comprend des sites de stockage de pixels, chacun pouvant être spécifié par un décalage par rapport à l'origine du réseau. Les sites sont concurremment actualisables. Une figure est spécifiée sous forme d'un ensemble de lignes dirigées; les segments de ligne entre des intersections mutuelles englobent les limites de la figure; les segments parcourent les limites dans un seul sens. Pour un réseau d'actualisation, de concert avec chaque site de pixel, et concurremment pour chaque ligne dirigée, la latéralité du pixel est évaluée par rapport à la ligne afin d'en déduire un signal de discriminant de ligne à un bit. Pour chaque site, les signaux de discriminants de ligne sont combinés dans une porte ET afin d'en déduire un signal de discriminants de résultat. Une première valeur spécifiant la non-latéralité du pixel par rapport à la figure empêche l'écriture sur le site. On répète ce processus pour les autres réseaux afin de couvrir la figure à tracer.
PCT/US1988/004417 1987-12-18 1988-12-14 Procede de dessin dans un systeme de restitution de graphique WO1989006031A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13477387A 1987-12-18 1987-12-18
US134,773 1987-12-18

Publications (2)

Publication Number Publication Date
WO1989006031A2 WO1989006031A2 (fr) 1989-06-29
WO1989006031A3 true WO1989006031A3 (fr) 1989-07-13

Family

ID=22464928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US1988/004417 WO1989006031A2 (fr) 1987-12-18 1988-12-14 Procede de dessin dans un systeme de restitution de graphique

Country Status (4)

Country Link
EP (1) EP0349630A1 (fr)
JP (1) JPH02500142A (fr)
CA (1) CA1312683C (fr)
WO (1) WO1989006031A2 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251296A (en) * 1990-03-16 1993-10-05 Hewlett-Packard Company Methods and apparatus for generating arbitrarily addressed, arbitrarily shaped tiles in computer graphics systems
GB9009127D0 (en) * 1990-04-24 1990-06-20 Rediffusion Simulation Ltd Image generator
FR2666165B1 (fr) * 1990-08-23 1995-02-03 Sextant Avionique Procede de presentation d'images sur un ecran matriciel et systeme pour la mise en óoeuvre du procede.
US5774133A (en) * 1991-01-09 1998-06-30 3Dlabs Ltd. Computer system with improved pixel processing capabilities
WO1992012496A1 (fr) * 1991-01-09 1992-07-23 Du Pont Pixel Systems Limited Systeme informatique presentant des capacites de traitement d'images et de graphismes ameliorees
WO1997039437A1 (fr) * 1996-04-12 1997-10-23 Intergraph Corporation Tampon de trames video a vitesse elevee utilisant des puces memoires a port unique ou les valeurs d'intensite des pixels destines aux zones d'affichage sont stockees au niveau d'adresses consecutives de blocs memoires
US6278645B1 (en) 1997-04-11 2001-08-21 3Dlabs Inc., Ltd. High speed video frame buffer
EP1745433A1 (fr) * 2004-04-29 2007-01-24 Koninklijke Philips Electronics N.V. Appareil et procede de traitement d'image

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
EP0201754A2 (fr) * 1985-05-14 1986-11-20 International Business Machines Corporation Méthode de génération de signaux de courbes quadratiques
EP0231780A2 (fr) * 1986-01-20 1987-08-12 Fujitsu Limited Circuit de traitement de vecteurs pour un dispositif d'affichage à mémoire cartographique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
EP0201754A2 (fr) * 1985-05-14 1986-11-20 International Business Machines Corporation Méthode de génération de signaux de courbes quadratiques
EP0231780A2 (fr) * 1986-01-20 1987-08-12 Fujitsu Limited Circuit de traitement de vecteurs pour un dispositif d'affichage à mémoire cartographique

Also Published As

Publication number Publication date
CA1312683C (fr) 1993-01-12
JPH02500142A (ja) 1990-01-18
EP0349630A1 (fr) 1990-01-10
WO1989006031A2 (fr) 1989-06-29

Similar Documents

Publication Publication Date Title
WO1989006031A3 (fr) Procede de dessin dans un systeme de restitution de graphique
CA2056007A1 (fr) Methode d'injection de nutriments pour des procedes microbiens sous-terrains
EP0341897A3 (fr) Structure de mémoire adressable par le contenu
HK98490A (en) Memory organization apparatus and method
HK98489A (en) Image processing system
TW334554B (en) Display, a driving circuit and a driving method thereof
WO1989006033A3 (fr) Procede de tessellage d'une figure dans un systeme de representation graphique
AU6275590A (en) A process for the hydrolysis of hemicellulose by immobilized enzymes and a product comprising an immobilized hemicellulolytic enzyme
EP0266508A3 (fr) Corrélation rapide de marqueurs avec des entités graphiques
EP0231612A3 (fr) Méthode et dispositif d'accès à une mémoire dans un système d'affichage graphique en couleur
EP0319165A3 (fr) Système pour utiliser des coordonées barycentriques comme pour l'interpolation de polygones
EP0390533A3 (fr) Procédé pour la production de gradations
EP0279160A3 (fr) Méthode et processeur série à grande vitesse des pixels du voisinnage
CA1015202A (en) Isolated yeast protein product with intact rna and a process for making same
TW358179B (en) Method for distributing banks in semiconductor memory device
Naha et al. Evolution of the banded gneissic complex of central Rajasthan, India
EP0347805A3 (fr) Procédé et appareil pour l'enregistrement d'images sur un matériau photosensible à l'aide de plusieurs faisceaux photographiques
TW200510747A (en) A multi-time domain logic system and related method
CA2128390A1 (fr) Methode de reduction de la taille de documents pour l'affichage numerique
PT81265A (en) Improved process for the production of antibiotic derivatives of a-21978c cyclic peptides
CA2162481A1 (fr) Gene marqueur
ES8104414A1 (es) Un procedimiento para la produccion de cefamicina c.
AU2628795A (en) Method of transmitting teletext pages
ES419483A1 (es) Un procedimiento para la produccion de la enzima glucosa- isomerasa.
GB1141940A (en) Process for producing proteins by fermentation

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1989901363

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

AK Designated states

Kind code of ref document: A3

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): DE FR GB

WWP Wipo information: published in national office

Ref document number: 1989901363

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1989901363

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1989901363

Country of ref document: EP