[go: up one dir, main page]

WO1993010557A1 - Method for processing silicon wafer - Google Patents

Method for processing silicon wafer Download PDF

Info

Publication number
WO1993010557A1
WO1993010557A1 PCT/JP1992/000662 JP9200662W WO9310557A1 WO 1993010557 A1 WO1993010557 A1 WO 1993010557A1 JP 9200662 W JP9200662 W JP 9200662W WO 9310557 A1 WO9310557 A1 WO 9310557A1
Authority
WO
WIPO (PCT)
Prior art keywords
atoms
silicon wafer
hours
temperature
wafer
Prior art date
Application number
PCT/JP1992/000662
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Kawahara
Hisami Motoura
Noriyuki Uemura
Original Assignee
Komatsu Electronic Metals Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18258735&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO1993010557(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Komatsu Electronic Metals Co., Ltd. filed Critical Komatsu Electronic Metals Co., Ltd.
Publication of WO1993010557A1 publication Critical patent/WO1993010557A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to defects in semiconductor silicon wafers used in semiconductor manufacturing, and in particular to SPD (Surface Particle and Surface Particles).
  • the present invention relates to a wafer processing technique called “defect” for making the surface of the wafer defective and fouling with a low tear.
  • SPD is a semiconductor silicon wafer which is observed on the surface by a part counter after washing a semiconductor silicon wafer with NH (NH4OM2O2-H2O). Say anything more than 0 ".
  • Sections to be solved by the invention Therefore, as an easy way to reduce SPD, it is only necessary to slow down the pulling speed in the production of single crystals, but naturally this will reduce productivity. However, it affects its physical properties, such as oxygen-induced defects and oxygen precipitation ability.
  • the present invention provides a new technology that can reduce SPD even for a wafer obtained from a single crystal grown at an increased pulling speed.
  • an unheated semiconductor silicon wafer having an oxygen concentration of X L0 17 to 2 X I 0 18 atoms / cc and a carbon concentration of tx 10 16 atomsZcc or less is subjected to 1000 x 1000 in an oxidizing atmosphere. ° C to L300. It is heat-treated at a temperature of C for 0.5 to 5 hours.
  • the oxygen saturation t X ⁇ 0 17 to 2 x I 0 18 atoms / cc, the carbon agitation LO x LO 16 atonisZ The unheated semiconductor silicon wafer of CC or less is subjected to L000 in an inert atmosphere. Heat-treat at a temperature of ° C to 1300 ° C for 0.5 to 5 hours.
  • an unheated semiconductor silicon nanometer having an oxygen concentration ix 10 17 to 2 X 10 18 atoms cc carbon concentration LX lOT 6 atoms After heat treatment at 1300 ° C at 0-5 to 5 o'clock, the main surface is polished.
  • an unheat-treated semiconductor silicon wafer having an oxygen agitation t X ⁇ 0 17 to 2 ⁇ L 0 18 atoms / cc and a carbon concentration L ⁇ L 0 16 atoms / eC or less is placed in an inert atmosphere. After heat treatment at a temperature of 1000 ° C to 1300 ° C for 0.5 to 5 hours, the main surface is polished.
  • FIG. 1 is a graph showing the relationship between the heat treatment temperature and the SPDO in silicon wafer.
  • Fig. 2 shows the relationship between the oxide film breakdown voltage failure rate and SPD.
  • Figure 3 shows the relationship between the single crystal pulling rate by the Chiral Sky method and the SPD teaching in the crystal.
  • SPD is thought to be a type of defect formed during the crystal cooling process during single crystal growth, but it is not yet clear at this time.
  • the oxygen disturbance IX 10 17 to 2 X I 0 1 toms / cc and the carbon concentration is I x I 0 16 atoms / cc or less: t 000 as in the present invention . It is considered that these may be dissolved by the temperature treatment of C or more.
  • U00 was used for 25 wafers each obtained from a silicon single crystal having the same physical properties. Heat treatment was performed at C and 1000 ° C.
  • FIG. 1 plots the average values of the SPD teaching of the wafers obtained in Example L and Reference Example I above for each processing temperature. As can be seen, the SPD education in the wafer has been drastically reduced due to the heat treatment at 1000 ° C or higher.
  • Wafer in / out speed to heat treatment furnace ⁇ 2 ⁇ 77 ⁇ min
  • the percentage of non-defective products that have changed from Z wafers has increased to 90%.
  • heat treatment at L000 ° C or more in oxidizing or inert atmosphere By using the heat treatment method of the present invention, the breakdown voltage of the oxide film can be greatly increased. Further, after this heat treatment, the main surface of the wafer is mirror-polished, whereby the yield i can be further improved. Therefore, when a device is formed, productivity can be significantly improved.
  • the unheated wafer that has been ejected is usually first subjected to a heat treatment at about 650 ° C. for erasing thermal donors.
  • the treatment is also necessary because it also has the function of eliminating thermal damage.
  • the present invention is intended to reduce defects in semiconductor silicon wafers used in semiconductor manufacturing, and in particular, to reduce the scrutiny and contamination of the wafer surface called SPD (Surface Particle and Defect). Applies to wafer processing technology.
  • SPD Surface Particle and Defect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 書
シ リ コ ン ウ ェハの処理方法
技銜分野
本発明は半導体製造に用い られる半導体シ リ コ ソ ゥ ェ ハ中の欠陥、 と く に S P D ( Surface Particle and
Defect) と称される、 ウ ェハ表面の欠陷及び汚損を低涙 させるための ウ ェハ処理技術に関する。
¾お、 本発明において S P D とは、 半導体シ リ コ ン ゥ ェハ.を NH (NH4OM2O2-H2O) 洗净 したのち、 パ ー テ イ ク ルカ ウ ン タ 一に よ 表面に観察される、 し 0 " 以上の も のを言う 。
背景技術
半導体デバイ スの製造に当 、 その特性の簡易的評価 方法と して、 M O S ダイ オ ー ド'を作成 し、 酸化腠耐圧を 測定する も のが従来か ら採用されている 。 第 2 図に示 し たよ う に、 この ¾化嫫耐圧に よ る不良率 と S P D との関 係が最近明 らかになって き た。
す ¾わ ち、 S P Dが増加する程、 酸化膜耐圧不良が増 加する。 これは、 デバイ ス歩留. J でも確認されてお ]5 、 S P Dが増加する程、 デバイ ス歩留 も 同様に悪 く るる 。 —方、 この S P Dは第 3 図に示すよ う に結晶成長条件の 一つである引上げ速度 と も相関関係がある こ とが分かつ ている。 するわち、 引上げ速度を速 く して引上げた単結 晶から得られたゥ ェ S P Dは多 く る
発明が解決しよう とする課鍰 したがって、 S P D を減少させる手つ取 ぱやい手段 と しては、 単結晶製造の際に、 引上げ速度を遅 く してや れば良いこ とに るが、 当然これでは生産性が低下する こ とにも る し、 その の物性、 たとえば漦素誘起欠陥 や酸素析出能等に影響を与える。
本凳明は引上げ速度を上げて育成した単結晶 よ 得た ウ ェハであっても、 S P D を滅少させる こ とのでき る新 た ¾技術を提供する も のである。
癸明の開示
すなわち、 第一の発明においては、 酸素濃度 〖 X L017 〜 2 X I018atoms/cc、 炭素饞度 t x 1016 atomsZcc以下の未熱 処理の半導体シ リ コ ンウ ェハを酸化雰囲気中で 1000°C 〜 L300。Cの温度で 0.5〜 5 時間熱処理する も のである。
第二の発明は、 酸素漫度 t X ί017〜2 x I018atoms/cc, 炭 素擾度 〖 x LOl6atonisZCC以下の未熱処理の半導体シ リ コ ン ウェハを不活性雰囲気中で L000 °C 〜 1300 °C の溫度で 0.5 〜 5 時間熱処理する。
第三の発明は、 酸素漫度 i x 1017〜 2 X l018atoms cc 炭 素蘧度 L X lOT6atomsZcc以下の未熱処理の半導体シ リ コ ン ウ エ ノ、を酸化雰囲気中で L000 °C〜 1300 °Cの温度で 0- 5 〜 5 時 熱処理した後、 主表面を研磨する。
第四の発明は、 酸素擾度 t X ί017〜 2 x L018atoms/cc, 炭 素 Λ度 L x L0l6atoms/eC以下の未熱処理の半導体シ リ コ ン ウェハを不活性雰囲気中で 1000 °C〜 1300 °C の溫度で 0.5 〜 5 時間熱処埕した後、 主表面を研磨する 。 図面の簡単 ¾説明
第 1 図は、 熱処理温度 と シ リ コ ン ウ ェハ 中の S P D O 関係を示す図 。 苐 2 図は、 酸化膜耐圧不良率 と S P D の 関係を示す図 。 苐 3 図は、 チ ヨ ク ラ ル ス キ ー法に よ る単 結晶引上げ速度 と 結晶 中の S P D教の関係を示す図であ
Ό 0
発明を実施するための最良の形態
〔 作 用 〕
S P D は、 単結晶育成中の結晶降温過程において形成 される あ る種の欠陥では ¾ いか と考え られるが、 現在の と こ ろ未だ明確る こ と は分かってい る い 。 しか し、 酸素 擾度 I X 1017〜 2 X I01 o toms/cc、 炭素濃度 I x I016atoms/cc 以下の ：ン リ コ ン ウ ェハ る らば、 本発明の よ う に t 000。C 以上の温度処理に よ i? こ れ らが溶態化するのでは いか と考え られる 。
〔 実施例 I 〕
チ ヨ ク ラ ル ス キ ー法に よ J 製造 したシ リ コ ン 単結晶か ら得た、 導電型 N型、 結晶 ^ ( 100) 、 抵抗率 5〜 10 Ω - cm、 酸素濃度 15 X I017atoms/cc (常温 法に よ る ） 、 炭素 瘦度 L X I016atoms/cc (常葸 FTIR 法に よ る検出限界） 以下、 直径 5〃の ウ ェハ 25 枚を酸化雰囲気で、 〖200°Cの温度で、 2 時間の熱処理を した。
条件の詳細は、 下記の と お であ る 。
素 ガス流量 ： 6 Li t terZ分
熱処适炉へのウ ェハの入出速度 ： 〖 2 «72 分 昇温速度 ： 8°Cノ分
降温速度 ： 3 °C/分
1200 °C での保持時間 ： 2時間
さ らに同一の物性を有するシ リ コ ン単結晶から得 られ たウェハ 2 5 枚ずつを、 U00。C及び 1000 °C で も熱処理 figした。
〔参考例 L 〕
チ ヨ ク ラルスキ ー法に よ 製造 したシ リ コ ン単結晶か ら得た、 導電！^ N型、 結晶輔 （L00) 、 抵抗军 5〜 t0 Ω - 77i、 該素濃度 15 X L017atoms/cc ¾ 炭素癢度 ί x 1016 atoms/cc (常 FTIE法による検出限界） 以下、 直径 5 の ウ ェハ 25 枚 を酸化雰囲気で、 900 °Cの温度で、 2 時間の熱処理を し 。 - 条件の詳細は、 下記の とお である。
讓素力、、ス流量 ： 6 Litter ,分
熟処理炉へのウェハの入出逯度 ： 〖2 OT/分
昇 M速度 ： 8°CZ分
ί 渥速度 ： 3°CZ分
900 °C での保持時間 ： 2 時間
さ らに同一の 性を有する ウェハ 2 5 枚ずつを、 800 °C及び 700 °C でも熱処理を^ した。
上記実 ¾例 L 及び參考例 I で得られたウ ェハの S P D 教の平均値を、 処理温度毎でプロ ッ 卜 したのが第 L 図で ある。 これよ わかる よ う に、 1000°C以上の熱処涅に よ ウェハ中の S P D教は、 激減している。 〔 実施例 2 〕
チ ヨ ク ラ ル ス キ ー法に よ 製造 したシ リ コ ン単結晶か ら得た、 導電型 P 型、 結晶軸 （100 )、 抵抗率 6〜 10 Ω- OT、 ¾素 ¾度 15 X 1017atomsZcc、 炭素漫度 ί x 〖016atoms/cc 以 下、 直径 6〃の ウ ェハ 25 枚の酸化膜耐圧を測定 した と こ ろ、 不良率 6 0 であ 、 S P D は平均 300個ノウ ェ ハ であった。 これに不活性雰囲気中で t000°C、 4 時間の熱 処理を旅 した と こ ろ、 S P D は平均 〖 0 個 ウ ヱハ以下 減少 し、 酸化膜耐圧不良は 5 と ¾つた。
不活性雰囲気に よ る具体的条件
望素 ガス流量 ： 6 Li tter ,分
熱処理炉への ウェハの入出速度 ： 〖 2 ί77Ζノ分
昇温速度 ： 8 °C /分
洚温速度 ： 3 °C /分
1000 °C での保持時間 ： 4 時間
〔 実施例 3 〕
チ ヨ ク ラ ル ス キ ー法に よ j 製造 した シ リ コ ン 单 ^晶か ら得た、 導電型 P 型、 結晶 ¾ ( 100 )、 抵抗军 1 〜 2 0 - £772、 裟素擾度 18 X l017atomsZcc、 炭素擾度 ί x l016atoms cc以 下、 直径 6 "の ウ ェハ 25 枚を、 C -M0Sデバ イ ス形成工程 を通逼させ、 酸化膜耐圧試験を行 つた 。 酸化腠耐圧試 験では、 良品率 7 0 で、 ウ ェハ 中の S P D は平均 350 個 Zウェハであった。 こ の ウ ェハ を、 1250°C、 3 0 分、 15ィ匕雰 S気中で熱処理 した と こ ろ良品率は 8 5 に、 S P D m は平均 I 0 個ノ ウ ェハであった。 さ らに、 これ らの ゥ ェ ハの主表面を鏡面研磨 したと ころ S P Dは平均 · I 0 個
Zウェハ と変化し ¾かったも のの 良品率は 9 0 に向 上した。
¾お、 実^例 t ， 2 においても 熱処理後に鏡面研磨 を施しても同様の結果が得られた。
酸素濃度 [ X L017〜 2 X L018atomsZcc 炭素籩度 t x 1016 atoms/cc 下の半導体シ リ コ ン ウ エ ノ の場合、 酸化性ま たは不活性雰囲気中で L000°C以上の熱処理を ½す本発明 の熱処理方法を用いる こ とによ り 、 漦化膜耐圧を大幅に ί¾上させるこ とができ る。 またさ らに、 この熱処理後ゥ ェハの主表面を鏡面研磨する こ とでさ らに歩留 i? を向上 させるこ とができ る。 したがって、 デバイ スを形成した 場合、 生溼性を大幅に向上させる こ とができ る。
お、 イ ン ゴッ 卜 よ 切 j? 出された未熱処理の ウェハ は、 まず最初にサーマ ル ドナー消去のための 650°C程度 の熱処理を さ れ る の が通常であるが、 本発明の熱処 垤は、 サー マ ル ド'ナー消去作用 も併せもつので、 必要は o
産業上の利用可能性'
本凳明は半導体製造に用い られる半導体シ リ コ ン ゥ ェ ハ中の欠陷、 と く に S P D ( Surface Particle and Defect) と称される、 ウェハ表面の欠酷及び汚損を低滅 させるための ウェハ処理技術に適用する 。

Claims

請 求 の 範 s
し 酸素籩度 I X 10 7~ 2 X l0 8atomS//ccゝ 炭素養度 I
Figure imgf000009_0001
以下の未爇処理の半導体シ リ コ ン ウ ェハ を 酸化雰囲気中で 1000 °C 〜 L 300 °C の温度で 0. 5 〜 5 時間 熱処理する こ と を特徵 とする シ リ コ ン ウ ェハの処理方法
2. 酸素擾度 〖 x l017〜 2 x
Figure imgf000009_0002
、 炭素漫度 ί x I01 6 atoms/ec以下の未熱処理の半導体 シ リ コ ン ウ ェハ を 不活性雰囲気中で 1000 °C 〜 1300 °C の温度で 0.5 〜 5 時 間熱処理する こ と を卷徵 とす る シ リ コ ン ウ ェ ハの処理方 法。
3. 酸素濃度 t X 1017〜 2 X 〖 018 atoms/cc、 炭素 ¾度 I x I016atoms/cc 以下の未熱処理の半導体シ リ コ ン ウ ェハを 酸化雰囲気中で 1000 °C 〜 L300 °C の温度で 0. 5 〜 5 時間 熱処理 した後、 主表面を研磨する こ と を特钕 と する シ リ コ ン ウ ェハの処埕方法。
酸素籩度 t X 1017〜 2 X lO^atoms/cc、 炭素邊度 I x 1016 atoms/cc 以下の未熱処埕の半導体シ リ コ ン ウ ェ ハ を 不活性雰囲気中で L000 °C 〜 〖300 °C の温度で 0. 5 〜 5 時 間爇処埕 した後、 主表面を研磨する こ と を特徵 とする シ リ コ ン ウ ェハの処理方法。
PCT/JP1992/000662 1991-11-22 1992-05-22 Method for processing silicon wafer WO1993010557A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3/332779 1991-11-22
JP3332779A JP2770091B2 (ja) 1991-11-22 1991-11-22 シリコンウェハの処理方法

Publications (1)

Publication Number Publication Date
WO1993010557A1 true WO1993010557A1 (en) 1993-05-27

Family

ID=18258735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/000662 WO1993010557A1 (en) 1991-11-22 1992-05-22 Method for processing silicon wafer

Country Status (2)

Country Link
JP (1) JP2770091B2 (ja)
WO (1) WO1993010557A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948037A4 (en) * 1996-07-29 2000-02-02 Sumitomo Metal Ind EPITAXIAL DISC FROM SILICON AND METHOD FOR THE PRODUCTION THEREOF
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
JP2008133171A (ja) * 2006-10-04 2008-06-12 Siltronic Ag シリコンウェハおよびその作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893982A (en) * 1997-01-08 1999-04-13 Seh America, Inc. Prevention of edge stain in silicon wafers by oxygen annealing
US6573159B1 (en) 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
US7160385B2 (en) 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
US8426297B2 (en) 2008-08-08 2013-04-23 Sumco Techxiv Corporation Method for manufacturing semiconductor wafer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184345A (ja) * 1989-12-13 1991-08-12 Nippon Steel Corp シリコンウェハおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184345A (ja) * 1989-12-13 1991-08-12 Nippon Steel Corp シリコンウェハおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0948037A4 (en) * 1996-07-29 2000-02-02 Sumitomo Metal Ind EPITAXIAL DISC FROM SILICON AND METHOD FOR THE PRODUCTION THEREOF
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
EP1513193A4 (en) * 2003-02-14 2007-02-28 Sumco Corp METHOD FOR PRODUCING A SILICON WAFER
CN100397595C (zh) * 2003-02-14 2008-06-25 三菱住友硅晶株式会社 硅片的制造方法
US7563319B2 (en) 2003-02-14 2009-07-21 Sumitomo Mitsubishi Silicon Corporation Manufacturing method of silicon wafer
JP2008133171A (ja) * 2006-10-04 2008-06-12 Siltronic Ag シリコンウェハおよびその作製方法
US7964275B2 (en) * 2006-10-04 2011-06-21 Siltronic Ag Silicon wafer having good intrinsic getterability and method for its production

Also Published As

Publication number Publication date
JP2770091B2 (ja) 1998-06-25
JPH05144827A (ja) 1993-06-11

Similar Documents

Publication Publication Date Title
US6277501B1 (en) Silicon epitaxial wafer and method for manufacturing the same
US5939770A (en) Semiconductor device and its manufacturing method
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP3985768B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2006073580A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
WO1993010557A1 (en) Method for processing silicon wafer
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
US4889493A (en) Method of manufacturing the substrate of GaAs compound semiconductor
JPH05291097A (ja) シリコン基板およびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPH1143397A (ja) シリコン単結晶およびその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH1143393A (ja) シリコン単結晶ウエハーおよびその製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JPH033244A (ja) 半導体シリコン基板の熱処理方法
JPH08321443A (ja) 半導体装置の製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH08115919A (ja) 半導体基板の処理方法
JPH10144696A (ja) シリコンウエーハ及びその製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法

Legal Events

Date Code Title Description
AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BE DE FR GB IT NL

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase